JPH0620901A - レジストパターン形成方法 - Google Patents
レジストパターン形成方法Info
- Publication number
- JPH0620901A JPH0620901A JP4178049A JP17804992A JPH0620901A JP H0620901 A JPH0620901 A JP H0620901A JP 4178049 A JP4178049 A JP 4178049A JP 17804992 A JP17804992 A JP 17804992A JP H0620901 A JPH0620901 A JP H0620901A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist film
- mask
- resist
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 大面積部分の段差の上下でのパターン解像性
の向上および段差上下のパターン寸法変動を約半分に低
減する。 【構成】 半導体基板１上にレジストを塗布し加熱する
ことでレジスト膜２を形成する。形成されたレジスト膜
２上に第一のマスク３を用いパターンに従い近紫外光を
選択的に照射し、その紫外光を照射された部分４を現像
によって一部除去する。レジスト膜２上に第二のマスク
５を用いパターンに従い近紫外光を選択的に照射、現像
しパターンを形成する。
の向上および段差上下のパターン寸法変動を約半分に低
減する。 【構成】 半導体基板１上にレジストを塗布し加熱する
ことでレジスト膜２を形成する。形成されたレジスト膜
２上に第一のマスク３を用いパターンに従い近紫外光を
選択的に照射し、その紫外光を照射された部分４を現像
によって一部除去する。レジスト膜２上に第二のマスク
５を用いパターンに従い近紫外光を選択的に照射、現像
しパターンを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ等の製造技術で
あるレジストパターン形成方法に関し、下地段差の上下
でレジストパターンの寸法変化を押さえるものである。
あるレジストパターン形成方法に関し、下地段差の上下
でレジストパターンの寸法変化を押さえるものである。
【０００２】
【従来の技術】従来、半導体装置の製造で用いられる微
細パターンの形成には、投影露光法が広く用いられてい
る。投影露光法、得に縮小投影露光法は極めて微細なパ
ターンの形成に有用である。下地パターンによって生じ
る基板表面の凹凸段差の上下ではレジスト膜厚が異なっ
てくる。このため、基板表面の凹凸段差によるパターン
寸法制御が困難になってきている。比較的微細なパター
ンによって生じる段差による欠点は、周知の多層レジス
ト法あるいは平坦化技術の開発によって対処されてき
た。しかし、上記方法によっても大面積パターンによっ
て生じた段差を完全に平坦化することはできず、段差の
上下部でのレジスト寸法変化を制御することが困難であ
った。
細パターンの形成には、投影露光法が広く用いられてい
る。投影露光法、得に縮小投影露光法は極めて微細なパ
ターンの形成に有用である。下地パターンによって生じ
る基板表面の凹凸段差の上下ではレジスト膜厚が異なっ
てくる。このため、基板表面の凹凸段差によるパターン
寸法制御が困難になってきている。比較的微細なパター
ンによって生じる段差による欠点は、周知の多層レジス
ト法あるいは平坦化技術の開発によって対処されてき
た。しかし、上記方法によっても大面積パターンによっ
て生じた段差を完全に平坦化することはできず、段差の
上下部でのレジスト寸法変化を制御することが困難であ
った。
【０００３】
【発明が解決しようとする課題】近年の半導体集積回路
等の高集積化にともない、パターンの微細化と基板表面
の凹凸段差が著しく増大し、それらへの対応が要求され
ている。前記記載の従来技術では大面積パターンによっ
て生じる凹凸段差を完全に平坦化することはできず、段
差の上下部でのレジスト寸法変化を制御することが困難
であった。本発明の目的は大面積パターンによって段差
が生じても、十分高い精度で微細なパターンを形成でき
る、パターン形成法を提供することである。
等の高集積化にともない、パターンの微細化と基板表面
の凹凸段差が著しく増大し、それらへの対応が要求され
ている。前記記載の従来技術では大面積パターンによっ
て生じる凹凸段差を完全に平坦化することはできず、段
差の上下部でのレジスト寸法変化を制御することが困難
であった。本発明の目的は大面積パターンによって段差
が生じても、十分高い精度で微細なパターンを形成でき
る、パターン形成法を提供することである。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、本発明のレジストパターン形成方法は、半導体基板
上にレジスト膜を塗布する工程と、前記レジスト膜上に
第一のマスクを用いて選択的に第一の露光を施す工程
と、前記第一の露光が施された領域を現像し、除去する
工程と、前記レジスト膜上に第二のマスクを用いて第二
の露光を施す工程と、前記第二の露光が施された領域を
現像する。
に、本発明のレジストパターン形成方法は、半導体基板
上にレジスト膜を塗布する工程と、前記レジスト膜上に
第一のマスクを用いて選択的に第一の露光を施す工程
と、前記第一の露光が施された領域を現像し、除去する
工程と、前記レジスト膜上に第二のマスクを用いて第二
の露光を施す工程と、前記第二の露光が施された領域を
現像する。
【０００５】
【作用】本発明においては、大面積パターン部の段差下
部のレジストを一部除去することで段差上部のレジスト
膜厚と同等の膜厚にすることでレジストパターンの制御
性を向上できる。上記記載の段差下部の一部レジスト膜
除去法は、段差上部のパターンを遮蔽したマスクを使用
し露光し現像することで段差上部と下部のレジスト膜厚
に一致させている。次に所望のパターンをレジストに焼
き付け、現像することで十分高い精度の微細パターンを
形成できる。
部のレジストを一部除去することで段差上部のレジスト
膜厚と同等の膜厚にすることでレジストパターンの制御
性を向上できる。上記記載の段差下部の一部レジスト膜
除去法は、段差上部のパターンを遮蔽したマスクを使用
し露光し現像することで段差上部と下部のレジスト膜厚
に一致させている。次に所望のパターンをレジストに焼
き付け、現像することで十分高い精度の微細パターンを
形成できる。
【０００６】
【実施例】以下本発明の一実施例について図面を参照し
ながら詳細に説明する。
ながら詳細に説明する。
【０００７】まず、図１に本発明の工程図を示す。半導
体基板１上にレジストを塗布し加熱することでレジスト
膜２を形成する（図１（ａ））。その形成されたレジス
ト膜２上に第一のマスク３を用いそのマスクのパターン
に従い近紫外光を選択的に照射する（図１（ｂ））。そ
の近紫外線を照射された部分４（段差の下部）の表面部
を現像し一部除去する（図１（ｃ））。第一のマスクパ
ターン３は、図２に示すように段差上部の大面積部分で
あるＣｒ部６で紫外光から遮蔽するマスクである。また
この時、近紫外光の照射量は段差の上下差によって変え
る。レジスト膜２上に第二のマスク５を用いそのマスク
パターンに従い近紫外光を選択的に照射する（図１
（ｄ））。その近紫外光を照射されている部分を現像し
パターンを形成する。この第二のマスク５は、ビットあ
るいはワード線用の配線パターン形成用である。この配
線パターンを基板表面に大面積部分の凹凸の段差がある
基板に形成しようとした場合、従来法では段差が約１．
５μｍを越えると段差の上下でパターン不良（ブリッ
ジ）をおこす。また、約０．２μｍ程度の段差の上下で
のパターン寸法変動は約１０％程度発生する。本発明を
用いた場合、上記１．５μｍの段差の場合レジスト膜厚
を約０．５μｍ除去することでパターン解像は可能とな
る。また、上記０．２μｍの段差の場合、レジスト膜厚
を約０．２μｍ除去することで段差の上下でのパターン
寸法変動は約５％以下となり半減する。０．２μｍの段
差はゲートパターンを形成する時に発生し、本発明をこ
の工程に適用することでデバイス特性の向上が図れる。
体基板１上にレジストを塗布し加熱することでレジスト
膜２を形成する（図１（ａ））。その形成されたレジス
ト膜２上に第一のマスク３を用いそのマスクのパターン
に従い近紫外光を選択的に照射する（図１（ｂ））。そ
の近紫外線を照射された部分４（段差の下部）の表面部
を現像し一部除去する（図１（ｃ））。第一のマスクパ
ターン３は、図２に示すように段差上部の大面積部分で
あるＣｒ部６で紫外光から遮蔽するマスクである。また
この時、近紫外光の照射量は段差の上下差によって変え
る。レジスト膜２上に第二のマスク５を用いそのマスク
パターンに従い近紫外光を選択的に照射する（図１
（ｄ））。その近紫外光を照射されている部分を現像し
パターンを形成する。この第二のマスク５は、ビットあ
るいはワード線用の配線パターン形成用である。この配
線パターンを基板表面に大面積部分の凹凸の段差がある
基板に形成しようとした場合、従来法では段差が約１．
５μｍを越えると段差の上下でパターン不良（ブリッ
ジ）をおこす。また、約０．２μｍ程度の段差の上下で
のパターン寸法変動は約１０％程度発生する。本発明を
用いた場合、上記１．５μｍの段差の場合レジスト膜厚
を約０．５μｍ除去することでパターン解像は可能とな
る。また、上記０．２μｍの段差の場合、レジスト膜厚
を約０．２μｍ除去することで段差の上下でのパターン
寸法変動は約５％以下となり半減する。０．２μｍの段
差はゲートパターンを形成する時に発生し、本発明をこ
の工程に適用することでデバイス特性の向上が図れる。
【０００８】
【発明の効果】本発明のレジストパターン形成方法を用
いることで、大面積部分の段差上下でのパターン解像性
の向上および段差上下のパターン寸法変動を約半分に低
減できる。
いることで、大面積部分の段差上下でのパターン解像性
の向上および段差上下のパターン寸法変動を約半分に低
減できる。
【図１】本発明のレジストパターンの形成工程図
【図２】本発明の第一のマスクのパターンの平面図
１ 半導体基板 ２ レジスト膜 ３ 第一のマスク ４ 照射された部分 ５ 第二のマスク ６ Ｃｒ部
Claims (1)
- 【請求項１】半導体基板上にレジスト膜を塗布する工程
と、前記レジスト膜上に第一のマスクを用いて選択的に
第一の露光を施す工程と、前記第一の露光が施された領
域を現像し、除去する工程と、前記レジスト膜上に第二
のマスクを用いて第二の露光を施す工程と、前記第二の
露光が施された領域を現像することを特徴とするレジス
トパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4178049A JPH0620901A (ja) | 1992-07-06 | 1992-07-06 | レジストパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4178049A JPH0620901A (ja) | 1992-07-06 | 1992-07-06 | レジストパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620901A true JPH0620901A (ja) | 1994-01-28 |
Family
ID=16041710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4178049A Pending JPH0620901A (ja) | 1992-07-06 | 1992-07-06 | レジストパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620901A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697311B1 (en) | 1998-11-20 | 2004-02-24 | Lg Electronics Inc. | Method and apparatus for modulating and demodulating data |
-
1992
- 1992-07-06 JP JP4178049A patent/JPH0620901A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697311B1 (en) | 1998-11-20 | 2004-02-24 | Lg Electronics Inc. | Method and apparatus for modulating and demodulating data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705319A (en) | Process for forming fine patterns for a semiconductor device utilizing three photosensitive layers | |
| US6218089B1 (en) | Photolithographic method | |
| JP2004134553A (ja) | レジストパターンの形成方法及び半導体装置の製造方法 | |
| JP2001230186A5 (ja) | ||
| JPH10254122A (ja) | 露光用フォトマスク | |
| KR100472031B1 (ko) | 반도체 소자 제조 방법 | |
| JPH0620901A (ja) | レジストパターン形成方法 | |
| JPH0431858A (ja) | マスクの製作方法 | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| KR100422956B1 (ko) | 미세패턴형성방법 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR100209366B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JPS58153932A (ja) | 写真蝕刻方法 | |
| JP2005010467A (ja) | ハーフトーン型位相シフトマスク及びその製造方法及びそれを用いたマスクパターン転写方法 | |
| JPH03223760A (ja) | レジストパターン形成方法 | |
| KR100271658B1 (ko) | 반도체 웨이퍼 제조용 광미세패턴 제조방법 | |
| JP2001324796A (ja) | マスクパタンの形成方法、およびフォトマスク | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| KR20040001525A (ko) | 레티클 제조방법 및 이를 이용한 노광방법 | |
| KR20060053065A (ko) | 광 조사를 통한 보정을 사용하여 미세 패턴들을 형성하는방법들 | |
| KR20040059911A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| JPH05241350A (ja) | レジストパターン形成方法 | |
| JPH05299337A (ja) | 多層レジスト膜形成方法 | |
| JPS61131446A (ja) | レジストパタ−ン形成方法 | |
| KR20020017422A (ko) | 마스크 제조방법 |