JPH06204906A - ダブルスーパーチューナ - Google Patents
ダブルスーパーチューナInfo
- Publication number
- JPH06204906A JPH06204906A JP50A JP103393A JPH06204906A JP H06204906 A JPH06204906 A JP H06204906A JP 50 A JP50 A JP 50A JP 103393 A JP103393 A JP 103393A JP H06204906 A JPH06204906 A JP H06204906A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- local oscillation
- pll
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
- H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2215/00—Reducing interference at the transmission system level
- H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 テレビジョン放送等を受信するのに使用す
る、ダブルスーパーチューナにおいて、不要な高周波信
号の発生をなくし、良好な受信状態を得ることを目的と
する。 【構成】 同一筐体２０内に、第一局部発振回路４に接
続された第一ＰＬＬ回路１５と、第二局部発振回路１０
に接続された第二ＰＬＬ回路１６を設けた構成としてい
るので、第二局部発振回路１０の出力信号や第一局部発
振回路４の分周された出力信号を筐体２０外部へ出力す
る必要がないため、その引き回しの悪影響による、不要
な高周波信号の発生をなくし、良好な受信状態を得るこ
とができる。
る、ダブルスーパーチューナにおいて、不要な高周波信
号の発生をなくし、良好な受信状態を得ることを目的と
する。 【構成】 同一筐体２０内に、第一局部発振回路４に接
続された第一ＰＬＬ回路１５と、第二局部発振回路１０
に接続された第二ＰＬＬ回路１６を設けた構成としてい
るので、第二局部発振回路１０の出力信号や第一局部発
振回路４の分周された出力信号を筐体２０外部へ出力す
る必要がないため、その引き回しの悪影響による、不要
な高周波信号の発生をなくし、良好な受信状態を得るこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機等
に使用する、ダブルスーパーチューナに関するものであ
る。
に使用する、ダブルスーパーチューナに関するものであ
る。
【０００２】
【従来の技術】以下、従来のダブルスーパーチューナに
ついて説明する。
ついて説明する。
【０００３】図３は従来のダブルスーパーチューナの構
成を示す回路ブロック図である。図３において、アンテ
ナから入力された高周波信号は、入力端子１から高周波
回路２に入力され、ここで選択・増幅された後第一混合
回路３で第一局部発振回路４から出力される信号と混合
されて第一中間周波数信号に変換される。この第一中間
周波数信号は、一般に受信帯域の高周波信号より高い周
波数に設定されるため第一中間周波数信号に変換される
までの部分をアップコンバータ部２１と呼ぶ。この第一
中間周波数信号は、第一中間周波数回路８で選択・増幅
された後第二混合回路９に与えられ、この第二混合回路
９で第二局部発振回路１０からの信号と混合されて第二
中間周波数信号に変換される。この第二混合回路９から
の信号は、第二中間周波数回路１３に与えられて増幅さ
れ出力端子１４に出力される。この出力端子１４に出力
される第二中間周波数信号は、一般に受信帯域の高周波
信号より低い周波数に設定されるため第一中間周波数信
号を第二中間周波数に変換する部分をダウンコンバータ
部２２と呼ぶ。
成を示す回路ブロック図である。図３において、アンテ
ナから入力された高周波信号は、入力端子１から高周波
回路２に入力され、ここで選択・増幅された後第一混合
回路３で第一局部発振回路４から出力される信号と混合
されて第一中間周波数信号に変換される。この第一中間
周波数信号は、一般に受信帯域の高周波信号より高い周
波数に設定されるため第一中間周波数信号に変換される
までの部分をアップコンバータ部２１と呼ぶ。この第一
中間周波数信号は、第一中間周波数回路８で選択・増幅
された後第二混合回路９に与えられ、この第二混合回路
９で第二局部発振回路１０からの信号と混合されて第二
中間周波数信号に変換される。この第二混合回路９から
の信号は、第二中間周波数回路１３に与えられて増幅さ
れ出力端子１４に出力される。この出力端子１４に出力
される第二中間周波数信号は、一般に受信帯域の高周波
信号より低い周波数に設定されるため第一中間周波数信
号を第二中間周波数に変換する部分をダウンコンバータ
部２２と呼ぶ。
【０００４】前記第一局部発振回路４は、電圧制御型発
振回路で構成されており、この第一局部発振回路４の出
力は、前置分周回路５においてある一定の分周比（たと
えば２５６分の１）で分周され、この分周された周波数
信号が、第一局部発振分周出力端子６から筐体外へ出力
される。この出力された信号はセット側の、可変分周回
路・基準発振回路・位相比較回路・低域ろ波回路などに
より構成されるＰＬＬ周波数シンセサイザに接続され、
前記可変分周回路に与えられる選局データによって任意
の局部発振周波数に固定される制御電圧が発生され、そ
の電圧が第一局部発振制御電圧入力端子７に供給され、
希望の局部発振周波数に制御される。
振回路で構成されており、この第一局部発振回路４の出
力は、前置分周回路５においてある一定の分周比（たと
えば２５６分の１）で分周され、この分周された周波数
信号が、第一局部発振分周出力端子６から筐体外へ出力
される。この出力された信号はセット側の、可変分周回
路・基準発振回路・位相比較回路・低域ろ波回路などに
より構成されるＰＬＬ周波数シンセサイザに接続され、
前記可変分周回路に与えられる選局データによって任意
の局部発振周波数に固定される制御電圧が発生され、そ
の電圧が第一局部発振制御電圧入力端子７に供給され、
希望の局部発振周波数に制御される。
【０００５】また、前記第二局部発振回路１０は、電圧
制御型発振回路で構成されており、この第二局部発振回
路１０の出力は、発振周波数信号そのものが、第二局部
発振出力端子１１から出力される。この出力も前記と同
様にＰＬＬ周波数シンセサイザが構成され、局部発振周
波数が制御される。
制御型発振回路で構成されており、この第二局部発振回
路１０の出力は、発振周波数信号そのものが、第二局部
発振出力端子１１から出力される。この出力も前記と同
様にＰＬＬ周波数シンセサイザが構成され、局部発振周
波数が制御される。
【０００６】なお、これに類する技術として、例えば特
開平２−２１７０２４号公報がある。
開平２−２１７０２４号公報がある。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では、第二局部発振出力端子１１から出
力される信号が、他の高周波機器に悪影響を与えたり、
第一局部発振分周出力端子６から出力される信号の高調
波が、第二中間周波数信号が出力される出力端子１４の
信号に影響を与え、受信状態が悪化する場合があった。
うな従来の構成では、第二局部発振出力端子１１から出
力される信号が、他の高周波機器に悪影響を与えたり、
第一局部発振分周出力端子６から出力される信号の高調
波が、第二中間周波数信号が出力される出力端子１４の
信号に影響を与え、受信状態が悪化する場合があった。
【０００８】例えば、第一映像中間周波数を９６５．２
５ＭHzとし、第二映像中間周波数を５８．７５ＭHzとす
ると、日本のテレビジョン放送の５２チャンネル（映像
搬送波周波数７０５．２５ＭHz）を受信する場合、第二
局部発振回路１０の発振周波数は９０６．５ＭHzとな
る。また、第一局部発振回路４の発振周波数は１６７
０．５ＭHzであり、このとき前置分周回路５の分周比を
２５６分の１とすると、前置分周回路５の出力信号の９
次高調波は、５８．７３ＭHz付近で発生し、この９次高
調波が第二映像中間周波数５８．７５ＭHzに近いため、
第二映像中間周波数に悪影響を与え、そのため受信状態
が悪化するという問題があった。
５ＭHzとし、第二映像中間周波数を５８．７５ＭHzとす
ると、日本のテレビジョン放送の５２チャンネル（映像
搬送波周波数７０５．２５ＭHz）を受信する場合、第二
局部発振回路１０の発振周波数は９０６．５ＭHzとな
る。また、第一局部発振回路４の発振周波数は１６７
０．５ＭHzであり、このとき前置分周回路５の分周比を
２５６分の１とすると、前置分周回路５の出力信号の９
次高調波は、５８．７３ＭHz付近で発生し、この９次高
調波が第二映像中間周波数５８．７５ＭHzに近いため、
第二映像中間周波数に悪影響を与え、そのため受信状態
が悪化するという問題があった。
【０００９】本発明は、このような問題点を解決するも
ので、不要な高周波信号の発生をなくし、良好な受信状
態を得ることができるダブルスーパーチューナを提供す
ることを目的としたものである。
ので、不要な高周波信号の発生をなくし、良好な受信状
態を得ることができるダブルスーパーチューナを提供す
ることを目的としたものである。
【００１０】
【課題を解決するための手段】この目的を達成するため
に本発明のダブルスーパーチューナは、第一局部発振回
路に第一ＰＬＬ回路を接続するとともに、第二局部発振
回路に第二ＰＬＬ回路を接続し、これをダブルスーパー
チューナの筐体内に一体化して収納した構成としたもの
である。
に本発明のダブルスーパーチューナは、第一局部発振回
路に第一ＰＬＬ回路を接続するとともに、第二局部発振
回路に第二ＰＬＬ回路を接続し、これをダブルスーパー
チューナの筐体内に一体化して収納した構成としたもの
である。
【００１１】
【作用】この構成により、第二局部発振回路の出力信号
や、第一局部発振回路の分周された出力信号を筐体外部
へ出力する必要がないため、その引き回しによる他の回
路への悪影響はない。したがって、不要な高周波信号の
発生はなく、良好な受信状態を得ることができる。
や、第一局部発振回路の分周された出力信号を筐体外部
へ出力する必要がないため、その引き回しによる他の回
路への悪影響はない。したがって、不要な高周波信号の
発生はなく、良好な受信状態を得ることができる。
【００１２】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図１は、本発明の一実施例における
ダブルスーパーチューナの配置図であり、図２は、その
ブロック図である。図１、図２に示された各部と同一の
ものには同符号を付して示す。また、前述の図３に示さ
れた各部と同一のものにも同符号を付して示してある。
しながら説明する。図１は、本発明の一実施例における
ダブルスーパーチューナの配置図であり、図２は、その
ブロック図である。図１、図２に示された各部と同一の
ものには同符号を付して示す。また、前述の図３に示さ
れた各部と同一のものにも同符号を付して示してある。
【００１３】図１及び図２において、１は入力端子であ
り、この入力端子１は金属製の筐体２０の一方の縦側面
２０ａ内に設けられている。２は高周波回路であり、こ
の高周波回路２の入力は入力端子１に接続されており、
出力は第一混合回路３の一方の入力に接続されている。
４は第一局部発振回路であり、その出力は第一混合回路
３の他方の入力に接続されている。また、第一局部発振
回路４は第一ＰＬＬ回路１５と接続されている。
り、この入力端子１は金属製の筐体２０の一方の縦側面
２０ａ内に設けられている。２は高周波回路であり、こ
の高周波回路２の入力は入力端子１に接続されており、
出力は第一混合回路３の一方の入力に接続されている。
４は第一局部発振回路であり、その出力は第一混合回路
３の他方の入力に接続されている。また、第一局部発振
回路４は第一ＰＬＬ回路１５と接続されている。
【００１４】８は第一中間周波数回路であり、この第一
中間周波数回路８の入力は第一混合回路３の出力と接続
されており、その出力は第二混合回路９の一方の入力に
接続されている。１０は第二局部発振回路であり、その
出力は第二混合回路９の他方の入力に接続されている。
また、第二局部発振回路１０は第二ＰＬＬ回路１６と接
続されている。
中間周波数回路８の入力は第一混合回路３の出力と接続
されており、その出力は第二混合回路９の一方の入力に
接続されている。１０は第二局部発振回路であり、その
出力は第二混合回路９の他方の入力に接続されている。
また、第二局部発振回路１０は第二ＰＬＬ回路１６と接
続されている。
【００１５】１３は第二中間周波数回路であり、この第
二中間周波数回路１３の入力は第二混合回路９の出力と
接続されており、その出力は筐体２０の横側面２０ｂに
設けられた出力端子１４に接続されている。
二中間周波数回路１３の入力は第二混合回路９の出力と
接続されており、その出力は筐体２０の横側面２０ｂに
設けられた出力端子１４に接続されている。
【００１６】各回路ブロックは、金属製の仕切板により
シールドされ、筐体内部に配置されている。その配置
は、筐体２０内の一方の縦側面２０ａと横側面２０ｂに
当接させて第一ＰＬＬ回路１５を配置しており、この第
一ＰＬＬ回路１５に近接して横側面２０ｂ側に第一局部
発振回路４を設けている。また、筐体２０の他方の縦側
面２０ｃに当接させて第二ＰＬＬ回路１６を配設してお
り、この第二ＰＬＬ回路１６に近接させるとともに、他
方の横側面２０ｄに当接させて第二局部発振回路１０を
設けた配置としている。
シールドされ、筐体内部に配置されている。その配置
は、筐体２０内の一方の縦側面２０ａと横側面２０ｂに
当接させて第一ＰＬＬ回路１５を配置しており、この第
一ＰＬＬ回路１５に近接して横側面２０ｂ側に第一局部
発振回路４を設けている。また、筐体２０の他方の縦側
面２０ｃに当接させて第二ＰＬＬ回路１６を配設してお
り、この第二ＰＬＬ回路１６に近接させるとともに、他
方の横側面２０ｄに当接させて第二局部発振回路１０を
設けた配置としている。
【００１７】１７はダブルスーパーチューナのアップコ
ンバータ部２１の電源及び選局データ等の入力端子であ
り、第一ＰＬＬ回路１５への電源及び選局データ・高周
波回路２・第一混合回路３・第一局部発振回路４へ供給
される電源等の入力端子である。そして、この入力端子
１７は、第一ＰＬＬ回路１５に近接して横側面２０ｂ側
に配置されている。
ンバータ部２１の電源及び選局データ等の入力端子であ
り、第一ＰＬＬ回路１５への電源及び選局データ・高周
波回路２・第一混合回路３・第一局部発振回路４へ供給
される電源等の入力端子である。そして、この入力端子
１７は、第一ＰＬＬ回路１５に近接して横側面２０ｂ側
に配置されている。
【００１８】１８はダブルスーパーチューナのダウンコ
ンバータ部２２の電源及び選局データ等の入力端子であ
り、第二ＰＬＬ回路１６への電源及び選局データ・第一
中間周波数回路８・第二混合回路９・第二局部発振回路
１０・第二中間周波回路１３へ供給される電源等の入力
端子である。そして、この入力端子１８は、第二ＰＬＬ
回路１６に近接して横側面２０ｂ側に配置されている。
ンバータ部２２の電源及び選局データ等の入力端子であ
り、第二ＰＬＬ回路１６への電源及び選局データ・第一
中間周波数回路８・第二混合回路９・第二局部発振回路
１０・第二中間周波回路１３へ供給される電源等の入力
端子である。そして、この入力端子１８は、第二ＰＬＬ
回路１６に近接して横側面２０ｂ側に配置されている。
【００１９】このように、第一ＰＬＬ回路１５及び第二
ＰＬＬ回路１６は、ダブルスーパーチューナ筐体２０内
に一体化されて実装されている。
ＰＬＬ回路１６は、ダブルスーパーチューナ筐体２０内
に一体化されて実装されている。
【００２０】以上のように構成されたダブルスーパーチ
ューナについて、以下にその動作を図２を参照しながら
説明する。アンテナ等からの高周波信号は、入力端子１
から高周波回路２に入力され、この高周波回路２で選択
・増幅された後第一混合回路３に入力されて、ここで第
一局部発振回路４からの信号と混合されて第一中間周波
数信号に変換される。この第一中間周波数信号は、第一
中間周波数回路８で選択・増幅された後第二混合回路９
に与えられ、この第二混合回路９で第二局部発振回路１
０からの出力信号と混合されて第二中間周波数信号に変
換される。この第二混合回路９により変換された信号
は、第二中間周波数回路１３に与えられて増幅された後
出力端子１４に出力される。
ューナについて、以下にその動作を図２を参照しながら
説明する。アンテナ等からの高周波信号は、入力端子１
から高周波回路２に入力され、この高周波回路２で選択
・増幅された後第一混合回路３に入力されて、ここで第
一局部発振回路４からの信号と混合されて第一中間周波
数信号に変換される。この第一中間周波数信号は、第一
中間周波数回路８で選択・増幅された後第二混合回路９
に与えられ、この第二混合回路９で第二局部発振回路１
０からの出力信号と混合されて第二中間周波数信号に変
換される。この第二混合回路９により変換された信号
は、第二中間周波数回路１３に与えられて増幅された後
出力端子１４に出力される。
【００２１】第一局部発振回路４は、電圧制御型発振回
路で構成されており、この第一局部発振回路４の出力
は、第一ＰＬＬ回路１５を構成する前置分周回路１５Ａ
においてある一定の分周比で分周された後、さらに可変
分周回路１５Ｂで入力端子１７から入力された選局デー
タに対応する分周比で分周される。この可変分周回路１
５Ｂの出力は位相比較回路１５Ｄに与えられ、ここで水
晶発振子等で構成された基準発振回路１５Ｆと、その信
号を分周する基準分周回路１５Ｅから出力される基準周
波数信号と位相比較される。位相比較回路１５Ｄの出力
は低域ろ波回路１５Ｃで、第一局部発振回路４の発振周
波数を制御するための制御電圧に変換される。これらに
よりＰＬＬ周波数シンセサイザが構成されており、選局
データを変化させることによって第一局部発振回路４の
局部発振周波数が制御される。この第一局部発振回路４
は、希望する周波数の高周波信号を所定の第一中間周波
数信号に変換するために必要な発振周波数を得るもので
ある。
路で構成されており、この第一局部発振回路４の出力
は、第一ＰＬＬ回路１５を構成する前置分周回路１５Ａ
においてある一定の分周比で分周された後、さらに可変
分周回路１５Ｂで入力端子１７から入力された選局デー
タに対応する分周比で分周される。この可変分周回路１
５Ｂの出力は位相比較回路１５Ｄに与えられ、ここで水
晶発振子等で構成された基準発振回路１５Ｆと、その信
号を分周する基準分周回路１５Ｅから出力される基準周
波数信号と位相比較される。位相比較回路１５Ｄの出力
は低域ろ波回路１５Ｃで、第一局部発振回路４の発振周
波数を制御するための制御電圧に変換される。これらに
よりＰＬＬ周波数シンセサイザが構成されており、選局
データを変化させることによって第一局部発振回路４の
局部発振周波数が制御される。この第一局部発振回路４
は、希望する周波数の高周波信号を所定の第一中間周波
数信号に変換するために必要な発振周波数を得るもので
ある。
【００２２】第二局部発振回路１０についても、電圧制
御型発振回路で構成されており、前記と同様にＰＬＬ周
波数シンセサイザが構成されている。すなわち、第二局
部発振回路１０は入力端子１８から入力される選局デー
タを変化させることによって第二局部発振回路１０の局
部発振周波数を制御させて、第一中間周波数信号を所定
の第二中間周波数信号に変換するために必要な発振周波
数を得る。
御型発振回路で構成されており、前記と同様にＰＬＬ周
波数シンセサイザが構成されている。すなわち、第二局
部発振回路１０は入力端子１８から入力される選局デー
タを変化させることによって第二局部発振回路１０の局
部発振周波数を制御させて、第一中間周波数信号を所定
の第二中間周波数信号に変換するために必要な発振周波
数を得る。
【００２３】以上のように本実施例によれば、第一局部
発振回路４に第一ＰＬＬ回路１５を接続するとともに、
第二局部発振回路１０に第二ＰＬＬ回路１６を接続し、
これをダブルスーパーチューナの筐体２０内部に一体化
して収納しているので、筐体２０内部でのＰＬＬ回路と
局部発振回路を接続するための配線が最短にできる。し
たがって、不要な高周波信号の発生はなく、良好な受信
状態が得られる。
発振回路４に第一ＰＬＬ回路１５を接続するとともに、
第二局部発振回路１０に第二ＰＬＬ回路１６を接続し、
これをダブルスーパーチューナの筐体２０内部に一体化
して収納しているので、筐体２０内部でのＰＬＬ回路と
局部発振回路を接続するための配線が最短にできる。し
たがって、不要な高周波信号の発生はなく、良好な受信
状態が得られる。
【００２４】また、筐体２０の一方の縦側面２０ａに第
一ＰＬＬ回路１５を備え、この第一ＰＬＬ回路１５に近
接して第一局部発振回路４を設けるとともに、筐体２０
の他方の縦側面２０ｃに第二ＰＬＬ回路１６を備え、こ
の第二ＰＬＬ回路１６に近接して第二局部発振回路１０
を設けた配置としているので、第二局部発振回路１０の
出力信号や、第一局部発振回路４の分周された出力信号
を筐体２０外部へ出力する必要がない。そのため、その
引き回し等による不要な高周波信号の発生がなく、良好
な受信状態を得ることができる。
一ＰＬＬ回路１５を備え、この第一ＰＬＬ回路１５に近
接して第一局部発振回路４を設けるとともに、筐体２０
の他方の縦側面２０ｃに第二ＰＬＬ回路１６を備え、こ
の第二ＰＬＬ回路１６に近接して第二局部発振回路１０
を設けた配置としているので、第二局部発振回路１０の
出力信号や、第一局部発振回路４の分周された出力信号
を筐体２０外部へ出力する必要がない。そのため、その
引き回し等による不要な高周波信号の発生がなく、良好
な受信状態を得ることができる。
【００２５】なお、図１において、ダブルスーパーチュ
ーナのアップコンバータ部２１の電源及び選局データ等
の入力端子１７及び、ダブルスーパーチューナのダウン
コンバータ部２２の電源及び選局データ等の入力端子１
８にコネクタを使用しても良い。その場合入力端子１７
に相当するコネクタは、第一ＰＬＬ回路１５の金属製の
仕切板によりシールドされた回路ブロック内に配し、入
力端子１８に相当するコネクタは、第二ＰＬＬ回路１６
の金属製の仕切板によりシールドされた回路ブロック内
に配する。これにより、第一局部発振回路４及び、第二
局部発振回路１０からの信号が、電源配線ライン等に誘
起して電源や選局データ入力端子からの不要な輻射を少
なくすることができる。なお、出力端子１４は、入力端
子１８に相当するコネクタの一部を用いることもでき
る。
ーナのアップコンバータ部２１の電源及び選局データ等
の入力端子１７及び、ダブルスーパーチューナのダウン
コンバータ部２２の電源及び選局データ等の入力端子１
８にコネクタを使用しても良い。その場合入力端子１７
に相当するコネクタは、第一ＰＬＬ回路１５の金属製の
仕切板によりシールドされた回路ブロック内に配し、入
力端子１８に相当するコネクタは、第二ＰＬＬ回路１６
の金属製の仕切板によりシールドされた回路ブロック内
に配する。これにより、第一局部発振回路４及び、第二
局部発振回路１０からの信号が、電源配線ライン等に誘
起して電源や選局データ入力端子からの不要な輻射を少
なくすることができる。なお、出力端子１４は、入力端
子１８に相当するコネクタの一部を用いることもでき
る。
【００２６】
【発明の効果】以上のように本発明のダブルスーパーチ
ューナによれば、ダブルスーパーチューナの筐体内部に
第一局部発振回路に接続された第一ＰＬＬ回路と、第二
局部発振回路に接続された第二ＰＬＬ回路を内蔵してい
るので、第二局部発振回路の出力信号や、第一局部発振
回路の分周された出力信号を筐体外部へ出力する必要が
ない。そのため、引き回しの悪影響による、不要な高周
波信号の発生をなくし、良好な受信状態を得ることがで
きる優れたダブルスーパーチューナを実現できるもので
ある。
ューナによれば、ダブルスーパーチューナの筐体内部に
第一局部発振回路に接続された第一ＰＬＬ回路と、第二
局部発振回路に接続された第二ＰＬＬ回路を内蔵してい
るので、第二局部発振回路の出力信号や、第一局部発振
回路の分周された出力信号を筐体外部へ出力する必要が
ない。そのため、引き回しの悪影響による、不要な高周
波信号の発生をなくし、良好な受信状態を得ることがで
きる優れたダブルスーパーチューナを実現できるもので
ある。
【００２７】また、同一筐体に一体化して実装している
ため、小型化、低価格化が実現できるという効果があ
る。
ため、小型化、低価格化が実現できるという効果があ
る。
【図１】本発明の一実施例によるダブルスーパーチュー
ナの配置図
ナの配置図
【図２】本発明の一実施例によるダブルスーパーチュー
ナの回路ブロック図
ナの回路ブロック図
【図３】従来のダブルスーパーチューナの回路ブロック
図
図
１ 入力端子 ２ 高周波回路 ３ 第一混合回路 ４ 第一局部発振回路 ８ 第一中間周波数回路 ９ 第二混合回路 １０ 第二局部発振回路 １３ 第二中間周波数回路 １４ 出力端子 １５ 第一ＰＬＬ回路 １６ 第二ＰＬＬ回路 ２０ 筐体
Claims (3)
- 【請求項１】金属製の筐体と、この筐体の一方に設けら
れた入力端子と、この入力端子に接続された高周波回路
と、この高周波回路の出力に一方の入力が接続されると
ともに、他方の入力に第一局部発振回路の出力が接続さ
れた第一混合回路と、この第一混合回路の出力に接続さ
れた第一中間周波回路と、この第一中間周波回路の出力
に一方の入力が接続されるとともに、他方の入力に第二
局部発振回路の出力が接続された第二混合回路と、この
第二混合回路の出力に接続された第二中間周波回路と、
この第二中間周波回路の出力に接続されるとともに、前
記筐体の他方に設けられた出力端子とを備え、前記第一
局部発振回路に第一フェーズ・ロックド・ループ（以下
ＰＬＬと略す）回路を接続するとともに、前記第二局部
発振回路に第二ＰＬＬ回路を接続し、これらの第一、第
二ＰＬＬ回路を前記筐体内に一体化して収めたダブルス
ーパーチューナ。 - 【請求項２】筐体の一方の縦側面に第一ＰＬＬ回路を備
え、この第一ＰＬＬ回路に近接して第一局部発振回路を
設けるとともに、前記筐体の他方の縦側面に第二ＰＬＬ
回路を備え、この第二ＰＬＬ回路に近接して第二局部発
振回路を設けた請求項１記載のダブルスーパーチュー
ナ。 - 【請求項３】筐体横側面の一端に第一のコネクタを配す
るとともに、前記筐体横側面の他端に第二のコネクタを
配した請求項１或いは請求項２記載のダブルスーパーチ
ューナ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5001033A JP2559005B2 (ja) | 1993-01-07 | 1993-01-07 | ダブルスーパーチューナ |
| US08/176,264 US5457817A (en) | 1993-01-07 | 1994-01-03 | Tuner of a double superheterodyne receiver |
| CN94100040A CN1080512C (zh) | 1993-01-07 | 1994-01-07 | 二次变频调谐器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5001033A JP2559005B2 (ja) | 1993-01-07 | 1993-01-07 | ダブルスーパーチューナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204906A true JPH06204906A (ja) | 1994-07-22 |
| JP2559005B2 JP2559005B2 (ja) | 1996-11-27 |
Family
ID=11490259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5001033A Expired - Fee Related JP2559005B2 (ja) | 1993-01-07 | 1993-01-07 | ダブルスーパーチューナ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5457817A (ja) |
| JP (1) | JP2559005B2 (ja) |
| CN (1) | CN1080512C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400419B1 (en) | 1997-10-13 | 2002-06-04 | Alps Electric Co., Ltd. | Television tuner system |
| JP2007243805A (ja) * | 2006-03-10 | 2007-09-20 | Sanyo Electric Co Ltd | 受信回路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3444727B2 (ja) * | 1995-09-26 | 2003-09-08 | シャープ株式会社 | デジタル方式衛星放送受信機 |
| JPH09294088A (ja) * | 1996-04-26 | 1997-11-11 | Toshiba Corp | チューナ回路 |
| DE69930681T2 (de) * | 1998-01-23 | 2006-08-31 | Matsushita Electric Industrial Co., Ltd., Kadoma | Abstimmbarer Demodulator für digital modulierte RF-Signale |
| JP3597101B2 (ja) * | 2000-02-21 | 2004-12-02 | 埼玉日本電気株式会社 | 受信回路及びアダプティブアレイアンテナシステム |
| KR100395562B1 (ko) * | 2001-10-10 | 2003-08-21 | 삼성전자주식회사 | 방송신호 수신장치용 모듈레이터/아이에프회로 일체형튜너블록 |
| CN101326729B (zh) * | 2005-12-07 | 2012-01-04 | 松下电器产业株式会社 | 广播接收装置及广播接收方法 |
| WO2008135908A1 (en) * | 2007-05-04 | 2008-11-13 | Nxp B.V. | A tuner |
| CN112653394A (zh) * | 2020-12-25 | 2021-04-13 | 无锡国芯微电子***有限公司 | 一种小型化x波段变频器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150410A (ja) * | 1984-12-24 | 1986-07-09 | Sony Corp | チユ−ナ装置 |
| JPS61212923A (ja) * | 1985-03-18 | 1986-09-20 | Hitachi Ltd | ダブルコンバ−ジヨンチユ−ナ |
| JPS62131633A (ja) * | 1985-12-04 | 1987-06-13 | Hitachi Ltd | 受信装置 |
| JPH02217024A (ja) * | 1989-02-17 | 1990-08-29 | Matsushita Electric Ind Co Ltd | チューナー選局装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4352209A (en) * | 1981-03-23 | 1982-09-28 | John Ma | Up-down frequency converter for cable T.V. |
| DE3133760C2 (de) * | 1981-08-26 | 1983-09-01 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Empfangsstufe für Rundfunk- und Fernsehempfänger |
| JPS5887896A (ja) * | 1981-11-20 | 1983-05-25 | アルプス電気株式会社 | 高周波回路機器の組立構造 |
| JPS58204629A (ja) * | 1982-05-21 | 1983-11-29 | Toshiba Corp | 周波数変換装置 |
| JPS5981925A (ja) * | 1982-11-02 | 1984-05-11 | Matsushita Electric Ind Co Ltd | 広帯域チユ−ナ |
| CA1212457A (en) * | 1983-06-14 | 1986-10-07 | Nec Kansai, Ltd. | Frequency converter, especially catv converter |
| EP0385181B1 (en) * | 1989-02-17 | 1995-07-05 | Matsushita Electric Industrial Co., Ltd. | Tuner station selecting apparatus |
-
1993
- 1993-01-07 JP JP5001033A patent/JP2559005B2/ja not_active Expired - Fee Related
-
1994
- 1994-01-03 US US08/176,264 patent/US5457817A/en not_active Expired - Lifetime
- 1994-01-07 CN CN94100040A patent/CN1080512C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150410A (ja) * | 1984-12-24 | 1986-07-09 | Sony Corp | チユ−ナ装置 |
| JPS61212923A (ja) * | 1985-03-18 | 1986-09-20 | Hitachi Ltd | ダブルコンバ−ジヨンチユ−ナ |
| JPS62131633A (ja) * | 1985-12-04 | 1987-06-13 | Hitachi Ltd | 受信装置 |
| JPH02217024A (ja) * | 1989-02-17 | 1990-08-29 | Matsushita Electric Ind Co Ltd | チューナー選局装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400419B1 (en) | 1997-10-13 | 2002-06-04 | Alps Electric Co., Ltd. | Television tuner system |
| JP2007243805A (ja) * | 2006-03-10 | 2007-09-20 | Sanyo Electric Co Ltd | 受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5457817A (en) | 1995-10-10 |
| CN1094880A (zh) | 1994-11-09 |
| CN1080512C (zh) | 2002-03-06 |
| JP2559005B2 (ja) | 1996-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6151488A (en) | Multi-tuner receiver for concurrent reception of mutually different signals | |
| US5847612A (en) | Interference-free broadband television tuner | |
| JPH09294088A (ja) | チューナ回路 | |
| US6243567B1 (en) | Television tuner, tuner integrated circuit and method of controlling television tuner | |
| US6233444B1 (en) | Radio receiving method and radio receiving apparatus | |
| EP0385181B1 (en) | Tuner station selecting apparatus | |
| US5475876A (en) | Tuner unit having electromagnetically isolated UHF and VHF section with no noise | |
| JP2559005B2 (ja) | ダブルスーパーチューナ | |
| JP3666466B2 (ja) | Ｃａｔｖチューナ | |
| KR100240306B1 (ko) | Rf 변조기 및 tv 튜너를 구비하는 고주파기기 | |
| US7280163B2 (en) | Direct conversion tuner capable of receiving digital television signals in UHF band and VHF band | |
| KR100699310B1 (ko) | 멀티튜너수신기 | |
| JP2559005C (ja) | ||
| JPH1041846A (ja) | 高周波信号処理ユニット | |
| JP3479283B2 (ja) | 周波数シンセサイザ | |
| JP2579260B2 (ja) | Ｐｌｌ周波数シンセサイザおよびチューナ | |
| JPH1041811A (ja) | Ｐｌｌ集積回路 | |
| EP0655844A2 (en) | Method and apparatus for forming intermediate frequency signals | |
| JPH1155117A (ja) | Ｐｌｌ複合装置 | |
| JPH03273715A (ja) | 高周波信号増幅回路 | |
| JPH10290403A (ja) | Ｒｆ変調器内蔵型ｔｖチューナ | |
| JPH0352320A (ja) | 電子チューナ | |
| JPH05227052A (ja) | シンセサイザ受信機 | |
| JPH05175874A (ja) | 複合チューナ | |
| JPH0837629A (ja) | 衛星放送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |