JPH06203464A - 複数記録情報信号の同時再生機能を有するディスクプレーヤ - Google Patents

Abstract

(57)【要約】 【目的】 ＣＬＶ型のディスクであっても単一のディス
クから複数の記録情報信号を同時に再生可能とする。 【構成】 ディスク１の所定記録レートに対応する回転
速度の２倍以上にてディスク１を回転駆動して所定記録
レートの２倍以上のレートで読取データを得、メモリに
おいて１の記憶領域１２に所定量の読取データを書き込
む度にその１の記憶領域１２の書込制御を停止し読取手
段の情報検出点を１の情報データＤ１における所定位置
から他の情報データＤ２における所定位置に移動せしめ
かつメモリにおいて他の記憶領域１３の書込制御を開始
するとともに、メモリにおいて記憶領域毎に所定記録レ
ートに等しいレートで同時に読出して複数の情報データ
を得る。 【効果】 単一のピックアップでディスクにおける複数
の記録情報信号を通常の再生速度を維持しながら個々に
再生することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディスクの記録情報を
再生するディスクプレーヤに関し、特に複数記録情報を
同時に再生するディスクプレーヤに関する。

【０００２】

【従来の技術】ＣＤ（コンパクトディスク）の記録情報
を再生する従来の一般的なディスクプレーヤを図１に示
す。図１において、ディスク１は、例えばディジタルオ
ーディオ信号が所定フォーマットにて記録されている。
このディスク１は、スピンドル制御回路２によって駆動
されるスピンドルモータ３により回転せしめられつつ、
ピックアップ４により光学的にその記録情報が読み取ら
れる。ピックアップ４は、ディスク１から読み取った情
報たるＲＦ（高周波）信号をＲＦアンプ５を介してデー
タ抽出回路６に供給する。データ抽出回路６は、供給さ
れたＲＦ信号中の所定データを抽出し、抽出したデータ
（読取データ）をＣＤ−ＤＡ復調／訂正回路７に転送す
る。ＣＤ−ＤＡ復調／訂正回路７は、転送されたデータ
の所定の復調及び訂正等の処理をなし、処理したデータ
をＤ／Ａコンバータ８に転送する。Ｄ／Ａコンバータ８
は、転送されたデータをアナログ信号に変換し、Ｌチャ
ンネル及びＲチャンネルのオーディオ信号を出力する。
ピックアップ４は、ディスク１上の所定のトラックを追
従しかつ正確に記録情報を読み取るために、ピックアッ
プ制御回路９とＣＰＵ１０との協働によりフォーカス制
御及びトラッキング制御並びにスライダー制御される。
ＣＰＵ１０はまた、かかるディスクプレーヤのシステム
コントローラとしてスピンドル制御回路２と協働してス
ピンドルモータ３を駆動制御する。

【０００３】このような構成のディスクプレーヤにおい
ては、ディスク１枚につきそのディスクに記録されてい
る単一のデータＤ１すなわち１曲のみを再生するもので
あり、ディスク１から同時に２曲を演奏することはでき
なかった。１枚のディスクから同時に２曲を再生する方
法として、２つのピックアップを設け、従って図の点線
で囲んだ部分の構成を２つ備えてなすことが考えられ
る。

【０００４】しかしながら、ＣＬＶ（Constant Linear
Velocity）型のディスクを再生する場合は、読み取るピ
ックアップの位置がディスクの内周にあるときと外周に
あるときとでスピンドルサーボにおいてディスクに与え
るべき適切な回転数が異なるので、単純に図の点線枠部
分の構成を２つ備えるだけでは実現できない。また、通
常の回転数で、リアルタイムに２曲を再生するのは原理
的に無理である。

【０００５】

【発明が解決しようとする課題】本発明は、上述した点
に鑑みてなされたものであり、その目的とするところ
は、ＣＬＶ型のディスクであっても単一のディスクから
複数の記録情報信号を同時に再生することのできるディ
スクプレーヤを提供することにある。

【０００６】

【課題を解決するための手段】本発明による複数記録情
報信号の同時再生機能を有するディスクプレーヤは、複
数の所定フォーマットの情報データが所定記録レートに
て記録されているディスクを回転駆動する回転駆動手段
と、ピックアップの情報検出点に対応する前記情報デー
タにおける所定位置に記録されている情報データを読み
取って読取データを得る読取手段と、前記読取データの
復調処理をなす復調手段と、前記読取手段の情報検出点
を前記ディスクの所定位置に移動せしめる読取位置制御
手段とを有するディスクプレーヤであって、前記読取デ
ータを記憶する少なくとも２つの記憶領域を有するメモ
リと、前記メモリにおいて前記記憶領域毎に前記所定記
録レートの２倍以上のレートで交互に書込制御するとと
もに前記記憶領域毎に前記所定記録レートに等しいレー
トで同時に読出制御するメモリ制御手段とを有し、前記
回転駆動手段は、前記所定記録レートに対応する回転速
度の２倍以上にて前記ディスクを回転駆動し、前記メモ
リ制御手段は、前記記憶領域のうちの１の記憶領域に所
定量の読取データが書き込まれる度に前記記憶領域のう
ちの１の記憶領域の書込制御を停止し前記記憶領域のう
ちの他の記憶領域の書込制御を開始し、前記読取位置制
御手段は、前記記憶領域のうちの１の記憶領域に所定量
の読取データが書き込まれる度に前記読取手段の情報検
出点を前記情報データのうちの１の情報データにおける
所定位置から他の情報データにおける所定位置に移動せ
しめることを特徴としている。

【０００７】

【作用】本発明による複数記録情報信号の同時再生機能
を有するディスクプレーヤは、ディスクの所定記録レー
トに対応する回転速度の２倍以上にてディスクを回転駆
動して当該所定記録レートの２倍以上のレートで読取デ
ータを得、メモリにおいて１の記憶領域に所定量の読取
データを書き込む度にその１の記憶領域の書込制御を停
止し読取手段の情報検出点を１の情報データにおける所
定位置から他の情報データにおける所定位置に移動せし
めかつメモリにおいて他の記憶領域の書込制御を開始す
るとともに、メモリにおいて記憶領域毎に所定記録レー
トに等しいレートで同時に読出して複数の情報データを
得る。

【０００８】

【実施例】以下、本発明を図面を用いて詳細に説明す
る。図２は、本発明による一実施例のディスクプレーヤ
の構成を示すブロック図であり、図１と同等な部分は同
一の符号により示されている。図２において、ディスク
１は、スピンドル制御回路２とＣＰＵ１０との協働によ
って駆動制御されるスピンドルモータ３により、通常回
転数の２倍以上の回転数で回転駆動される。このように
高速回転されたディスク１から第１のデータＤ１または
第２のデータＤ２がピックアップ４及びＲＦアンプ５並
びにデータ抽出回路６からなる読取系により読み取ら
れ、読み取られたデータがメモリー制御回路１１に転送
される。メモリー制御回路１１は、転送されるデータを
受け取り、受け取ったデータをＣＰＵ１０との協働制御
により、第１のデータを第１メモリ１２に、第２のデー
タを第２メモリ１３に書き込む。この第１及び第２メモ
リ１２，１３は、例えばいわゆるＦＩＦＯ（First-In F
irst-Out）型のメモリからなるものであり、アドレスが
最小アドレスから最大アドレスまで連続的に連なり、読
み出しと書き込みとが同じレートで行われる場合、その
読出アドレス及び書込アドレスは、最小アドレスから最
大アドレスへ、また最大アドレスの次に最小アドレスへ
遷移するものである。メモリー制御回路１１はまた、第
１メモリ１２及び第２メモリ１３に書き込まれたデータ
をＣＰＵ１０と協働して読み出し制御する。このメモリ
ー制御回路１１の詳しい動作については後述する。メモ
リー制御回路１１により読み出された第１メモリ１２の
データ（Ｄ１）はＣＤ−ＤＡ復調／訂正回路７に転送さ
れ、第２メモリ１３のデータ（Ｄ２）はＣＤ−ＤＡ復調
／訂正回路７Ａに転送される。ＣＤ−ＤＡ復調／訂正回
路７及び７Ａはそれぞれ転送されたデータの所定の復調
及び訂正等の処理をなし、処理したデータをＤ／Ａコン
バータ８及び８Ａに転送する。Ｄ／Ａコンバータ８及び
８Ａは、それぞれ、転送されたデータをアナログ信号に
変換し、Ｌチャンネル及びＲチャンネルのオーディオ信
号を出力する。

【０００９】図３ないし図７は、このような構成のディ
スクプレーヤにおけるＣＰＵ１０の再生制御動作を説明
するためのフローチャートである。また、この図３ない
し図７のフローにより、第１及び第２メモリ１２，１３
は図８のタイムチャートの如く読み書き制御される。図
８において、図（ａ）は経過時間ｔに対する第１メモリ
１２の書込アドレスＡＤＲ1Wを、図（ｂ）は経過時間ｔ
に対する第１メモリ１２の読出アドレスＡＤＲ1Rを示
し、図（ｃ）は経過時間ｔに対する第２メモリ１３の書
込アドレスＡＤＲ2Wを、図（ｄ）は経過時間ｔに対する
第２メモリ１３の読出アドレスＡＤＲ2Rを示しており、
ｍａｘは最大アドレスを、ｍｉｎは最小アドレスをそれ
ぞれのアドレスにつき示している。これら図３ないし図
８を用いて上記ディスクプレーヤの動作を説明する。

【００１０】図３において、先ず、図示せぬ操作系より
当プレーヤの電源が立ち上げられ再生モードとされた
後、ＣＰＵ１０は、ディスク１の装着を確認すると、図
示せぬメインルーチンより当ルーチンに移行し、スピン
ドル制御回路２と共にスピンドルモータ３をして通常回
転数の４倍の回転数となるよう回転駆動せしめる（ステ
ップＳ１）。次にＣＰＵ１０は、ピックアップ４をピッ
クアップ制御回路９をしてディスク１のリードインエリ
アに移送せしめるとともに、ＴＯＣ（Table Of Content
s）情報を読み取る（ステップＳ２）。そしてＣＰＵ１
０は、図示せぬ操作系により再生指令が発せられたか否
かを判別する（ステップＳ３）。ステップＳ３におい
て、ＣＰＵ１０は、再生指令が発せられた場合にのみ操
作系により再生すべき曲の指定を行う曲指定ルーチンに
移行する（ステップＳ４）。ステップＳ４において、第
１の曲としてトラックナンバーｎ１が指定され、第２の
曲としてトラックナンバーｎ２が指定されると、ＣＰＵ
１０は、レジスタＳＥＡＤＲ１にトラックナンバーｎ１
の曲頭アドレスＴＮｎ１を格納し、レジスタＳＴＲＥＧ
２にトラックナンバーｎ２の曲頭アドレスＴＮｎ２を格
納する。ステップＳ４の曲の指定が終わると、第１及び
第２メモリ１２，１３の各々をクリアすると同時に、各
メモリのクリア状態を示すフラグＣＦＬＧ１及びＣＦＬ
Ｇ２をそれぞれ“０”とする（ステップＳ５）。

【００１１】以上が再生開始前の初期設定動作である。
図８におけるが如き時刻ｔ０において上記初期設定動作
が終わると、ＣＰＵ１０は、図４のステップＳ６に移行
し、レジスタＳＥＡＤＲ１に格納されているアドレスを
ピックアップ４及びピックアップ制御回路９をしてサー
チせしめる。そしてＣＰＵ１０は、ステップＳ７に移行
し、かかるサーチが終了したか否かを判別し、時刻ｔ１
においてサーチが終了するとステップＳ８に移行してク
リアフラグＣＦＬＧ１が“０”であるか否かを判別す
る。このとき第１メモリ１２は、先のステップＳ５にお
いてクリアされたばかりであるので、フラグＣＦＬＧ１
は“０”であり、従ってステップＳ９に移行し、メモリ
制御回路１１と協働して第１メモリ１２の書込状態を判
別する。第１メモリ１２の書込アドレスが最大アドレス
に達していない間はステップＳ１０に移行し、読取デー
タを第１メモリ１２に書き込む。このときスピンドルモ
ータ３は、先のステップＳ１により通常の４倍の速度で
回転しているので、ディスク１の記録情報も通常の４倍
のレートで読み取られかつ第１メモリー１２に書き込ま
れることとなる。そして、ＣＰＵ１０は、ステップＳ１
０に移行して第１の曲を再生するか否かを判別し、再生
する場合のみステップＳ１２に移行してメモリ制御回路
１１と協働して第１メモリ１２の読出制御をし、再びス
テップＳ８に移行する。ステップＳ１２における読出制
御は、通常の転送レート（１倍速）で行われる。ステッ
プＳ１１において、第１の曲を再生しない場合は第１メ
モリ１２の読出制御を行わず、直ちにステップＳ８に移
行する。

【００１２】以上のステップＳ８ないしＳ１２のフロー
が繰り返されることによって図８における時刻ｔ１から
時刻ｔ２までの読み書き制御がなされる。図８におい
て、時刻ｔ０から時刻ｔ１までの時間はサーチ時間Ｔs
（例えばＴs ＝０．５ｓｅｃ）を示しており、図（ａ）
中のＷ１１は第１メモリ１２において４倍レートでの書
込制御がなされていることを示しており、図（ｂ）中の
Ｒ１１は第１メモリ１２において通常レートでの読出制
御がなされていることを示している。これにより書込ア
ドレスＡＤＲ1Wの変化が読出アドレスＡＤＲ1Rのそれよ
りも４倍程大きいことが分かる。また、ここでの第１及
び第２メモリは１倍速すなわち通常レートで８ｓｅｃ分
の記憶容量を有するものとしている。従って、かかるメ
モリを４倍レートで書き込む場合は全てのアドレスのデ
ータを更新するのに２ｓｅｃで済むことになる。故に時
刻ｔ１からｔ２までの時間は２ｓｅｃであることが分か
る。

【００１３】時刻ｔ２において、上記繰り返しフローの
間ＣＰＵ１０がステップＳ９に移行し、第１メモリ１２
の書込アドレスが最大アドレスｍａｘに達したことが判
別されると、ＣＰＵ１０は、図５のステップＳ１３に移
行し、クリアフラグＣＦＬＧ１を“１”とする。その後
ステップＳ１４に移行し、その時点における読取データ
中のサブコードからアドレス（当該時点におけるピック
アップ４のディスク１上の読取位置を識別できる情報、
例えばタイムコード等）をレジスタＳＴＲＥＧ１に格納
する。そしてＣＰＵ１０は、ステップＳ１５に移行して
メモリー制御回路１１を介して第１メモリ１２の書込制
御を停止し、ステップＳ１６に移行してレジスタＳＴＲ
ＥＧ２の内容をレジスタＳＥＡＤＲ２に格納する。次に
ＣＰＵ１０は、図６のステップＳ１７に移行してレジス
タＳＥＡＤＲ２に格納されているアドレスをピックアッ
プ４及びピックアップ制御回路９をしてサーチせしめ
る。そしてＣＰＵ１０は、ステップＳ１８に移行して、
かかるサーチが終了したか否かを判別し、時刻ｔ３にお
いてサーチが終了するとステップＳ１９に移行してクリ
アフラグＣＦＬＧ２が“０”であるか否かを判別する。
このとき第２メモリ１３は、先のステップＳ５において
クリアされたばかりであるので、フラグＣＦＬＧ２は
“０”であり、従ってステップＳ２０に移行し、メモリ
制御回路１１と協働して第２メモリ１３の書込状態を判
別する。第２メモリ１３の書込アドレスが最大アドレス
に達していない間はステップＳ２１に移行し、読取デー
タを第２メモリ１３に書き込む。このときもスピンドル
モータ３は、ステップＳ１により通常の４倍の速度で回
転しているので、ディスク１の記録情報も通常の４倍の
レートで読み取られかつ第２メモリー１３に書き込まれ
ることとなる。そして、ＣＰＵ１０は、ステップＳ２２
に移行して第２の曲を再生するか否かを判別し、再生す
る場合のみステップＳ２３に移行してメモリ制御回路１
１と協働して第２メモリ１３の読出制御をし、再びステ
ップＳ１９に移行する。ステップＳ２３における読出制
御も、ステップＳ１２と同様、通常の転送レート（１倍
速）で行われる。ステップＳ２２において、第２の曲を
再生しない場合は第２メモリ１３の読出制御を行わず、
直ちにステップＳ１９に移行する。

【００１４】以上のステップＳ１９ないしＳ２３のフロ
ーが繰り返されることによって図８における時刻ｔ３か
ら時刻ｔ４までの読み書き制御がなされる。図８におい
て、時刻ｔ２から時刻ｔ３までの時間はサーチ時間Ｔs
（例えばＴs ＝０．５ｓｅｃ）を示しており、図（ｃ）
中のＷ２１は第２メモリ１３において４倍レートでの書
込制御がなされていることを示しており、図（ｄ）中の
Ｒ２１は第２メモリ１３において通常レートでの読出制
御がなされていることを示している。これにより、第１
メモリ１２と同様、書込アドレスＡＤＲ2Wの変化が読出
アドレスＡＤＲ2Rのそれよりも４倍程大きいことが分か
る。

【００１５】時刻ｔ４において、上記繰り返しフローの
間ＣＰＵ１０がステップＳ２０に移行し、第２メモリ１
３の書込アドレスが最大アドレスｍａｘに達したことが
判別されると、ＣＰＵ１０は、図７のステップＳ２４に
移行し、クリアフラグＣＦＬＧ２を“１”とする。その
後ステップＳ２５に移行し、その時点における読取デー
タ中のサブコードからアドレスをレジスタＳＴＲＥＧ２
に格納する。そしてＣＰＵ１０は、ステップＳ２６に移
行してメモリー制御回路１１を介して第２メモリ１３の
書込制御を停止し、ステップＳ２７に移行してレジスタ
ＳＴＲＥＧ１の内容をレジスタＳＥＡＤＲ１に格納す
る。次にＣＰＵ１０は、図４のステップＳ６に移行して
レジスタＳＥＡＤＲ１に格納されているアドレスをピッ
クアップ４及びピックアップ制御回路９をしてサーチせ
しめる。そしてＣＰＵ１０は、ステップＳ７に移行し
て、かかるサーチが終了したか否かを判別し、時刻ｔ５
においてサーチが終了するとステップＳ８に移行してク
リアフラグＣＦＬＧ１が“０”であるか否かを判別す
る。このときクリアフラグＣＦＬＧ１は、先のステップ
Ｓ１３において“１”とされているので、ステップＳ２
８に移行し、メモリ制御回路１１と協働して第１メモリ
１２の書込状態を判別する。ステップＳ２８において、
第１メモリ１２の書込アドレスと読出アドレスとが一致
していない場合はステップＳ１０に移行し、４倍レート
にて読取データを第１メモリ１２に書き込む。そして、
ＣＰＵ１０は、ステップＳ１１に移行して第１の曲を再
生するか否かを判別し、再生する場合のみステップＳ１
２に移行してメモリ制御回路１１と協働して通常レート
にて第１メモリ１２の読出制御をし、再びステップＳ８
に移行する。ステップＳ１１において、第１の曲を再生
しない場合は第１メモリ１２の読出制御を行わず、直ち
にステップＳ８に移行する。

【００１６】以上のステップＳ８及びＳ２８、ステップ
Ｓ１０ないしＳ１２のフローが繰り返されることによっ
て図８における時刻ｔ５から時刻ｔ６までの読み書き制
御がなされる。図８において、時刻ｔ４から時刻ｔ５ま
での時間はサーチ時間Ｔs を示しており、図（ａ）中の
Ｗ１２は第１メモリ１２において４倍レートでの書込制
御がなされていることを示しており、図（ｂ）中のＲ１
２は第１メモリ１２において通常レートでの読出制御が
なされていることを示している。また、時刻ｔ６におい
て第１メモリ１２の書込アドレスと読出アドレスとがＡ
１で一致していることが示されている。

【００１７】時刻ｔ６において、上記繰り返しフローの
間ＣＰＵ１０がステップＳ２８に移行し、第１メモリ１
２の書込アドレスと読出アドレスとが一致していること
が判別されると、ＣＰＵ１０は、図５のステップＳ１４
に移行し、その時点における読取データ中のサブコード
からアドレスをレジスタＳＴＲＥＧ１に格納する。そし
てＣＰＵ１０は、ステップＳ１５に移行してメモリー制
御回路１１を介して第１メモリ１２の書込制御を停止
し、ステップＳ１６に移行してレジスタＳＴＲＥＧ２の
内容をレジスタＳＥＡＤＲ２に格納する。次にＣＰＵ１
０は、図６のステップＳ１７に移行してレジスタＳＥＡ
ＤＲ２に格納されているアドレスをピックアップ４及び
ピックアップ制御回路９をしてサーチせしめる。そして
ＣＰＵ１０は、ステップＳ１８に移行して、かかるサー
チが終了したか否かを判別し、時刻ｔ７においてサーチ
が終了するとステップＳ１９に移行してクリアフラグＣ
ＦＬＧ２が“０”であるか否かを判別する。このときク
リアフラグＣＦＬＧ２は、先のステップＳ２４において
“１”とされているので、ステップＳ２９に移行し、メ
モリ制御回路１１と協働して第２メモリ１３の書込状態
を判別する。ステップＳ２９において、第２メモリ１３
の書込アドレスと読出アドレスとが一致していない場合
はステップＳ２１に移行し、４倍レートにて読取データ
を第２メモリ１３に書き込む。そして、ＣＰＵ１０は、
ステップＳ２２に移行して第２の曲を再生するか否かを
判別し、再生する場合のみステップＳ２３に移行してメ
モリ制御回路１１と協働して通常レートにて第２メモリ
１３の読出制御をし、再びステップＳ１９に移行する。
ステップＳ２２において、第２の曲を再生しない場合は
第２メモリ１３の読出制御を行わず、直ちにステップＳ
１９に移行する。

【００１８】以上のステップＳ１９及びＳ２９、ステッ
プＳ２１ないしＳ２３のフローが繰り返されることによ
って図８における時刻ｔ７から時刻ｔ８までの読み書き
制御がなされる。図８において、時刻ｔ６から時刻ｔ７
までの時間はサーチ時間Ｔsを示しており、図（ｃ）中
のＷ２２は第２メモリ１３において４倍レートでの書込
制御がなされていることを示しており、図（ｄ）中のＲ
２２は第２メモリ１３において通常レートでの読出制御
がなされていることを示している。また、時刻ｔ８にお
いて第２メモリ１３の書込アドレスと読出アドレスとが
Ａ２で一致していることが示されている。

【００１９】こうして、ＣＰＵ１０は、時刻ｔ８以降に
ついても上述したような時刻ｔ４ないしｔ６における読
み書き制御と時刻ｔ６ないし時刻ｔ８における読み書き
制御とを交互に繰り返すこととなる。なお、図３ないし
図７における繰り返しフローの中止はかかるフローに割
り込みがなされ図示せぬメインフローに移行することに
より実行される。

【００２０】このように、本実施例においては、常時デ
ィスク１から読み取るデータのレートを通常の４倍と
し、第１または第２メモリが未読出の書込データで満杯
になる度に（いわゆるｆｕｌｌ状態になる度に）読み取
るデータを切り換え、読み取ったデータを空いている第
１または第２メモリに振り分けて書き込んでいる。そし
て、かかる第１及び第２メモリにおいては、通常のレー
トで読出制御がそれぞれ継続してなされるので、単一の
ピックアップでディスク１における２つの記録情報を、
通常の再生速度を維持しながら再生することができるの
である。

【００２１】また、本実施例において、第１のデータＤ
１を日本語で歌われている曲とし、第２のデータＤ２を
英語で歌われている第１のデータＤ１と同じ曲とし、両
者の再生タイミングを適当にとれば、ユーザーは、日本
語と英語を瞬時に切り換えて楽しむことができる。ま
た、これを用いて語学の学習に役立つものともなる。さ
らに、第１のデータＤ１をヴォーカル入りの曲とし、第
２のデータＤ２をカラオケ用としてヴォーカル抜けの第
１のデータＤ１と同じ曲とすれば、ユーザーは第１のデ
ータＤ１におけるお手本曲と第２データＤ２におけるカ
ラオケ曲を瞬時に切り換えて楽しむことができ、カラオ
ケ練習用として役立つものとなる。また、第１と第２の
データの再生タイミングをフレーム単位で完全にシンク
ロしてスタートさせれば、４ｃｈのＣＤ−ＤＡ再生が楽
しめる。但し、図２のように、Ｄ／Ａコンバータは２セ
ット必要である。

【００２２】また、図９は本発明による他の実施例のデ
ィスクプレーヤの構成を示すブロック図であり、図２と
同等な部分は同一の符号により示されている。図９にお
いて、ディスクプレーヤは、第１のデータＤ１をＣＤ−
ＤＡデータ（ＣＤフォーマットのディジタルオーディオ
データ）とし、第２のデータＤ２ＲをＣＤ−ＲＯＭデー
タ（ＣＤ−ＲＯＭ形式データ）としたディスク１Ｒを扱
う。このプレーヤにおいても、第１のデータ（Ｄ１）に
関しては、図２と同様、ＣＤ−ＤＡ復調／訂正回路７を
経てオーディオ信号の再生がなされる。第２のデータ
（Ｄ２Ｒ）に関してはＣＤ−ＤＡ復調／訂正回路７Ａを
経た後、ＣＤ−ＲＯＭ復調／訂正回路１６及びバッファ
ＲＡＭ１７により所定の復調／訂正処理がなされ、ＳＣ
ＳＩ（Small Computer System Interface ）１４を介し
てホストＣＰＵ１５に転送される。

【００２３】メモリ制御回路１１及びＣＰＵ１０、並び
に第１，第２メモリ１２，１３の構成及び動作は図２の
実施例と同様である。本実施例においては、第１のデー
タＤ１について音楽再生しておく一方、第２のデータＤ
２Ｒ（ＲＯＭデータ）を静止画データとしてこれを画像
再生すれば、音声付き絵本ができる。第２のデータＤ２
Ｒを動画データとしてこれを画像再生すれば、ビデオ付
きカラオケができる。また、第２のデータＤ２Ｒをゲー
ム用のコンピュータデータとしてこれを処理する一方、
途切れることなく第１データについて音楽再生すること
ができるので、ゲームを進行させながら、バックグラウ
ンドミュージックを演奏することができる。

【００２４】以上のように、上記各実施例においては、
単一ピックアップによる複数記録情報の再生をなし得る
とともに、ＣＤソフトのアプリケーションが大いに広が
るという効果を奏する。なお、本発明は、同時再生する
曲を２曲とすることに限定されることなく、サーチスピ
ードの高速化と、メモリー容量の増加、回転数のより高
速化によって、３曲，４曲，……と同時再生が可能であ
る。また、第１メモリー１２と第２のメモリー１３は、
同一のＲＡＭとしてアドレスを切り換えて使用しても良
いし、それぞれ独立したＲＡＭを用いても良い。

【００２５】また、上記各実施例においては、読取レー
トを通常の４倍としたが、これに限定されることなく、
サーチ時間等を無視すれば、読取レートは通常の２倍以
上としても原理的に実現できることは言うまでもない。

【００２６】

【発明の効果】以上詳述した如く、本発明によれば、デ
ィスクの所定記録レートに対応する回転速度の２倍以上
にてディスクを回転駆動して当該所定記録レートの２倍
以上のレートで読取データを得、メモリにおいて１の記
憶領域に所定量の読取データを書き込む度にその１の記
憶領域の書込制御を停止し読取手段の情報検出点を１の
情報データにおける所定位置から他の情報データにおけ
る所定位置に移動せしめかつメモリにおいて他の記憶領
域の書込制御を開始するとともに、メモリにおいて記憶
領域毎に所定記録レートに等しいレートで同時に読出し
て複数の情報データを得るので、ＣＬＶ型のディスクで
あっても単一のディスクから複数の記録情報信号を同時
に再生することができる。また、単一のピックアップで
ディスクにおける複数の記録情報を、通常の再生速度を
維持しながら個々に再生することができる。

【図面の簡単な説明】

【図１】ＣＤ（コンパクトディスク）の記録情報を再生
する従来の一般的なディスクプレーヤを示すブロック
図。

【図２】本発明による一実施例のディスクプレーヤの構
成を示すブロック図。

【図３】図２のディスクプレーヤにおけるＣＰＵの処理
手順を示すフローチャート（初期設定動作フロー）。

【図４】図２のディスクプレーヤにおけるＣＰＵの処理
手順を示すフローチャート（第１の曲の再生動作フロ
ー）。

【図５】図２のディスクプレーヤにおけるＣＰＵの処理
手順を示すフローチャート（第１の曲の第１メモリへの
書込制御停止動作フロー）。

【図６】図２のディスクプレーヤにおけるＣＰＵの処理
手順を示すフローチャート（第２の曲の再生動作フロ
ー）。

【図７】図２のディスクプレーヤにおけるＣＰＵの処理
手順を示すフローチャート（第２の曲の第２メモリへの
書込制御停止動作フロー）。

【図８】図３ないし図７のフローチャートにより制御さ
れる第１及び第２メモリの経過時間に対する読出アドレ
ス及び書込アドレスを示すタイムチャート。

【図９】本発明による他の実施例のディスクプレーヤの
構成を示すブロック図。

【主要部分の符号の説明】

１ ディスク ２ スピンドル制御回路 ３ スピンドルモータ ４ ピックアップ ５ ＲＦアンプ ６ データ抽出回路 ７，７Ａ ＣＤ−ＤＡ復調／訂正回路 ８，８Ａ Ｄ／Ａコンバータ ９ ピックアップ制御回路 １０ ＣＰＵ １１ メモリ制御回路 １２ 第１メモリ １３ 第２メモリ １４ ＳＣＳＩ １５ ホストＣＰＵ １６ ＣＤ−ＲＯＭ復調／訂正回路 １７ バッファＲＡＭ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の所定フォーマットの情報データが
   所定記録レートにて記録されているディスクを回転駆動
   する回転駆動手段と、ピックアップの情報検出点に対応
   する前記情報データにおける所定位置に記録されている
   情報データを読み取って読取データを得る読取手段と、
   前記読取データの復調処理をなす復調手段と、前記読取
   手段の情報検出点を前記ディスクの所定位置に移動せし
   める読取位置制御手段とを有するディスクプレーヤであ
   って、 前記読取データを記憶する少なくとも２つの記憶領域を
   有するメモリと、前記メモリにおいて前記記憶領域毎に
   前記所定記録レートの２倍以上のレートで交互に書込制
   御するとともに前記記憶領域毎に前記所定記録レートに
   等しいレートで同時に読出制御するメモリ制御手段とを
   有し、前記回転駆動手段は、前記所定記録レートに対応
   する回転速度の２倍以上にて前記ディスクを回転駆動
   し、前記メモリ制御手段は、前記記憶領域のうちの１の
   記憶領域に所定量の読取データが書き込まれる度に前記
   記憶領域のうちの１の記憶領域の書込制御を停止し前記
   記憶領域のうちの他の記憶領域の書込制御を開始し、前
   記読取位置制御手段は、前記記憶領域のうちの１の記憶
   領域に所定量の読取データが書き込まれる度に前記読取
   手段の情報検出点を前記情報データのうちの１の情報デ
   ータにおける所定位置から他の情報データにおける所定
   位置に移動せしめることを特徴とする複数記録情報信号
   の同時再生機能を有するディスクプレーヤ。
2. 【請求項２】 前記メモリ制御手段は、前記記憶領域の
   うちの１の記憶領域が書込不能となる度に前記記憶領域
   のうちの１の記憶領域の書込制御を停止し前記記憶領域
   のうちの他の記憶領域の書込制御を開始することを特徴
   とする請求項１記載の複数記録情報信号の同時再生機能
   を有するディスクプレーヤ。