JPH06202714A - パラレル入出力装置 - Google Patents

Abstract

(57)【要約】 【目的】 各Ｉ／Ｏカードのいずれかが故障しても、各
機器の制御を続行するとともに、電源供給カードの電源
を落とすことなく、かつプログラマブルコントローラの
動作を停止させることなく故障したＩ／Ｏカードを新た
なＩ／Ｏカードに交換する。 【構成】 Ａ側Ｉ／Ｏカード６と、Ｂ側Ｉ／Ｏカード７
とによってＩ／Ｏカードペア３８を構成し、このＩ／Ｏ
カードペア３８に対応するスイッチカード８によってこ
れらＡ側Ｉ／Ｏカード６またはＢ側Ｉ／Ｏカード７のう
ち、正常な方を自動的に選択して使用するとともに、こ
れらＡ側Ｉ／Ｏカード６またはＢ側Ｉ／Ｏカード７のい
ずれか一方が故障したとき、故障した方の基板に設けら
れている電源スイッチ５０、５７をオフさせることによ
り、故障したＩ／Ｏカードと、内部Ｉ／Ｏバス１７およ
び電源バス１３とが電気的に遮断される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プラントなどのプロセ
ス制御で使用されるプログラマブルコントローラに接続
され、高速でデータの入出力を行なうパラレル入出力装
置に関する。

【０００２】

【従来の技術】プラントなどのプロセス制御で使用され
るプログラマブルコントローラに接続され、高速でデー
タの入出力を行なうパラレル入出力装置として、従来、
図１０に示す装置が知られている。

【０００３】この図に示す各パラレル入出力装置１０１
は、各々、Ｉ／Ｏシャーシ１０２と、電源供給カード１
０３と、電源バス１０４と、インタフェースカード１０
５と、内部Ｉ／Ｏバス１０６と、複数のＩ／Ｏカード１
０７とを備えており、Ｉ／Ｏバス１０８や分岐用Ｉ／Ｏ
バス１０９によってプログラマブルコントローラ（ＰＬ
Ｃ）１１０にシリアルに接続され、前記プログラマブル
コントローラ１１０から出力される各機器（図示は省略
する）に対する制御指令や制御データなどを取り込んで
これを各機器にパラレルに供給したり、これらの各機器
から入力されるプロセスデータなどをパラレルに取り込
んでこれを前記プログラマブルコントローラ１１０に供
給したりする。

【０００４】Ｉ／Ｏシャーシ１０２は、矩形状に形成さ
れる匡体やこの匡体内に配置される複数のレールなどに
よって構成されており、電源供給カード１０３やインタ
フェースカード１０５、各Ｉ／Ｏカード１０７がセット
されたとき、匡体の奥面に配置された電源バス１０４や
内部Ｉ／Ｏバス１０６によってこれら電源供給カード１
０３やインタフェースカード１０５、各Ｉ／Ｏカード１
０７を相互に接続する。

【０００５】電源供給カード１０３は、前記Ｉ／Ｏシャ
ーシ１０２に着脱自在に差し込まれる基板と、この基板
上に設けられる電源回路などとを備えており、前記Ｉ／
Ｏシャーシ１０２に差し込まれているとき、外部の交流
電源を取り込んで予め設定されている値の直流電圧を生
成するとともに、前記Ｉ／Ｏシャーシ１０２に取り付け
られている電源バス１０４を介して前記直流電圧をイン
タフェースカード１０５や各Ｉ／Ｏカード１０７に供給
してこれらを動作させる。

【０００６】インタフェースカード１０５は、前記Ｉ／
Ｏシャーシ１０２に着脱自在に差し込まれる基板と、こ
の基板上に設けられ、減衰したバス信号を増幅して波形
整形するバッファ回路１１２などとを備えており、Ｉ／
Ｏバス１０８や分岐用Ｉ／Ｏバス１０９によって前記プ
ログラマブルコントローラ１１０や他のパラレル入出力
装置１０１に接続されるとともに、内部Ｉ／Ｏバス１０
６を介して前記各Ｉ／Ｏカード１０７に接続され、前記
プログラマブルコントローラ１１０から制御指令や制御
データが出力されたとき、これを取り込むとともに、波
形整形して他のパラレル入出力装置１０１に供給した
り、内部Ｉ／Ｏバス１０６を介して各Ｉ／Ｏカード１０
７に供給したりする。また、他のパラレル入出力装置１
０１からプロセスデータが入力されたとき、分岐用Ｉ／
Ｏバス１０９を介してこれを取り込むとともに、波形整
形して前記プログラマブルコントローラ１１０に供給し
たり、各Ｉ／Ｏカード１０７からプロセスデータが出力
されたとき、これを取り込むとともに、波形整形して前
記プログラマブルコントローラ１１０に供給したりす
る。

【０００７】各Ｉ／Ｏカード１０７は、各々、前記Ｉ／
Ｏシャーシ１０２に着脱自在に差し込まれる基板と、こ
の基板上に設けられる入入力回路などとを備えており、
前記インタフェースカード１０５から制御指令や制御デ
ータが出力されたとき、前記内部Ｉ／Ｏバス１０６を介
して取り込んだ後、これを外部入出力ケーブル１１３を
介して各機器に供給し、またこれらの各機器からプロセ
スデータが入力されたとき、外部入出力ケーブル１１３
を介してこれを取り込んだ後、これを内部Ｉ／Ｏバス１
０６を介して前記インタフェースカード１０５に供給す
る。

【０００８】

【発明が解決しようとする課題】ところで、このような
従来のパラレル入出力装置１０１においては、Ｉ／Ｏシ
ャーシ１０２内にセットされている各Ｉ／Ｏカード１０
７のいずれが故障すると、このＩ／Ｏカード１０７を交
換するまでの間、このＩ／Ｏカード１０７を介したデー
タの入出力が不可能になり、このＩ／Ｏカード１０７に
接続されている機器の制御を停止しなければならないと
いう問題があった。

【０００９】さらに、Ｉ／Ｏカード１０７に電源が供給
されている間、このＩ／Ｏカード１０７の入出力端子が
内部Ｉ／Ｏバス１０６に接続されているため、故障した
Ｉ／Ｏカード１０７を交換するとき、電源供給カード１
０３の電源を切るとともに、プログラマブルコントロー
ラ１１０の動作を停止させなければならないという問題
があった。

【００１０】本発明は上記の事情に鑑み、各Ｉ／Ｏカー
ドのいずれかが故障しても、各機器の制御を続行するこ
とができるとともに、電源供給カードの電源を落とすこ
となく、かつプログラマブルコントローラの動作を停止
させることなく故障したＩ／Ｏカードを新たなＩ／Ｏカ
ードに交換することができるパラレル入出力装置を提供
することを目的としている。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに本発明は、プログラマブルコントローラと各機器と
の間に介挿され、これらプログラマブルコントローラと
各機器との間の信号授受をサポートするパラレル入出力
装置において、複数のＩ／Ｏカードによって構成され、
各機器毎に設けられるＩ／Ｏカードペアと、これら各Ｉ
／Ｏカードペア毎に設けられ、これら各Ｉ／Ｏカードペ
アを構成する各Ｉ／Ｏカードのうち、正常な方を選択し
て対応する機器とプログラマブルコントローラとの間に
介挿するスイッチカードとを備えたことを特徴としてい
る。

【００１２】

【作用】上記の構成において、各機器とプログラマブル
コントローラとの間に各機器毎にＩ／Ｏカードペアが配
置されるとともに、スイッチカードによって前記各Ｉ／
Ｏカードペアを構成する各Ｉ／Ｏカードのうち、正常な
方が選択されて使用される。

【００１３】

【実施例】図１は本発明によるパラレル入出力装置の一
実施例を示すブロック図である。

【００１４】この図に示すパラレル入出力装置１は、Ｉ
／Ｏシャーシ２と、バックパネル３と、電源供給カード
４と、インタフェースカード５と、ｎ枚のＡ側Ｉ／Ｏカ
ード６と、ｎ枚のＢ側Ｉ／Ｏカード７と、ｎ／２枚のス
イッチカード８とを備えており、装置の電源が投入され
たとき、各スイッチカード８によってＡ側Ｉ／Ｏカード
６またはＢ側Ｉ／Ｏカード７のいずれか一方を選択し、
プログラマブルコントローラ１０（図２参照）から各機
器（図示は省略する）に対する制御指令や制御データな
どが出力されたとき、これを取り込んでこれを各機器に
パラレルに供給し、またこれらの各機器からプロセスデ
ータなどが入力されたとき、これをパラレルに取り込ん
で前記プログラマブルコントローラ１０に供給する。そ
して、Ａ側Ｉ／Ｏカード６またはＢ側Ｉ／Ｏカード７の
うち、現在、使用されている方のＩ／Ｏカードが故障し
たとき、例えばＡ側Ｉ／Ｏカード６が故障したとき、ス
イッチカード８によってこのＡ側Ｉ／Ｏカード６の電源
が個別に遮断されるとともに、このＡ側Ｉ／Ｏカードに
対応するＢ側Ｉ／Ｏカード７を選択して、処理を続行す
る。

【００１５】Ｉ／Ｏシャーシ２は、矩形状に形成される
匡体１１を備えており、電源供給カード４やインタフェ
ースカード５、各Ａ側Ｉ／Ｏカード６、スイッチカード
８、Ｂ側Ｉ／Ｏカード７がセットされたとき、匡体１１
の奥面に配置されたバックパネル３によってこれら電源
供給カード４やインタフェースカード５、各Ａ側Ｉ／Ｏ
カード６、スイッチカード８、Ｂ側Ｉ／Ｏカード７を相
互に接続する。

【００１６】この場合、前記バックパネル３は、前記匡
体１１の奥に配置される基板１２と、この基板１２上に
形成される電源バス１３と、この電源バス１３の所定部
分に設けられる３ｎ個の電源バス用メスコネクタ１４
と、前記基板１３上に形成されるバススイッチ選択信号
バス１５と、このバススイッチ選択信号バス１５の所定
部分に設けられるｎ個のバススイッチ選択信号用メスコ
ネクタ１６と、前記基板１３上に形成される内部Ｉ／Ｏ
バス１７と、この内部Ｉ／Ｏバス１７の所定部分に設け
られる２ｎ個の着脱用バッファ回路１８（図２参照）
と、これらの各着脱用バッファ回路１８毎に設けられる
内部Ｉ／Ｏバス用メスコネクタ１９とを備えており、電
源供給カード４やインタフェースカード５、各Ａ側Ｉ／
Ｏカード６、スイッチカード８、Ｂ側Ｉ／Ｏカード７が
セットされたとき、これら電源供給カード４やインタフ
ェースカード５、各Ａ側Ｉ／Ｏカード６、スイッチカー
ド８、Ｂ側Ｉ／Ｏカード７の電源ラインや信号ラインを
相互に接続する。

【００１７】電源供給カード４は、前記Ｉ／Ｏシャーシ
２に着脱自在に差し込まれる基板２０と、この基板２０
の一部に形成され、この基板２０が前記Ｉ／Ｏシャーシ
２にセットされたとき、前記電源バス用メスコネクタ１
４に差し込まれる電源バス用オスコネクタ２１と、前記
基板２０上に設けられる電源回路２２などとを備えてお
り、前記Ｉ／Ｏシャーシ２に差し込まれているとき、外
部の交流電源を取り込んで予め設定されている値の直流
電圧を生成するとともに、前記Ｉ／Ｏシャーシ２に取り
付けられている電源バス１３を介して前記直流電圧をイ
ンタフェースカード５や各Ａ側Ｉ／Ｏカード６、各スイ
ッチカード８、各Ｂ側Ｉ／Ｏカード７に供給してこれら
を動作させる。

【００１８】インタフェースカード５は、前記Ｉ／Ｏシ
ャーシ２に着脱自在に差し込まれる基板２３と、この基
板２３が前記Ｉ／Ｏシャーシ２にセットされたとき、前
記電源バス用メスコネクタ１４に差し込まれる電源バス
用オスコネクタ２４と、前記基板２３が前記Ｉ／Ｏシャ
ーシ２にセットされたとき、前記バススイッチ選択信号
用メスコネクタ１６に差し込まれるバススイッチ選択信
号用オスコネクタ２５と、前記基板２３が前記Ｉ／Ｏシ
ャーシ２にセットされたとき、前記内部Ｉ／Ｏバス用メ
スコネクタ１９に差し込まれる内部Ｉ／Ｏバス用オスコ
ネクタ２６と、前記基板２３上に設けられ、インタフェ
ース動作を行なうインタフェース回路２７とを備えてい
る。

【００１９】そして、前記Ｉ／Ｏシャーシ２にセットさ
れたとき、Ｉ／Ｏバス２８や分岐用Ｉ／Ｏバス２９によ
って前記プログラマブルコントローラ１０や他のパラレ
ル入出力装置１に接続されるとともに、内部Ｉ／Ｏバス
１７やバススイッチ選択信号バス１５を介して前記各Ａ
側Ｉ／Ｏカード６や各スイッチカード８、各Ｂ側Ｉ／Ｏ
カード７に接続され、装置の電源が投入されたとき、各
スイッチカード８を制御してＡ側Ｉ／Ｏカード６または
Ｂ側Ｉ／Ｏカード７のいずれか一方を選択した後、これ
ら各Ａ側Ｉ／Ｏカード６や各Ｂ側Ｉ／Ｏカード７とデー
タの授受を行なったり、前記プログラマブルコントロー
ラ１０とデータの授受を行なったりする。

【００２０】この場合、前記インタフェース回路２７
は、図２に示す如く各種のデータ処理を行なうＣＰＵ３
０と、このＣＰＵ３０の動作を規定するプログラムや各
種の定数データ等が格納されているＲＯＭ３１と、前記
ＣＰＵ３０の作業エリア等として使用されるＲＡＭ３２
と、前記ＣＰＵ３０等と前記Ｉ／Ｏバス２８や分岐用Ｉ
／Ｏバス２９との間のデータ授受をサポートするデュア
ルポートメモリ回路（ＤＰＭ）３３と、前記ＣＰＵ３０
と前記バススイッチ選択信号バス１５との間の信号授受
をサポートするバッファスイッチ回路（ＳＷＢ）３４
と、前記ＣＰＵ３０と前記内部Ｉ／Ｏバス１７との間の
データ授受をサポートするバッファ回路３５と、回路各
部を接続するバス３６とを備えている。

【００２１】そして、前記プログラマブルコントローラ
１０から制御指令や制御データが出力されたとき、前記
Ｉ／Ｏバス２８を介してこれを取り込むとともに、波形
整形した後、内部Ｉ／Ｏバス１７を介して各Ａ側Ｉ／Ｏ
カード６や各Ｂ側Ｉ／Ｏカード７に供給し、またこれら
の各Ａ側Ｉ／Ｏカード６や各Ｂ側Ｉ／Ｏカード７からプ
ロセスデータが入力されたとき、内部Ｉ／Ｏバス１７を
介してこれを取り込むとともに、波形整形した後、Ｉ／
Ｏバス２８を介して前記プログラマブルコントローラ１
０に供給する。

【００２２】前記デュアルポートメモリ回路３３は、図
３に示す如く各Ａ側Ｉ／Ｏカード６と、これらの各Ａ側
Ｉ／Ｏカード６と対応する各Ｂ側Ｉ／Ｏカード７の組
（Ｉ／Ｏカードペア３８）毎に設けられるｎ個の入出力
データエリア３９を有する入出力データテーブル４０を
持っている。そして、前記プログラマブルコントローラ
１０から制御指令や各種制御データが出力されたとき、
これら制御指令や各種制御データの供給先の機器に対応
する入出力データエリア３９によって前記制御指令や各
種制御データを一時記憶した後、前記ＣＰＵ３０などに
供給し、またこのＣＰＵ３０がＡ側Ｉ／Ｏカード６又は
Ｂ側Ｉ／Ｏカード７を介して、対応する機器から入力し
たプロセスデータを入力した機器に対応する入出力デー
タエリア３９によってこのプロセスデータを一時記憶し
た後、Ｉ／Ｏバス２８を介して前記プログラマブルコン
トローラ１０に供給する。

【００２３】また、前記ＲＡＭ３２は、図４に示す如く
各Ｉ／Ｏカードペア３８毎に設けられるｎ個の選択フラ
グエリア４１を有するカード選択フラグテーブル４２を
備えており、電源投入時や初期化時、故障発生時におい
て、前記ＣＰＵ３０によって各Ｉ／Ｏカードペア３８に
対応する各選択フラグエリア４１の内容が設定され、以
後この設定内容に基づいて各Ｉ／Ｏカードペア３８を構
成するＡ側Ｉ／Ｏカード６またはＢ側Ｉ／Ｏカード７の
どちらが一方が使用されたり、これらＡ側Ｉ／Ｏカード
６およびＢ側Ｉ／Ｏカード７の使用が禁止されたりす
る。

【００２４】この場合、前記各選択フラグエリア４１
は、対応するＩ／Ｏカードペア３８を構成するＡ側Ｉ／
Ｏカード６およびＢ側Ｉ／Ｏカード７のどちらも使用不
可であるとき、セットされる選択禁止フラグ４３と、対
応するＩ／Ｏカードペア３８を構成するＡ側Ｉ／Ｏカー
ド６の使用を指示するときにセットされるＡ側選択フラ
グ４４と、対応するＩ／Ｏカードペア３８を構成するＢ
側Ｉ／Ｏカード７の使用を指示するときにセットされる
Ｂ側選択フラグ４５とを備えており、選択禁止フラグ４
３やＡ側選択フラグ４４、Ｂ側選択フラグ４５のセット
内容に基づいて対応するＩ／Ｏカードペア３８の使用内
容を指示する。

【００２５】また、図５に示すごとく、各Ａ側Ｉ／Ｏカ
ード６は、各々、前記Ｉ／Ｏシャーシ２に着脱自在に差
し込まれる基板４６と、この基板４６が前記Ｉ／Ｏシャ
ーシ２にセットされたとき、前記電源バス用メスコネク
タ１４に差し込まれる電源バス用オスコネクタ４７と、
前記基板４６が前記Ｉ／Ｏシャーシ２にセットされたと
き、前記内部Ｉ／Ｏバス用メスコネクタ１９に差し込ま
れる内部Ｉ／Ｏバス用オスコネクタ４８と、前記基板４
６上に設けられ、Ｉ／Ｏ動作を行なうＩ／Ｏ回路４９
と、前記基板４６上に設けられ、オペレータによってオ
フ操作されたとき、対応する前記Ｉ／Ｏ回路４９や着脱
用バッファ回路１８に対する給電を中止する電源スイッ
チ５０（図２参照）とを備えており、前記インタフェー
スカード５から制御指令や制御データが出力されたと
き、前記内部Ｉ／Ｏバス１７、着脱用バッファ回路１
８、内部Ｉ／Ｏバス用メスコネクタ１９、内部Ｉ／Ｏバ
ス用オスコネクタ４８を順次、介してこれをＩ／Ｏ回路
４６に取り込んだ後、対応するスイッチカード８に供給
し、またスイッチカード８からプロセスデータが入力さ
れたとき、これをＩ／Ｏ回路４９に取り込むとともに、
内部Ｉ／Ｏバス用オスコネクタ４８、内部Ｉ／Ｏバス用
メスコネクタ１９、着脱用バッファ回路１８、前記内部
Ｉ／Ｏバス１７を順次、介して前記インタフェースカー
ド５に供給する。

【００２６】そして、このＡ側Ｉ／Ｏカード６が故障し
て、このＡ側Ｉ／Ｏカード６に設けられている電源スイ
ッチ５０がオフ操作されたとき、図５に示す如くこのＡ
側Ｉ／Ｏカード６に対応する着脱用バッファ回路１８に
対し、給電を中止してこの着脱用バッファ回路１８を構
成する各ゲート素子５１、５２を遮断状態にするととも
に、このＡ側Ｉ／Ｏカード６上に設けられているＩ／Ｏ
回路４９に対する給電を中止してこのＩ／Ｏ回路４９の
動作を停止させる。

【００２７】これによって、このＡ側Ｉ／Ｏカード６が
故障したとき、他の回路に何ら悪影響を与えることな
く、このＡ側Ｉ／Ｏカード６を新たなＡ側Ｉ／Ｏカード
６と交換することができる。

【００２８】また、各Ｂ側Ｉ／Ｏカード７は、各々、前
記Ｉ／Ｏシャーシ２に着脱自在に差し込まれる基板５３
と、この基板５３が前記Ｉ／Ｏシャーシ２にセットされ
たとき、前記電源バス用メスコネクタ１４に差し込まれ
る電源バス用オスコネクタ５４と、前記基板５３が前記
Ｉ／Ｏシャーシ２にセットされたとき、前記内部Ｉ／Ｏ
バス用メスコネクタ１９に差し込まれる内部Ｉ／Ｏバス
用オスコネクタ５５と、前記基板５３上に設けられ、Ｉ
／Ｏ動作を行なうＩ／Ｏ回路５６と、前記基板５３上に
設けられ、オペレータによってオフ操作されたとき、対
応する前記Ｉ／Ｏ回路５６や着脱用バッファ回路１８に
対する給電を中止する電源スイッチ５７とを備えてお
り、前記インタフェースカード５から制御指令や制御デ
ータが出力されたとき、前記内部Ｉ／Ｏバス１７、着脱
用バッファ回路１８、内部Ｉ／Ｏバス用メスコネクタ１
９、内部Ｉ／Ｏバス用オスコネクタ５５を順次、介して
これをＩ／Ｏ回路５６に取り込んだ後、対応するスイッ
チカード８に供給し、またスイッチカード８からプロセ
スデータが入力されたとき、これをＩ／Ｏ回路５６に取
り込むとともに、内部Ｉ／Ｏバス用オスコネクタ５５、
内部Ｉ／Ｏバス用メスコネクタ１９、着脱用バッファ回
路１８、前記内部Ｉ／Ｏバス１７を順次、介して前記イ
ンタフェースカード５に供給する。

【００２９】そして、上述したＡ側Ｉ／Ｏカード６と同
様に、このＢ側Ｉ／Ｏカード７が故障して、このＢ側Ｉ
／Ｏカード７に設けられている電源スイッチ５７がオフ
操作されたとき、このＢ側Ｉ／Ｏカード７に対応する着
脱用バッファ回路１８に対し、給電を中止してこの着脱
用バッファ回路１８を構成する各ゲート素子５１、５２
を遮断状態にするとともに、このＢ側Ｉ／Ｏカード７上
に設けられているＩ／Ｏ回路５６に対する給電を中止し
てこのＩ／Ｏ回路５６の動作を停止させる。

【００３０】これによって、このＢ側Ｉ／Ｏカード７が
故障したとき、他の回路に何ら悪影響を与えることな
く、このＢ側Ｉ／Ｏカード７を新たなＢ側Ｉ／Ｏカード
７と交換することができる。

【００３１】また、各スイッチカード８は、各々、前記
Ｉ／Ｏシャーシ２に着脱自在に差し込まれる基板６０
と、この基板６０が前記Ｉ／Ｏシャーシ２にセットされ
たとき、前記電源バス用メスコネクタ１４に差し込まれ
る電源バス用オスコネクタ６１と、前記基板６０が前記
Ｉ／Ｏシャーシ２にセットされたとき、前記バススイッ
チ選択信号用メスコネクタ１６に差し込まれるバススイ
ッチ選択信号用オスコネクタ６２と、前記基板６０上に
設けられ、対応するＡ側Ｉ／Ｏカード６またはＢ側Ｉ／
Ｏカード７のうち、前記インタフェースカード５のＣＰ
Ｕ３０によって指定された方を選択して外部入出力ケー
ブル６３に接続するスイッチ回路６４とを備えており、
前記インタフェースカード５のＣＰＵ３０からカード選
択指令が出力されたとき、バススイッチ選択信号バス１
５、バススイッチ選択信号用メスコネクタ１６、バスス
イッチ選択信号用オスコネクタ６２を順次、介してこれ
を取り込んでスイッチ回路６４を動作させて、対応する
Ａ側Ｉ／Ｏカード６またはＢ側Ｉ／Ｏカード７のうち、
前記カード選択指令で指定された方を選択して、これを
外部入出力ケーブル６３に接続する。

【００３２】次に、図６乃至図９に示すフローチャート
を参照しながら、この実施例の初期化動作及び通常動作
を順次説明する。

【００３３】《初期化動作》まず、このパラレル入出力
装置１の電源が投入されると、インタフェースカード５
のＣＰＵ３０は、図６に示す如く各Ｉ／Ｏカードペア３
８の番号を示す変数ｉを“０”にするとともに（ステッ
プＳＴ１）、この変数ｉに対応するＩ／Ｏカードペア３
８を構成するＡ側Ｉ／Ｏカード６をアクセスして（ステ
ップＳＴ２）、これが正常に動作するかどうかをチェッ
クし（ステップＳＴ３）、これが正常に動作するときに
は、ＲＡＭ３２内に設けられている各選択フラグエリア
４１のうち、Ｉ／Ｏカードペア３８に対応する選択フラ
グエリア４１のＡ側選択フラグ４４をセットするととも
に（ステップＳＴ１１）、このセット内容に基づいて前
記Ｉ／Ｏカードペア３８に対応するスイッチカード８を
制御してこのスイッチカード８のスイッチ回路６４にＡ
側Ｉ／Ｏカード６を選択させる（ステップＳＴ１２）。

【００３４】また、前記Ａ側Ｉ／Ｏカード６のチェック
動作において（ステップＳＴ３）、このＡ側Ｉ／Ｏカー
ド６が正常に動作しなければ、前記ＣＰＵ３０はこのＩ
／Ｏカードペア３８のＢ側Ｉ／Ｏカード７をアクセスし
て（ステップＳＴ４）、これが正常に動作するかどうか
をチェックし（ステップＳＴ５）、これが正常に動作す
るときには、ＲＡＭ３２内に設けられている各選択フラ
グエリア４１のうち、前記Ｉ／Ｏカードペア３８に対応
する選択フラグエリア４１のＢ側選択フラグ４５をセッ
トするとともに（ステップＳＴ９）、このセット内容に
基づいて前記Ｉ／Ｏカードペア３８に対応するスイッチ
カード８を制御してこのスイッチカード８のスイッチ回
路６４にＢ側Ｉ／Ｏカード７を選択させる（ステップＳ
Ｔ１０）。

【００３５】また、前記Ａ側Ｉ／Ｏカード６のチェック
動作においてＡ側Ｉ／Ｏカード６の異常が検出されると
ともに、前記Ｂ側Ｉ／Ｏカード７のチェック動作におい
てＢ側Ｉ／Ｏカード７の異常が検出されると（ステップ
ＳＴ３，ＳＴ５）、ＣＰＵ３０はＲＡＭ３２内に設けら
れている各選択フラグエリア４１のうち、前記Ｉ／Ｏカ
ードペア３８に対応する選択フラグエリア４１の選択禁
止フラグ４３をセットし、このＩ／Ｏカードペア３８の
使用を禁止する（ステップＳＴ６）。

【００３６】この後、ＣＰＵ３０は変数ｉをインクリメ
ントして（ステップＳＴ７）、この変数ｉの値がＩ／Ｏ
カードペア３８の番号（例えば、“９”）を越えるまで
（ステップＳＴ８）、上述した動作を繰り返して各Ｉ／
Ｏカードペア３８を構成するＡ側Ｉ／Ｏカード６および
Ｂ側Ｉ／Ｏカード７が共に異常となっていない限り、各
Ｉ／Ｏカードペア３８毎に、Ａ側Ｉ／Ｏカード６または
Ｂ側Ｉ／Ｏカード７のいずれか一方を選択させる（ステ
ップＳＴ２〜ＳＴ１２）。

【００３７】《通常動作》 ＜共通処理＞そして、この初期化処理が終了すると、Ｃ
ＰＵ３０は図７に示す如く各Ｉ／Ｏカードペア３８の番
号を示す変数ｉを“０”にするとともに（ステップＳＴ
１５）、ＲＡＭ３２内の各選択フラグエリア４１のう
ち、前記変数ｉに対応する選択フラグエリア４１を読み
出すとともに（ステップＳＴ１６）、この選択フラグエ
リア４１の選択禁止フラグ４３に“１”がセットされて
いるかどうかをチェックする（ステップＳＴ１７）。

【００３８】そして、この選択フラグエリア４１の選択
禁止フラグ４３に“１”がセットされていなければ（ス
テップＳＴ１７）、ＣＰＵ３０はこの選択フラグエリア
４１のＡ側選択フラグ４４に“１”がセットされている
かどうかをチェックし（ステップＳＴ１８）、これがセ
ットされていれば、Ａ側入出力処理を実行する。

【００３９】＜Ａ側入出力処理＞この処理では、ＣＰＵ
３０は図８に示すように、初めにデュアルポートメモリ
回路３３の各入出力データエリア３９のうち、前記変数
ｉに対応する入出力データエリア３９に書き込まれてい
るプログラマブルコントローラ１０からの制御指令や各
種制御データを取り込むとともに、これをバッファ回路
３５に供給して前記変数ｉで指定されるＩ／Ｏカードペ
ア３８のＡ側Ｉ／Ｏカード６に供給させたり、このＡ側
Ｉ／Ｏカード６からプロセスデータが入力され、これが
前記バッファ回路３５によって増幅されて波形整形され
て入力されたとき、これを取り込むとともに、デュアル
ポートメモリ回路３３の各入出力データエリア３９のう
ち、前記変数ｉの値に対応する入出力データエリア３９
に書き込んで、前記プログラマブルコントローラ１０に
転送させたりする（ステップＳＴ１９）。

【００４０】そして、このデータ転送動作が正しく行わ
れないときには（ステップＳＴ２０）、ＣＰＵ３０は各
選択フラグエリア４１のうち、前記変数ｉに対応する選
択フラグエリア４１のＡ側選択フラグ４４をクリアする
とともに（ステップＳＴ２１）、前記変数ｉに対応する
Ｉ／Ｏカードペア３８のスイッチカード８を制御してこ
のスイッチカード８のスイッチ回路６４にＢ側Ｉ／Ｏカ
ード７を選択させた後（ステップＳＴ２２）、前記変数
ｉに対応する選択フラグエリア４１のＢ側選択フラグ４
５をセットする（ステップＳＴ２３）。

【００４１】次いで、ＣＰＵ３０はバッファ回路３５を
介して前記変数ｉに対応するＩ／Ｏカードペア３８のＢ
側Ｉ／Ｏカード７に対してデータの入出力を行うととも
に（ステップＳＴ２４）、この入出力動作が正常に行わ
れるかどうかをチェックし（ステップＳＴ２５）、この
データの入出力動作が正常に行われないとき、前記変数
ｉに対応する選択フラグエリア４１のＢ側選択フラグ４
５をクリアし（ステップＳＴ２６）、データの入出力が
正常に行われているとき、Ｂ側選択フラグ４５のクリア
処理をスキップしてＢ側Ｉ／Ｏカード７の使用を開始す
る。

【００４２】また、上述した前記変数ｉに対応するＩ／
Ｏカードペア３８のＡ側Ｉ／Ｏカード６の正常／異常チ
ェック動作において（ステップＳＴ２０）、このＡ側Ｉ
／Ｏカード６が正常であれば、ＣＰＵ３０は上述したＢ
側Ｉ／Ｏカード７の正常／異常判定処理をスキップす
る。

【００４３】また、上述した前記変数ｉに対応する選択
フラグエリア４１のＡ側選択フラグ４４に“１”がセッ
トされているかどうかをチェックしたとき（図７、ステ
ップＳＴ１８）、これがセットされていなければ、ＣＰ
Ｕ３０はこの選択フラグエリア４１のＢ側選択フラグ４
５に“１”がセットされているかどうかをチェックし
（ステップＳＴ２７）、これがセットされていれば、Ｂ
側入出力処理を実行する。

【００４４】＜Ｂ側入出力処理＞この処理では、ＣＰＵ
３０は図７に示すように、初めにデュアルポートメモリ
回路３３の各入出力データエリア３９のうち、前記変数
ｉに対応する入出力データエリア３９に書き込まれてい
るプログラマブルコントローラ１０からの制御指令や各
種制御データを取り込むとともに、これをバッファ回路
３５に供給して前記変数ｉで指定されるＩ／Ｏカードペ
ア３８のＢ側Ｉ／Ｏカード７に供給させたり、このＢ側
Ｉ／Ｏカード７からプロセスデータが入力され、これが
前記バッファ回路３５によって増幅されて波形整形され
て入力されたとき、これを取り込むとともに、デュアル
ポートメモリ回路３３の各入出力データエリア３９のう
ち、前記変数ｉの値に対応する入出力データエリア３９
に書き込んで、前記プログラマブルコントローラ１０に
転送させたりする（ステップＳＴ２８）。

【００４５】そして、このデータ転送動作が正しく行わ
れないときには（ステップＳＴ２９）、ＣＰＵ３０は各
選択フラグエリア４１のうち、前記変数ｉに対応する選
択フラグエリア４１のＢ側選択フラグ４５をクリアする
とともに（ステップＳＴ３０）、前記変数ｉに対応する
Ｉ／Ｏカードペア３８のスイッチカード８を制御してこ
のスイッチカード８のスイッチ回路６４にＡ側Ｉ／Ｏカ
ード６を選択させた後（ステップＳＴ３１）、前記変数
ｉに対応する選択フラグエリア４１のＡ側選択フラグ４
４をセットする（ステップＳＴ３２）。

【００４６】次いで、ＣＰＵ３０はバッファ回路３５を
介して前記変数ｉに対応するＩ／Ｏカードペア３８のＡ
側Ｉ／Ｏカード６に対してデータの入出力を行い（ステ
ップＳＴ３３）、この入出力動作が正常に行われるかど
うかをチェックし（ステップＳＴ３４）、このデータの
入出力動作が正常に行われないとき、前記変数ｉに対応
する選択フラグエリア４１のＡ側選択フラグ４４をクリ
アし（ステップＳＴ３５）、データの入出力が正常に行
われているとき、Ａ側選択フラグ４４のクリア処理をス
キップしてＡ側Ｉ／Ｏカード６の使用を開始する。

【００４７】また、上述した前記変数ｉに対応するＩ／
Ｏカードペア３８のＢ側Ｉ／Ｏカード７の正常／異常チ
ェック動作において（ステップＳＴ２９）、このＢ側Ｉ
／Ｏカード７が正常であれば、ＣＰＵ３０は上述したＡ
側Ｉ／Ｏカード６の正常／異常判定処理をスキップす
る。

【００４８】また、上述した前記変数ｉに対応する選択
フラグエリア４１のＡ側選択フラグ４４およびＢ側選択
フラグ４５に“１”がセットされているかどうかをチェ
ックしたとき（ステップＳＴ１８，ＳＴ２７）、これら
がセットされていなければ、ＣＰＵ３０は選択禁止処理
を実行する。

【００４９】＜選択禁止処理＞この処理では、ＣＰＵ３
０は図７に示すように、初めに前記変数ｉに対応するＩ
／Ｏカードペア３８のスイッチカード８のスイッチ回路
６４を制御してＡ側Ｉ／Ｏカード６を選択させ（ステッ
プＳＴ３６）、この後前記変数ｉに対応する選択フラグ
エリア４１の選択禁止フラグ４３をセットし、前記変数
ｉに対応するＩ／Ｏカードペア３８の使用を禁止する
（ステップＳＴ３７）。

【００５０】また、上述した選択フラグエリア４１の選
択禁止フラグ４３の判定処理において（ステップＳＴ１
７）、この選択フラグエリア４１の選択禁止フラグ４３
に“１”がセットされていれば、ＣＰＵ３０はこの変数
ｉに対応するＩ／Ｏカードペア３８が使用状態禁止にな
っていると判定して待機処理を行う。

【００５１】＜待機処理＞この処理では、ＣＰＵ３０は
図９に示すように、初めにデュアルポートメモリ回路３
３の各入出力データエリア３９のうち、前記変数ｉに対
応する入出力データエリア３９に書き込まれているプロ
グラマブルコントローラ１０からの制御指令や各種制御
データを取り込むとともに、これをバッファ回路３５に
供給して前記変数ｉで指定されるＩ／Ｏカードペア３８
のＡ側Ｉ／Ｏカード６に供給させたり、このＡ側Ｉ／Ｏ
カード６からプロセスデータが入力され、これが前記バ
ッファ回路３５によって増幅されて波形整形されて入力
されたとき、これを取り込むとともに、デュアルポート
メモリ回路３３の各入出力データエリア３９のうち、前
記変数ｉの値に対応する入出力データエリア３９に書き
込んで、前記プログラマブルコントローラ１０に転送さ
せたりする（ステップＳＴ３８）。

【００５２】そして、このデータ転送動作が正しく行わ
れたとき（ステップＳＴ３９）、ＣＰＵ３０は前記変数
ｉに対応する選択フラグエリア４１のＡ側選択フラグ４
４をセットするとともに（ステップＳＴ４０）、この選
択フラグエリア４１の選択禁止フラグ４３をクリアして
Ａ側Ｉ／Ｏカード６の使用を開始する（ステップＳＴ４
１）。

【００５３】また、このデータ転送動作が正しく行われ
なければ（ステップＳＴ３９）、ＣＰＵ３０はこのＡ側
Ｉ／Ｏカード６の使用開始処理をスキップする。

【００５４】＜共通処理＞そして、これらの処理が終了
すると、ＣＰＵ３０は図７に示すように、前記変数ｉを
インクリメントした後（ステップＳＴ４２）、この変数
ｉの値がＩ／Ｏカードペア３８の番号（例えば、
“９”）を越えるまで（ステップＳＴ４３）、上述した
動作を繰り返して各Ｉ／Ｏカードペア３８を構成するＡ
側Ｉ／Ｏカード６およびＢ側Ｉ／Ｏカード７が共に異常
となっていない限り、各Ｉ／Ｏカードペア３８毎に、Ａ
側Ｉ／Ｏカード６またはＢ側Ｉ／Ｏカード７のいずれか
一方を選択する（ステップＳＴ１５〜ＳＴ４３）。

【００５５】このようにこの実施例においては、Ａ側Ｉ
／Ｏカード６と、Ｂ側Ｉ／Ｏカード７とによってＩ／Ｏ
カードペア３８を構成し、このＩ／Ｏカードペア３８に
対応するスイッチカード８によってこれらＡ側Ｉ／Ｏカ
ード６またはＢ側Ｉ／Ｏカード７のうち、正常な方を自
動的に選択して使用するとともに、これらＡ側Ｉ／Ｏカ
ード６またはＢ側Ｉ／Ｏカード７のいずれか一方が故障
したとき、故障した方の基板に設けられている電源スイ
ッチ５０、５７をオフさせることにより、故障したＩ／
Ｏカードと、内部Ｉ／Ｏバス１７および電源バス１３と
が電気的に遮断されるようにしたので、各Ａ側Ｉ／Ｏカ
ード６、Ｂ側Ｉ／Ｏカード７のいずれかが故障しても、
各機器の制御を続行することができるとともに、電源供
給カード４の電源を落とすことなく、かつプログラマブ
ルコントローラ１０の動作を停止させることなく故障し
たＡ側Ｉ／Ｏカード６やＢ側Ｉ／Ｏカード７を新たなＡ
側Ｉ／Ｏカード６やＢ側Ｉ／Ｏカード７に交換すること
ができる。

【００５６】

【発明の効果】以上説明したように本発明によれば、各
Ｉ／Ｏカードのいずれかが故障しても、各機器の制御を
続行することができるとともに、電源供給カードの電源
を落とすことなく、かつプログラマブルコントローラの
動作を停止させることなく故障したＩ／Ｏカードを新た
なＩ／Ｏカードに交換することができる。

【図面の簡単な説明】

【図１】本発明によるパラレル入出力装置の一実施例を
示す斜視図である。

【図２】図１に示すパラレル入出力装置の回路構成例を
示すブロック図である。

【図３】図２に示すデュアルポートメモリ回路の詳細な
構成例を示す模式図である。

【図４】図２に示すＲＡＭに設けられるカード選択フラ
グテーブルの詳細な構成例を示す模式図である。

【図５】図２に示すＡ側Ｉ／Ｏカードの詳細な回路構成
例を示すブロック図である。

【図６】図１に示すパラレル入出力装置の初期化動作例
を示すフローチャートである。

【図７】図１に示すパラレル入出力装置の通常動作例を
示すフローチャートである。

【図８】図１に示すパラレル入出力装置の通常動作例を
示すフローチャートである。

【図９】図１に示すパラレル入出力装置の通常動作例を
示すフローチャートである。

【図１０】従来から知られているパラレル入出力装置の
回路構成例を示すブロック図である。

【符号の説明】

１ パラレル入出力装置 ２ Ｉ／Ｏシャーシ ３ バックパネル ４ 電源供給カード ５ インタフェースカード ６ Ａ側Ｉ／Ｏカード ７ Ｂ側Ｉ／Ｏカード ８ スイッチカード １０ プログラマブルコントローラ ３８ Ｉ／Ｏカードペア

Claims (1)

【特許請求の範囲】
1. 【請求項１】 プログラマブルコントローラと各機器と
   の間に介挿され、これらプログラマブルコントローラと
   各機器との間の信号授受をサポートするパラレル入出力
   装置において、 複数のＩ／Ｏカードによって構成され、各機器毎に設け
   られるＩ／Ｏカードペアと、 これら各Ｉ／Ｏカードペア毎に設けられ、これら各Ｉ／
   Ｏカードペアを構成する各Ｉ／Ｏカードのうち、正常な
   方を選択して対応する機器とプログラマブルコントロー
   ラとの間に介挿されるスイッチカードと、 を備えたことを特徴とするパラレル入出力装置。