JPH06197547A - インバータのｐｗｍ制御方法 - Google Patents
インバータのｐｗｍ制御方法Info
- Publication number
- JPH06197547A JPH06197547A JP43A JP34575692A JPH06197547A JP H06197547 A JPH06197547 A JP H06197547A JP 43 A JP43 A JP 43A JP 34575692 A JP34575692 A JP 34575692A JP H06197547 A JPH06197547 A JP H06197547A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- inverter
- pwm
- pattern data
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 ＰＷＭパターン信号を反転処理することによ
り、インバータを高性能に制御可能なインバータのＰＷ
Ｍ制御方法を得る。 【構成】 演算処理部１０によりＰＷＭパターンデータ
を算出し、このＰＷＭパターンデータを、信号処理部２
０によって、ラッチすると共に計数し、このラッチされ
たラッチ信号と計数値を比較して比較信号を得、この比
較信号を反転処理部３０によって反転処理する。
り、インバータを高性能に制御可能なインバータのＰＷ
Ｍ制御方法を得る。 【構成】 演算処理部１０によりＰＷＭパターンデータ
を算出し、このＰＷＭパターンデータを、信号処理部２
０によって、ラッチすると共に計数し、このラッチされ
たラッチ信号と計数値を比較して比較信号を得、この比
較信号を反転処理部３０によって反転処理する。
Description
【０００１】
【産業上の利用分野】本発明はインバータのＰＷＭ（パ
ルス変調）制御方法に関するものである。
ルス変調）制御方法に関するものである。
【０００２】
【従来の技術】演算処理装置を用いた同期ＰＷＭ制御方
法（円軌跡方法）では、３６０°を６等分し、各６０°
毎の制御を行う。この場合、６０°をＮ等分し（Ｎは整
数）、各パルスを作成する。ここで、Ｎの値は６０°毎
の繰返しとなるため、常に奇数となる。
法（円軌跡方法）では、３６０°を６等分し、各６０°
毎の制御を行う。この場合、６０°をＮ等分し（Ｎは整
数）、各パルスを作成する。ここで、Ｎの値は６０°毎
の繰返しとなるため、常に奇数となる。
【０００３】図７は従来のＰＷＭ制御方法を示す回路図
であって、同図において、１は中央演算処理部（ＣＰ
Ｕ）であるコンピュータであって、演算処理部１０を構
成し、２ｕ，２ｖ，２ｗはそれぞれＵ相，Ｖ相，Ｗ相の
ラッチ回路、３ｕ，３ｖ，３ｗはＵ相，Ｖ相，Ｗ相に対
応するテジタルコンパレータ、４はアップダウン（ＵＰ
／ＤＯＷＮ）であって、これらによって信号処理部２０
が構成される。
であって、同図において、１は中央演算処理部（ＣＰ
Ｕ）であるコンピュータであって、演算処理部１０を構
成し、２ｕ，２ｖ，２ｗはそれぞれＵ相，Ｖ相，Ｗ相の
ラッチ回路、３ｕ，３ｖ，３ｗはＵ相，Ｖ相，Ｗ相に対
応するテジタルコンパレータ、４はアップダウン（ＵＰ
／ＤＯＷＮ）であって、これらによって信号処理部２０
が構成される。
【０００４】ＣＰＵ１はＵ，Ｖ，Ｗ各相のＰＷＭパター
ンデータを算出し、これらの算出されたＰＷＭパターン
データはそれぞれラッチ回路２ｕ，２ｖ，２ｗに格納さ
れる。アップダウンカウンタ４はＣＰＵ１からのデータ
をカウントし、そのカウント値をデジタルコンパレータ
３ｕ，３ｖ，３ｗに入力する。これらのデジタルコンパ
レータ３ｕ，３ｖ，３ｗはラッチ回路２ｕ，２ｖ，２ｗ
の各データとアップダウンカウンタ４のカウント値を比
較しインバータ（図示せず）のゲートを制御する。すな
わち、ＣＰＵ１により演算された結果を各相毎のラッチ
回路２ｕ，２ｖ，２ｗにストアし、アップダウンカウン
タ４のカウント値と大小を比較し最終ゲート信号とす
る。
ンデータを算出し、これらの算出されたＰＷＭパターン
データはそれぞれラッチ回路２ｕ，２ｖ，２ｗに格納さ
れる。アップダウンカウンタ４はＣＰＵ１からのデータ
をカウントし、そのカウント値をデジタルコンパレータ
３ｕ，３ｖ，３ｗに入力する。これらのデジタルコンパ
レータ３ｕ，３ｖ，３ｗはラッチ回路２ｕ，２ｖ，２ｗ
の各データとアップダウンカウンタ４のカウント値を比
較しインバータ（図示せず）のゲートを制御する。すな
わち、ＣＰＵ１により演算された結果を各相毎のラッチ
回路２ｕ，２ｖ，２ｗにストアし、アップダウンカウン
タ４のカウント値と大小を比較し最終ゲート信号とす
る。
【０００５】６０°間を奇数等分すると、図８に示すよ
うに、Ｔ0→Ｔλ→Ｔμ→Ｔ0（オンモード）とＴ0→Ｔ
μ→Ｔλ→Ｔ0（オフモード）となり、オンモードとオ
フモードを交互に繰り返す。この方法は各６０°毎の軌
跡は同じになり、６０°分のテーブルで可となる。
うに、Ｔ0→Ｔλ→Ｔμ→Ｔ0（オンモード）とＴ0→Ｔ
μ→Ｔλ→Ｔ0（オフモード）となり、オンモードとオ
フモードを交互に繰り返す。この方法は各６０°毎の軌
跡は同じになり、６０°分のテーブルで可となる。
【０００６】しかし、６０°を奇数等分すると９→７→
５→３→１等分となり、特に高周波パルスの変化量が大
となり高周波数時のパターン改良が必要となる。
５→３→１等分となり、特に高周波パルスの変化量が大
となり高周波数時のパターン改良が必要となる。
【０００７】
【発明が解決しようとする課題】インバータの高周波を
検討する場合、従来の方式では、図９と図１０に示すよ
うに、高周波になるに従ってパルス数の変化が大きくな
る。低周波の領域では特に問題にならないが、高周波に
つれて影響が大となる。
検討する場合、従来の方式では、図９と図１０に示すよ
うに、高周波になるに従ってパルス数の変化が大きくな
る。低周波の領域では特に問題にならないが、高周波に
つれて影響が大となる。
【０００８】大きな問題点として、等分数が少なくなる
に従って出力電圧に含まれる高周波が増大する。また、
単純に奇数等分したのでは、各６０°のパターンが同じ
にならず、偶数次の高調波が発生する。
に従って出力電圧に含まれる高周波が増大する。また、
単純に奇数等分したのでは、各６０°のパターンが同じ
にならず、偶数次の高調波が発生する。
【０００９】本発明は上述の問題点に鑑みてなされたも
ので、その目的は、ＰＷＭパターン信号を反転処理する
ことにより、インバータを高性能に制御可能なインバー
タのＰＷＭ制御方法を提供することである。
ので、その目的は、ＰＷＭパターン信号を反転処理する
ことにより、インバータを高性能に制御可能なインバー
タのＰＷＭ制御方法を提供することである。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、演算処理部によりＰＷＭパターンデータ
を算出し、この算出されたＰＷＭパターンデータをラッ
チすると共に計数して計数信号を得、前記ラッチしたラ
ッチ信号を比較して比較信号を得ると共に、前記演算処
理部により算出されたＰＷＭパターンデータを基に出力
される信号と前記比較信号に基づいて前記ＰＷＭパター
ン信号を反転／非反転制御してゲート信号を得、このゲ
ート信号によってインバータを制御することを特徴とす
る。
成するために、演算処理部によりＰＷＭパターンデータ
を算出し、この算出されたＰＷＭパターンデータをラッ
チすると共に計数して計数信号を得、前記ラッチしたラ
ッチ信号を比較して比較信号を得ると共に、前記演算処
理部により算出されたＰＷＭパターンデータを基に出力
される信号と前記比較信号に基づいて前記ＰＷＭパター
ン信号を反転／非反転制御してゲート信号を得、このゲ
ート信号によってインバータを制御することを特徴とす
る。
【００１１】
【作用】電圧軌跡において、６０°間を偶数等分するた
めに、３０°毎に軌跡反転を行って偶数等分を可能にし
ている。また、反転／非反転の切換えはハードウェアに
よって実行する。
めに、３０°毎に軌跡反転を行って偶数等分を可能にし
ている。また、反転／非反転の切換えはハードウェアに
よって実行する。
【００１２】
【実施例】以下に本発明の実施例を図１〜図６を参照し
ながら説明する。
ながら説明する。
【００１３】図１は本発明の実施例によるインバータの
ＰＷＭ制御方法を実行するための回路図であって、図７
のものと同一又は相当部分には同一符号が付されてい
る。本実施例では、ＣＰＵ１からなる演算処理部１０
と、この演算処理部１０の演算データを処理する信号処
理部２０に加えて、信号処理部２０の処理信号を反転／
非反転する反転処理部３０が設けられている。
ＰＷＭ制御方法を実行するための回路図であって、図７
のものと同一又は相当部分には同一符号が付されてい
る。本実施例では、ＣＰＵ１からなる演算処理部１０
と、この演算処理部１０の演算データを処理する信号処
理部２０に加えて、信号処理部２０の処理信号を反転／
非反転する反転処理部３０が設けられている。
【００１４】反転処理部３０は、演算処理部１０におけ
るＣＰＵ１のＰＷＭパターンデータを入力とするフリッ
プフロップ５と、このフリップフロップ５の出力信号と
各デジタルコンパレータ３ｕ，３ｖ，３ｗの出力信号を
入力とする論理ゲート６ｕ，６ｖ，６ｗによって構成さ
れている。
るＣＰＵ１のＰＷＭパターンデータを入力とするフリッ
プフロップ５と、このフリップフロップ５の出力信号と
各デジタルコンパレータ３ｕ，３ｖ，３ｗの出力信号を
入力とする論理ゲート６ｕ，６ｖ，６ｗによって構成さ
れている。
【００１５】上記構成において、ＣＰＵ１によって算出
されたＰＷＭパターンデータ（Ｔ０，Ｔλ，Ｔμ）は信
号処理部２０のラッチ回路２ｕ，２ｖ，２ｗ，カウンタ
４および反転処理部３０のフリップフロップ５に導かれ
る。信号処理部２０ではラッチ回路２ｕ，２ｖ，２ｗが
ＰＷＭパターンデータをラッチし、アップダウンカウン
タ４はＰＷＭパターンデータをカウントすると共にＣＰ
Ｕ１とラッチ回路２ｕ〜２ｗに同期割込み信号を入力す
る。各デジタルコンパレータ３ｕ〜３ｗはラッチ回路２
ｕ〜２ｗのラッチ出力とアップダウンカウンタ４のカウ
ント値信号を入力として、これらを比較して比較信号を
出力する。
されたＰＷＭパターンデータ（Ｔ０，Ｔλ，Ｔμ）は信
号処理部２０のラッチ回路２ｕ，２ｖ，２ｗ，カウンタ
４および反転処理部３０のフリップフロップ５に導かれ
る。信号処理部２０ではラッチ回路２ｕ，２ｖ，２ｗが
ＰＷＭパターンデータをラッチし、アップダウンカウン
タ４はＰＷＭパターンデータをカウントすると共にＣＰ
Ｕ１とラッチ回路２ｕ〜２ｗに同期割込み信号を入力す
る。各デジタルコンパレータ３ｕ〜３ｗはラッチ回路２
ｕ〜２ｗのラッチ出力とアップダウンカウンタ４のカウ
ント値信号を入力として、これらを比較して比較信号を
出力する。
【００１６】反転処理部３０においては、フリップフロ
ップ５がＣＰＵ１からのＰＷＭパターンデータを入力と
して出力信号を反発し、論理ゲート６ｕ，６ｖ，６ｗは
フリップフロップ５の出力信号とデジタルコンパレータ
３ｕ，３ｖ，３ｗの比較出力信号を入力として反転処理
を行う。
ップ５がＣＰＵ１からのＰＷＭパターンデータを入力と
して出力信号を反発し、論理ゲート６ｕ，６ｖ，６ｗは
フリップフロップ５の出力信号とデジタルコンパレータ
３ｕ，３ｖ，３ｗの比較出力信号を入力として反転処理
を行う。
【００１７】すなわち、図２の電圧軌跡において、６０
°間を偶数等分するために、３０°毎に軌跡反転を行え
ば偶数等分が可能になる。この方法を用いて、偶数等分
した時のモードを図４〜図７に示す。図５と図６の場合
は、セロベクトルが必ず両側に付いているため、反転モ
ード時にスイッチング周波数が増加し、図７の場合で
は、ゼロベクトルを片側に集めスイッチング周波数の増
加を防いでいる。
°間を偶数等分するために、３０°毎に軌跡反転を行え
ば偶数等分が可能になる。この方法を用いて、偶数等分
した時のモードを図４〜図７に示す。図５と図６の場合
は、セロベクトルが必ず両側に付いているため、反転モ
ード時にスイッチング周波数が増加し、図７の場合で
は、ゼロベクトルを片側に集めスイッチング周波数の増
加を防いでいる。
【００１８】上記実施例のインバータのＰＷＭ制御方法
によれば、偶数での等分が可能となり、図６に示すよう
に高周波領域での波形向上が可能になると共に、反転／
非反転のハードウェアを追加することにより容易に偶数
等分モードが可能となる。
によれば、偶数での等分が可能となり、図６に示すよう
に高周波領域での波形向上が可能になると共に、反転／
非反転のハードウェアを追加することにより容易に偶数
等分モードが可能となる。
【００１９】
【発明の効果】本発明は上述の如くであって、反転／非
反転モードによる偶数等分モードが可能になり、波形の
向上が図れると共に、高性能なインバータのＰＷＭ制御
が可能になる。
反転モードによる偶数等分モードが可能になり、波形の
向上が図れると共に、高性能なインバータのＰＷＭ制御
が可能になる。
【図１】本発明の実施例によるインバータのＰＷＭ制御
方法を実行するためのブロック図。
方法を実行するためのブロック図。
【図２】本発明の実施例によるインバータのＰＷＭ制御
方法における電圧軌跡図。
方法における電圧軌跡図。
【図３】本発明の実施例によるインバータのＰＷＭ制御
方法におけるベクトル配置図。
方法におけるベクトル配置図。
【図４】本発明の実施例によるインバータのＰＷＭ制御
方法におけるベクトル配置図。
方法におけるベクトル配置図。
【図５】本発明の実施例によるインバータのＰＷＭ制御
方法におけるベクトル配置図。
方法におけるベクトル配置図。
【図６】本発明の実施例によるインバータのＰＷＭ制御
方法におけるスイッチング周波数特性図。
方法におけるスイッチング周波数特性図。
【図７】従来のインバータのＰＷＭ制御方法を実行する
ためのブロック図。
ためのブロック図。
【図８】従来のインバータのＰＷＭ制御方法による電圧
軌跡図。
軌跡図。
【図９】従来のインバータのＰＷＭ制御方法によるＰＷ
Ｍパターンデータの特性図。
Ｍパターンデータの特性図。
【図１０】従来のインバータのＰＷＭ制御方法における
スイッチング周波数特性図。
スイッチング周波数特性図。
１…コンピュータ（ＣＰＵ） ２ｕ，２ｖ，２ｗ…ラッチ回路 ３ｕ，３ｖ，３ｗ…デジタルコンパレータ ４…アップダウンカウンタ ５…フリップフロップ ６ｕ，６ｖ，６ｗ…論理ゲート １０…演算処理部 ２０…信号処理部 ３０…反転処理部
Claims (1)
- 【請求項１】 演算処理部によりＰＷＭパターンデータ
を算出し、この算出されたＰＷＭパターンデータをラッ
チすると共に計数して計数信号を得、前記ラッチしたラ
ッチ信号を比較して比較信号を得ると共に、前記演算処
理部により算出されたＰＷＭパターンデータを基に出力
される信号と前記比較信号に基づいて前記ＰＷＭパター
ン信号を反転／非反転制御してゲート信号を得、このゲ
ート信号によってインバータを制御することを特徴とす
るインバータのＰＷＭ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06197547A (ja) | 1992-12-25 | 1992-12-25 | インバータのｐｗｍ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06197547A (ja) | 1992-12-25 | 1992-12-25 | インバータのｐｗｍ制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06197547A true JPH06197547A (ja) | 1994-07-15 |
Family
ID=18378764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06197547A (ja) | 1992-12-25 | 1992-12-25 | インバータのｐｗｍ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06197547A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043624A (en) * | 1997-06-10 | 2000-03-28 | Hitachi, Ltd. | Motor control method and motor control system |
-
1992
- 1992-12-25 JP JP43A patent/JPH06197547A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043624A (en) * | 1997-06-10 | 2000-03-28 | Hitachi, Ltd. | Motor control method and motor control system |
| US6225774B1 (en) | 1997-06-10 | 2001-05-01 | Hitachi, Ltd. | Motor control method and motor control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | A sliding mode current control scheme for PWM brushless DC motor drives | |
| US11750108B2 (en) | Method for controlling output voltage at a multilevel inverter | |
| JP3998624B2 (ja) | パルス幅変調波形生成方法及び装置 | |
| CN112350555A (zh) | 抑制共模电压的多相两电平逆变器空间矢量脉宽调制方法 | |
| Zhang et al. | Multi-stage series model predictive control for PMSM drives | |
| JPS6043757B2 (ja) | 電動機の制御方法およびその制御装置 | |
| Tsai et al. | Design and implementation of a CPLD-based SVPWM ASIC for variable-speed control of AC motor drives | |
| JPH06197547A (ja) | インバータのｐｗｍ制御方法 | |
| US20170063247A1 (en) | Modulation method for controlling at least two parallel-connected, multi-phase power converters | |
| JPH0622556A (ja) | Ｐｗｍパターン発生回路 | |
| Patil et al. | FPGA implementation of SVPWM control technique for three phase induction motor drive using fixed point realization | |
| Rajendran et al. | Analysis and FPGA realization of a pulse width modulator based on voltage space vectors | |
| JP2874220B2 (ja) | 多重電流形インバータの制御方法 | |
| JPH01259761A (ja) | 電圧形インバータの電流制御方法 | |
| Polic et al. | Matrix based event-driven approach for current control design of VSI | |
| JP2679307B2 (ja) | Ｐｗｍパルス発生方法 | |
| Trivedi et al. | FPGA Based Implementation of Simplified Space Vector PWM Algorithm for Multilevel Inverter Fed Induction Motor Drives | |
| KR0168807B1 (ko) | 공간전압벡터 방식에 의한 펄스폭변조 방법 | |
| JP3289281B2 (ja) | インバータのパルス幅変調制御方法およびその装置 | |
| Wang et al. | Drive Control of PMSM Considering Nonlinear Modeling Error in Over-modulation Region | |
| JPH10112982A (ja) | 三相ｐｗｍ波形発生装置 | |
| Zhou et al. | Low Complexity Zero-Suboptimal Model Predictive Torque Control for SPMSM Drives Based on Discrete Space Vector Modulation | |
| KR0139693B1 (ko) | 펄스폭변조 삼각파발생장치 | |
| Shimaoka et al. | New Search Algorithm of Model Predictive Control to Reducing Calculation Amount for Improving Steady Current Control Performance | |
| Shinde et al. | Implementation of 2D Space Vector pulse width Modulation for inverter applications with 16-bit dsPIC Controller |