JPH06196948A - 相互コンダクタ段 - Google Patents
相互コンダクタ段Info
- Publication number
- JPH06196948A JPH06196948A JP5211577A JP21157793A JPH06196948A JP H06196948 A JPH06196948 A JP H06196948A JP 5211577 A JP5211577 A JP 5211577A JP 21157793 A JP21157793 A JP 21157793A JP H06196948 A JPH06196948 A JP H06196948A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- source
- fet
- transconductor
- fets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
- H03F3/45282—Long tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 高周波信号を扱うことのできる相互コンダク
タ段を提供する。 【構成】 本発明の相互コンダクタ段(1)は、信号入
力部(A、B)と信号出力部(U1、U2)とを有し、ゲ
ート(G1、G2)とソース(S1、S2)とを共有する1
対のFET(M1、M2)を備え、出力部はそのFET
(M1、M2)に接続された1対のバイポーラトランジス
タ(Q1、Q2)から成る。
タ段を提供する。 【構成】 本発明の相互コンダクタ段(1)は、信号入
力部(A、B)と信号出力部(U1、U2)とを有し、ゲ
ート(G1、G2)とソース(S1、S2)とを共有する1
対のFET(M1、M2)を備え、出力部はそのFET
(M1、M2)に接続された1対のバイポーラトランジス
タ(Q1、Q2)から成る。
Description
【0001】
【産業上の利用分野】本発明は、集積回路の改善された
相互コンダクタンス段に関し、また、そのような相互コ
ンダクタンス段を用いたフィルタに関する。
相互コンダクタンス段に関し、また、そのような相互コ
ンダクタンス段を用いたフィルタに関する。
【0002】
【従来の技術】本発明の技術分野は、限定的にではない
が、モノリシック技術によって集積された連続時間フィ
ルタに関係する。以下の記述においては、このモノリシ
ック技術によって集積された連続時間フィルタを参照し
て説明するが、これは単に説明の便宜のためである。
が、モノリシック技術によって集積された連続時間フィ
ルタに関係する。以下の記述においては、このモノリシ
ック技術によって集積された連続時間フィルタを参照し
て説明するが、これは単に説明の便宜のためである。
【0003】多くの連続時間集積フィルタがこれまで、
提案され、実現されて来た。高周波の動作に関して最も
有望な技術の中の1つは、フィルタ・ベース・ブロック
として相互コンダクタ段として用いるクラスである。電
圧/電流変換は、相互コンダクタ内の開ループで生じる
のであるから、これは正しい。また、これは、コンバー
タは増幅の周波数における単位利得によっては限定され
ないことを意味している。
提案され、実現されて来た。高周波の動作に関して最も
有望な技術の中の1つは、フィルタ・ベース・ブロック
として相互コンダクタ段として用いるクラスである。電
圧/電流変換は、相互コンダクタ内の開ループで生じる
のであるから、これは正しい。また、これは、コンバー
タは増幅の周波数における単位利得によっては限定され
ないことを意味している。
【0004】高周波の応用において相互コンダクタ段に
通常要求される動作特性は、基本的には以下の事項であ
る。すなわち、信号の広い帯域を扱えること、出力にお
いてまたソースに対して低ノイズしか生じないこと、低
いバイアス電流、高い相互コンダクタンスgmの値、5
0dBよりも高い利得、である。
通常要求される動作特性は、基本的には以下の事項であ
る。すなわち、信号の広い帯域を扱えること、出力にお
いてまたソースに対して低ノイズしか生じないこと、低
いバイアス電流、高い相互コンダクタンスgmの値、5
0dBよりも高い利得、である。
【0005】本発明以前では、上記のものに近いよい動
作特性を有する相互コンダクタ段の実施例は、SGSト
ムソンによるイタリア特許出願第MI91A00301
8号(対応する米国特許は、1992年9月9日出願の
第07/942678号であり、本明細書で援用するこ
ととする)に開示されている。
作特性を有する相互コンダクタ段の実施例は、SGSト
ムソンによるイタリア特許出願第MI91A00301
8号(対応する米国特許は、1992年9月9日出願の
第07/942678号であり、本明細書で援用するこ
ととする)に開示されている。
【0006】上記の出願において記載されている相互コ
ンダクタンス増幅器は、バイポーラ/MOS混合技術で
製作されており、ソースが接続された2つのMOSトラ
ンジスタを有する差動セルを備えた入力回路を含んでい
る。これは、ベースが接続された1対のバイポーラトラ
ンジスタを含む出力回路に接続されている。この上述の
出願は多くの利点を有してはいるが、高い相互コンダク
タンス値が得られないという欠点を有する。これは、す
なわち、低電流ドレーンとよい線形性とを達成すること
が困難であることを意味する。
ンダクタンス増幅器は、バイポーラ/MOS混合技術で
製作されており、ソースが接続された2つのMOSトラ
ンジスタを有する差動セルを備えた入力回路を含んでい
る。これは、ベースが接続された1対のバイポーラトラ
ンジスタを含む出力回路に接続されている。この上述の
出願は多くの利点を有してはいるが、高い相互コンダク
タンス値が得られないという欠点を有する。これは、す
なわち、低電流ドレーンとよい線形性とを達成すること
が困難であることを意味する。
【0007】これに関連する別の相互コンダクタンス段
が、”MOS Tunable Transcondu
ctor”(Electric Letters,19
thJune,1986,Vol.22,No.13)
という論文に記述されている。これも本明細書で援用す
る。この論文では、相互コンダクタは、その入力段が1
対のバッファ接続されたMOSトランジスタを備えてお
り、また、更に2つのMOSトランジスタが利得段を形
成している。これらのタイプの増幅器すべての中で、最
初の2つのMOSトランジスタが、ほとんどのひずみの
原因となっている。残りのトランジスタ対は、その基板
が接地されており、したがって、好ましくない「ボディ
ー効果(body effect)」に影響される。し
たがって、それらのしきい値電圧は、0.5Vほど上昇
し、それらのトランジスタに印加され相互コンダクタン
スgm値を設定する(Vgs−Vth)の範囲を狭くする。
この後者の公知の解決策は、更に、約10Vの供給電圧
でしか動作しないという欠点を有している。
が、”MOS Tunable Transcondu
ctor”(Electric Letters,19
thJune,1986,Vol.22,No.13)
という論文に記述されている。これも本明細書で援用す
る。この論文では、相互コンダクタは、その入力段が1
対のバッファ接続されたMOSトランジスタを備えてお
り、また、更に2つのMOSトランジスタが利得段を形
成している。これらのタイプの増幅器すべての中で、最
初の2つのMOSトランジスタが、ほとんどのひずみの
原因となっている。残りのトランジスタ対は、その基板
が接地されており、したがって、好ましくない「ボディ
ー効果(body effect)」に影響される。し
たがって、それらのしきい値電圧は、0.5Vほど上昇
し、それらのトランジスタに印加され相互コンダクタン
スgm値を設定する(Vgs−Vth)の範囲を狭くする。
この後者の公知の解決策は、更に、約10Vの供給電圧
でしか動作しないという欠点を有している。
【0008】本明細書に開示される技術思想によれば、
集積回路相互コンダクタ段であって、第1及び第2の回
路ブランチから成り、それぞれが直列のバイポーラトラ
ンジスタとFETを含んでおり、これらのバイポーラト
ランジスタは相互コンダクタに対する相補的な入力を提
供するように相互にベースが結合されており、また、こ
れらのFETが相互にゲートが接続されており、バイア
ス回路が接続されてゲートに一定のバイアス電圧を提供
し、このバイアス電圧は実質的にオーミック領域に置い
てこれらのFETを動作させ続ける値を有するような集
積回路相互コンダクタ段が与えられる。
集積回路相互コンダクタ段であって、第1及び第2の回
路ブランチから成り、それぞれが直列のバイポーラトラ
ンジスタとFETを含んでおり、これらのバイポーラト
ランジスタは相互コンダクタに対する相補的な入力を提
供するように相互にベースが結合されており、また、こ
れらのFETが相互にゲートが接続されており、バイア
ス回路が接続されてゲートに一定のバイアス電圧を提供
し、このバイアス電圧は実質的にオーミック領域に置い
てこれらのFETを動作させ続ける値を有するような集
積回路相互コンダクタ段が与えられる。
【0009】更に、本明細書に開示される技術思想によ
れば、集積回路であって、第1及び第2の回路ブランチ
から成り、それぞれが直列のバイポーラトランジスタと
FETを含んでおり、これらのバイポーラトランジスタ
は相互コンダクタに対する相補的な入力を提供するよう
に相互にベースが結合され、これらのFETは相互にゲ
ートが接続されており、また、これらのFETは相互に
ソースが接続されており、バイアス回路が接続されてゲ
ートに一定のバイアス電圧を提供し、このバイアス電圧
は実質的にオーミック領域においてこれらのFETを動
作させ続ける値を有しており、第1の電流源がソースに
実質的に一定の電流を提供するように接続され、負荷が
等しいソース・インピーダンスを有しバイポーラトラン
ジスタそれぞれに関して第1のバイアス電流と逆の極性
をもつ2つの電流出力を与えるように接続されているよ
うな集積回路が与えられる。
れば、集積回路であって、第1及び第2の回路ブランチ
から成り、それぞれが直列のバイポーラトランジスタと
FETを含んでおり、これらのバイポーラトランジスタ
は相互コンダクタに対する相補的な入力を提供するよう
に相互にベースが結合され、これらのFETは相互にゲ
ートが接続されており、また、これらのFETは相互に
ソースが接続されており、バイアス回路が接続されてゲ
ートに一定のバイアス電圧を提供し、このバイアス電圧
は実質的にオーミック領域においてこれらのFETを動
作させ続ける値を有しており、第1の電流源がソースに
実質的に一定の電流を提供するように接続され、負荷が
等しいソース・インピーダンスを有しバイポーラトラン
ジスタそれぞれに関して第1のバイアス電流と逆の極性
をもつ2つの電流出力を与えるように接続されているよ
うな集積回路が与えられる。
【0010】更に、本明細書に開示される技術思想によ
れば、集積回路であって、第1及び第2の回路ブランチ
から成り、それぞれが直列のバイポーラトランジスタと
FETを含んでおり、これらのバイポーラトランジスタ
は相互コンダクタに対する相補的な入力を提供しまた等
しいバイアス電流によって駆動されるように相互にベー
スが結合され、これらのFETは相互にゲートが接続さ
れており、また、これらのFETは相互にソースが接続
されており、バイアス回路が接続されてゲートに一定の
バイアス電圧を提供し、このバイアス電圧は実質的にオ
ーミック領域においてこれらのFETを動作させ続ける
値を有しており、第1の電流源がソースに実質的に一定
の第1のバイアス電流を提供するように接続され、負荷
が等しいソース・インピーダンスを有しバイポーラトラ
ンジスタそれぞれに関して第1のバイアス電流と逆の極
性をもつ2つの電流出力を与えるように接続されている
ような集積回路が与えられる。
れば、集積回路であって、第1及び第2の回路ブランチ
から成り、それぞれが直列のバイポーラトランジスタと
FETを含んでおり、これらのバイポーラトランジスタ
は相互コンダクタに対する相補的な入力を提供しまた等
しいバイアス電流によって駆動されるように相互にベー
スが結合され、これらのFETは相互にゲートが接続さ
れており、また、これらのFETは相互にソースが接続
されており、バイアス回路が接続されてゲートに一定の
バイアス電圧を提供し、このバイアス電圧は実質的にオ
ーミック領域においてこれらのFETを動作させ続ける
値を有しており、第1の電流源がソースに実質的に一定
の第1のバイアス電流を提供するように接続され、負荷
が等しいソース・インピーダンスを有しバイポーラトラ
ンジスタそれぞれに関して第1のバイアス電流と逆の極
性をもつ2つの電流出力を与えるように接続されている
ような集積回路が与えられる。
【0011】更に、本明細書に開示される技術思想によ
れば、高周波フィルタのための相互コンダクタ段であっ
て、信号入力を有する入力回路部と、出力回路部と、そ
れぞれのゲート及びソース端子を共有する1対のFET
とを備え、出力部は、前記FETに接続された1対のバ
イポーラトランジスタから成る相互コンダクタ段が与え
られる。
れば、高周波フィルタのための相互コンダクタ段であっ
て、信号入力を有する入力回路部と、出力回路部と、そ
れぞれのゲート及びソース端子を共有する1対のFET
とを備え、出力部は、前記FETに接続された1対のバ
イポーラトランジスタから成る相互コンダクタ段が与え
られる。
【0012】更に、本明細書に開示される技術思想によ
れば、高周波フィルタのための相互コンダクタ段であっ
て、信号入力を有する入力回路部と出力回路部とから成
り、それぞれのゲート及びソース端子を共有する1対の
FETを組み込み、出力部は、前記FETに接続された
1対のバイポーラトランジスタから成る相互コンダクタ
段が与えられる。
れば、高周波フィルタのための相互コンダクタ段であっ
て、信号入力を有する入力回路部と出力回路部とから成
り、それぞれのゲート及びソース端子を共有する1対の
FETを組み込み、出力部は、前記FETに接続された
1対のバイポーラトランジスタから成る相互コンダクタ
段が与えられる。
【0013】本発明は、上で掲げた技術的な問題点を解
決する。更に、以下で述べるような利点も備えている。
決する。更に、以下で述べるような利点も備えている。
【0014】
【実施例】本発明の様々な新規な示唆を、特に、好適実
施例を参照しながら以下で説明する。しかし、以下の実
施例は、本発明の新規な示唆の優れた多くの具体的応用
の中のいくつかの例に過ぎないことを理解されたい。一
般論として、本明細書でのいかなる記載も、冒頭の特許
請求の範囲によって画定される発明を、いかなる意味で
も限定するものではない。更に、ある特定の進歩性を有
する特徴に関するだけで、その他の特徴には関係しない
記載も含まれている。
施例を参照しながら以下で説明する。しかし、以下の実
施例は、本発明の新規な示唆の優れた多くの具体的応用
の中のいくつかの例に過ぎないことを理解されたい。一
般論として、本明細書でのいかなる記載も、冒頭の特許
請求の範囲によって画定される発明を、いかなる意味で
も限定するものではない。更に、ある特定の進歩性を有
する特徴に関するだけで、その他の特徴には関係しない
記載も含まれている。
【0015】図1は、高周波信号(50MHzを超える
もの)を扱うことのできる段の回路図を示している。こ
の段1は、バイポーラトランジスタとMOS型トランジ
スタとの双方を含み、混合型の技術によるものである。
この段1は、信号入力A、Bを有しMOS型のNチャン
ネルトランジスタ対M1、M2を組み込んだ入力回路を含
んでおり、このトランジスタ対は、それぞれのゲート端
子G1、G2が、ノードP2に接続されている。ノードP
2には、一定の電流I3が供給される。
もの)を扱うことのできる段の回路図を示している。こ
の段1は、バイポーラトランジスタとMOS型トランジ
スタとの双方を含み、混合型の技術によるものである。
この段1は、信号入力A、Bを有しMOS型のNチャン
ネルトランジスタ対M1、M2を組み込んだ入力回路を含
んでおり、このトランジスタ対は、それぞれのゲート端
子G1、G2が、ノードP2に接続されている。ノードP
2には、一定の電流I3が供給される。
【0016】トランジスタM1、M2のソース端子S1、
S2は、ノードP3に接続されている。定電圧源Eが、
ノードP2、P3の間に設けられ、電流発生器ITが、ノ
ードP3と一定電位の点との間に設けられる。電圧源E
は、電池、あるいは、電流I3がそれを通過してひきよ
せられるダイオード接続されたNチャンネルFETであ
り得る。(Eは、単に電圧降下を与え、いかなる電力を
提供することも要求されない。)この電圧降下は、MO
SトランジスタM1、M2がオーミック領域で動作するよ
うに保たれるように選択される。
S2は、ノードP3に接続されている。定電圧源Eが、
ノードP2、P3の間に設けられ、電流発生器ITが、ノ
ードP3と一定電位の点との間に設けられる。電圧源E
は、電池、あるいは、電流I3がそれを通過してひきよ
せられるダイオード接続されたNチャンネルFETであ
り得る。(Eは、単に電圧降下を与え、いかなる電力を
提供することも要求されない。)この電圧降下は、MO
SトランジスタM1、M2がオーミック領域で動作するよ
うに保たれるように選択される。
【0017】相互コンダクタ1は、また、バイポーラn
pn接合型である第2のトランジスタ対Q1、Q2を含
む。Q1、Q2は、同一である。
pn接合型である第2のトランジスタ対Q1、Q2を含
む。Q1、Q2は、同一である。
【0018】トランジスタQ1のベース端子B1は、段1
に対する非反転信号入力である。トランジスタQ2のベ
ース端子B2は、相互コンダクタに反転信号入力Bを与
える。対応する電圧信号Vi+、Vi−が、入力A、Bに
印加される。段1の差動電圧Vinは、入力信号間の差
(Vi+マイナスVi−)として定義される。
に対する非反転信号入力である。トランジスタQ2のベ
ース端子B2は、相互コンダクタに反転信号入力Bを与
える。対応する電圧信号Vi+、Vi−が、入力A、Bに
印加される。段1の差動電圧Vinは、入力信号間の差
(Vi+マイナスVi−)として定義される。
【0019】好ましくは、バイポーラトランジスタ
Q1、Q2のそれぞれは、その対応するMOSトランジス
タM1、M2に接続される。特に、トランジスタQ1のエ
ミッタE1は、第1のMOSトランジスタM1のドレイン
D1に接続されている。同様に、トランジスタQ2のエミ
ッタE2は、第2のMOSトランジスタM2のドレインD
2に接続されている。
Q1、Q2のそれぞれは、その対応するMOSトランジス
タM1、M2に接続される。特に、トランジスタQ1のエ
ミッタE1は、第1のMOSトランジスタM1のドレイン
D1に接続されている。同様に、トランジスタQ2のエミ
ッタE2は、第2のMOSトランジスタM2のドレインD
2に接続されている。
【0020】トランジスタ対Q1、Q2のコレクタC1、
C2それぞれは、段1の出力U1、U2であり、それらを
通って差動電流I01、I02が流れる。アクティブな負荷
3が、直流源Vdから電流I0を供給するコレクタC1、
C2に接続されている。
C2それぞれは、段1の出力U1、U2であり、それらを
通って差動電流I01、I02が流れる。アクティブな負荷
3が、直流源Vdから電流I0を供給するコレクタC1、
C2に接続されている。
【0021】本発明に係る相互コンダクタ段の動作の記
述を以下で行い、その後で、応用例を与える。
述を以下で行い、その後で、応用例を与える。
【0022】相互コンダクタにおいては、出力電流は、
入力電圧から線形に従うはずである。段1を適切な線形
電圧/電流変換が達成され得るようにトランジスタ
M1、M2の線形動作の範囲内でバイアスするためには、
同相モードの直流電圧が、まず確立されなければならな
い。すなわち、Vi+=Vi−=2.5Vである。
入力電圧から線形に従うはずである。段1を適切な線形
電圧/電流変換が達成され得るようにトランジスタ
M1、M2の線形動作の範囲内でバイアスするためには、
同相モードの直流電圧が、まず確立されなければならな
い。すなわち、Vi+=Vi−=2.5Vである。
【0023】MOSトランジスタM1、M2のそれぞれの
ゲート・ソース電圧Vgsの降下は、発生器Eによって、
段1の相互コンダクタンスが特に安定で同相モード変動
のような外部ノイズによって影響を受けないように、設
定される。したがって、Eは、M1、M2がオーミック領
域で動作するように選択される。
ゲート・ソース電圧Vgsの降下は、発生器Eによって、
段1の相互コンダクタンスが特に安定で同相モード変動
のような外部ノイズによって影響を受けないように、設
定される。したがって、Eは、M1、M2がオーミック領
域で動作するように選択される。
【0024】電流I0の値を適切に選択することによっ
て、各MOSトランジスタのドレイン・ソース電圧Vds
の降下は、パワーダウン状態において、同じになり、次
の関係式によって定義される。
て、各MOSトランジスタのドレイン・ソース電圧Vds
の降下は、パワーダウン状態において、同じになり、次
の関係式によって定義される。
【0025】
【数1】 I0=μCox(W/L)[(E−Vth)・V
ds−Vds 2/2] ここで、μ、Cox、W、Lは、トランジスタの知られた
パラメータであり、Vthはしきい値電圧であり、ただ1
つの未知の量はVdsである。よって、出力電流は、入力
電圧に線形に従うことになる。バイポーラトランジスタ
での入力は、Vdsを変調し、よって、これが、出力電流
を線形に変調する。
ds−Vds 2/2] ここで、μ、Cox、W、Lは、トランジスタの知られた
パラメータであり、Vthはしきい値電圧であり、ただ1
つの未知の量はVdsである。よって、出力電流は、入力
電圧に線形に従うことになる。バイポーラトランジスタ
での入力は、Vdsを変調し、よって、これが、出力電流
を線形に変調する。
【0026】段の線形性を最適化するのに有効であるよ
うな、この電圧Vdsの典型的な値は、150〜200m
Vのオーダーにある。そのような値はまた、相互コンダ
クタンスの値に影響を与えずに、電流の引き込み(dr
aw)を減少させる。バイポーラトランジスタQ1、Q2
に関しては、これらは、入力信号Vi+、Vi−それぞれ
を、ドレイン端子D1、D2上へ伝達する(transf
er)ためのものである。それに加えて、これらのバイ
ポーラトランジスタは、相互コンダクタ段によって発生
した電流を出力に伝達する。小さな入力差動信号に対し
ては、ノードP3は、一定の電圧値に保たれる。
うな、この電圧Vdsの典型的な値は、150〜200m
Vのオーダーにある。そのような値はまた、相互コンダ
クタンスの値に影響を与えずに、電流の引き込み(dr
aw)を減少させる。バイポーラトランジスタQ1、Q2
に関しては、これらは、入力信号Vi+、Vi−それぞれ
を、ドレイン端子D1、D2上へ伝達する(transf
er)ためのものである。それに加えて、これらのバイ
ポーラトランジスタは、相互コンダクタ段によって発生
した電流を出力に伝達する。小さな入力差動信号に対し
ては、ノードP3は、一定の電圧値に保たれる。
【0027】相互コンダクタンスgmは、出力電流の入
力電圧に関する微分(diffrential inc
rement)の比で表され、次式で書ける。
力電圧に関する微分(diffrential inc
rement)の比で表され、次式で書ける。
【0028】
【数2】 gm=δI0/δVin=μCox(W/L)
[E−Vth−Vds] この数式2は、小さな差動信号についてだけ成立する。
広範囲の信号が存在する際には、ノードP3における電
圧は、もはや一定ではなくなり、トランジスタQ1、Q2
は、ドレイン端子D1、D2上の入力信号を完全に伝達す
ることはできない。この結果として、出力信号は、明ら
かに歪むことになる。
[E−Vth−Vds] この数式2は、小さな差動信号についてだけ成立する。
広範囲の信号が存在する際には、ノードP3における電
圧は、もはや一定ではなくなり、トランジスタQ1、Q2
は、ドレイン端子D1、D2上の入力信号を完全に伝達す
ることはできない。この結果として、出力信号は、明ら
かに歪むことになる。
【0029】Vdsの値を適切に選択することによって、
段1の線形動作条件を予め決めることができる。たとえ
ば、 1)Vds=150mVであれば、歪みは、0.5Vより
小さなピーク・ピーク幅によって特徴付けられる入力信
号に対して、1%未満である。
段1の線形動作条件を予め決めることができる。たとえ
ば、 1)Vds=150mVであれば、歪みは、0.5Vより
小さなピーク・ピーク幅によって特徴付けられる入力信
号に対して、1%未満である。
【0030】2)Vds=300mVであれば、歪みは、
1Vより小さなピーク・ピーク幅によって特徴付けられ
る入力信号に対して、1%未満である。
1Vより小さなピーク・ピーク幅によって特徴付けられ
る入力信号に対して、1%未満である。
【0031】本発明の相互コンダクタ段を最適化し、線
形性と相互コンダクタンスgmの値及び電流引き込みに
関する特定の応用上の要求を満足させることが可能であ
る。これによって、使用の幅が非常に広がることを理解
すべきである。
形性と相互コンダクタンスgmの値及び電流引き込みに
関する特定の応用上の要求を満足させることが可能であ
る。これによって、使用の幅が非常に広がることを理解
すべきである。
【0032】段1の周波数の制限はバイポーラトランジ
スタQ1、Q2にだけ関係しているので、これらのトラン
ジスタは、低いベース抵抗と高い遷移(transit
ion)周波数を有することが好ましい。更に、コレク
タ・基板キャパシタンスとコレクタ抵抗との積は好まし
くは非常に小さくなければならず、これは、それが、い
わゆる出力電流に対する極(pole)を表すからであ
る。
スタQ1、Q2にだけ関係しているので、これらのトラン
ジスタは、低いベース抵抗と高い遷移(transit
ion)周波数を有することが好ましい。更に、コレク
タ・基板キャパシタンスとコレクタ抵抗との積は好まし
くは非常に小さくなければならず、これは、それが、い
わゆる出力電流に対する極(pole)を表すからであ
る。
【0033】ある実施例では、M1、M2に対するW/L
の値は20/2μmであり、Vtは0.8Vであり、バ
イポーラ入力トランジスタは3μAのベース電流バイア
スを与えられる。電圧源Eは、10kΩの抵抗と直列の
単純なダイオード接続されたNMOSトランジスタ(W
/L=10/3μm)によって実現される。Eの値は、
Vds=150mVに対して1〜2Vの量(オーバードラ
イブ電圧Vov)だけVtよりも大きい。(しかし、Vds
=300mVの場合は、Vovは、0.7V未満に保たれ
なければならない。)しかし、当業者には明らかなよう
に、もちろん、それ以外の特定値を用いることは可能で
ある。
の値は20/2μmであり、Vtは0.8Vであり、バ
イポーラ入力トランジスタは3μAのベース電流バイア
スを与えられる。電圧源Eは、10kΩの抵抗と直列の
単純なダイオード接続されたNMOSトランジスタ(W
/L=10/3μm)によって実現される。Eの値は、
Vds=150mVに対して1〜2Vの量(オーバードラ
イブ電圧Vov)だけVtよりも大きい。(しかし、Vds
=300mVの場合は、Vovは、0.7V未満に保たれ
なければならない。)しかし、当業者には明らかなよう
に、もちろん、それ以外の特定値を用いることは可能で
ある。
【0034】本発明に係る相互コンダクタ段の1つの応
用例を示す。図2には、段1が、入力と出力とだけを図
解した概略図で示されている。図3は、図2に基づい
て、本発明による複数の相互コンダクタ差動段GM1、
GM2、GM3、GM4を組み込んだ連続時間ローパス
フィルタ5の実施例が示されている。
用例を示す。図2には、段1が、入力と出力とだけを図
解した概略図で示されている。図3は、図2に基づい
て、本発明による複数の相互コンダクタ差動段GM1、
GM2、GM3、GM4を組み込んだ連続時間ローパス
フィルタ5の実施例が示されている。
【0035】フィルタ5は、モノリシックに集積化さ
れ、非常に高い周波数(50MH超)の応用例のために
特別に設計され得る。このフィルタは、いわゆる4次
(biquadratic)のセルを備えている。段1
は、カスケード接続から成っており、1つの段の出力U
1、U2が次の段の対応する入力A、Bに接続されてい
る。便宜のために、第4の段出力は第2段の入力に交差
して帰還接続されており、第3の段出力は第3段の入力
に帰還接続されている。初めの2つの段の出力とグラン
ドとの間には、容量結合が与えられている。
れ、非常に高い周波数(50MH超)の応用例のために
特別に設計され得る。このフィルタは、いわゆる4次
(biquadratic)のセルを備えている。段1
は、カスケード接続から成っており、1つの段の出力U
1、U2が次の段の対応する入力A、Bに接続されてい
る。便宜のために、第4の段出力は第2段の入力に交差
して帰還接続されており、第3の段出力は第3段の入力
に帰還接続されている。初めの2つの段の出力とグラン
ドとの間には、容量結合が与えられている。
【0036】フィルタ5は、入力信号のダイナミックレ
ンジが、ピーク・ピークで200mV未満である場合
に、特に有効である。これよりも高いダイナミックレン
ジでは、信号の歪みを防止するためにバッファー回路4
を導入するのが便利である。図4には、フィルタ5が単
位利得を有し、第2及び第3のフィルタ段の信号入力の
前に、バッファー回路が組み込まれている。
ンジが、ピーク・ピークで200mV未満である場合
に、特に有効である。これよりも高いダイナミックレン
ジでは、信号の歪みを防止するためにバッファー回路4
を導入するのが便利である。図4には、フィルタ5が単
位利得を有し、第2及び第3のフィルタ段の信号入力の
前に、バッファー回路が組み込まれている。
【0037】本発明の相互コンダクタ段によって、技術
的な問題が解決される。その相互コンダクタンス値は、
他の解決方法の約3倍高い。これにより、50MHzを
超える非常に高い周波数信号を扱うことが可能になる。
的な問題が解決される。その相互コンダクタンス値は、
他の解決方法の約3倍高い。これにより、50MHzを
超える非常に高い周波数信号を扱うことが可能になる。
【0038】当業者には理解されるように、本明細書で
開示された新しい概念は、広範囲の分野に応用可能であ
る。更に、上述の好適実施例も、様々な様態で修正可能
である。したがって、ここで示唆される修正及び改変
は、単に例示のためのものである。これらの実例は、本
発明による新たな概念の内のいくらかを示しはするが、
すべてを尽くすわけではない。したがって、特許付与の
対象の範囲は、これらの例示によっては一切限定されな
い。
開示された新しい概念は、広範囲の分野に応用可能であ
る。更に、上述の好適実施例も、様々な様態で修正可能
である。したがって、ここで示唆される修正及び改変
は、単に例示のためのものである。これらの実例は、本
発明による新たな概念の内のいくらかを示しはするが、
すべてを尽くすわけではない。したがって、特許付与の
対象の範囲は、これらの例示によっては一切限定されな
い。
【0039】
【0040】
【図1】本発明に係る相互コンダクタ段の回路図であ
る。
る。
【0041】
【図2】図1に示された相互コンダクタのブロック図で
ある。
ある。
【0042】
【図3】本発明に新規な相互コンダクタ段を組み込んだ
連続時間フィルタの可能な実施例の回路図である。
連続時間フィルタの可能な実施例の回路図である。
【0043】
【図4】本発明に新規な相互コンダクタ段を組み込んだ
連続時間フィルタの可能な実施例の回路図である。
連続時間フィルタの可能な実施例の回路図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロベルト・アリーニ イタリア国 イ−27049 パヴィア,スト ラデラ,ヴィア・ディ・ヴィットリオ 24 (72)発明者 フランセスコ・レッツィ イタリア国 イ−26039 クレモナ,ヴェ スコヴァト,ヴィア・サッコ・エ・ヴァン ツェッティ(番地なし) (72)発明者 ヴァレリオ・ピサティ イタリア国 イ−27049 パヴィア,ボス ナスコ,ヴィア・カヴァランテ 19
Claims (36)
- 【請求項1】 集積回路相互コンダクタ段であって、 それぞれが直列のバイポーラトランジスタと電界効果ト
ランジスタ(FET)とを含み、前記バイポーラトラン
ジスタはそれらのベースが前記相互コンダクタに相補的
入力を与えるように接続され、前記FETはそれらのゲ
ートが相互に接続されている第1及び第2の回路ブラン
チと、 前記ゲートに一定のバイアス電圧を与えるように接続さ
れ、前記バイアス電圧が前記FETを実質的にオーミッ
ク領域で動作させる値を有しているバイアス回路と、 を備える集積回路相互コンダクタ段。 - 【請求項2】 請求項1記載の集積回路であって、前記
FETのソース端子が相互に接続されている集積回路。 - 【請求項3】 請求項1記載の集積回路であって、前記
FETのソース端子が相互に接続されており、更に、前
記ソース端子と一定のより低位の電位との間に接続され
た定電流源を備えた集積回路。 - 【請求項4】 請求項1記載の集積回路であって、前記
FETはNチャンネルであり、前記バイポーラトランジ
スタはNPNである集積回路。 - 【請求項5】 請求項1記載の集積回路であって、前記
バイポーラトランジスタのコレクタが出力を与えるよう
に接続された集積回路。 - 【請求項6】 請求項1記載の集積回路であって、前記
FETのソース端子が相互に接続されている集積回路。 - 【請求項7】 請求項1記載の集積回路であって、前記
バイアス回路が、前記ソースと前記ゲートとの間に接続
された非線形の負荷素子を備え、前記非線形負荷素子を
導通する一定の電流を与えるように接続された電流源を
更に備える集積回路。 - 【請求項8】 請求項1記載の集積回路であって、前記
相補的入力が、前記FETのしきい値電圧にダイオード
1つ分の電圧降下を加えた値よりも大きな一定の同相モ
ード電圧でバイアスされている集積回路。 - 【請求項9】 集積回路であって、 それぞれが直列のバイポーラトランジスタとFETとを
含み、前記バイポーラトランジスタはそれらのベースが
前記相互コンダクタに相補的入力を与えるように接続さ
れ、前記FETはそれらのゲートが相互に接続され、ま
た、前記FETはそれらのソースが相互に接続されてい
る第1及び第2の回路ブランチと、 前記ゲートに一定のバイアス電圧を与えるように接続さ
れ、前記バイアス電圧が前記FETを実質的にオーミッ
ク領域で動作させる値を有しているバイアス回路と、 実質的に一定の電流を前記ソースに与えるように接続さ
れた第1の電流源と、 等しいソース・インピーダンスを有し前記第1のバイア
ス電流と反対の極性の2つの電流出力を、前記各バイポ
ーラトランジスタに別々に与えるように接続された負荷
と、 を備える集積回路。 - 【請求項10】 請求項9記載の集積回路であって、前
記FETのソース端子が相互に接続されている集積回
路。 - 【請求項11】 請求項9記載の集積回路であって、前
記FETのソース端子が相互に接続されており、更に、
前記ソース端子と一定のより低位の電位との間に接続さ
れた定電流源を備えた集積回路。 - 【請求項12】 請求項9記載の集積回路であって、前
記FETはNチャンネルであり、前記バイポーラトラン
ジスタはNPNである集積回路。 - 【請求項13】 請求項9記載の集積回路であって、前
記バイポーラトランジスタのコレクタが出力を与えるよ
うに接続された集積回路。 - 【請求項14】 請求項9記載の集積回路であって、前
記FETのソース端子が相互に接続されている集積回
路。 - 【請求項15】 請求項9記載の集積回路であって、前
記バイアス回路が、前記ソースと前記ゲートとの間に接
続された非線形の負荷素子を備え、前記非線形負荷素子
を導通する一定の電流を与えるように接続された電流源
を更に備えた集積回路。 - 【請求項16】 請求項9記載の集積回路であって、前
記相補的入力が、前記FETのしきい値電圧にダイオー
ド1つ分の電圧降下を加えた値よりも大きな一定の同相
モード電圧でバイアスされている集積回路。 - 【請求項17】 集積回路であって、 それぞれが直列のバイポーラトランジスタとFETとを
含み、前記バイポーラトランジスタはそれらのベースが
前記相互コンダクタに相補的入力を与え等しいバイアス
電流で駆動されるように接続され、前記FETはそれら
のゲートが相互に接続され、また、前記FETはそれら
のソースが相互に接続されている第1及び第2の回路ブ
ランチと、 前記ゲートに一定のバイアス電圧を与えるように接続さ
れ、前記バイアス電圧が前記FETを実質的にオーミッ
ク領域で動作させる値を有しているバイアス回路と、 実質的に一定の電流を前記ソースに与えるように接続さ
れた第1の電流源と、 等しいソース・インピーダンスを有し前記第1のバイア
ス電流と反対の極性の2つの電流出力を、前記各バイポ
ーラトランジスタに別々に与えるように接続された負荷
と、 を備える集積回路。 - 【請求項18】 請求項17記載の集積回路であって、
前記FETのソース端子が相互に接続されている集積回
路。 - 【請求項19】 請求項17記載の集積回路であって、
前記FETのソース端子が相互に接続されており、更
に、前記ソース端子と一定のより低位の電位との間に接
続された定電流源を備えた集積回路。 - 【請求項20】 請求項17記載の集積回路であって、
前記FETはNチャンネルであり、前記バイポーラトラ
ンジスタはNPNである集積回路。 - 【請求項21】 請求項17記載の集積回路であって、
前記バイポーラトランジスタのコレクタが出力を与える
ように接続された集積回路。 - 【請求項22】 請求項17記載の集積回路であって、
前記FETのソース端子が相互に接続されている集積回
路。 - 【請求項23】 請求項17記載の集積回路であって、
前記バイアス回路が、前記ソースと前記ゲートとの間に
接続された非線形の負荷素子を備え、前記非線形負荷素
子を導通する一定の電流を与えるように接続された電流
源を更に備えた集積回路。 - 【請求項24】 請求項17記載の集積回路であって、
前記相補的入力が、前記FETのしきい値電圧にダイオ
ード1つ分の電圧降下を加えた値よりも大きな一定の同
相モード電圧でバイアスされている集積回路。 - 【請求項25】 高周波フィルタの相互コンダクタ段で
あって、 信号入力を有する入力回路部と、 出力回路部と、 それぞれのゲート及びソース端子を共有する1対のFE
Tと、 を備えており、前記出力部が、前記FETに接続された
1対のバイポーラトランジスタを備えている相互コンダ
クタ段。 - 【請求項26】 請求項25記載の相互コンダクタ段で
あって、前記信号入力が前記バイポーラトランジスタそ
れぞれのベースである相互コンダクタ段。 - 【請求項27】 請求項25記載の相互コンダクタ段で
あって、前記バイポーラトランジスタがnpn接合型で
ある相互コンダクタ段。 - 【請求項28】 請求項25記載の相互コンダクタ段で
あって、前記バイポーラトランジスタそれぞれのエミッ
タが他方の対のFETのドレイン端子の対応する1つに
接続された相互コンダクタ段。 - 【請求項29】 請求項25記載の相互コンダクタ段で
あって、定電圧発生器が前記共通のゲート及びソース端
子の間に提供される相互コンダクタ段。 - 【請求項30】 請求項25記載の相互コンダクタ段で
あって、前記バイポーラトランジスタが同じサイズであ
る相互コンダクタ段。 - 【請求項31】 請求項25記載の相互コンダクタ段で
あって、前記FETに対して、ドレイン・ソース間の電
圧降下の値が前記段が用いられる応用例のタイプによっ
て予め決定される相互コンダクタ段。 - 【請求項32】 請求項25記載の相互コンダクタ段で
あって、前記バイポーラトランジスタのそれぞれのコレ
クタが前記段の出力である相互コンダクタ段。 - 【請求項33】 請求項25記載の相互コンダクタ段で
あって、前記FETがMOS型である相互コンダクタ
段。 - 【請求項34】 少なくとも1つの請求項25記載の相
互コンダクタ差動段を含む第2オーダーのローパスフィ
ルタ。 - 【請求項35】 少なくとも1つの請求項1記載の相互
コンダクタ差動段を含む連続時間集積回路フィルタ。 - 【請求項36】 相互コンダクタ段を動作する方法であ
って、 (a)2つの整合された負荷に接続された第2の端子を
有する第1及び第2の整合されたバイポーラトランジス
タのベースに相補的な入力を印加するステップと、 (b)前記バイポーラトランジスタそれぞれの第3の端
子において、前記バイポーラトランジスタの対応する1
つの前記第3の端子にそれぞれ接続された2つのFET
を用いて、電圧/電流変換を実行するステップと、 (c)前記バイポーラトランジスタの両方に、一定で等
しいゲートバイアス電圧を印加するステップと、 (d)前記バイポーラトランジスタの両方の共通に接続
されているソース/ドレイン端子に一定のバイアス電流
を供給するステップと、 から成る方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP92830456A EP0584437B1 (en) | 1992-08-26 | 1992-08-26 | Transconductor stage |
IT92830456:7 | 1992-08-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06196948A true JPH06196948A (ja) | 1994-07-15 |
Family
ID=8212166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5211577A Pending JPH06196948A (ja) | 1992-08-26 | 1993-08-26 | 相互コンダクタ段 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5430337A (ja) |
EP (1) | EP0584437B1 (ja) |
JP (1) | JPH06196948A (ja) |
DE (1) | DE69231151T2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181548A (ja) * | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 差動増幅回路、cmosインバータ、パルス幅変調方式用復調回路及びサンプリング回路 |
JPH08335881A (ja) * | 1995-06-06 | 1996-12-17 | Mitsubishi Electric Corp | 相補型電流源回路 |
US5953379A (en) * | 1996-02-23 | 1999-09-14 | Harris Corporation | Current-controlled carrier tracking filter for improved spurious signal suppression |
US5917368A (en) * | 1996-05-08 | 1999-06-29 | Telefonatiebolaget Lm Ericsson | Voltage-to-current converter |
GB2329775A (en) * | 1997-09-26 | 1999-03-31 | Nec Corp | Operational transconductance amplifier, squarer and hyperbolic sine/cosine circuits using a bypass transistor in a differential stage |
KR100351419B1 (ko) * | 1999-08-13 | 2002-09-10 | 학교법인 한국정보통신학원 | 저 전압용 발룬 회로 |
US6859075B1 (en) * | 2003-07-02 | 2005-02-22 | Inphi Corporation | High-speed output buffer |
US11283436B2 (en) | 2019-04-25 | 2022-03-22 | Teradyne, Inc. | Parallel path delay line |
US10761130B1 (en) | 2019-04-25 | 2020-09-01 | Teradyne, Inc. | Voltage driver circuit calibration |
US10942220B2 (en) | 2019-04-25 | 2021-03-09 | Teradyne, Inc. | Voltage driver with supply current stabilization |
US11119155B2 (en) | 2019-04-25 | 2021-09-14 | Teradyne, Inc. | Voltage driver circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8513329D0 (en) * | 1985-05-28 | 1985-07-03 | Secr Defence | Transconductors |
DE58908391D1 (de) * | 1988-07-22 | 1994-10-27 | Siemens Ag | ECL-CMOS-Wandler. |
FR2661291A1 (fr) * | 1990-04-19 | 1991-10-25 | Philips Composants | Circuit suiveur differentiel. |
US5095284A (en) * | 1990-09-10 | 1992-03-10 | Synaptics, Incorporated | Subthreshold CMOS amplifier with wide input voltage range |
US5101126A (en) * | 1990-10-15 | 1992-03-31 | Analog Devices, Inc. | Wide dynamic range transconductance stage |
IT1252392B (it) * | 1991-11-13 | 1995-06-12 | Sgs Thomson Microelectronics | Stadio transconduttore perfezionato per filtri ad alta frequenza |
US5304869A (en) * | 1992-04-17 | 1994-04-19 | Intel Corporation | BiCMOS digital amplifier |
US5311088A (en) * | 1992-07-23 | 1994-05-10 | At&T Bell Laboratories | Transconductance cell with improved linearity |
-
1992
- 1992-08-26 DE DE69231151T patent/DE69231151T2/de not_active Expired - Fee Related
- 1992-08-26 EP EP92830456A patent/EP0584437B1/en not_active Expired - Lifetime
-
1993
- 1993-08-12 US US08/105,736 patent/US5430337A/en not_active Expired - Lifetime
- 1993-08-26 JP JP5211577A patent/JPH06196948A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0584437A1 (en) | 1994-03-02 |
DE69231151D1 (de) | 2000-07-13 |
DE69231151T2 (de) | 2001-02-15 |
EP0584437B1 (en) | 2000-06-07 |
US5430337A (en) | 1995-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2543872B2 (ja) | 増幅回路 | |
JP3388721B2 (ja) | 差動増幅器及び差動増幅器を補償する方法 | |
US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
US5291149A (en) | Operational amplifier | |
US6437645B1 (en) | Slew rate boost circuitry and method | |
JP3272380B2 (ja) | 高性能演算増幅器と増幅方法 | |
US5578964A (en) | CMOS differential operational amplifier | |
US5475343A (en) | Class AB complementary output stage | |
JP3088262B2 (ja) | 低歪差動増幅回路 | |
US4045747A (en) | Complementary field effect transistor amplifier | |
US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
US5525930A (en) | Frequency compensation circuit for stabilizing a differential amplifier with cross-coupled transistors | |
US4901031A (en) | Common-base, source-driven differential amplifier | |
JPH0563466A (ja) | マイクロホーン用高入力インピーダンス・低ノイズ増幅器 | |
JPH06196948A (ja) | 相互コンダクタ段 | |
US5113147A (en) | Wide-band differential amplifier using gm-cancellation | |
US6590454B2 (en) | System and method for current splitting for variable gain control | |
CN101371435A (zh) | 放大器电路 | |
US6346804B2 (en) | Impedance conversion circuit | |
US6249153B1 (en) | High slew rate input differential pair with common mode input to ground | |
US4529948A (en) | Class AB amplifier | |
JP3352899B2 (ja) | 増幅器回路 | |
JPH04243308A (ja) | 演算増幅器 | |
US4757275A (en) | Wideband closed loop amplifier | |
KR20040045902A (ko) | 전력 증폭기 모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040116 |