JPH06195043A - マトリックス形液晶表示装置及びその駆動方法 - Google Patents
マトリックス形液晶表示装置及びその駆動方法Info
- Publication number
- JPH06195043A JPH06195043A JP34589292A JP34589292A JPH06195043A JP H06195043 A JPH06195043 A JP H06195043A JP 34589292 A JP34589292 A JP 34589292A JP 34589292 A JP34589292 A JP 34589292A JP H06195043 A JPH06195043 A JP H06195043A
- Authority
- JP
- Japan
- Prior art keywords
- column
- liquid crystal
- frame
- display
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】高速応答のSTN液晶の駆動方法において良好
なコントラストおよび表示品質の良い階調表示を得る。 【構成】入力される表示データのビット幅を削減するデ
ータ変換手段と、この変換された表示データを複数行格
納するメモリ手段と、複数の直交関数を備えこの中から
一つを選びこれを行電極の駆動関数とする関数発生手段
と、これらの手段の出力を演算する演算手段と演算手段
の出力に従い列電極を駆動する列電極駆動手段と、行電
極駆動関数に従い行電極を駆動する行電極駆動手段で構
成される。 【効果】上記構成手段の高速化の必要がなく、高コント
ラストを維持し、かつちらつきが少なく表示品質の良い
階調表示が可能な新しい液晶駆動方式を実現できる。
なコントラストおよび表示品質の良い階調表示を得る。 【構成】入力される表示データのビット幅を削減するデ
ータ変換手段と、この変換された表示データを複数行格
納するメモリ手段と、複数の直交関数を備えこの中から
一つを選びこれを行電極の駆動関数とする関数発生手段
と、これらの手段の出力を演算する演算手段と演算手段
の出力に従い列電極を駆動する列電極駆動手段と、行電
極駆動関数に従い行電極を駆動する行電極駆動手段で構
成される。 【効果】上記構成手段の高速化の必要がなく、高コント
ラストを維持し、かつちらつきが少なく表示品質の良い
階調表示が可能な新しい液晶駆動方式を実現できる。
Description
【0001】
【産業上の利用分野】本発明は液晶駆動方法及びその表
示装置に係り、特に高速応答のSTN(Super T
wisted Nematic)液晶を高コントラスト
表示を行い、かつ表示品質の良い階調表示を可能とする
駆動方法及びその表示装置に関する。
示装置に係り、特に高速応答のSTN(Super T
wisted Nematic)液晶を高コントラスト
表示を行い、かつ表示品質の良い階調表示を可能とする
駆動方法及びその表示装置に関する。
【0002】
【従来の技術】従来のマトリックス構造を持つ液晶表示
装置の駆動方法として、電圧平均化法による時分割駆動
が知られている。これは液晶の行電極を順次1本づつ走
査し、表示情報に応じて列電極を駆動し、全ての行電極
を走査することで1画面を表示している。この様な時分
割駆動方法では、高速応答のSTN液晶を用いたとき表
示コントラストの低下が指摘されている。そこで、これ
を解決する方法が、SID92 Digest 「Ac
tive Addressing Methodfor
High−Contrast Video−Rate
STN Display」に提案されている。(以
下、この方式を単にAA方式と呼ぶ)これは、行電極に
直交性を持つ関数にしたがった電圧を与え、列電極には
その列の全ての表示情報と走査側の関数との積和の関数
にしたがった電圧を与えて表示する方法である。以下図
2、図3を用いて詳細に説明する。図2はN行M列のマ
トリックス型の液晶表示部の構造を示す図であり、行電
極と列電極の交点で表示ドットを構成している。N個の
行電極にはそれぞれf(1),f(2),……,f
(N)の関数で示される電圧が印加され、M個の列電極
にはg(1),g(2),……,g(M)の関数で示さ
れる電圧が印加される。U(i,j)は、i行j列の交
点のドットに印加される電圧を示し、これはf(i)と
g(j)との差電圧である。図3は、ウォルシュ関数と
呼ばれている直交関数で分割=8の例を示している。
今、図2の液晶表示部の行電極の関数として分割=Tの
ウォルシュ関数を用いf(i)にT個のウォルシュ関数
のうちN個を選び適用(T≧N)した場合のf(i),
g(j),及びドットU(i,j)の電圧実効値Urm
s(i,j)は式(1),式(2),式(3)となる。
装置の駆動方法として、電圧平均化法による時分割駆動
が知られている。これは液晶の行電極を順次1本づつ走
査し、表示情報に応じて列電極を駆動し、全ての行電極
を走査することで1画面を表示している。この様な時分
割駆動方法では、高速応答のSTN液晶を用いたとき表
示コントラストの低下が指摘されている。そこで、これ
を解決する方法が、SID92 Digest 「Ac
tive Addressing Methodfor
High−Contrast Video−Rate
STN Display」に提案されている。(以
下、この方式を単にAA方式と呼ぶ)これは、行電極に
直交性を持つ関数にしたがった電圧を与え、列電極には
その列の全ての表示情報と走査側の関数との積和の関数
にしたがった電圧を与えて表示する方法である。以下図
2、図3を用いて詳細に説明する。図2はN行M列のマ
トリックス型の液晶表示部の構造を示す図であり、行電
極と列電極の交点で表示ドットを構成している。N個の
行電極にはそれぞれf(1),f(2),……,f
(N)の関数で示される電圧が印加され、M個の列電極
にはg(1),g(2),……,g(M)の関数で示さ
れる電圧が印加される。U(i,j)は、i行j列の交
点のドットに印加される電圧を示し、これはf(i)と
g(j)との差電圧である。図3は、ウォルシュ関数と
呼ばれている直交関数で分割=8の例を示している。
今、図2の液晶表示部の行電極の関数として分割=Tの
ウォルシュ関数を用いf(i)にT個のウォルシュ関数
のうちN個を選び適用(T≧N)した場合のf(i),
g(j),及びドットU(i,j)の電圧実効値Urm
s(i,j)は式(1),式(2),式(3)となる。
【0003】
【数1】
【0004】ここで,I(i,j)はi行j列の交点の
ドット表示情報を示し、表示オンのとき−1、表示オフ
のとき+1の値をとるとする。また、w(i,t)はウ
ォルシュ関数で1または−1の値をとり、Fは式(4)
で示される定数である。
ドット表示情報を示し、表示オンのとき−1、表示オフ
のとき+1の値をとるとする。また、w(i,t)はウ
ォルシュ関数で1または−1の値をとり、Fは式(4)
で示される定数である。
【0005】
【数2】
【0006】又、式(2)のg(j)を式(5)に示す
形に変形して考えると、
形に変形して考えると、
【0007】
【数3】
【0008】ここで、Dはj列のi=1〜NのI(i,
j)とw(i,j)の値の一致数(I(i,j)は±
1、w(i,j)は±1の値をとる)である。
j)とw(i,j)の値の一致数(I(i,j)は±
1、w(i,j)は±1の値をとる)である。
【0009】さらに、AA方式において階調表示をする
方法として時分割駆動でも採用しているパルス幅変調方
式(PWM方式)が提案されている。この方式は表示1
ドットに対して与えられるLビットの表示情報により制
御するものであり、ウォルシュ関数w(i,t)が定ま
る期間△t(1フレーム期間をN等分した期間)をL分
割し、そのL分割された各期間において各ビットの表示
情報によって示される電圧実効値Urms(i,j)の
組合せによって階調表示が実現する。又、△tをL分割
する際に各分割期間に重み付けをすることで多階調表示
を可能としている。
方法として時分割駆動でも採用しているパルス幅変調方
式(PWM方式)が提案されている。この方式は表示1
ドットに対して与えられるLビットの表示情報により制
御するものであり、ウォルシュ関数w(i,t)が定ま
る期間△t(1フレーム期間をN等分した期間)をL分
割し、そのL分割された各期間において各ビットの表示
情報によって示される電圧実効値Urms(i,j)の
組合せによって階調表示が実現する。又、△tをL分割
する際に各分割期間に重み付けをすることで多階調表示
を可能としている。
【0010】
【発明が解決しようとする課題】上記従来技術では、A
A方式においてPWM方式による階調表示を実現するに
あたり次に挙げる問題が発生すると予想できる。
A方式においてPWM方式による階調表示を実現するに
あたり次に挙げる問題が発生すると予想できる。
【0011】(1)フレームメモリ数の増加 Lビットのフレームメモリが必要となり階調表示なし
(L=1)の場合と比較してフレームメモリ数が増加
し、コストアップにつながる。
(L=1)の場合と比較してフレームメモリ数が増加
し、コストアップにつながる。
【0012】(2)制御回路の高速化 1フレーム期間を一定にした場合、フレームメモリの読
み出し回路等の制御が階調なしの場合と比較してL倍の
高速化が必要となる。又、リニヤ性のある多階調表示を
実現するために△tをL分割する際に各分割期間に重み
付け制御をするためさらに高速化が必要となり、かつ制
御回路の複雑化となる。
み出し回路等の制御が階調なしの場合と比較してL倍の
高速化が必要となる。又、リニヤ性のある多階調表示を
実現するために△tをL分割する際に各分割期間に重み
付け制御をするためさらに高速化が必要となり、かつ制
御回路の複雑化となる。
【0013】以上、本発明に目的は、上記問題点を解決
し、高速応答のSTN液晶に対してもコントラストを低
下することのなく、階調表示を実現する新しい液晶駆動
方式を提供することにある。
し、高速応答のSTN液晶に対してもコントラストを低
下することのなく、階調表示を実現する新しい液晶駆動
方式を提供することにある。
【0014】
【課題を解決するための手段】上記目的を達成するた
め、第一の問題を解決するため第一の発明として、 (1)表示情報ビット数削減 Lビットの表示情報をフレーム間引き方式(FRC方
式)によりMフレームを1周期とするフレーム毎に変化
する1ビットの表示情報に変換し、この1ビット表示情
報を1ビット表示情報用フレームメモリに取り込み、以
下の制御は階調なしの場合と同様に行なう。これにより
フレームメモリ数を削減できる。
め、第一の問題を解決するため第一の発明として、 (1)表示情報ビット数削減 Lビットの表示情報をフレーム間引き方式(FRC方
式)によりMフレームを1周期とするフレーム毎に変化
する1ビットの表示情報に変換し、この1ビット表示情
報を1ビット表示情報用フレームメモリに取り込み、以
下の制御は階調なしの場合と同様に行なう。これにより
フレームメモリ数を削減できる。
【0015】第二の問題を解決するため第二の発明とし
て、 (2)フレームメモリからの読み出し△t毎切り換え Lビットの表示情報をFRC方式によりMフレームを1
周期とするフレーム毎に変化する1ビットの表示情報に
変換し、この1ビット表示情報を1フレーム毎に切り換
えてM個のフレームメモリに取り込み、一方読み出しは
M個のフレームメモリから△t毎に切り換えて行なう。
従って△t期間における表示情報の読み出しは1個のフ
レームメモリからだけでよく、この結果制御回路の高速
化が必要なく階調なしの場合と同じ速度で制御すればよ
い。
て、 (2)フレームメモリからの読み出し△t毎切り換え Lビットの表示情報をFRC方式によりMフレームを1
周期とするフレーム毎に変化する1ビットの表示情報に
変換し、この1ビット表示情報を1フレーム毎に切り換
えてM個のフレームメモリに取り込み、一方読み出しは
M個のフレームメモリから△t毎に切り換えて行なう。
従って△t期間における表示情報の読み出しは1個のフ
レームメモリからだけでよく、この結果制御回路の高速
化が必要なく階調なしの場合と同じ速度で制御すればよ
い。
【0016】
【作用】第一の発明において,1周期であるMフレーム
期間において各フレーム期間の電圧実効値Urms
(i,j)はUonまたはUoffと異なるが、Mフレ
ーム期間で換算した場合その電圧実効値の組合せにより
所望する電圧実効値となり、所望する階調表示が実現す
る。しかし、Mの値が大きくなるとUonとUoffの
電圧差によりちらつき(フリッカ)が生じることがあ
る。
期間において各フレーム期間の電圧実効値Urms
(i,j)はUonまたはUoffと異なるが、Mフレ
ーム期間で換算した場合その電圧実効値の組合せにより
所望する電圧実効値となり、所望する階調表示が実現す
る。しかし、Mの値が大きくなるとUonとUoffの
電圧差によりちらつき(フリッカ)が生じることがあ
る。
【0017】第二の発明において、1周期であるMフレ
ーム期間において各フレーム期間の電圧実効値Urms
(i,j)はUonとUoffの間に位置する所望の電
圧実効値となり、所望の階調表示が実現する。この時フ
レーム毎の電圧実効値に差がないため、第一の発明で生
じたちらつきも発生しない。
ーム期間において各フレーム期間の電圧実効値Urms
(i,j)はUonとUoffの間に位置する所望の電
圧実効値となり、所望の階調表示が実現する。この時フ
レーム毎の電圧実効値に差がないため、第一の発明で生
じたちらつきも発生しない。
【0018】
【実施例】本発明に一実施例を以下図1、図4〜図15
を用いて説明する。図1は本発明の一実施例の液晶表示
装置のブロック図である。1はLビットの表示データで
あり各ビットとも表示オンを論理1、表示オフを論理0
で表す。2は表示データ変換手段、3は変換表示デー
タ、4は列信号発生手段、5は列データ電圧、6は行関
数発生手段、7は行関数データであり、列信号発生手段
4は、変換表示データ3と行関数発生手段6の出力する
行関数データ7とを演算することにより、列データ5を
発生する。尚、表示データ変換手段2と列信号発生手段
4と行関数発生手段6の詳しい動作については後述す
る。8は列電極駆動手段、9は行電極駆動手段、10は
液晶パネル、11,12,13は列電極、14,15,
16は行電極である。列電極駆動手段8は、列データ電
圧5を一行分取り込み、その後一斉に一行分のデータ電
圧を列電極11,12,13を介して液晶パネル10へ
一分割時間(△t)の間出力する。一方、行電極駆動手
段9はね行関数データ7から一分割時間の行分の関数値
を取り込み、その後一斉に関数値にしたがった電圧を行
電極13,14,15を介して液晶パネル10へ一分割
時間(△t)の間出力する。尚、この行関数データ7の
取り込みも一分割時間内で行われ、上記列電極駆動手段
8の取り込み、出力の動作に同期している。
を用いて説明する。図1は本発明の一実施例の液晶表示
装置のブロック図である。1はLビットの表示データで
あり各ビットとも表示オンを論理1、表示オフを論理0
で表す。2は表示データ変換手段、3は変換表示デー
タ、4は列信号発生手段、5は列データ電圧、6は行関
数発生手段、7は行関数データであり、列信号発生手段
4は、変換表示データ3と行関数発生手段6の出力する
行関数データ7とを演算することにより、列データ5を
発生する。尚、表示データ変換手段2と列信号発生手段
4と行関数発生手段6の詳しい動作については後述す
る。8は列電極駆動手段、9は行電極駆動手段、10は
液晶パネル、11,12,13は列電極、14,15,
16は行電極である。列電極駆動手段8は、列データ電
圧5を一行分取り込み、その後一斉に一行分のデータ電
圧を列電極11,12,13を介して液晶パネル10へ
一分割時間(△t)の間出力する。一方、行電極駆動手
段9はね行関数データ7から一分割時間の行分の関数値
を取り込み、その後一斉に関数値にしたがった電圧を行
電極13,14,15を介して液晶パネル10へ一分割
時間(△t)の間出力する。尚、この行関数データ7の
取り込みも一分割時間内で行われ、上記列電極駆動手段
8の取り込み、出力の動作に同期している。
【0019】図4は、列信号発生手段4の詳細を示す図
である。20は書き込み手段、21はフレームメモリ、
22は読み出し手段、25は一列分データであり、書き
込み手段20は変換表示データ3を入力し、これをフレ
ームメモリ21へ順次書き込む動作を行う。また、読み
出し手段22は、フレームメモリ21から一列分の表示
データを読み出し、一列分データ25として出力する動
作を行う。23は演算手段、24は電圧変換手段、26
は一致数である。演算手段23は、一列分データ25と
行関数データ7を演算し、一致数26を出力する。
である。20は書き込み手段、21はフレームメモリ、
22は読み出し手段、25は一列分データであり、書き
込み手段20は変換表示データ3を入力し、これをフレ
ームメモリ21へ順次書き込む動作を行う。また、読み
出し手段22は、フレームメモリ21から一列分の表示
データを読み出し、一列分データ25として出力する動
作を行う。23は演算手段、24は電圧変換手段、26
は一致数である。演算手段23は、一列分データ25と
行関数データ7を演算し、一致数26を出力する。
【0020】図5は、フレームメモリ21へ記憶されて
いる表示データの様子を示す図である。
いる表示データの様子を示す図である。
【0021】図6は演算手段23の詳細を示す図であ
る。31はEX−OR回路群、32はデコード手段であ
り、EX−OR回路群31は一列分データ25と行関数
データ7をそれぞれ排他的論理和演算する。デコード手
段32は、排他的論理和演算の結果、論理0となった数
を数え上げ、その個数を一致数26として出力する。
る。31はEX−OR回路群、32はデコード手段であ
り、EX−OR回路群31は一列分データ25と行関数
データ7をそれぞれ排他的論理和演算する。デコード手
段32は、排他的論理和演算の結果、論理0となった数
を数え上げ、その個数を一致数26として出力する。
【0022】行関数発生手段6は従来技術と同様、ウォ
ルシュ関数と呼ばれる直交関数を一分割時間(△t)の
間、1行分の行関数データ7として出力する。
ルシュ関数と呼ばれる直交関数を一分割時間(△t)の
間、1行分の行関数データ7として出力する。
【0023】図7は表示データ変換手段2の詳細を示す
図である。表示データ変換手段2は、Lビットの表示デ
ータ1を1ビットの変換表示データ3に変化させるもの
であり、例えば図7のようにフレームカウンタ34とデ
ータデコーダ手段33から成り、フレームカウント値3
5と表示データ1とをデコードして変換表示データ3を
生成するものである。この一例を図8を用いて説明す
る。ここでLの値を2とし表示データ1の各ビットを表
示データ1a、1bとして表す。フレームカウンタ34
はフレームを1,2,3とカウントし、表示データの変
換周期を3フレーム周期とした場合,表示データ1a,
1bが共に論理0の時変換表示データ3は各フレーム共
に論理0となり、表示データ1aが論理0、表示データ
1bが論理1の時変換表示データ3は1フレーム目が論
理1,2,3フレームが論理0となるように動作する。
以下、表示データ1aが論理1、表示データ1bが論理
0の時、表示データ1a,1bが共に論理1の時も同様
である。尚、ここで言うフレームとは一分割時間(△
t)と分割数Tの積による時間単位のことである。
図である。表示データ変換手段2は、Lビットの表示デ
ータ1を1ビットの変換表示データ3に変化させるもの
であり、例えば図7のようにフレームカウンタ34とデ
ータデコーダ手段33から成り、フレームカウント値3
5と表示データ1とをデコードして変換表示データ3を
生成するものである。この一例を図8を用いて説明す
る。ここでLの値を2とし表示データ1の各ビットを表
示データ1a、1bとして表す。フレームカウンタ34
はフレームを1,2,3とカウントし、表示データの変
換周期を3フレーム周期とした場合,表示データ1a,
1bが共に論理0の時変換表示データ3は各フレーム共
に論理0となり、表示データ1aが論理0、表示データ
1bが論理1の時変換表示データ3は1フレーム目が論
理1,2,3フレームが論理0となるように動作する。
以下、表示データ1aが論理1、表示データ1bが論理
0の時、表示データ1a,1bが共に論理1の時も同様
である。尚、ここで言うフレームとは一分割時間(△
t)と分割数Tの積による時間単位のことである。
【0024】以上のような構成の一実施例の動作を次に
説明する。Lビットの表示データ1は表示データ変換手
段2により1ビットの変換表示データ3に変換され列信
号発生手段4に送られる。列信号発生手段4は、送られ
てくる変換表示データ3をフレームメモリ21に順次、
図5に示すようにU(1,1),U(1,2),U
(1,3),……,U(1,M),U(2,1),U
(2,2),……,U(2,M),……,U(N,
1),U(N,2),……,U(N,M)と書き込み手
段20により書き込む。すなわち、変換表示データ3は
いわゆる点順次にシリアルに送られてくるので、これを
順番にフレームメモリ21に書き込むのである。次に、
読み出し手段22は、フレームメモリ21に書き込まれ
ている表示データを一列分まとめて読みだす。すなわち
j列目に対しては、U(1,j),U(2,j),…
…,U(N,j)のN個の表示データを同時に読み出し
一列分データ25とする。この一列分データ25は、図
6に示す演算手段23へ入力される。一方、行関数デー
タ7は、ウォルシュ関数と呼ばれる直交関数であり1分
割時間(△t)の間N個の直交関数φ(1),φ
(2),…φ(N)を行関数発生手段6で生成される。
尚、この直交関数系はウォルシュ関数に限らず、直交性
を満たす関数系であればよい。又、ウォルシュ関数は値
が+1、−1の2値であるので+1を論理0、−1を論
理1として定義し、以下説明する。
説明する。Lビットの表示データ1は表示データ変換手
段2により1ビットの変換表示データ3に変換され列信
号発生手段4に送られる。列信号発生手段4は、送られ
てくる変換表示データ3をフレームメモリ21に順次、
図5に示すようにU(1,1),U(1,2),U
(1,3),……,U(1,M),U(2,1),U
(2,2),……,U(2,M),……,U(N,
1),U(N,2),……,U(N,M)と書き込み手
段20により書き込む。すなわち、変換表示データ3は
いわゆる点順次にシリアルに送られてくるので、これを
順番にフレームメモリ21に書き込むのである。次に、
読み出し手段22は、フレームメモリ21に書き込まれ
ている表示データを一列分まとめて読みだす。すなわち
j列目に対しては、U(1,j),U(2,j),…
…,U(N,j)のN個の表示データを同時に読み出し
一列分データ25とする。この一列分データ25は、図
6に示す演算手段23へ入力される。一方、行関数デー
タ7は、ウォルシュ関数と呼ばれる直交関数であり1分
割時間(△t)の間N個の直交関数φ(1),φ
(2),…φ(N)を行関数発生手段6で生成される。
尚、この直交関数系はウォルシュ関数に限らず、直交性
を満たす関数系であればよい。又、ウォルシュ関数は値
が+1、−1の2値であるので+1を論理0、−1を論
理1として定義し、以下説明する。
【0025】このように発生される行関数データ7と、
1列分データ25を入力して一致数26を計算する演算
手段23の動作を説明する。演算手段23の処理は式
(5)にしたがって演算する。ここで、j列目の一列分
データ25をU(1,j),U(2,j),……,U
(N,j)で表し、行関数データ4をφ(1,t),φ
(2,t),……,φ(N,t)で表し、式(5)の記
号を変換すると、
1列分データ25を入力して一致数26を計算する演算
手段23の動作を説明する。演算手段23の処理は式
(5)にしたがって演算する。ここで、j列目の一列分
データ25をU(1,j),U(2,j),……,U
(N,j)で表し、行関数データ4をφ(1,t),φ
(2,t),……,φ(N,t)で表し、式(5)の記
号を変換すると、
【0026】
【数4】
【0027】と表せる。演算手段23は、式(6)にし
たがって演算する。式(6)の演算は、U(i,j)と
φ(i,t)の間で論理が一致するものを数え上げ、こ
れを一致数Dで表したものである。この式(6)を実際
に演算する演算手段23の動作の詳細を図6を用いて説
明する。一列分データ25と、行関数データ7は、それ
ぞれEX−OR回路群31に入力される。EX−OR回
路群31は、U(i,j)とφ(i,t)の間で排他的
論理和演算を行なう。排他的論理和演算では、入力の論
理が一致したとき結果が論理0となり、入力の論理が不
一致のとき結果が論理1となる。そこで、次のデコード
手段32は、EX−OR回路群31の出力の中から論理
が一致したことを示す論理0の数を数え上げ、その個数
を一致数26として出力する。
たがって演算する。式(6)の演算は、U(i,j)と
φ(i,t)の間で論理が一致するものを数え上げ、こ
れを一致数Dで表したものである。この式(6)を実際
に演算する演算手段23の動作の詳細を図6を用いて説
明する。一列分データ25と、行関数データ7は、それ
ぞれEX−OR回路群31に入力される。EX−OR回
路群31は、U(i,j)とφ(i,t)の間で排他的
論理和演算を行なう。排他的論理和演算では、入力の論
理が一致したとき結果が論理0となり、入力の論理が不
一致のとき結果が論理1となる。そこで、次のデコード
手段32は、EX−OR回路群31の出力の中から論理
が一致したことを示す論理0の数を数え上げ、その個数
を一致数26として出力する。
【0028】次に一致数26は、電圧変換手段24で列
データ電圧5に変換される。電圧変換手段24は、式
(6)にしたがって一致数26をDとしてg(j)に変
換し、列データ電圧5とする。そして図1に示す列電極
駆動手段8は、列データ電圧5を一行分取り込み、その
後一斉に一行分のデータを列電極11,12,13を介
して液晶パネル10へ出力する。
データ電圧5に変換される。電圧変換手段24は、式
(6)にしたがって一致数26をDとしてg(j)に変
換し、列データ電圧5とする。そして図1に示す列電極
駆動手段8は、列データ電圧5を一行分取り込み、その
後一斉に一行分のデータを列電極11,12,13を介
して液晶パネル10へ出力する。
【0029】つぎに表示データ1のビット幅Lを2(各
ビットデータを1a、1bとする)、表示行数Nを6、
分割数Tを8とし、6行M列の液晶パネルを駆動する場
合を例に取り動作を図9〜図15を用いて説明する。図
9、図11、図13はそれぞれ表示例1、表示例2、表
示例3における演算手段23の一致数26を示す図であ
り、図10、図12、図14はそれぞれ表示例1、表示
例2、表示例3における液晶パネル印加電圧波形を示す
図であり、図15は表示例1、2、3による液晶印加電
圧実効値を示す図である。まず、ある一列において(こ
こでは説明上j=1とする)すべてのドットに対して与
えられる表示データ1a、1bが論理0のときのオフ表
示(表示例1)について説明する。表示データ変換手段
2は表示データ1a、1bが共に論理0であるため各フ
レーム共に変換表示データ3は論理0となる。この変換
表示データ3がフレームメモリ21に書き込み、読み出
しが行われ一列分データ25は演算手段23に入力され
る。このため一列分データ25は各フレーム共にU
(1,1)からU(6,1)まですべて0論理であり、
この一列分データ25とφ(1,t)からφ(6,t)
までの行関数データ7が演算回路23で演算が行われ、
図9に示す一致数26が出力される。これを電圧変換手
段24で列データ電圧5に変換し列電極駆動手段8に取
り込み、列電極11,12,13を介して液晶パネル1
0へ出力する。一方、行電極駆動手段9は行関数データ
7を取り込み、関数値に応じた電圧を行電極13,1
4,15を介して液晶パネル10へ出力する。これら行
電圧、列電圧、及び行電圧と列電圧の差電圧である液晶
印加電圧の波形を図10に示す。図10(a)はi=1
行目の行電圧f(1)、(b)はj=1列目の列データ
電圧g(1)、(c)は(i,j)=(1,1)ドット
の液晶印加電圧の波形を示している。さらに、図15
(a)は図10(c)の波形極性を正に統一して実効値
を明確にした図である。各フレーム共に一列分データ2
5が同じであるため各フレーム毎の一致数26の平均値
は同じ値となり、また液晶印加電圧の波形も各フレーム
で同じ波形となり、更に実効値も同じ値となって、オフ
表示が実現する。
ビットデータを1a、1bとする)、表示行数Nを6、
分割数Tを8とし、6行M列の液晶パネルを駆動する場
合を例に取り動作を図9〜図15を用いて説明する。図
9、図11、図13はそれぞれ表示例1、表示例2、表
示例3における演算手段23の一致数26を示す図であ
り、図10、図12、図14はそれぞれ表示例1、表示
例2、表示例3における液晶パネル印加電圧波形を示す
図であり、図15は表示例1、2、3による液晶印加電
圧実効値を示す図である。まず、ある一列において(こ
こでは説明上j=1とする)すべてのドットに対して与
えられる表示データ1a、1bが論理0のときのオフ表
示(表示例1)について説明する。表示データ変換手段
2は表示データ1a、1bが共に論理0であるため各フ
レーム共に変換表示データ3は論理0となる。この変換
表示データ3がフレームメモリ21に書き込み、読み出
しが行われ一列分データ25は演算手段23に入力され
る。このため一列分データ25は各フレーム共にU
(1,1)からU(6,1)まですべて0論理であり、
この一列分データ25とφ(1,t)からφ(6,t)
までの行関数データ7が演算回路23で演算が行われ、
図9に示す一致数26が出力される。これを電圧変換手
段24で列データ電圧5に変換し列電極駆動手段8に取
り込み、列電極11,12,13を介して液晶パネル1
0へ出力する。一方、行電極駆動手段9は行関数データ
7を取り込み、関数値に応じた電圧を行電極13,1
4,15を介して液晶パネル10へ出力する。これら行
電圧、列電圧、及び行電圧と列電圧の差電圧である液晶
印加電圧の波形を図10に示す。図10(a)はi=1
行目の行電圧f(1)、(b)はj=1列目の列データ
電圧g(1)、(c)は(i,j)=(1,1)ドット
の液晶印加電圧の波形を示している。さらに、図15
(a)は図10(c)の波形極性を正に統一して実効値
を明確にした図である。各フレーム共に一列分データ2
5が同じであるため各フレーム毎の一致数26の平均値
は同じ値となり、また液晶印加電圧の波形も各フレーム
で同じ波形となり、更に実効値も同じ値となって、オフ
表示が実現する。
【0030】次に、すべてのドットに対して与えられる
表示データ1a,1bが論理1のときのオン表示(表示
例2)について説明する。表示データ変換手段2は表示
データ1a,1bが共に論理1であるため各フレーム共
に変換表示データ3は論理1となる。この変換表示デー
タ3がフレームメモリ21に書き込み、読み出しが行わ
れ一列分データ25は演算手段23に入力される。この
ため一列分データ25は各フレーム共にU(1,1)か
らU(6,1)まですべて論理1であり、この一列分デ
ータ25とφ(1,t)からφ(6,t)までの行関数
データ7が演算回路23で演算が行われ、図11に示す
一致数26が出力される。これを電圧変換手段24で列
データ電圧5に変換し列電極駆動手段8に取り込み、列
電極11,12,13を介して液晶パネル10へ出力す
る。一方、行電極駆動手段9は行関数データ7を取り込
み、関数値に応じた電圧を行電極13,14,15を介
して液晶パネル10へ出力する。これら行電圧、列電
圧、及び行電圧と列電圧の差電圧である液晶印加電圧の
波形を図12に示す。図12(a)はi=1行目の行電
圧f(1)、(b)はj=1列目の列データ電圧g
(1)、(c)は(i,j)=(1,1)ドットの液晶
印加電圧の波形を示している。さらに、図15(b)は
図12(c)の波形極性を正に統一して実効値を明確に
した図である。各フレーム共に一列分データ25が同じ
であるため各フレーム毎の一致数26の平均値は同じ値
となり、また液晶印加電圧の波形も各フレームで同じ波
形となり、更に実効値も同じ値となって、オン表示が実
現する。
表示データ1a,1bが論理1のときのオン表示(表示
例2)について説明する。表示データ変換手段2は表示
データ1a,1bが共に論理1であるため各フレーム共
に変換表示データ3は論理1となる。この変換表示デー
タ3がフレームメモリ21に書き込み、読み出しが行わ
れ一列分データ25は演算手段23に入力される。この
ため一列分データ25は各フレーム共にU(1,1)か
らU(6,1)まですべて論理1であり、この一列分デ
ータ25とφ(1,t)からφ(6,t)までの行関数
データ7が演算回路23で演算が行われ、図11に示す
一致数26が出力される。これを電圧変換手段24で列
データ電圧5に変換し列電極駆動手段8に取り込み、列
電極11,12,13を介して液晶パネル10へ出力す
る。一方、行電極駆動手段9は行関数データ7を取り込
み、関数値に応じた電圧を行電極13,14,15を介
して液晶パネル10へ出力する。これら行電圧、列電
圧、及び行電圧と列電圧の差電圧である液晶印加電圧の
波形を図12に示す。図12(a)はi=1行目の行電
圧f(1)、(b)はj=1列目の列データ電圧g
(1)、(c)は(i,j)=(1,1)ドットの液晶
印加電圧の波形を示している。さらに、図15(b)は
図12(c)の波形極性を正に統一して実効値を明確に
した図である。各フレーム共に一列分データ25が同じ
であるため各フレーム毎の一致数26の平均値は同じ値
となり、また液晶印加電圧の波形も各フレームで同じ波
形となり、更に実効値も同じ値となって、オン表示が実
現する。
【0031】次に,ある1ドット(これをドット(1,
1)とする)に対して与えられる表示データ1aが論理
0、1bが論理1であり、この1ドット以外のドットに
対して与えられる表示データ1a,1bがすべて論理0
のときの1ドットのみ階調表示(表示例3)の場合を説
明する。表示データ変換手段2はある1ドットの表示デ
ータ1a,1bが図8に示すようにフレーム毎に異なる
変換表示データ3に変換させる。つまり1aが論理0、
1bが論理1であるため1フレーム目は論理1、2フレ
ーム目、3フレーム目は論理0というように変換表示デ
ータ3が生成される。また、ある1ドット以外のドット
の表示データ1a,1bが共に論理0であるため各フレ
ーム共に変換表示データ3は論理0となる。この変換表
示データ3がフレームメモリ21に書き込み、読み出し
が行われ一列分データ25は演算手段23に入力され
る。このため一列分データ25のうちU(1,1)はフ
レーム毎に異なり、1フレーム目は論理1、2フレーム
目、3フレーム目は論理0となり、U(2,1)からU
(6,1)までは各フレーム共にすべて論理0となる。
この一列分データ25とφ(1,t)からφ(6,t)
までの行関数データ7が演算回路23で演算が行われ,
図13に示す一致数26が出力される。これを電圧変換
手段24で列データ電圧5に変換し列電極駆動手段8に
取り込み列電極11,12,13を介して液晶パネル1
0へ出力する。一方、行電極駆動手段9は行関数データ
7を取り込み、関数値に応じた電圧を行電極13,1
4,15を介して液晶パネル10へ出力する。これら行
電圧、列電圧、及び行電圧と列電圧の差電圧である液晶
印加電圧の波形を図14に示す。図14(a)はi=1
行目の行電圧f(1)、(b)はj=1列目の列データ
電圧g(1)、(c)は(i,j)=(1,1)ドット
の液晶印加電圧の波形を示している。さらに、図15
(c)は図14(c)の波形極性を正に統一して実効値
を明確にした図である。各フレーム毎の一致数23の平
均値はフレーム間では異なるが3フレームにおける一致
数23の平均を取ると3.17となり、オン表示時の
2.50とオフ表示時の3.50の間に位置し、また液
晶印加電圧波形もフレーム間で異なる波形となるが3フ
レームにおける液晶印加電圧実効値を見るとオン表示時
の電圧実効値とオフ表示時の電圧実効値の間に位置する
ことからオンとオフとの間の階調表示が実現する。
1)とする)に対して与えられる表示データ1aが論理
0、1bが論理1であり、この1ドット以外のドットに
対して与えられる表示データ1a,1bがすべて論理0
のときの1ドットのみ階調表示(表示例3)の場合を説
明する。表示データ変換手段2はある1ドットの表示デ
ータ1a,1bが図8に示すようにフレーム毎に異なる
変換表示データ3に変換させる。つまり1aが論理0、
1bが論理1であるため1フレーム目は論理1、2フレ
ーム目、3フレーム目は論理0というように変換表示デ
ータ3が生成される。また、ある1ドット以外のドット
の表示データ1a,1bが共に論理0であるため各フレ
ーム共に変換表示データ3は論理0となる。この変換表
示データ3がフレームメモリ21に書き込み、読み出し
が行われ一列分データ25は演算手段23に入力され
る。このため一列分データ25のうちU(1,1)はフ
レーム毎に異なり、1フレーム目は論理1、2フレーム
目、3フレーム目は論理0となり、U(2,1)からU
(6,1)までは各フレーム共にすべて論理0となる。
この一列分データ25とφ(1,t)からφ(6,t)
までの行関数データ7が演算回路23で演算が行われ,
図13に示す一致数26が出力される。これを電圧変換
手段24で列データ電圧5に変換し列電極駆動手段8に
取り込み列電極11,12,13を介して液晶パネル1
0へ出力する。一方、行電極駆動手段9は行関数データ
7を取り込み、関数値に応じた電圧を行電極13,1
4,15を介して液晶パネル10へ出力する。これら行
電圧、列電圧、及び行電圧と列電圧の差電圧である液晶
印加電圧の波形を図14に示す。図14(a)はi=1
行目の行電圧f(1)、(b)はj=1列目の列データ
電圧g(1)、(c)は(i,j)=(1,1)ドット
の液晶印加電圧の波形を示している。さらに、図15
(c)は図14(c)の波形極性を正に統一して実効値
を明確にした図である。各フレーム毎の一致数23の平
均値はフレーム間では異なるが3フレームにおける一致
数23の平均を取ると3.17となり、オン表示時の
2.50とオフ表示時の3.50の間に位置し、また液
晶印加電圧波形もフレーム間で異なる波形となるが3フ
レームにおける液晶印加電圧実効値を見るとオン表示時
の電圧実効値とオフ表示時の電圧実効値の間に位置する
ことからオンとオフとの間の階調表示が実現する。
【0032】以上、表示行数Nを6として説明してきた
が、実際には表示行数Nが240,480等かなり大き
い値となり、これに伴って1画面を駆動するための1フ
レーム期間も長くなるため、上記階調方式の場合、フレ
ーム毎の液晶印加電圧実効値に差が生じる。この結果、
階調表示においてちらつき(フリッカ)が生じることが
ある。このちらつきを防止する方法として第二の実施例
を説明する。
が、実際には表示行数Nが240,480等かなり大き
い値となり、これに伴って1画面を駆動するための1フ
レーム期間も長くなるため、上記階調方式の場合、フレ
ーム毎の液晶印加電圧実効値に差が生じる。この結果、
階調表示においてちらつき(フリッカ)が生じることが
ある。このちらつきを防止する方法として第二の実施例
を説明する。
【0033】本発明第二の実施例を以下図16〜図20
を用いて説明する。図16は本発明第二の実施例の液晶
表示装置のブロック図である。1〜3、6〜16は図1
と同じ回路であり、列信号発生手段40及び列データ電
圧41が図1とは異なる。図17は列信号発生手段40
の詳細ブロック図であり、この図を用いて説明する。3
は表示データ変換手段2においてLビットの表示データ
1から1ビットに変換した変換表示データである。ここ
で表示データ変換手段2は図8に示すものを例に取り、
2ビットの表示データ1から3フレーム周期の表示デー
タに変換するものとする。選択信号生成手段42は3フ
レームを1フレーム毎に切り換えるフレーム選択信号4
3と三分割時間を一分割時間(△t)毎に切り換える分
割時間選択信号44を生成する。45は変換表示データ
3をフレーム選択信号43に従い3つの出力に切り換え
る切り換え手段であり、46,47,48は書き込み手
段、49,50,51はフレームメモリ、52,53,
54は読み出し手段でありネ55は読み出し手段52,
53,54から読み出された三種の一行分データから分
割時間選択信号44に従い一種の一行分データ58を出
力する選択手段である。演算手段56及び電圧変換手段
57は、第一の実施例の演算手段23及び電圧変換手段
24と同様に動作する。59は一致数、7は行関数デー
タである。
を用いて説明する。図16は本発明第二の実施例の液晶
表示装置のブロック図である。1〜3、6〜16は図1
と同じ回路であり、列信号発生手段40及び列データ電
圧41が図1とは異なる。図17は列信号発生手段40
の詳細ブロック図であり、この図を用いて説明する。3
は表示データ変換手段2においてLビットの表示データ
1から1ビットに変換した変換表示データである。ここ
で表示データ変換手段2は図8に示すものを例に取り、
2ビットの表示データ1から3フレーム周期の表示デー
タに変換するものとする。選択信号生成手段42は3フ
レームを1フレーム毎に切り換えるフレーム選択信号4
3と三分割時間を一分割時間(△t)毎に切り換える分
割時間選択信号44を生成する。45は変換表示データ
3をフレーム選択信号43に従い3つの出力に切り換え
る切り換え手段であり、46,47,48は書き込み手
段、49,50,51はフレームメモリ、52,53,
54は読み出し手段でありネ55は読み出し手段52,
53,54から読み出された三種の一行分データから分
割時間選択信号44に従い一種の一行分データ58を出
力する選択手段である。演算手段56及び電圧変換手段
57は、第一の実施例の演算手段23及び電圧変換手段
24と同様に動作する。59は一致数、7は行関数デー
タである。
【0034】つぎに表示データ1のビット幅Lを2(各
ビットデータを1a,1bとする)、表示行数Nを6、
分割数Tを8とし、6行M列の液晶パネルを駆動する場
合を例に取り動作を図18、図19、図20を用いて説
明する。図18は演算手段56の一致数59を示す図、
図19は液晶パネル印加電圧波形を示す図、図20は液
晶パネル印加電圧実効値を示す図である。図18はある
1ドット(これをドット(1,1)とする)に対して与
えられる表示データ1aが論理0、1bが論理1であ
り、この1ドット以外のドットに対して与えられる表示
データ1a,1bがすべて論理0の1ドットのみ階調表
示を行う場合である。表示データ変換手段2はある1ド
ットの表示データ1a,1bが図8に示すようにフレー
ム毎に異なる変換表示データ3に変換させる。つまり1
aが論理0、1bが論理1であるため1フレーム目は論
理1、2フレーム目、3フレーム目は論理0というよう
に変換表示データ3が生成される。また、ある1ドット
以外のドットの表示データ1a,1bが共に論理0であ
るため各フレーム共に変換表示データ3は論理0とな
る。この変換表示データ3が切り換え手段45を介して
書き込み手段A46、B47、C48によりフレーム毎
にフレームメモリA49,B50,C51に書き込ま
れ,一方各フレームの一列分データが読み出し手段A5
2、B53、C54により読み出される。選択手段55
は読み出された三種(A,B,C)の一行分データから
分割時間選択信号44に従い一種の1行分データ58を
出力し、演算手段56に入力される。このため一列分デ
ータ58は三分割時間を一周期として一分割時間毎に異
なる。この一列分データ58と行関数データ7が演算回
路56で演算が行われ、図18に示す一致数59が出力
される。これを電圧変換手段57で列データ電圧41に
変換し列電極駆動手段8に取り込み列電極11,12,
13を介して液晶パネル10へ出力する。一方、行電極
駆動手段9は行関数データ7を取り込み、関数値に応じ
た電圧を行電極14,15,16を介して液晶パネル1
0へ出力する。これら行電圧、列電圧、及び行電圧と列
電圧の差電圧である液晶印加電圧の波形を図19に示
す。図19(a)はi=1行目の行電圧f(1)、
(b)はj=1列目の列データ電圧g(1)、(c)は
(i,j)=(1,1)ドットの液晶印加電圧の波形を
示している。さらに、図20(b)は図19の波形極性
を正に統一して実効値を明確にした図である。尚、図2
0(a)は第一の実施例の液晶印加電圧実効値を示した
図である。各フレーム毎の一致数59は異なるが3フレ
ームの平均を取ると3.17となり、オン表示時の2.
50とオフ表示時の3.50の間に位置し、また液晶印
加電圧波形もフレーム間で異なる波形となるが3フレー
ムにおける液晶印加電圧実効値を見るとオン表示時の電
圧実効値とオフ表示時の電圧実効値の間に位置すること
からオンとオフとの間の階調表示が実現する。又、第一
の実施例の場合と比較してフレーム毎の一致数差が大幅
に小さく、また図20に示すようにフレーム毎の実効値
差も小さくなることから、ちらつきの小さい階調表示が
実現する。
ビットデータを1a,1bとする)、表示行数Nを6、
分割数Tを8とし、6行M列の液晶パネルを駆動する場
合を例に取り動作を図18、図19、図20を用いて説
明する。図18は演算手段56の一致数59を示す図、
図19は液晶パネル印加電圧波形を示す図、図20は液
晶パネル印加電圧実効値を示す図である。図18はある
1ドット(これをドット(1,1)とする)に対して与
えられる表示データ1aが論理0、1bが論理1であ
り、この1ドット以外のドットに対して与えられる表示
データ1a,1bがすべて論理0の1ドットのみ階調表
示を行う場合である。表示データ変換手段2はある1ド
ットの表示データ1a,1bが図8に示すようにフレー
ム毎に異なる変換表示データ3に変換させる。つまり1
aが論理0、1bが論理1であるため1フレーム目は論
理1、2フレーム目、3フレーム目は論理0というよう
に変換表示データ3が生成される。また、ある1ドット
以外のドットの表示データ1a,1bが共に論理0であ
るため各フレーム共に変換表示データ3は論理0とな
る。この変換表示データ3が切り換え手段45を介して
書き込み手段A46、B47、C48によりフレーム毎
にフレームメモリA49,B50,C51に書き込ま
れ,一方各フレームの一列分データが読み出し手段A5
2、B53、C54により読み出される。選択手段55
は読み出された三種(A,B,C)の一行分データから
分割時間選択信号44に従い一種の1行分データ58を
出力し、演算手段56に入力される。このため一列分デ
ータ58は三分割時間を一周期として一分割時間毎に異
なる。この一列分データ58と行関数データ7が演算回
路56で演算が行われ、図18に示す一致数59が出力
される。これを電圧変換手段57で列データ電圧41に
変換し列電極駆動手段8に取り込み列電極11,12,
13を介して液晶パネル10へ出力する。一方、行電極
駆動手段9は行関数データ7を取り込み、関数値に応じ
た電圧を行電極14,15,16を介して液晶パネル1
0へ出力する。これら行電圧、列電圧、及び行電圧と列
電圧の差電圧である液晶印加電圧の波形を図19に示
す。図19(a)はi=1行目の行電圧f(1)、
(b)はj=1列目の列データ電圧g(1)、(c)は
(i,j)=(1,1)ドットの液晶印加電圧の波形を
示している。さらに、図20(b)は図19の波形極性
を正に統一して実効値を明確にした図である。尚、図2
0(a)は第一の実施例の液晶印加電圧実効値を示した
図である。各フレーム毎の一致数59は異なるが3フレ
ームの平均を取ると3.17となり、オン表示時の2.
50とオフ表示時の3.50の間に位置し、また液晶印
加電圧波形もフレーム間で異なる波形となるが3フレー
ムにおける液晶印加電圧実効値を見るとオン表示時の電
圧実効値とオフ表示時の電圧実効値の間に位置すること
からオンとオフとの間の階調表示が実現する。又、第一
の実施例の場合と比較してフレーム毎の一致数差が大幅
に小さく、また図20に示すようにフレーム毎の実効値
差も小さくなることから、ちらつきの小さい階調表示が
実現する。
【0035】以上、表示データ1のビット幅Lを2とし
て説明した、この値に限らず2以上の場合も同様に考え
られる。この時、表示データ変換手段2の制御が2のL
乗−1フレーム周期となることから、第一の実施例の場
合この周期が表示のちらつきとして現われやすいため、
フレーム毎の一致数差が小さい第二の実施例の方がちら
つきも少なくより有効的である。
て説明した、この値に限らず2以上の場合も同様に考え
られる。この時、表示データ変換手段2の制御が2のL
乗−1フレーム周期となることから、第一の実施例の場
合この周期が表示のちらつきとして現われやすいため、
フレーム毎の一致数差が小さい第二の実施例の方がちら
つきも少なくより有効的である。
【0036】第二の実施例は見方を変えると、ある一定
期間内において一分割時間毎に液晶印加電圧を並び換え
るという方法である。これを図14、図19を用いて説
明する。図14は第一の実施例により階調表示を行なう
ための液晶印加電圧波形であり、これを並び換えを行な
っていない状態とする。つまり、一周期である3フレー
ム(計24分割時間)の各フレームをそれぞれA,B,
Cとすると、一分割時間毎に液晶にはA−1,…,A−
8,B−1,…,B−8,C−1,…,C−8の順番で
24通りの電圧が順次印加される。一方、図19は第二
の実施例により階調表示を行なうための液晶印加電圧波
形であり、並び換えを行なった一例である。つまり、一
周期である3フレーム(計24分割時間)において一分
割時間毎に分割時間選択信号によって、液晶にはA−
1,B−2,C−3,……,A−6,B−7,C−8と
いうように24通りの電圧が順次印加される。液晶は印
加される電圧の実効値に応じた駆動を行なっており、あ
る一定期間内(ここでは3フレーム)における電圧実効
値が等しければ、等しい輝度の表示を行なうため、上記
に示す印加電圧の並び換えを行なっても表示輝度に影響
はない。また、行関数としてウオルシュ関数を用いてき
たが、これに限らず行関数は直交性を満たす関数系であ
れば良いため、図19に示すtの値を任意に並び換える
ことも可能である。
期間内において一分割時間毎に液晶印加電圧を並び換え
るという方法である。これを図14、図19を用いて説
明する。図14は第一の実施例により階調表示を行なう
ための液晶印加電圧波形であり、これを並び換えを行な
っていない状態とする。つまり、一周期である3フレー
ム(計24分割時間)の各フレームをそれぞれA,B,
Cとすると、一分割時間毎に液晶にはA−1,…,A−
8,B−1,…,B−8,C−1,…,C−8の順番で
24通りの電圧が順次印加される。一方、図19は第二
の実施例により階調表示を行なうための液晶印加電圧波
形であり、並び換えを行なった一例である。つまり、一
周期である3フレーム(計24分割時間)において一分
割時間毎に分割時間選択信号によって、液晶にはA−
1,B−2,C−3,……,A−6,B−7,C−8と
いうように24通りの電圧が順次印加される。液晶は印
加される電圧の実効値に応じた駆動を行なっており、あ
る一定期間内(ここでは3フレーム)における電圧実効
値が等しければ、等しい輝度の表示を行なうため、上記
に示す印加電圧の並び換えを行なっても表示輝度に影響
はない。また、行関数としてウオルシュ関数を用いてき
たが、これに限らず行関数は直交性を満たす関数系であ
れば良いため、図19に示すtの値を任意に並び換える
ことも可能である。
【0037】
【発明の効果】以上のように本発明によると、制御回路
の高速化の必要がなく、高速応答のSTN液晶に対して
もAA方式の利点である高コントラストを維持でき、か
つちらつき(フリッカ)が少なく表示品質の良い階調表
示が可能な新しい液晶駆動方式を実現できる。
の高速化の必要がなく、高速応答のSTN液晶に対して
もAA方式の利点である高コントラストを維持でき、か
つちらつき(フリッカ)が少なく表示品質の良い階調表
示が可能な新しい液晶駆動方式を実現できる。
【図1】本発明の液晶表示装置の1実施例のブロック
図。
図。
【図2】N行、M列のマトリックス構造の液晶表示部。
【図3】ウォルシュ関数と呼ばれている直交関数で、分
割=8の例を示す図。
割=8の例を示す図。
【図4】列信号発生手段4の詳細を示す図。
【図5】フレームメモリ22へ記憶されている表示デー
タを示す図。
タを示す図。
【図6】演算手段23の詳細を示す図。
【図7】表示データ変換手段2の詳細を示す図。
【図8】データデコード手段33の詳細を示す図。
【図9】演算手段23における一致数26の例1を示す
図。
図。
【図10】液晶印加電圧波形の例1を示す図。
【図11】演算手段23における一致数26の例2を示
す図。
す図。
【図12】液晶印加電圧波形の例2を示す図。
【図13】演算手段23における一致数26の例3を示
す図。
す図。
【図14】液晶印加電圧波形の例3を示す図。
【図15】液晶印加電圧実効値を示す図。
【図16】本発明第二の実施例における液晶表示装置の
ブロック図。
ブロック図。
【図17】列信号発生手段40の詳細を示す図。
【図18】演算手段56における一致数59の一例を示
す図。
す図。
【図19】液晶印加電圧波形の例4を示す図。
【図20】液晶印加電圧実効値を示す図。
1…表示データ、 2…表示データ変換手段、 3…変換表示データ、 4…列信号発生手段、 5…列データ、 6…行関数発生手段、 7…行関数データ、 8…列電極駆動手段、 9…行電極駆動手段、 10…液晶パネル、 11〜13…列電極、 14〜16…行電極、 20…書き込み手段、 21…フレームメモリ、 22…読みだし手段、 23…演算手段、 24…電圧変換手段、 25…一列分データ、 26…一致数、 31…EX−OR回路群、 32…デコード手段、 33…データデコード手段、 34…フレームカウンタ、 35…フレームカウント値、 40…列信号発生回路、 41…列データ、 42…選択信号生成手段、 43…フレーム選択信号、 44…分割時間選択信号、 45…切り換え手段、 46,47,48…書き込み手段、 49,50,51…フレームメモリ、 52,53,54…読みだし手段、 55…選択手段、 56…演算手段、 57…電圧変換手段、 58…一列分データ、 59…一致数。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 犬塚 達裕 神奈川県横浜市戸塚区吉田町292番地株式 会社日立画像情報システム内 (72)発明者 西谷 茂之 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 工藤 泰幸 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内
Claims (8)
- 【請求項1】N行の行電極とM列の列電極で構成される
マトリクス形の液晶パネルと、該行電極と該列電極の交
点のドットに対し、1フレームに印加される該行電極と
該列電極の電圧の電圧差で表示する輝度の電圧実効値を
決定するマトリックス形液晶表示装置の駆動方法におい
て、 該1フレームで1つの交点のドットに対し,該1つの交
点のドットの表示情報を用いて該行電極及び該列電極に
印加する電圧を決定する選択期間を複数回持ち、該複数
回の選択期間を連続するフレームで入替えたことを特徴
としたマトリックス形液晶表示装置の駆動方法。 - 【請求項2】請求項1において,該1つのドットの表示
情報を該連続するフレーム内でフレーム毎に表示オンま
たは表示オフに振り分け、該1つのドットで階調表示を
することを特徴とするマトリクス形液晶表示装置の駆動
方法。 - 【請求項3】請求項2において、該連続するフレーム数
を3フレームとし、3フレームで4階調表示をすること
を特徴とするマトリクス形液晶表示装置の駆動方法。 - 【請求項4】請求項2において、該連続するフレーム数
をNフレームとし、Nフレームで(N+1)階調表示を
することを特徴とするマトリクス形液晶表示装置の駆動
方法。 - 【請求項5】N行の行電極とM列の列電極で構成される
マトリクス形の液晶パネルと、該行電極に印加する電圧
を決定する行信号を発生させる行信号発生手段とね該行
信号に従った電圧波形を該行電極に印加する行電極駆動
手段と、該列電極に印加する電圧を決定する列信号を表
示データに従い発生させる列信号発生手段と、該列信号
に従った電圧波形を該列電極に印加する列電極駆動手段
とを備え、さらに該列信号発生手段に与える表示データ
を連続するフレームで並び換えを行う表示データ並び換
え手段を設けたことを特徴とするマトリックス形液晶表
示装置。 - 【請求項6】請求項5において、入力される複数ビット
幅の表示データを1ビットの表示データに変換させる表
示データ変換手段を設けたことを特徴とするマトリクス
形液晶表示装置。 - 【請求項7】請求項5及び請求項6の表示データ並び換
え手段として、複数フレーム分のフレームメモリと該複
数フレームメモリから該選択期間毎に切り替えて表示デ
ータを読み出しを行う読み出し切り替え手段を用いたこ
とを特徴とするマトリックス形液晶表示装置。 - 【請求項8】請求項6のマトリックス形液晶表示装置に
おいて、該行信号発生手段、該表示データ変換手段及び
該列信号発生手段を1チップの表示コントローラとした
ことを特徴とするマトリックス形液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34589292A JPH06195043A (ja) | 1992-12-25 | 1992-12-25 | マトリックス形液晶表示装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34589292A JPH06195043A (ja) | 1992-12-25 | 1992-12-25 | マトリックス形液晶表示装置及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06195043A true JPH06195043A (ja) | 1994-07-15 |
Family
ID=18379702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34589292A Pending JPH06195043A (ja) | 1992-12-25 | 1992-12-25 | マトリックス形液晶表示装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06195043A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6833886B2 (en) | 2001-03-29 | 2004-12-21 | Fujitsu Display Technologies Corporation | Liquid crystal display control circuit that performs drive compensation for high-speed response |
US7471302B2 (en) | 2004-03-23 | 2008-12-30 | Seiko Epson Corporation | Display driver and electronic instrument |
US7551155B2 (en) | 2004-03-23 | 2009-06-23 | Seiko Epson Corporation | Display driver and electronic instrument |
-
1992
- 1992-12-25 JP JP34589292A patent/JPH06195043A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6833886B2 (en) | 2001-03-29 | 2004-12-21 | Fujitsu Display Technologies Corporation | Liquid crystal display control circuit that performs drive compensation for high-speed response |
US7471302B2 (en) | 2004-03-23 | 2008-12-30 | Seiko Epson Corporation | Display driver and electronic instrument |
US7551155B2 (en) | 2004-03-23 | 2009-06-23 | Seiko Epson Corporation | Display driver and electronic instrument |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5400053A (en) | Method and apparatus for improved color to monochrome conversion | |
KR970006865B1 (ko) | 액정디스플레이의 구동장치 | |
JP2575594B2 (ja) | 表示装置の駆動方法 | |
JPH1152326A (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
JPH07287552A (ja) | 液晶パネルの駆動装置 | |
KR960014494B1 (ko) | 에스.티.엔(stn) 액정패널의 구동방법 및 그 표시장치 | |
US6121961A (en) | String addressing of passive matrix displays | |
US6975336B2 (en) | Liquid crystal device and electro-optical device, driving circuit and drive method therefor, and electronic apparatus | |
JPH06195043A (ja) | マトリックス形液晶表示装置及びその駆動方法 | |
JPH11338424A (ja) | 液晶コントローラおよびそれを用いた液晶表示装置 | |
JP3372306B2 (ja) | マトリックス型液晶表示装置 | |
US6850251B1 (en) | Control circuit and control method for display device | |
JP3233562B2 (ja) | 液晶パネルの駆動方法 | |
JP3258092B2 (ja) | マトリクス液晶表示装置の駆動方法 | |
JP3387148B2 (ja) | 液晶パネルの駆動装置とその駆動装置に用いるデータ変換法 | |
JPH07140938A (ja) | マトリックス型液晶表示装置 | |
JPH09218666A (ja) | 液晶表示パネルの駆動装置 | |
JPH0756538A (ja) | マトリックス型表示装置の駆動方法 | |
JPH1031460A (ja) | 液晶表示パネルの駆動装置 | |
JP2000250492A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
JP2797181B2 (ja) | 液晶駆動方法及び液晶表示装置 | |
JP2945241B2 (ja) | 階調表示マトリクス型表示装置の駆動法 | |
JPH0869266A (ja) | 液晶表示装置及び方法 | |
JPH0844320A (ja) | 液晶表示装置 | |
JP2001075544A (ja) | マトリックス型液晶表示装置及びその駆動方法 |