JPH06195043A

JPH06195043A - マトリックス形液晶表示装置及びその駆動方法

Info

Publication number: JPH06195043A
Application number: JP34589292A
Authority: JP
Inventors: Hiroyuki Mano; 宏之真野; Tatsuhiro Inuzuka; 達裕犬塚; Shigeyuki Nishitani; 茂之西谷; Yasuyuki Kudo; 泰幸工藤
Original assignee: Hitachi Image Information Systems Inc; Hitachi Ltd; Hitachi Video and Information System Inc
Current assignee: Hitachi Image Information Systems Inc; Hitachi Ltd; Hitachi Advanced Digital Inc
Priority date: 1992-12-25
Filing date: 1992-12-25
Publication date: 1994-07-15

Abstract

(57)【要約】【目的】高速応答のＳＴＮ液晶の駆動方法において良好
なコントラストおよび表示品質の良い階調表示を得る。【構成】入力される表示データのビット幅を削減するデ
ータ変換手段と、この変換された表示データを複数行格
納するメモリ手段と、複数の直交関数を備えこの中から
一つを選びこれを行電極の駆動関数とする関数発生手段
と、これらの手段の出力を演算する演算手段と演算手段
の出力に従い列電極を駆動する列電極駆動手段と、行電
極駆動関数に従い行電極を駆動する行電極駆動手段で構
成される。【効果】上記構成手段の高速化の必要がなく、高コント
ラストを維持し、かつちらつきが少なく表示品質の良い
階調表示が可能な新しい液晶駆動方式を実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶駆動方法及びその表
示装置に係り、特に高速応答のＳＴＮ（ＳｕｐｅｒＴ
ｗｉｓｔｅｄＮｅｍａｔｉｃ）液晶を高コントラスト
表示を行い、かつ表示品質の良い階調表示を可能とする
駆動方法及びその表示装置に関する。

【０００２】

【従来の技術】従来のマトリックス構造を持つ液晶表示
装置の駆動方法として、電圧平均化法による時分割駆動
が知られている。これは液晶の行電極を順次１本づつ走
査し、表示情報に応じて列電極を駆動し、全ての行電極
を走査することで１画面を表示している。この様な時分
割駆動方法では、高速応答のＳＴＮ液晶を用いたとき表
示コントラストの低下が指摘されている。そこで、これ
を解決する方法が、ＳＩＤ９２Ｄｉｇｅｓｔ「Ａｃ
ｔｉｖｅＡｄｄｒｅｓｓｉｎｇＭｅｔｈｏｄｆｏｒ
Ｈｉｇｈ−ＣｏｎｔｒａｓｔＶｉｄｅｏ−Ｒａｔｅ
ＳＴＮＤｉｓｐｌａｙ」に提案されている。（以
下、この方式を単にＡＡ方式と呼ぶ）これは、行電極に
直交性を持つ関数にしたがった電圧を与え、列電極には
その列の全ての表示情報と走査側の関数との積和の関数
にしたがった電圧を与えて表示する方法である。以下図
２、図３を用いて詳細に説明する。図２はＮ行Ｍ列のマ
トリックス型の液晶表示部の構造を示す図であり、行電
極と列電極の交点で表示ドットを構成している。Ｎ個の
行電極にはそれぞれｆ（１），ｆ（２），……，ｆ
（Ｎ）の関数で示される電圧が印加され、Ｍ個の列電極
にはｇ（１），ｇ（２），……，ｇ（Ｍ）の関数で示さ
れる電圧が印加される。Ｕ（ｉ，ｊ）は、ｉ行ｊ列の交
点のドットに印加される電圧を示し、これはｆ（ｉ）と
ｇ（ｊ）との差電圧である。図３は、ウォルシュ関数と
呼ばれている直交関数で分割＝８の例を示している。
今、図２の液晶表示部の行電極の関数として分割＝Ｔの
ウォルシュ関数を用いｆ（ｉ）にＴ個のウォルシュ関数
のうちＮ個を選び適用（Ｔ≧Ｎ）した場合のｆ（ｉ），
ｇ（ｊ），及びドットＵ（ｉ，ｊ）の電圧実効値Ｕｒｍ
ｓ（ｉ，ｊ）は式（１），式（２），式（３）となる。

【０００３】

【数１】

【０００４】ここで，Ｉ（ｉ，ｊ）はｉ行ｊ列の交点の
ドット表示情報を示し、表示オンのとき−１、表示オフ
のとき＋１の値をとるとする。また、ｗ（ｉ，ｔ）はウ
ォルシュ関数で１または−１の値をとり、Ｆは式（４）
で示される定数である。

【０００５】

【数２】

【０００６】又、式（２）のｇ（ｊ）を式（５）に示す
形に変形して考えると、

【０００７】

【数３】

【０００８】ここで、Ｄはｊ列のｉ＝１〜ＮのＩ（ｉ，
ｊ）とｗ（ｉ，ｊ）の値の一致数（Ｉ（ｉ，ｊ）は±
１、ｗ（ｉ，ｊ）は±１の値をとる）である。

【０００９】さらに、ＡＡ方式において階調表示をする
方法として時分割駆動でも採用しているパルス幅変調方
式（ＰＷＭ方式）が提案されている。この方式は表示１
ドットに対して与えられるＬビットの表示情報により制
御するものであり、ウォルシュ関数ｗ（ｉ，ｔ）が定ま
る期間△ｔ（１フレーム期間をＮ等分した期間）をＬ分
割し、そのＬ分割された各期間において各ビットの表示
情報によって示される電圧実効値Ｕｒｍｓ（ｉ，ｊ）の
組合せによって階調表示が実現する。又、△ｔをＬ分割
する際に各分割期間に重み付けをすることで多階調表示
を可能としている。

【００１０】

【発明が解決しようとする課題】上記従来技術では、Ａ
Ａ方式においてＰＷＭ方式による階調表示を実現するに
あたり次に挙げる問題が発生すると予想できる。

【００１１】（１）フレームメモリ数の増加Ｌビットのフレームメモリが必要となり階調表示なし
（Ｌ＝１）の場合と比較してフレームメモリ数が増加
し、コストアップにつながる。

【００１２】（２）制御回路の高速化１フレーム期間を一定にした場合、フレームメモリの読
み出し回路等の制御が階調なしの場合と比較してＬ倍の
高速化が必要となる。又、リニヤ性のある多階調表示を
実現するために△ｔをＬ分割する際に各分割期間に重み
付け制御をするためさらに高速化が必要となり、かつ制
御回路の複雑化となる。

【００１３】以上、本発明に目的は、上記問題点を解決
し、高速応答のＳＴＮ液晶に対してもコントラストを低
下することのなく、階調表示を実現する新しい液晶駆動
方式を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、第一の問題を解決するため第一の発明として、（１）表示情報ビット数削減Ｌビットの表示情報をフレーム間引き方式（ＦＲＣ方
式）によりＭフレームを１周期とするフレーム毎に変化
する１ビットの表示情報に変換し、この１ビット表示情
報を１ビット表示情報用フレームメモリに取り込み、以
下の制御は階調なしの場合と同様に行なう。これにより
フレームメモリ数を削減できる。

【００１５】第二の問題を解決するため第二の発明とし
て、（２）フレームメモリからの読み出し△ｔ毎切り換えＬビットの表示情報をＦＲＣ方式によりＭフレームを１
周期とするフレーム毎に変化する１ビットの表示情報に
変換し、この１ビット表示情報を１フレーム毎に切り換
えてＭ個のフレームメモリに取り込み、一方読み出しは
Ｍ個のフレームメモリから△ｔ毎に切り換えて行なう。
従って△ｔ期間における表示情報の読み出しは１個のフ
レームメモリからだけでよく、この結果制御回路の高速
化が必要なく階調なしの場合と同じ速度で制御すればよ
い。

【００１６】

【作用】第一の発明において，１周期であるＭフレーム
期間において各フレーム期間の電圧実効値Ｕｒｍｓ
（ｉ，ｊ）はＵｏｎまたはＵｏｆｆと異なるが、Ｍフレ
ーム期間で換算した場合その電圧実効値の組合せにより
所望する電圧実効値となり、所望する階調表示が実現す
る。しかし、Ｍの値が大きくなるとＵｏｎとＵｏｆｆの
電圧差によりちらつき（フリッカ）が生じることがあ
る。

【００１７】第二の発明において、１周期であるＭフレ
ーム期間において各フレーム期間の電圧実効値Ｕｒｍｓ
（ｉ，ｊ）はＵｏｎとＵｏｆｆの間に位置する所望の電
圧実効値となり、所望の階調表示が実現する。この時フ
レーム毎の電圧実効値に差がないため、第一の発明で生
じたちらつきも発生しない。

【００１８】

【実施例】本発明に一実施例を以下図１、図４〜図１５
を用いて説明する。図１は本発明の一実施例の液晶表示
装置のブロック図である。１はＬビットの表示データで
あり各ビットとも表示オンを論理１、表示オフを論理０
で表す。２は表示データ変換手段、３は変換表示デー
タ、４は列信号発生手段、５は列データ電圧、６は行関
数発生手段、７は行関数データであり、列信号発生手段
４は、変換表示データ３と行関数発生手段６の出力する
行関数データ７とを演算することにより、列データ５を
発生する。尚、表示データ変換手段２と列信号発生手段
４と行関数発生手段６の詳しい動作については後述す
る。８は列電極駆動手段、９は行電極駆動手段、１０は
液晶パネル、１１，１２，１３は列電極、１４，１５，
１６は行電極である。列電極駆動手段８は、列データ電
圧５を一行分取り込み、その後一斉に一行分のデータ電
圧を列電極１１，１２，１３を介して液晶パネル１０へ
一分割時間（△ｔ）の間出力する。一方、行電極駆動手
段９はね行関数データ７から一分割時間の行分の関数値
を取り込み、その後一斉に関数値にしたがった電圧を行
電極１３，１４，１５を介して液晶パネル１０へ一分割
時間（△ｔ）の間出力する。尚、この行関数データ７の
取り込みも一分割時間内で行われ、上記列電極駆動手段
８の取り込み、出力の動作に同期している。

【００１９】図４は、列信号発生手段４の詳細を示す図
である。２０は書き込み手段、２１はフレームメモリ、
２２は読み出し手段、２５は一列分データであり、書き
込み手段２０は変換表示データ３を入力し、これをフレ
ームメモリ２１へ順次書き込む動作を行う。また、読み
出し手段２２は、フレームメモリ２１から一列分の表示
データを読み出し、一列分データ２５として出力する動
作を行う。２３は演算手段、２４は電圧変換手段、２６
は一致数である。演算手段２３は、一列分データ２５と
行関数データ７を演算し、一致数２６を出力する。

【００２０】図５は、フレームメモリ２１へ記憶されて
いる表示データの様子を示す図である。

【００２１】図６は演算手段２３の詳細を示す図であ
る。３１はＥＸ−ＯＲ回路群、３２はデコード手段であ
り、ＥＸ−ＯＲ回路群３１は一列分データ２５と行関数
データ７をそれぞれ排他的論理和演算する。デコード手
段３２は、排他的論理和演算の結果、論理０となった数
を数え上げ、その個数を一致数２６として出力する。

【００２２】行関数発生手段６は従来技術と同様、ウォ
ルシュ関数と呼ばれる直交関数を一分割時間（△ｔ）の
間、１行分の行関数データ７として出力する。

【００２３】図７は表示データ変換手段２の詳細を示す
図である。表示データ変換手段２は、Ｌビットの表示デ
ータ１を１ビットの変換表示データ３に変化させるもの
であり、例えば図７のようにフレームカウンタ３４とデ
ータデコーダ手段３３から成り、フレームカウント値３
５と表示データ１とをデコードして変換表示データ３を
生成するものである。この一例を図８を用いて説明す
る。ここでＬの値を２とし表示データ１の各ビットを表
示データ１ａ、１ｂとして表す。フレームカウンタ３４
はフレームを１，２，３とカウントし、表示データの変
換周期を３フレーム周期とした場合，表示データ１ａ，
１ｂが共に論理０の時変換表示データ３は各フレーム共
に論理０となり、表示データ１ａが論理０、表示データ
１ｂが論理１の時変換表示データ３は１フレーム目が論
理１，２，３フレームが論理０となるように動作する。
以下、表示データ１ａが論理１、表示データ１ｂが論理
０の時、表示データ１ａ，１ｂが共に論理１の時も同様
である。尚、ここで言うフレームとは一分割時間（△
ｔ）と分割数Ｔの積による時間単位のことである。

【００２４】以上のような構成の一実施例の動作を次に
説明する。Ｌビットの表示データ１は表示データ変換手
段２により１ビットの変換表示データ３に変換され列信
号発生手段４に送られる。列信号発生手段４は、送られ
てくる変換表示データ３をフレームメモリ２１に順次、
図５に示すようにＵ（１，１），Ｕ（１，２），Ｕ
（１，３），……，Ｕ（１，Ｍ），Ｕ（２，１），Ｕ
（２，２），……，Ｕ（２，Ｍ），……，Ｕ（Ｎ，
１），Ｕ（Ｎ，２），……，Ｕ（Ｎ，Ｍ）と書き込み手
段２０により書き込む。すなわち、変換表示データ３は
いわゆる点順次にシリアルに送られてくるので、これを
順番にフレームメモリ２１に書き込むのである。次に、
読み出し手段２２は、フレームメモリ２１に書き込まれ
ている表示データを一列分まとめて読みだす。すなわち
ｊ列目に対しては、Ｕ（１，ｊ），Ｕ（２，ｊ），…
…，Ｕ（Ｎ，ｊ）のＮ個の表示データを同時に読み出し
一列分データ２５とする。この一列分データ２５は、図
６に示す演算手段２３へ入力される。一方、行関数デー
タ７は、ウォルシュ関数と呼ばれる直交関数であり１分
割時間（△ｔ）の間Ｎ個の直交関数φ（１），φ
（２），…φ（Ｎ）を行関数発生手段６で生成される。
尚、この直交関数系はウォルシュ関数に限らず、直交性
を満たす関数系であればよい。又、ウォルシュ関数は値
が＋１、−１の２値であるので＋１を論理０、−１を論
理１として定義し、以下説明する。

【００２５】このように発生される行関数データ７と、
１列分データ２５を入力して一致数２６を計算する演算
手段２３の動作を説明する。演算手段２３の処理は式
（５）にしたがって演算する。ここで、ｊ列目の一列分
データ２５をＵ（１，ｊ），Ｕ（２，ｊ），……，Ｕ
（Ｎ，ｊ）で表し、行関数データ４をφ（１，ｔ），φ
（２，ｔ），……，φ（Ｎ，ｔ）で表し、式（５）の記
号を変換すると、

【００２６】

【数４】

【００２７】と表せる。演算手段２３は、式（６）にし
たがって演算する。式（６）の演算は、Ｕ（ｉ，ｊ）と
φ（ｉ，ｔ）の間で論理が一致するものを数え上げ、こ
れを一致数Ｄで表したものである。この式（６）を実際
に演算する演算手段２３の動作の詳細を図６を用いて説
明する。一列分データ２５と、行関数データ７は、それ
ぞれＥＸ−ＯＲ回路群３１に入力される。ＥＸ−ＯＲ回
路群３１は、Ｕ（ｉ，ｊ）とφ（ｉ，ｔ）の間で排他的
論理和演算を行なう。排他的論理和演算では、入力の論
理が一致したとき結果が論理０となり、入力の論理が不
一致のとき結果が論理１となる。そこで、次のデコード
手段３２は、ＥＸ−ＯＲ回路群３１の出力の中から論理
が一致したことを示す論理０の数を数え上げ、その個数
を一致数２６として出力する。

【００２８】次に一致数２６は、電圧変換手段２４で列
データ電圧５に変換される。電圧変換手段２４は、式
（６）にしたがって一致数２６をＤとしてｇ（ｊ）に変
換し、列データ電圧５とする。そして図１に示す列電極
駆動手段８は、列データ電圧５を一行分取り込み、その
後一斉に一行分のデータを列電極１１，１２，１３を介
して液晶パネル１０へ出力する。

【００２９】つぎに表示データ１のビット幅Ｌを２（各
ビットデータを１ａ、１ｂとする）、表示行数Ｎを６、
分割数Ｔを８とし、６行Ｍ列の液晶パネルを駆動する場
合を例に取り動作を図９〜図１５を用いて説明する。図
９、図１１、図１３はそれぞれ表示例１、表示例２、表
示例３における演算手段２３の一致数２６を示す図であ
り、図１０、図１２、図１４はそれぞれ表示例１、表示
例２、表示例３における液晶パネル印加電圧波形を示す
図であり、図１５は表示例１、２、３による液晶印加電
圧実効値を示す図である。まず、ある一列において（こ
こでは説明上ｊ＝１とする）すべてのドットに対して与
えられる表示データ１ａ、１ｂが論理０のときのオフ表
示（表示例１）について説明する。表示データ変換手段
２は表示データ１ａ、１ｂが共に論理０であるため各フ
レーム共に変換表示データ３は論理０となる。この変換
表示データ３がフレームメモリ２１に書き込み、読み出
しが行われ一列分データ２５は演算手段２３に入力され
る。このため一列分データ２５は各フレーム共にＵ
（１，１）からＵ（６，１）まですべて０論理であり、
この一列分データ２５とφ（１，ｔ）からφ（６，ｔ）
までの行関数データ７が演算回路２３で演算が行われ、
図９に示す一致数２６が出力される。これを電圧変換手
段２４で列データ電圧５に変換し列電極駆動手段８に取
り込み、列電極１１，１２，１３を介して液晶パネル１
０へ出力する。一方、行電極駆動手段９は行関数データ
７を取り込み、関数値に応じた電圧を行電極１３，１
４，１５を介して液晶パネル１０へ出力する。これら行
電圧、列電圧、及び行電圧と列電圧の差電圧である液晶
印加電圧の波形を図１０に示す。図１０（ａ）はｉ＝１
行目の行電圧ｆ（１）、（ｂ）はｊ＝１列目の列データ
電圧ｇ（１）、（ｃ）は（ｉ，ｊ）＝（１，１）ドット
の液晶印加電圧の波形を示している。さらに、図１５
（ａ）は図１０（ｃ）の波形極性を正に統一して実効値
を明確にした図である。各フレーム共に一列分データ２
５が同じであるため各フレーム毎の一致数２６の平均値
は同じ値となり、また液晶印加電圧の波形も各フレーム
で同じ波形となり、更に実効値も同じ値となって、オフ
表示が実現する。

【００３０】次に、すべてのドットに対して与えられる
表示データ１ａ，１ｂが論理１のときのオン表示（表示
例２）について説明する。表示データ変換手段２は表示
データ１ａ，１ｂが共に論理１であるため各フレーム共
に変換表示データ３は論理１となる。この変換表示デー
タ３がフレームメモリ２１に書き込み、読み出しが行わ
れ一列分データ２５は演算手段２３に入力される。この
ため一列分データ２５は各フレーム共にＵ（１，１）か
らＵ（６，１）まですべて論理１であり、この一列分デ
ータ２５とφ（１，ｔ）からφ（６，ｔ）までの行関数
データ７が演算回路２３で演算が行われ、図１１に示す
一致数２６が出力される。これを電圧変換手段２４で列
データ電圧５に変換し列電極駆動手段８に取り込み、列
電極１１，１２，１３を介して液晶パネル１０へ出力す
る。一方、行電極駆動手段９は行関数データ７を取り込
み、関数値に応じた電圧を行電極１３，１４，１５を介
して液晶パネル１０へ出力する。これら行電圧、列電
圧、及び行電圧と列電圧の差電圧である液晶印加電圧の
波形を図１２に示す。図１２（ａ）はｉ＝１行目の行電
圧ｆ（１）、（ｂ）はｊ＝１列目の列データ電圧ｇ
（１）、（ｃ）は（ｉ，ｊ）＝（１，１）ドットの液晶
印加電圧の波形を示している。さらに、図１５（ｂ）は
図１２（ｃ）の波形極性を正に統一して実効値を明確に
した図である。各フレーム共に一列分データ２５が同じ
であるため各フレーム毎の一致数２６の平均値は同じ値
となり、また液晶印加電圧の波形も各フレームで同じ波
形となり、更に実効値も同じ値となって、オン表示が実
現する。

【００３１】次に，ある１ドット（これをドット（１，
１）とする）に対して与えられる表示データ１ａが論理
０、１ｂが論理１であり、この１ドット以外のドットに
対して与えられる表示データ１ａ，１ｂがすべて論理０
のときの１ドットのみ階調表示（表示例３）の場合を説
明する。表示データ変換手段２はある１ドットの表示デ
ータ１ａ，１ｂが図８に示すようにフレーム毎に異なる
変換表示データ３に変換させる。つまり１ａが論理０、
１ｂが論理１であるため１フレーム目は論理１、２フレ
ーム目、３フレーム目は論理０というように変換表示デ
ータ３が生成される。また、ある１ドット以外のドット
の表示データ１ａ，１ｂが共に論理０であるため各フレ
ーム共に変換表示データ３は論理０となる。この変換表
示データ３がフレームメモリ２１に書き込み、読み出し
が行われ一列分データ２５は演算手段２３に入力され
る。このため一列分データ２５のうちＵ（１，１）はフ
レーム毎に異なり、１フレーム目は論理１、２フレーム
目、３フレーム目は論理０となり、Ｕ（２，１）からＵ
（６，１）までは各フレーム共にすべて論理０となる。
この一列分データ２５とφ（１，ｔ）からφ（６，ｔ）
までの行関数データ７が演算回路２３で演算が行われ，
図１３に示す一致数２６が出力される。これを電圧変換
手段２４で列データ電圧５に変換し列電極駆動手段８に
取り込み列電極１１，１２，１３を介して液晶パネル１
０へ出力する。一方、行電極駆動手段９は行関数データ
７を取り込み、関数値に応じた電圧を行電極１３，１
４，１５を介して液晶パネル１０へ出力する。これら行
電圧、列電圧、及び行電圧と列電圧の差電圧である液晶
印加電圧の波形を図１４に示す。図１４（ａ）はｉ＝１
行目の行電圧ｆ（１）、（ｂ）はｊ＝１列目の列データ
電圧ｇ（１）、（ｃ）は（ｉ，ｊ）＝（１，１）ドット
の液晶印加電圧の波形を示している。さらに、図１５
（ｃ）は図１４（ｃ）の波形極性を正に統一して実効値
を明確にした図である。各フレーム毎の一致数２３の平
均値はフレーム間では異なるが３フレームにおける一致
数２３の平均を取ると３．１７となり、オン表示時の
２．５０とオフ表示時の３．５０の間に位置し、また液
晶印加電圧波形もフレーム間で異なる波形となるが３フ
レームにおける液晶印加電圧実効値を見るとオン表示時
の電圧実効値とオフ表示時の電圧実効値の間に位置する
ことからオンとオフとの間の階調表示が実現する。

【００３２】以上、表示行数Ｎを６として説明してきた
が、実際には表示行数Ｎが２４０，４８０等かなり大き
い値となり、これに伴って１画面を駆動するための１フ
レーム期間も長くなるため、上記階調方式の場合、フレ
ーム毎の液晶印加電圧実効値に差が生じる。この結果、
階調表示においてちらつき（フリッカ）が生じることが
ある。このちらつきを防止する方法として第二の実施例
を説明する。

【００３３】本発明第二の実施例を以下図１６〜図２０
を用いて説明する。図１６は本発明第二の実施例の液晶
表示装置のブロック図である。１〜３、６〜１６は図１
と同じ回路であり、列信号発生手段４０及び列データ電
圧４１が図１とは異なる。図１７は列信号発生手段４０
の詳細ブロック図であり、この図を用いて説明する。３
は表示データ変換手段２においてＬビットの表示データ
１から１ビットに変換した変換表示データである。ここ
で表示データ変換手段２は図８に示すものを例に取り、
２ビットの表示データ１から３フレーム周期の表示デー
タに変換するものとする。選択信号生成手段４２は３フ
レームを１フレーム毎に切り換えるフレーム選択信号４
３と三分割時間を一分割時間（△ｔ）毎に切り換える分
割時間選択信号４４を生成する。４５は変換表示データ
３をフレーム選択信号４３に従い３つの出力に切り換え
る切り換え手段であり、４６，４７，４８は書き込み手
段、４９，５０，５１はフレームメモリ、５２，５３，
５４は読み出し手段でありネ５５は読み出し手段５２，
５３，５４から読み出された三種の一行分データから分
割時間選択信号４４に従い一種の一行分データ５８を出
力する選択手段である。演算手段５６及び電圧変換手段
５７は、第一の実施例の演算手段２３及び電圧変換手段
２４と同様に動作する。５９は一致数、７は行関数デー
タである。

【００３４】つぎに表示データ１のビット幅Ｌを２（各
ビットデータを１ａ，１ｂとする）、表示行数Ｎを６、
分割数Ｔを８とし、６行Ｍ列の液晶パネルを駆動する場
合を例に取り動作を図１８、図１９、図２０を用いて説
明する。図１８は演算手段５６の一致数５９を示す図、
図１９は液晶パネル印加電圧波形を示す図、図２０は液
晶パネル印加電圧実効値を示す図である。図１８はある
１ドット（これをドット（１，１）とする）に対して与
えられる表示データ１ａが論理０、１ｂが論理１であ
り、この１ドット以外のドットに対して与えられる表示
データ１ａ，１ｂがすべて論理０の１ドットのみ階調表
示を行う場合である。表示データ変換手段２はある１ド
ットの表示データ１ａ，１ｂが図８に示すようにフレー
ム毎に異なる変換表示データ３に変換させる。つまり１
ａが論理０、１ｂが論理１であるため１フレーム目は論
理１、２フレーム目、３フレーム目は論理０というよう
に変換表示データ３が生成される。また、ある１ドット
以外のドットの表示データ１ａ，１ｂが共に論理０であ
るため各フレーム共に変換表示データ３は論理０とな
る。この変換表示データ３が切り換え手段４５を介して
書き込み手段Ａ４６、Ｂ４７、Ｃ４８によりフレーム毎
にフレームメモリＡ４９，Ｂ５０，Ｃ５１に書き込ま
れ，一方各フレームの一列分データが読み出し手段Ａ５
２、Ｂ５３、Ｃ５４により読み出される。選択手段５５
は読み出された三種（Ａ，Ｂ，Ｃ）の一行分データから
分割時間選択信号４４に従い一種の１行分データ５８を
出力し、演算手段５６に入力される。このため一列分デ
ータ５８は三分割時間を一周期として一分割時間毎に異
なる。この一列分データ５８と行関数データ７が演算回
路５６で演算が行われ、図１８に示す一致数５９が出力
される。これを電圧変換手段５７で列データ電圧４１に
変換し列電極駆動手段８に取り込み列電極１１，１２，
１３を介して液晶パネル１０へ出力する。一方、行電極
駆動手段９は行関数データ７を取り込み、関数値に応じ
た電圧を行電極１４，１５，１６を介して液晶パネル１
０へ出力する。これら行電圧、列電圧、及び行電圧と列
電圧の差電圧である液晶印加電圧の波形を図１９に示
す。図１９（ａ）はｉ＝１行目の行電圧ｆ（１）、
（ｂ）はｊ＝１列目の列データ電圧ｇ（１）、（ｃ）は
（ｉ，ｊ）＝（１，１）ドットの液晶印加電圧の波形を
示している。さらに、図２０（ｂ）は図１９の波形極性
を正に統一して実効値を明確にした図である。尚、図２
０（ａ）は第一の実施例の液晶印加電圧実効値を示した
図である。各フレーム毎の一致数５９は異なるが３フレ
ームの平均を取ると３．１７となり、オン表示時の２．
５０とオフ表示時の３．５０の間に位置し、また液晶印
加電圧波形もフレーム間で異なる波形となるが３フレー
ムにおける液晶印加電圧実効値を見るとオン表示時の電
圧実効値とオフ表示時の電圧実効値の間に位置すること
からオンとオフとの間の階調表示が実現する。又、第一
の実施例の場合と比較してフレーム毎の一致数差が大幅
に小さく、また図２０に示すようにフレーム毎の実効値
差も小さくなることから、ちらつきの小さい階調表示が
実現する。

【００３５】以上、表示データ１のビット幅Ｌを２とし
て説明した、この値に限らず２以上の場合も同様に考え
られる。この時、表示データ変換手段２の制御が２のＬ
乗−１フレーム周期となることから、第一の実施例の場
合この周期が表示のちらつきとして現われやすいため、
フレーム毎の一致数差が小さい第二の実施例の方がちら
つきも少なくより有効的である。

【００３６】第二の実施例は見方を変えると、ある一定
期間内において一分割時間毎に液晶印加電圧を並び換え
るという方法である。これを図１４、図１９を用いて説
明する。図１４は第一の実施例により階調表示を行なう
ための液晶印加電圧波形であり、これを並び換えを行な
っていない状態とする。つまり、一周期である３フレー
ム（計２４分割時間）の各フレームをそれぞれＡ，Ｂ，
Ｃとすると、一分割時間毎に液晶にはＡ−１，…，Ａ−
８，Ｂ−１，…，Ｂ−８，Ｃ−１，…，Ｃ−８の順番で
２４通りの電圧が順次印加される。一方、図１９は第二
の実施例により階調表示を行なうための液晶印加電圧波
形であり、並び換えを行なった一例である。つまり、一
周期である３フレーム（計２４分割時間）において一分
割時間毎に分割時間選択信号によって、液晶にはＡ−
１，Ｂ−２，Ｃ−３，……，Ａ−６，Ｂ−７，Ｃ−８と
いうように２４通りの電圧が順次印加される。液晶は印
加される電圧の実効値に応じた駆動を行なっており、あ
る一定期間内（ここでは３フレーム）における電圧実効
値が等しければ、等しい輝度の表示を行なうため、上記
に示す印加電圧の並び換えを行なっても表示輝度に影響
はない。また、行関数としてウオルシュ関数を用いてき
たが、これに限らず行関数は直交性を満たす関数系であ
れば良いため、図１９に示すｔの値を任意に並び換える
ことも可能である。

【００３７】

【発明の効果】以上のように本発明によると、制御回路
の高速化の必要がなく、高速応答のＳＴＮ液晶に対して
もＡＡ方式の利点である高コントラストを維持でき、か
つちらつき（フリッカ）が少なく表示品質の良い階調表
示が可能な新しい液晶駆動方式を実現できる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の１実施例のブロック
図。

【図２】Ｎ行、Ｍ列のマトリックス構造の液晶表示部。

【図３】ウォルシュ関数と呼ばれている直交関数で、分
割＝８の例を示す図。

【図４】列信号発生手段４の詳細を示す図。

【図５】フレームメモリ２２へ記憶されている表示デー
タを示す図。

【図６】演算手段２３の詳細を示す図。

【図７】表示データ変換手段２の詳細を示す図。

【図８】データデコード手段３３の詳細を示す図。

【図９】演算手段２３における一致数２６の例１を示す
図。

【図１０】液晶印加電圧波形の例１を示す図。

【図１１】演算手段２３における一致数２６の例２を示
す図。

【図１２】液晶印加電圧波形の例２を示す図。

【図１３】演算手段２３における一致数２６の例３を示
す図。

【図１４】液晶印加電圧波形の例３を示す図。

【図１５】液晶印加電圧実効値を示す図。

【図１６】本発明第二の実施例における液晶表示装置の
ブロック図。

【図１７】列信号発生手段４０の詳細を示す図。

【図１８】演算手段５６における一致数５９の一例を示
す図。

【図１９】液晶印加電圧波形の例４を示す図。

【図２０】液晶印加電圧実効値を示す図。

【符号の説明】

１…表示データ、２…表示データ変換手段、３…変換表示データ、４…列信号発生手段、５…列データ、６…行関数発生手段、７…行関数データ、８…列電極駆動手段、９…行電極駆動手段、１０…液晶パネル、１１〜１３…列電極、１４〜１６…行電極、２０…書き込み手段、２１…フレームメモリ、２２…読みだし手段、２３…演算手段、２４…電圧変換手段、２５…一列分データ、２６…一致数、３１…ＥＸ−ＯＲ回路群、３２…デコード手段、３３…データデコード手段、３４…フレームカウンタ、３５…フレームカウント値、４０…列信号発生回路、４１…列データ、４２…選択信号生成手段、４３…フレーム選択信号、４４…分割時間選択信号、４５…切り換え手段、４６，４７，４８…書き込み手段、４９，５０，５１…フレームメモリ、５２，５３，５４…読みだし手段、５５…選択手段、５６…演算手段、５７…電圧変換手段、５８…一列分データ、５９…一致数。

───────────────────────────────────────────────────── フロントページの続き (72)発明者犬塚達裕神奈川県横浜市戸塚区吉田町292番地株式会社日立画像情報システム内 (72)発明者西谷茂之神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (72)発明者工藤泰幸神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内

Claims

【特許請求の範囲】

【請求項１】Ｎ行の行電極とＭ列の列電極で構成される
マトリクス形の液晶パネルと、該行電極と該列電極の交
点のドットに対し、１フレームに印加される該行電極と
該列電極の電圧の電圧差で表示する輝度の電圧実効値を
決定するマトリックス形液晶表示装置の駆動方法におい
て、該１フレームで１つの交点のドットに対し，該１つの交
点のドットの表示情報を用いて該行電極及び該列電極に
印加する電圧を決定する選択期間を複数回持ち、該複数
回の選択期間を連続するフレームで入替えたことを特徴
としたマトリックス形液晶表示装置の駆動方法。
【請求項２】請求項１において，該１つのドットの表示
情報を該連続するフレーム内でフレーム毎に表示オンま
たは表示オフに振り分け、該１つのドットで階調表示を
することを特徴とするマトリクス形液晶表示装置の駆動
方法。
【請求項３】請求項２において、該連続するフレーム数
を３フレームとし、３フレームで４階調表示をすること
を特徴とするマトリクス形液晶表示装置の駆動方法。
【請求項４】請求項２において、該連続するフレーム数
をＮフレームとし、Ｎフレームで（Ｎ＋１）階調表示を
することを特徴とするマトリクス形液晶表示装置の駆動
方法。
【請求項５】Ｎ行の行電極とＭ列の列電極で構成される
マトリクス形の液晶パネルと、該行電極に印加する電圧
を決定する行信号を発生させる行信号発生手段とね該行
信号に従った電圧波形を該行電極に印加する行電極駆動
手段と、該列電極に印加する電圧を決定する列信号を表
示データに従い発生させる列信号発生手段と、該列信号
に従った電圧波形を該列電極に印加する列電極駆動手段
とを備え、さらに該列信号発生手段に与える表示データ
を連続するフレームで並び換えを行う表示データ並び換
え手段を設けたことを特徴とするマトリックス形液晶表
示装置。
【請求項６】請求項５において、入力される複数ビット
幅の表示データを１ビットの表示データに変換させる表
示データ変換手段を設けたことを特徴とするマトリクス
形液晶表示装置。
【請求項７】請求項５及び請求項６の表示データ並び換
え手段として、複数フレーム分のフレームメモリと該複
数フレームメモリから該選択期間毎に切り替えて表示デ
ータを読み出しを行う読み出し切り替え手段を用いたこ
とを特徴とするマトリックス形液晶表示装置。
【請求項８】請求項６のマトリックス形液晶表示装置に
おいて、該行信号発生手段、該表示データ変換手段及び
該列信号発生手段を１チップの表示コントローラとした
ことを特徴とするマトリックス形液晶表示装置。