JPH06187286A

JPH06187286A - バス変換アダプタ

Info

Publication number: JPH06187286A
Application number: JP4334119A
Authority: JP
Inventors: Kazuko Iwatsuki; 和子岩月; Tetsuya Mochida; 哲也持田; Masatsugu Shinozaki; 雅継篠崎; Koichi Okazawa; 宏一岡澤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-12-15
Filing date: 1992-12-15
Publication date: 1994-07-08

Abstract

(57)【要約】（修正有）【目的】バス階層構造を持つコンピュータシステムにお
いて、主記憶上に置いたＤＭＡマップテーブルにバス変
換アダプタがアクセスするアドレス変換手段を設けて、
システムバス上の転送におけるアドレス変換を無くし、
システムバスの高速化を図る。【構成】バス変換アダプタ105,106は、上位のシステム
バス104と仕様が異なる複数のＩ／Ｏバス107,108とを接
続し、これら２種のバスのアドレス空間の間で双方向の
アドレス変換を行う。Ｉ／Ｏ装置109,110からＤＭＡ要
求を出すと、バス変換アダプタ105,106は、ＤＭＡ要求
に対して許可を与えた後、論理アドレスを物理アドレス
に変換するとともに、該バス変換アダプタ自体がシステ
ムバス104のＤＭＡマスタとなって、バス権を要求す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バス階層構造を持つコ
ンピュータシステムにおいて、２つの異なるバスを接続
するバス変換アダプタの、アドレス変換方式及び、ＤＭ
Ａ（Direct Memory Access）を制御する方式に関する。

【０００２】

【従来の技術】システムバスにＣＰＵ、主記憶装置およ
びＩ／Ｏ（Input/Output）装置が接続されているコンピ
ュータシステムでは、システムバスと主記憶装置の間に
アドレス変換装置が位置して、ＣＰＵやＩ／Ｏ装置から
主記憶装置へのアクセスに対してアドレス変換を行う例
が知られている。

【０００３】この時、ＣＰＵやＩ／Ｏ装置が出力する論
理アドレスを物理アドレスへ変換するアドレス変換は、
アドレス変換装置に横付けされる高速メモリや、主記憶
装置自体にＤＭＡマップテーブルを置いて、そのメモリ
にアクセスして行っている。

【０００４】アドレス変換装置に高速メモリを横付けす
る場合は、大容量のハードウェアが必要となるので、ハ
ードウェア部品実装上の問題を解決するために、主記憶
装置にＤＭＡマップテーブルを置くようになってきてい
る。

【０００５】図２は、主記憶装置にＤＭＡマップテーブ
ルを置いた従来のコンピュータシステムの一構成例であ
る。ここでは、アドレス変換装置２０３がＩ／Ｏ装置１
０９からのＤＭＡ要求を受け付けると、主記憶装置１０
２内のＤＭＡマップを引いてアドレス変換を行い、主記
憶装置１０２にアクセスする。

【０００６】また、メモリアクセスの頻度を減らしてＤ
ＭＡの高速化を図る手段として、例えば特開平１−１０
２６６７号公報記載のように、アドレス変換装置内にＩ
／Ｏチャネル装置対応に変換索引バッファ（ＴＬＢ）を
設け、ＴＬＢ装置に必要な物理アドレスがある場合には
それを使用するようにしている。

【０００７】一方、より高速性能を要求されるコンピュ
ータシステムでは、バス階層構造を持たせて、比較的転
送性能が遅いＩ／Ｏ装置を下位のバスに置いて、上位の
システムバスには転送速度が速い装置だけを接続して、
全体の性能を高めるようになってきている。

【０００８】

【発明が解決しようとする課題】図１は、バス階層構造
を持つコンピュータシステムの例である。下位のバスは
ＤＭＡの先頭アドレス指定に論理アドレスを出力するＩ
／Ｏ装置が接続されるＩ／Ｏバスであり、上位のバスは
システムバスで、バス制御装置（ＢＣ）１０３が接続さ
れている。

【０００９】主記憶装置１０２はバス制御装置（ＢＣ）
１０３を仲立ちとしてＣＰＵ１０１やシステムバス１０
４と接続されており、これらは全て物理アドレス空間で
動作しているので、システムバスおよびバス制御装置に
接続する装置間の転送ではアドレス変換が不要となり、
高速性能を実現している。

【００１０】このようなコンピュータシステムにおいて
は、２つの異なるバスを接続するバス変換アダプタ１０
５，１０６は、上位バスのアドレス空間と下位バスのア
ドレス空間が異なるので、このバス間のアドレス変換機
構を内部に設ける必要がある。

【００１１】一方、ＤＭＡマップテーブルを主記憶装置
に置くことによって、該テーブル内のデータの書換えを
容易にしたり、ハードウェアの少資源化を図ろうとする
と、バス変換アダプタ自体がＤＭＡを起動して、ＤＭＡ
マップテーブルを参照する手段が必要となる。

【００１２】

【課題を解決するための手段】バス変換アダプタには、
Ｉ／Ｏバス上のＩ／Ｏ装置から出されるＤＭＡ要求の調
停を行うＩ／Ｏバス制御手段と、Ｉ／Ｏバス上の論理ア
ドレスをシステムバスへ出力する物理アドレスに変換す
るアドレス変換手段と、システムバスに対してＤＭＡ要
求を発行するＤＭＡ発行手段を設ける。

【００１３】前記バス変換アダプタ内の主記憶装置に対
するＤＭＡを可能とする手段に対し、アクセス先アドレ
スを、ＤＭＡマップテーブル内のＩ／Ｏ装置が出力する
アドレスに対応したテーブル位置に設定するマップアド
レス合成手段を設ける。

【００１４】アドレス変換手段では、ＴＬＢを設け、論
理アドレス内のページ番号と、それに対応する物理アド
レスのページフレームナンバおよびこのページフレーム
ナンバが有効な値であることを示すフラグ（Ｖフラグ）
の内容を記憶しておく。ＤＭＡ論理アドレスのページ番
号がＴＬＢの内容と一致しなかったとき、および、ＴＬ
ＢのＶフラグが無効を示していたとき（ＴＬＢミスヒッ
ト時）には、それを検出すると同時にＤＭＡリードを起
動し、主記憶装置のＤＭＡマップ領域にアクセスするア
ドレスを出力する手段を設ける。

【００１５】さらに、ＤＭＡマップアクセス時にシステ
ムバス上でエラーが発生した場合には、ＤＭＡ要求を発
行したＩ／Ｏ装置に対してエラーを報告する手段を設け
る。

【００１６】

【作用】転送性能が低いＩ／Ｏ装置をシステムバスから
除いて、バス変換アダプタによって接続されるＩ／Ｏバ
ス上に置き、アドレス変換手段をバス変換アダプタに設
けることにより、システムバスのバス制御装置からアド
レス変換手段を無くすことができるので、システムバス
の高速性能をより高めることができる。

【００１７】ＴＬＢミスヒット時に、ＤＭＡリードを起
動する手段をバス変換アダプタに設けることにより、バ
ス階層構造を持つコンピュータシステムにおいても、Ｄ
ＭＡマップテーブルを主記憶装置内に置くことができ
る。従って、ハードウェア部品実装上問題となるＤＭＡ
マップテーブル用の記憶素子をなくすことができる。

【００１８】また、ＤＭＡマップアクセス時のシステム
バスエラーを、Ｉ／Ｏバス上のＤＭＡマスタであるＩ／
Ｏ装置に報告する手段を設けることにより、ＤＭＡマッ
プアクセスのためにＤＭＡを起動させても動作上問題な
いようにしている。

【００１９】

【実施例】以下、本発明の一実施例を、図面を用いて説
明する。

【００２０】図１は、本発明を適用したコンピュータシ
ステムの一構成例を示す。

【００２１】本システムは、ＣＰＵ１０１と、主記憶装
置１０２と、システムバス制御装置１０３と、システム
バス１０４と、バス変換アダプタ１０５，１０６と、Ｉ
／Ｏバス１０７，１０８と、Ｉ／Ｏ装置１０９，１１０
とから構成されている。各々のＩ／Ｏバスに接続される
Ｉ／Ｏ装置にはチャネル番号が割り当てられ、バス変換
アダプタ１０５，１０６はチャネル番号を指定してＤＭ
Ａ許可を与える。Ｉ／Ｏバス１０７と１０８は、異なる
仕様のバスである。

【００２２】このうち、１０５及び１０６が、本発明の
一実施例である。

【００２３】バス変換アダプタ１０５及び１０６は、Ｉ
／Ｏ装置が出力するＤＭＡ論理アドレスおよびデータを
保持するバッファを内部に備えている。ＤＭＡ要求に対
して許可を与えられたＩ／Ｏ装置１０９及び１１０がそ
れぞれ出力するアドレス（およびライトデータ）が前記
バッファ内に揃ってから、該アドレスをシステムバスア
ドレス空間の物理アドレスに変換するとともに、該バス
変換アダプタ自体がシステムバスのＤＭＡマスタとなっ
て、バス権を要求する。

【００２４】このような手段を備えることで、Ｉ／Ｏ装
置の転送性能が遅くても、上位のシステムバスに対して
は、高速なシステムバスの仕様に従って転送を行うの
で、システム全体の性能を落とさずに済む。

【００２５】また、システムバス１０４のアドレスは、
物理アドレスであり、ＣＰＵ１０１も物理アドレスを出
力するので、システムバス制御装置１０３はアドレス変
換手段を持たない。Ｉ／Ｏバス１０７と１０８はＤＭＡ
時に論理アドレスを出力するので、バス変換アダプタ１
０５および１０６にはアドレス変換回路が設けられてい
る。従って、システムバス上の転送ではアドレス変換処
理が不要となり、システムバスの性能向上に役立ってい
る。

【００２６】図３に、システムバスと、Ｉ／Ｏバス１お
よびＩ／Ｏバス２のアドレス空間の関係を示す。ＣＰＵ
１０１およびバス変換アダプタ１０５，１０６を含むシ
ステムバス１０４上の装置が、システムバスのＩ／Ｏ空
間１に対応するアドレスにアクセスすると、前記アドレ
ス変換回路によって、Ｉ／Ｏバス１のアドレスに変換さ
れる。このアドレス変換は、アドレスの数ビットを１対
１対応の固定値に置き換えるだけなので、バス変換アダ
プタ内の小規模なアドレス変換テーブルで実現される。
Ｉ／Ｏ空間２へのアクセスについても同様である。

【００２７】一方、Ｉ／Ｏバス１上のＩ／Ｏ装置１０９
が、Ｉ／Ｏバス１のＤＭＡウィンドウに対応するアドレ
スにアクセスする（ＤＭＡを行う）と、前記アドレス変
換回路がＤＭＡマップテーブルにアクセスすることによ
って、システムバスアドレス空間内の主記憶空間に対応
するアドレスへ変換される。Ｉ／Ｏバス２についても同
様である。この場合、Ｉ／Ｏバス１および２の各々のＤ
ＭＡウィンドウに対応するＤＭＡマップテーブルは、同
一でもよいし、図５に示すように、別々のＤＭＡマップ
テーブルを用意することもできる。

【００２８】前記バス変換アダプタにおける、ＤＭＡ時
のアドレス変換の動作手順を、図４および図５にて説明
する。

【００２９】図４は、バス変換アダプタ１０５内のアド
レス変換回路とＤＭＡ制御部の詳細を示した図である。
バス変換アダプタ１０６にも同様の機能が備わってい
る。

【００３０】バス変換アダプタ１０５は、Ｉ／Ｏ装置の
チャネル番号２ａと、ＤＭＡ論理アドレス内のページ番
号２ｂと、それに対応する物理アドレスのページフレー
ムナンバ２ｃと、このページフレームナンバが有効な値
であることを示すフラグ（Ｖフラグ）２ｄを一揃いとす
るデータを複数持つＴＬＢ１と、ＴＬＢヒット判定回路
４と、システムバスへの出力アドレスセレクタ５と、転
送モードセレクタ６と、ＤＭＡマップポインタ７と、Ｉ
／Ｏバス制御部１４と、ＤＭＡシーケンサ１５と、Ｉ／
Ｏ装置が出力するアドレスおよびデータを保存するＤＭ
Ａバッファ３(アドレス用）および１０（データ用）
と、ＴＬＢ１内のＶフラグを全て無効化するクリア回路
１３を備えている。

【００３１】また、図５で示すように、主記憶装置内１
０２には、ＤＭＡマップテーブル領域９が置かれてお
り、ＤＭＡマップポインタ７に設定される値で先頭アド
レスを示すことができる。

【００３２】まず、Ｉ／Ｏバス制御部１４において、Ｉ
／Ｏ装置からのＤＭＡ要求を受け付け、ＤＭＡ要求が複
数の場合は調停を行う。各Ｉ／Ｏ装置はチャネル番号で
区別され、Ｉ／Ｏバス制御部１４は、１つのチャネル番
号を選択してＤＭＡ許可を与える。ＤＭＡ許可を与えら
れたチャネル番号のＩ／Ｏ装置は、アドレス（およびラ
イトデータ）を出力し、それらはＤＭＡバッファ３およ
び１０に保存される。

【００３３】Ｉ／Ｏバス制御部１４では、Ｉ／Ｏバス上
でここまでの転送が正常に進んでいることを確認する
と、ＤＭＡシーケンサ１５に対してＤＭＡの起動をか
け、受け付けたＩ／Ｏバス上の制御信号をシステムバス
上の制御信号に変換する。これと並行して、ＤＭＡバッ
ファ３にセットされたアドレスに対しては、主記憶空間
アクセス用物理アドレス８への変換が行われる。

【００３４】ＴＬＢ１内のＩ／Ｏ装置のチャネル番号２
ａおよびページ番号２ｂと、ＤＭＡ許可を与えられたチ
ャネル番号１７およびＩ／Ｏ装置が出力したアドレス内
のページ番号３ａが共に一致し、かつ、ＴＬＢのＶビッ
ト２ｄが１（有効）であれば、ＴＬＢヒット判定回路４
が出力するＴＬＢヒット信号１８が１となる。

【００３５】その結果、システムバスへの出力アドレス
セレクタ５において、該ページ番号に対応するＴＬＢ１
のＰＦＮ（ページフレームナンバ）２ｃとＩ／Ｏ装置が
出力したアドレス内のオフセット値３ｂを合成したアド
レス８が選択される。

【００３６】アドレス変換と並行して、起動をかけられ
たＤＭＡシーケンサ１５はシステムバスのバス権を取っ
ており、物理アドレスに変換されたアドレス８を出力す
る。

【００３７】一方、ＴＬＢ１内にＤＭＡ許可を与えられ
たチャネル番号１７と一致するチャネル番号がないか、
チャネル番号２ａとは一致しても、ページ番号２ｂとＩ
／Ｏ装置が出力したアドレス内のページ番号３ａが不一
致、または、ＴＬＢ１のＶビット２ｄが０（無効）だっ
た場合は、ＴＬＢヒット判定回路４が出力するＴＬＢヒ
ット信号１８が０となる。

【００３８】その場合は、主記憶装置１０２内のＤＭＡ
マップテーブル９へアクセスし、ページ番号２ｂに相当
するＰＦＮを新たにＴＬＢ１にセットする。そのため
に、システムバスへの出力アドレスセレクタ５において
は、ＤＭＡマップポインタレジスタ７内の値とＩ／Ｏ装
置が出力したアドレス内のページ番号３ａを合成したＤ
ＭＡマップアクセス用のアドレス１１が選択される。さ
らに、転送モードセレクタ６においてもＤＭＡマップテ
ーブルリード時のモード１２が選択される。

【００３９】この時も、ＴＬＢヒット時と同様にシステ
ムバスへＤＭＡ要求が出されているので、バス権が取れ
たときには、このＤＭＡマップアクセス用のアドレス１
１を出力する。また、Ｉ／Ｏバス制御部１４は、ＤＭＡ
中のＩ／Ｏ装置に対して転送終了の信号を出さないでウ
ェイト状態にさせておく。ＤＭＡマップアクセス中にシ
ステムバスでエラーが発生したときに、Ｉ／Ｏ装置に対
してバスエラーを報告して終了するためである。

【００４０】ＤＭＡマップアクセスが正常終了し、ＴＬ
Ｂ１に有効な値がセットされると、Ｉ／Ｏバス制御部１
４は再びＤＭＡシーケンサ１５に対して起動をかける。
同時にＴＬＢヒット信号１８も１になるので、出力アド
レスセレクタおよび転送モードセレクタが切り換わり、
システムバスに対して本来Ｉ／Ｏ装置が要求していたＤ
ＭＡ要求を、自動的に発行する。

【００４１】次に、ＤＭＡマップテーブル９の内容を更
新する場合の処理について述べる。

【００４２】主記憶装置内のＤＭＡマップテーブル９を
更新して、論理アドレスと物理アドレスのマッピングが
変更されると、バス変換アダプタ１０５内のＴＬＢ１の
内容は全て無効化しなければならない。ここで、ＣＰＵ
からのアクセス１６によってクリア回路１３を動作させ
て、Ｖフラグ２ｄを全て無効化すれば、その後のＤＭＡ
アドレス変換は、主記憶上のＤＭＡマップテーブル９へ
のアクセスによって行われることになる。１回ＤＭＡが
行われれば、そのチャネル番号に対応する物理アドレス
のＰＦＮがＴＬＢ１にセットされるので、そのチャネル
番号については、次にそのＩ／Ｏ装置が出力する論理ア
ドレスのページ番号が更新されるまで、主記憶上のＤＭ
Ａマップテーブルへのアクセスを行う必要はない。

【００４３】また、ＤＭＡマップテーブル９を更新する
際、ＴＬＢ１を無効化する前に、図５に示すように主記
憶上の別の領域に新しいＤＭＡマップテーブル９Ｂを作
っておけば、ＤＭＡマップポインタレジスタ７の値を値
Ａから値Ｂへ書換えるだけでＤＭＡマップテーブル９Ａ
から９Ｂへの更新が行える。

【００４４】続いて、Ｉ／Ｏバス上のＤＭＡ転送に時間
がかかる場合を説明する。

【００４５】バス変換アダプタ１０５は、Ｉ／Ｏバス制
御部１４でＤＭＡを受け付けた後、Ｉ／Ｏ装置からの転
送でエラーがないことを確認してから、ＤＭＡシーケン
サ１５を起動して、システムバスに対してＤＭＡ要求を
発行する。従って、バーストライトなどＩ／Ｏバス上の
転送に時間がかかる場合は、アドレス変換が終了した後
も、Ｉ／Ｏバス上の転送がエラー無しで終了することを
確認してからシステムバスに対してＤＭＡ要求を行う。

【００４６】しかし、ＴＬＢミスヒット時には、Ｉ／Ｏ
バス制御部１４は、Ｉ／Ｏバス上の転送終了前にＤＭＡ
シーケンサ１５を起動して、ＤＭＡマップアクセスのた
めのＤＭＡ要求を発行し、Ｉ／Ｏバス上の転送が無事終
了したときに直ちにシステムバスでＤＭＡ要求が出せる
ようにする。ＴＬＢ１に有効な値がセットされた後、Ｉ
／Ｏ装置からのＤＭＡアクセス用データがバッファ１０
にすべてそろっていれば、システムバスに再びＤＭＡ要
求を発行する。

【００４７】以上は、主記憶装置内にＤＭＡマップテー
ブルを置いた例であるが、システムバス上に別に用意し
たメモリにＤＭＡマップテーブルを置いた場合でも、同
様のアドレス変換手段で対応できる。この場合は、ＤＭ
Ａマップポインタ７に設定する値を、主記憶装置でな
く、前記メモリにアクセスするアドレスにするだけであ
る。図５で説明すると、主記憶空間内のＤＭＡマップテ
ーブル領域の実体が、主記憶装置内でなく、別のメモリ
上に存在しているということで、概念としては同じであ
る。

【００４８】さらに、このアドレス変換手段は、先に説
明したシステムバスからＩ／Ｏバスに対するアドレス変
換にも応用できる。

【００４９】システムバス１０４が、リードアクセス転
送時に、アドレス転送と、リードデータ受付を切り離し
て行うスプリットバス仕様であると、リードアクセスを
起動した装置はアドレス出力後いったんバス権を手放
し、アクセスされた装置側でリードデータ出力の準備が
できると、アクセスされた装置がバス権を取ってリード
アクセス転送の続きを行うことになる。

【００５０】システムバス１０４が、このようなスプリ
ットバス仕様であれば、バス変換アダプタ１０５，１０
６はアドレスを受け取った後で、主記憶装置１０２内に
用意したアドレス変換テーブル（ＤＭＡマップテーブル
とは別のもの）にＤＭＡアクセスを行って、Ｉ／Ｏ装置
にアクセスするアドレスを入手することができる。

【００５１】この時のアドレス変換処理は、システムバ
スからＩ／Ｏバスへのバス変換制御に対応して、図４に
示したアドレス変換手段と同様のものを設けることによ
って実現できる。また、前記アドレス変換テーブルへの
ＤＭＡアクセス時のエラーは、システムバスのエラー報
告手段によって行う。

【００５２】２つの仕様の異なるバスを接続するバス変
換アダプタが、以上で説明したようなアドレス変換手段
を備えることにより、システムバス上の転送ではアドレ
ス変換手段が不要になるので、システムバスの高速性能
をより高めることができる。

【００５３】

【発明の効果】以上に述べたように、本発明によれば、
バス変換アダプタ内のアドレス変換手段が、ＴＬＢミス
ヒット時に自動的にＤＭＡリードを起動する方式を備え
ることにより、バス階層構造を持つコンピュータシステ
ムにおいてもアドレス変換（ＤＭＡマップ）テーブルを
主記憶装置に置くことができる。

【００５４】また、バス変換アダプタに、ＤＭＡマップ
アクセス時のシステムバス上のエラーをＩ／ＯバスのＤ
ＭＡマスタであるＩ／Ｏ装置に報告する手段を設けるこ
とにより、ＤＭＡマップアクセスのためにシステムバス
でＤＭＡを起動しても動作上問題のないようにしてい
る。

【００５５】その結果、主記憶上にアドレス変換（ＤＭ
Ａマップ）テーブルを置くことにより、ハードウェア量
に制限されずにアドレス変換（ＤＭＡマップ）テーブル
を構成することができるので、アドレス変換（ＤＭＡマ
ップ）テーブルの切り替えの高速化が図れる。

【００５６】また、バス階層構造を持つコンピュータシ
ステムにおいても、ハードウェア実装上問題となるアド
レス変換（ＤＭＡマップ）テーブル用の記憶素子をなく
すことができる。

【００５７】さらに、アドレス変換手段をバス変換アダ
プタに設けることにより、システムバスのバス制御装置
からアドレス変換手段を無くすことができるので、シス
テムバスの高速性能をより高めることができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるバス変換アダプタを用
いたコンピュータシステムの一構成例を示す図である。

【図２】従来のコンピュータシステムの一構成例を示す
図である。

【図３】図１内のシステムバスとＩ／Ｏバスのアドレス
空間の関係を示す図である。

【図４】本発明の一実施例であるバス変換アダプタのア
ドレス変換方式を示す図である。

【図５】主記憶装置内のＤＭＡマップテーブルの構成例
を示す図である。

【符号の説明】

１…アドレス変換索引バッファ（ＴＬＢ）、２ａ…Ｉ／
Ｏ装置のチャネル番号、２ｂ…論理アドレスのページ番
号部、２ｃ…論理アドレスのページ番号部に対応する物
理アドレスのＰＦＮ（ページフレームナンバ）、２ｄ…
ＴＬＢの内容の有効情報（Ｖフラグ）、３ａ…Ｉ／Ｏ装
置が出力する論理アドレスのページ番号部、３ｂ…Ｉ／
Ｏ装置が出力したアドレス内のオフセット値、４…ＴＬ
Ｂヒット判定回路、５…システムバスへの出力アドレス
セレクタ、６…転送モードセレクタ、７…ＤＭＡマップ
ポインタ、８…２ｃと３ｂを合成したＤＭＡ物理アドレ
ス、９…ＤＭＡマップテーブル、１０…ＤＭＡバッファ
（データ用）、１１…ＤＭＡマップアクセス用アドレ
ス、１２…ＤＭＡマップアクセス時にシステムバスへ出
力される転送モード、１３…Ｖフラグクリア回路、１４
…Ｉ／Ｏバス制御部、１５…ＤＭＡシーケンサ、１０４
…複数のＩ／Ｏバスとバス変換アダプタによって接続さ
れているシステムバス、１０５，１０６…本発明の一実
施例であるバス変換アダプタ、１０７，１０８…システ
ムバスとは仕様が異なるＩ／Ｏバス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者篠崎雅継神奈川県海老名市下今泉810番地株式会社日立製作所オフィスシステム設計開発センタ内 (72)発明者岡澤宏一横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内

Claims

【特許請求の範囲】

【請求項１】２つの異なる仕様のバスを接続し、１つの
バス上のＩ／Ｏ装置から、もう１つのバス上にある、メ
インＣＰＵのプログラムおよびデータを格納するメモリ
（以後、主記憶装置と呼ぶ）に対するＤＭＡ（Direct M
emory Access）を可能とする手段を持つバス変換アダプ
タを、上位バスに複数個接続することにより、複数の下
位バスが接続されるバス階層構造を持つコンピュータシ
ステムにおいて、上位バスのアドレス空間と下位バスのアドレス空間の間
で、相互にアドレス変換を行うことを特徴とするバス変
換アダプタ。
【請求項２】２つの異なる仕様のバスを接続し、１つの
バス上のＩ／Ｏ装置から、もう１つのバス上にある、メ
インＣＰＵのプログラムおよびデータを格納するメモリ
（以後、主記憶装置と呼ぶ）に対するＤＭＡ（Direct M
emory Access）を可能とする手段を持つバス変換アダプ
タを、上位バスに複数個接続することにより、複数の下
位バスが接続されるバス階層構造を持つコンピュータシ
ステムにおいて、上位バスのアドレス空間から下位バスのアドレス空間へ
のアドレス変換を、該バス変換アダプタ内の変換テーブ
ルを用いて行い、下位バスのアドレス空間から上位バス
のアドレス空間へのアドレス変換を、該バス変換アダプ
タが接続する該上位バスあるいは該下位バスを介してア
クセスするメモリ内のＤＭＡマップテーブルにアクセス
して行うことを特徴とするバス変換アダプタ。
【請求項３】２つの異なる仕様のバスを接続し、１つの
バス上のＩ／Ｏ装置から、もう１つのバス上にある、メ
インＣＰＵのプログラムおよびデータを格納するメモリ
（以後、主記憶装置と呼ぶ）に対するＤＭＡ（Direct M
emory Access）を可能とする手段を持つバス変換アダプ
タを、上位バスに複数個接続することにより、複数の下
位バスが接続されるバス階層構造を持つコンピュータシ
ステムにおいて、上位バスのアドレス空間から下位バスのアドレス空間へ
のアドレス変換と、下位バスのアドレス空間から上位バ
スのアドレス空間へのアドレス変換を、共に該バス変換
アダプタが接続する該上位バスあるいは該下位バスを介
してアクセスするメモリ内のアドレス変換テーブルにア
クセスして行うことを特徴とするバス変換アダプタ。
【請求項４】請求項１，２又は３記載のバス変換アダプ
タを備えた、バス階層構造を持つコンピュータシステム
において、バス変換アダプタにおけるアドレス変換のための、Ｉ／
Ｏ装置が出力するアドレスを主記憶装置にアクセスする
ためのアドレスに対応付けるアドレス変換テーブル（Ｄ
ＭＡマップテーブル）および、上位バスに接続される装
置が出力するアドレスを下位バスに接続するＩ／Ｏ装置
にアクセスするためのアドレスに対応付けるアドレス変
換テーブルを、主記憶装置に置いたことを特徴とするア
ドレス変換方式。
【請求項５】請求項４記載のアドレス変換方式を備え、
前記ＤＭＡマップテーブルの格納データの一部と、バッ
ファの内容の有効性を示す有効情報とを有するアドレス
変換索引バッファ（ＴＬＢ）を内部に持つバス変換アダ
プタを備え、ＤＭＡの先頭アドレス指定に論理アドレス
を用いるＩ／Ｏ装置を接続するコンピュータシステムに
おいて、前記バス変換アダプタ内の主記憶装置に対するＤＭＡを
可能とする手段に対し、アクセス先アドレスを、前記Ｄ
ＭＡマップテーブル内のＩ／Ｏ装置が出力するアドレス
に対応したテーブル位置に設定する、マップアドレス合
成手段を備え、バス変換アダプタが、Ｉ／Ｏ装置からのＤＭＡ要求を受
けて、主記憶装置に対してＤＭＡ要求を発行していると
き、前記アドレス変換用ＴＬＢの内容が無効だった場合
に、該マップアドレス合成手段と、該ＤＭＡを可能とす
る手段とを用いて、ＤＭＡ要求の内容を、Ｉ／Ｏ装置か
らの要求からＤＭＡマップテーブルアクセス要求に切り
換える手段及び、その手段を備えたことを特徴とするバ
ス変換アダプタ。
【請求項６】請求項４記載のアドレス変換方式を備え、
前記ＤＭＡマップテーブルの格納データの一部と、バッ
ファの内容の有効性を示す有効情報とを有するアドレス
変換索引バッファ（ＴＬＢ）を内部に持つバス変換アダ
プタを備え、ＤＭＡの先頭アドレス指定に論理アドレス
を用いるＩ／Ｏ装置を接続するコンピュータシステムに
おいて、前記バス変換アダプタ内の主記憶装置に対するＤＭＡを
可能とする手段に対し、アクセス先アドレスを、前記Ｄ
ＭＡマップテーブル内のＩ／Ｏ装置が出力するアドレス
に対応したテーブル位置に設定する、マップアドレス合
成手段を備え、バス変換アダプタが、Ｉ／Ｏ装置からのＤＭＡ要求を受
けて、前記アドレス変換用ＴＬＢの内容が無効だった場
合に、Ｉ／Ｏ装置からのＤＭＡ転送条件が整う前に、該
マップアドレス合成手段と、該ＤＭＡを可能とする手段
とを用いて、ＤＭＡマップテーブルアクセス要求を発行
する手段及び、その手段を備えたことを特徴とするバス
変換アダプタ。
【請求項７】請求項４記載のアドレス変換方式を備え、
ＤＭＡの先頭アドレス指定に論理アドレスを用いるＩ／
Ｏ装置を接続するコンピュータシステムにおいて、前記バス変換アダプタ内の主記憶装置に対するＤＭＡを
可能とする手段に対し、アクセス先アドレスを、前記Ｄ
ＭＡマップテーブル内のＩ／Ｏ装置が出力するアドレス
に対応したテーブル位置に設定する、マップアドレス合
成手段を備え、Ｉ／Ｏ装置からのＤＭＡ要求を受けたとき、該マップア
ドレス合成手段と、該ＤＭＡを可能とする手段とを用い
て、Ｉ／Ｏ装置の出力するＤＭＡ論理アドレスに対応す
るＤＭＡ物理アドレスを主記憶上のＤＭＡマップテーブ
ルから読み出し、該ＤＭＡ物理アドレスを用いて、主記
憶装置へのアクセスを行い、Ｉ／Ｏ装置のＤＭＡを実行
することを特徴とするバス変換アダプタ。
【請求項８】請求項５，６又は７において、ＤＭＡマッ
プテーブルアクセス中に、システムバス上でエラーが発
生した時に、ＤＭＡマスタであるＩ／Ｏ装置に対してエ
ラーを報告する手段を備えたことを特徴とするバス変換
アダプタ。
【請求項９】請求項１，２又は３記載のバス変換アダプ
タを備えた、バス階層構造を持つコンピュータシステム
において、バス変換アダプタにおけるアドレス変換のための、Ｉ／
Ｏ装置が出力するアドレスを主記憶装置にアクセスする
ためのアドレスに対応付けるアドレス変換テーブル（Ｄ
ＭＡマップテーブル）および、上位バスに接続される装
置が出力するアドレスを下位バスに接続するＩ／Ｏ装置
にアクセスするためのアドレスに対応付けるアドレス変
換テーブルを、主記憶装置以外のメモリに置いたことを
特徴とするアドレス変換方式。
【請求項１０】請求項９記載のアドレス変換方式を備
え、前記ＤＭＡマップテーブルの格納データの一部と、
バッファの内容の有効性を示す有効情報とを有するアド
レス変換索引バッファ（ＴＬＢ）を内部に持つバス変換
アダプタを備え、ＤＭＡの先頭アドレス指定に論理アド
レスを用いるＩ／Ｏ装置を接続するコンピュータシステ
ムにおいて、前記バス変換アダプタ内の主記憶装置に対するＤＭＡを
可能とする手段に対し、アクセス先アドレスを、前記Ｄ
ＭＡマップテーブル内のＩ／Ｏ装置が出力するアドレス
に対応したテーブル位置に設定する、マップアドレス合
成手段を備え、バス変換アダプタが、Ｉ／Ｏ装置からのＤＭＡ要求を受
けて、上位バスに対してＤＭＡ要求を発行していると
き、前記アドレス変換用ＴＬＢの内容が無効だった場合
に、該マップアドレス合成手段を用いて、Ｉ／Ｏ装置か
ら主記憶装置に対するＤＭＡ要求の内容を、ＤＭＡマッ
プテーブルが置かれたメモリへのアクセス要求に切り換
える手段を備えたことを特徴とするバス変換アダプタ。