JPH06181108A - 正の抵抗温度特性を有する半導体磁器 - Google Patents
正の抵抗温度特性を有する半導体磁器Info
- Publication number
- JPH06181108A JPH06181108A JP33176492A JP33176492A JPH06181108A JP H06181108 A JPH06181108 A JP H06181108A JP 33176492 A JP33176492 A JP 33176492A JP 33176492 A JP33176492 A JP 33176492A JP H06181108 A JPH06181108 A JP H06181108A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- ceramic
- resistance
- semiconductor ceramic
- temperature characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 室温での低抵抗化を図りながら抵抗値のばら
つきを小さくでき、ひいては品質に対する信頼性を向上
できる正の抵抗温度特性を有する半導体磁器を提供す
る。 【構成】 半導体セラミック層２と電極３とからなる半
導体磁器１を構成する場合に、上記半導体セラミック層
２をチタン酸バリウムを主成分とし、これにＳｉＯ2 を
添加してなるセラミック材料により構成する。また上記
ＳｉＯ2 の含有量を0.1 〜５mol ％の範囲とする。さら
に上記半導体セラミック層と電極とを同時に一体焼成す
る。
つきを小さくでき、ひいては品質に対する信頼性を向上
できる正の抵抗温度特性を有する半導体磁器を提供す
る。 【構成】 半導体セラミック層２と電極３とからなる半
導体磁器１を構成する場合に、上記半導体セラミック層
２をチタン酸バリウムを主成分とし、これにＳｉＯ2 を
添加してなるセラミック材料により構成する。また上記
ＳｉＯ2 の含有量を0.1 〜５mol ％の範囲とする。さら
に上記半導体セラミック層と電極とを同時に一体焼成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、電気抵抗値が温度によ
って変化する正の抵抗温度特性を有する積層型の半導体
磁器に関し、詳細には室温での低抵抗化を図りながら、
抵抗値のばらつきを小さくして品質に対する信頼性を向
上できるようにした構造に関する。
って変化する正の抵抗温度特性を有する積層型の半導体
磁器に関し、詳細には室温での低抵抗化を図りながら、
抵抗値のばらつきを小さくして品質に対する信頼性を向
上できるようにした構造に関する。
【０００２】
【従来の技術】正の抵抗温度特性を有するＢａＴｉＯ3
系半導体磁器は、キュリー点以上で抵抗値が急激に増加
する特性を有しており、例えば電気回路の過電流保護素
子として、あるいはテレビのブラウン管枠の消磁素子と
して、多くの分野で使用されている。また、近年の低抵
抗化に対応するために、ディスク型に代わるものとして
積層型の半導体磁器が提案されている。この積層型半導
体磁器は、半導体セラミック層と内部電極とを交互に積
層して一体焼結するとともに、該焼結体の左, 右端面に
外部電極を形成し、該外部電極と上記各内部電極の一端
面とを交互に接続した構造となっている。
系半導体磁器は、キュリー点以上で抵抗値が急激に増加
する特性を有しており、例えば電気回路の過電流保護素
子として、あるいはテレビのブラウン管枠の消磁素子と
して、多くの分野で使用されている。また、近年の低抵
抗化に対応するために、ディスク型に代わるものとして
積層型の半導体磁器が提案されている。この積層型半導
体磁器は、半導体セラミック層と内部電極とを交互に積
層して一体焼結するとともに、該焼結体の左, 右端面に
外部電極を形成し、該外部電極と上記各内部電極の一端
面とを交互に接続した構造となっている。
【０００３】このような積層型半導体磁器では半導体セ
ラミック層として、従来、ＢａＴｉＯ3 を主成分とし、
これにＹ，あるいはＬａを添加してなるセラミック材料
が採用されている（特開昭55-88304号公報, 特開昭57-6
0802号公報参照) 。
ラミック層として、従来、ＢａＴｉＯ3 を主成分とし、
これにＹ，あるいはＬａを添加してなるセラミック材料
が採用されている（特開昭55-88304号公報, 特開昭57-6
0802号公報参照) 。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の半導体磁器では、室温での抵抗値は低いものの、抵抗
値のばらつきが大きく、品質に対する信頼性が低いとい
う問題がある。
の半導体磁器では、室温での抵抗値は低いものの、抵抗
値のばらつきが大きく、品質に対する信頼性が低いとい
う問題がある。
【０００５】本発明は上記従来の問題点を解決するため
になされたもので、低抵抗化を図りながら、抵抗値のば
らつきを小さくできる正の抵抗温度特性を有する半導体
磁器を提供することを目的としている。
になされたもので、低抵抗化を図りながら、抵抗値のば
らつきを小さくできる正の抵抗温度特性を有する半導体
磁器を提供することを目的としている。
【０００６】
【課題を解決するための手段】本件発明者らは、上述の
抵抗値のばらつきの問題を改善するために半導体セラミ
ック層の組成について検討したところ、該セラミック層
を構成するチタン酸バリウムにＳｉＯ2 を所定量添加す
ることによって上記ばらつきを低減できることを見出
し、本発明を成したものである。
抵抗値のばらつきの問題を改善するために半導体セラミ
ック層の組成について検討したところ、該セラミック層
を構成するチタン酸バリウムにＳｉＯ2 を所定量添加す
ることによって上記ばらつきを低減できることを見出
し、本発明を成したものである。
【０００７】そこで請求項１の発明は、半導体セラミッ
ク層と電極とからなる正の抵抗温度特性を有する半導体
磁器において、上記半導体セラミック層を、チタン酸バ
リウムを主成分とし、これにＳｉＯ2 を添加してなるセ
ラミック材料により構成したことを特徴としている。ま
た請求項２の発明は、上記ＳｉＯ2 の添加量を0.1 〜５
mol ％の範囲としたことを特徴とし、請求項３の発明
は、上記半導体セラミック層と電極とを同時焼成したこ
とを特徴としている。
ク層と電極とからなる正の抵抗温度特性を有する半導体
磁器において、上記半導体セラミック層を、チタン酸バ
リウムを主成分とし、これにＳｉＯ2 を添加してなるセ
ラミック材料により構成したことを特徴としている。ま
た請求項２の発明は、上記ＳｉＯ2 の添加量を0.1 〜５
mol ％の範囲としたことを特徴とし、請求項３の発明
は、上記半導体セラミック層と電極とを同時焼成したこ
とを特徴としている。
【０００８】ここで、上記ＳｉＯ2 の添加量を規定した
のは、0.1 mol ％以下では抵抗値のばらつきの改善効果
が得られなく、これ以上添加することにより顕著な効果
が得られるからである。また上記添加量が５mol ％を越
えてもばらつきは改善できるものの、抵抗値が逆に上昇
することから好ましくはない。また上記セラミック層と
電極とを同時に焼成した場合は、ばらつきの低減効果が
大きい。
のは、0.1 mol ％以下では抵抗値のばらつきの改善効果
が得られなく、これ以上添加することにより顕著な効果
が得られるからである。また上記添加量が５mol ％を越
えてもばらつきは改善できるものの、抵抗値が逆に上昇
することから好ましくはない。また上記セラミック層と
電極とを同時に焼成した場合は、ばらつきの低減効果が
大きい。
【０００９】また、本発明の半導体磁器には、以下のも
のが含まれる。半導体セラミック層と内部電極とを交互
に積層し、該積層体を同時に一体焼結してなるもの。ま
た、セラミックシートの上面に、セラミック粉末とカー
ボン，ワニス等を混合してなるペーストを印刷して内部
電極に対応する電極部を形成し、これを積層した後、一
体焼結して上記電極部にポーラス層を形成し、この焼結
体のポーラス層に電極を注入して内部電極を形成したも
の。さらに、セラミックシートを焼結して焼結板を形成
し、該焼結板に内部電極用の電極ペーストを印刷した
後、この焼結板を貼り合わせて積層し、この後熱処理を
施して上記内部電極を焼き付けて焼結板とともに一体化
したもの。さらには、単板のセラミック焼結板の両主面
に電極を形成してなる、いわゆるディスク型のものが含
まれる。
のが含まれる。半導体セラミック層と内部電極とを交互
に積層し、該積層体を同時に一体焼結してなるもの。ま
た、セラミックシートの上面に、セラミック粉末とカー
ボン，ワニス等を混合してなるペーストを印刷して内部
電極に対応する電極部を形成し、これを積層した後、一
体焼結して上記電極部にポーラス層を形成し、この焼結
体のポーラス層に電極を注入して内部電極を形成したも
の。さらに、セラミックシートを焼結して焼結板を形成
し、該焼結板に内部電極用の電極ペーストを印刷した
後、この焼結板を貼り合わせて積層し、この後熱処理を
施して上記内部電極を焼き付けて焼結板とともに一体化
したもの。さらには、単板のセラミック焼結板の両主面
に電極を形成してなる、いわゆるディスク型のものが含
まれる。
【００１０】
【作用】本発明に係る正の抵抗温度特性を有する半導体
磁器によれば、半導体セラミック層を構成するチタン酸
バリウムにＳｉＯ2 を添加したので、低抵抗化を図りな
がら、抵抗値のばらつきを低減でき、品質に対する信頼
性を向上できる。
磁器によれば、半導体セラミック層を構成するチタン酸
バリウムにＳｉＯ2 を添加したので、低抵抗化を図りな
がら、抵抗値のばらつきを低減でき、品質に対する信頼
性を向上できる。
【００１１】
【実施例】以下、本発明の実施例を図について説明す
る。図１及び図２は本発明の一実施例による正の抵抗温
度特性を有する半導体磁器を説明するための図である。
本実施例では、積層型の半導体磁器を例にとって説明す
る。図において、１は本実施例の積層型半導体磁器であ
る。この半導体磁器１は直方体状のもので、半導体セラ
ミック層２とＮｉからなる内部電極３とを交互に積層
し、該積層体を同時に一体焼結して焼結体４を形成して
構成されている。また上記各内部電極３の一端面３ａは
焼結体４の左, 右端面４ａ，４ｂに交互に露出してお
り、残りの各端面はセラミック層２の内側に位置して焼
結体４内に埋設されている。
る。図１及び図２は本発明の一実施例による正の抵抗温
度特性を有する半導体磁器を説明するための図である。
本実施例では、積層型の半導体磁器を例にとって説明す
る。図において、１は本実施例の積層型半導体磁器であ
る。この半導体磁器１は直方体状のもので、半導体セラ
ミック層２とＮｉからなる内部電極３とを交互に積層
し、該積層体を同時に一体焼結して焼結体４を形成して
構成されている。また上記各内部電極３の一端面３ａは
焼結体４の左, 右端面４ａ，４ｂに交互に露出してお
り、残りの各端面はセラミック層２の内側に位置して焼
結体４内に埋設されている。
【００１２】上記焼結体４の左, 右端面４ａ，４ｂには
Ａｇからなる外部電極５が被覆形成されており、該外部
電極５と上記各内部電極３の一端面３ａとは電気的に接
続されている。
Ａｇからなる外部電極５が被覆形成されており、該外部
電極５と上記各内部電極３の一端面３ａとは電気的に接
続されている。
【００１３】そして、上記半導体セラミック層２は、Ｂ
ａＴｉＯ3 を主成分とし、これにＳｉＯ2 を添加してな
るセラミック材料により構成されており、該ＳｉＯ2 の
添加量は0.1 〜５mol ％の範囲内となっている。
ａＴｉＯ3 を主成分とし、これにＳｉＯ2 を添加してな
るセラミック材料により構成されており、該ＳｉＯ2 の
添加量は0.1 〜５mol ％の範囲内となっている。
【００１４】次に本実施例の積層型半導体磁器１の一製
造方法について説明する。まず、原料として、ＢａＣＯ
3 ，ＣａＣＯ3 ，ＴｉＯ2 ，Ｌａ2 Ｏ3 ，ＭｎＯ 2 ，Ｓ
ｉＯ2 を用いて以下の組成となるよう調合する。（Ba
0.848Ca0.15La0.002）1.01ＴｉＯ3 ＋0.01ＳｉＯ2 ＋0.
001 ＭｎＯ2上記原料を、純水，及びジルコニアボール
とともにポリエチレン製ポットに入れて５時間粉砕混合
した後、乾燥させて1100℃で２時間仮焼成する。
造方法について説明する。まず、原料として、ＢａＣＯ
3 ，ＣａＣＯ3 ，ＴｉＯ2 ，Ｌａ2 Ｏ3 ，ＭｎＯ 2 ，Ｓ
ｉＯ2 を用いて以下の組成となるよう調合する。（Ba
0.848Ca0.15La0.002）1.01ＴｉＯ3 ＋0.01ＳｉＯ2 ＋0.
001 ＭｎＯ2上記原料を、純水，及びジルコニアボール
とともにポリエチレン製ポットに入れて５時間粉砕混合
した後、乾燥させて1100℃で２時間仮焼成する。
【００１５】次いで、この仮焼成体を再度粉砕して仮焼
成粉を形成し、この仮焼成粉に有機バインダー，溶剤，
及び分散剤を混合し、厚さ0.1 mmのセラミックグリーン
シートを成形する。次に、このグリーンシートを7.5 ×
6.5 mm2 のサイズとなるよう矩形状に打ち抜いて多数の
半導体セラミック層２を形成する。
成粉を形成し、この仮焼成粉に有機バインダー，溶剤，
及び分散剤を混合し、厚さ0.1 mmのセラミックグリーン
シートを成形する。次に、このグリーンシートを7.5 ×
6.5 mm2 のサイズとなるよう矩形状に打ち抜いて多数の
半導体セラミック層２を形成する。
【００１６】次に、Ｎｉ粉末にワニスを混合してなる電
極ペーストを作成する。この電極ペーストを上記各セラ
ミック層２の上面にスクリーン印刷して内部電極３を形
成する。この場合、各内部電極３の一端面３ａのみがセ
ラミック層２の端縁まで延び、他の端面は内側に位置す
るように形成する。
極ペーストを作成する。この電極ペーストを上記各セラ
ミック層２の上面にスクリーン印刷して内部電極３を形
成する。この場合、各内部電極３の一端面３ａのみがセ
ラミック層２の端縁まで延び、他の端面は内側に位置す
るように形成する。
【００１７】そして、図２に示すように、上記セラミッ
ク層２と内部電極３とが交互に重なり、かつ該内部電極
３の一端面３ａがセラミック層２の左, 右端面に交互に
位置するよう１０層重ね、これの上面，下面にダミーと
してのセラミック層６，６を重ねて積層する。次いで、
これをプレスで加圧，圧着して積層体を形成する。これ
により上記内部電極３の一端面３ａのみが積層体の左,
右端面に露出し、残りの部分は積層体内に封入されるこ
ととなる。
ク層２と内部電極３とが交互に重なり、かつ該内部電極
３の一端面３ａがセラミック層２の左, 右端面に交互に
位置するよう１０層重ね、これの上面，下面にダミーと
してのセラミック層６，６を重ねて積層する。次いで、
これをプレスで加圧，圧着して積層体を形成する。これ
により上記内部電極３の一端面３ａのみが積層体の左,
右端面に露出し、残りの部分は積層体内に封入されるこ
ととなる。
【００１８】次に、上記積層体を大気中で加熱してバイ
ンダを燃焼させた後、Ｈ2 ／Ｎ2 ＝３％の還元性雰囲気
中にて1350℃で２時間焼成し、焼結体４を得る。次い
で、この焼結体４を大気中にて800 ℃で２時間の再酸化
熱処理を施す。
ンダを燃焼させた後、Ｈ2 ／Ｎ2 ＝３％の還元性雰囲気
中にて1350℃で２時間焼成し、焼結体４を得る。次い
で、この焼結体４を大気中にて800 ℃で２時間の再酸化
熱処理を施す。
【００１９】最後に、上記焼結体４の左, 右端面４ａ，
４ｂにＡｇペーストを塗布した後、大気中にて650 ℃で
焼き付けて外部電極５を形成する。これにより本実施例
の積層型半導体磁器１が製造される。
４ｂにＡｇペーストを塗布した後、大気中にて650 ℃で
焼き付けて外部電極５を形成する。これにより本実施例
の積層型半導体磁器１が製造される。
【００２０】
【表１】
【００２１】表１は、本実施例の積層型半導体磁器の効
果を確認するために行った試験結果を示す。この試験
は、上記製造方法において、上述のセラミック原料のＳ
ｉＯ2量を０〜0.10の範囲で変化させて多数の試料を作
成し、各試料の室温での抵抗値（Ω）を測定するととも
に、抵抗値のばらつき（σ/ 平均値％) を調べた。
果を確認するために行った試験結果を示す。この試験
は、上記製造方法において、上述のセラミック原料のＳ
ｉＯ2量を０〜0.10の範囲で変化させて多数の試料を作
成し、各試料の室温での抵抗値（Ω）を測定するととも
に、抵抗値のばらつき（σ/ 平均値％) を調べた。
【００２２】表１からも明らかなように、ＳｉＯ2 量を
請求範囲以下の0,及び0.0005とした試料の場合、抵抗値
は0.22,0.25 Ωと低いものの、ばらつきは30,65 ％と大
きく改善効果が得られていない。また、ＳｉＯ2 量を請
求範囲以上の0.10とした試料では、ばらつきは５％と低
減できるものの、抵抗値は逆に1.5 Ωと上昇している。
これに対してＳｉＯ2 量を請求範囲内とした試料の場合
は、何れの試料も抵抗値が0.15〜0.20Ωと室温での抵抗
が低く、かつ抵抗値のばらつきも５〜８％と小さくなっ
ている。このようにＳｉＯ2 を所定量添加することによ
って低抵抗化を図りながら、抵抗値のばらつきを大幅に
低減できることがわかる。
請求範囲以下の0,及び0.0005とした試料の場合、抵抗値
は0.22,0.25 Ωと低いものの、ばらつきは30,65 ％と大
きく改善効果が得られていない。また、ＳｉＯ2 量を請
求範囲以上の0.10とした試料では、ばらつきは５％と低
減できるものの、抵抗値は逆に1.5 Ωと上昇している。
これに対してＳｉＯ2 量を請求範囲内とした試料の場合
は、何れの試料も抵抗値が0.15〜0.20Ωと室温での抵抗
が低く、かつ抵抗値のばらつきも５〜８％と小さくなっ
ている。このようにＳｉＯ2 を所定量添加することによ
って低抵抗化を図りながら、抵抗値のばらつきを大幅に
低減できることがわかる。
【００２３】
【表２】
【００２４】表２は、ディスク型の半導体磁器に適用し
た場合の効果を確認するために行った試験結果を示す。
この試験は、上記実施例と同様のセラミック原料を採用
し、この原料粉の仮焼成後に有機バインダを混合してグ
リーンシートを形成し、該グリーンシートから打ち抜き
法で15mmφ×１mmからなるセラミック板を形成した後、
焼成して焼結板を形成し、単板形状の半導体磁器を作成
した。そして、このＳｉＯ2 量を０〜0.10の範囲で変化
させた場合の、室温での抵抗値，及び抵抗値のばらつき
を調べた。
た場合の効果を確認するために行った試験結果を示す。
この試験は、上記実施例と同様のセラミック原料を採用
し、この原料粉の仮焼成後に有機バインダを混合してグ
リーンシートを形成し、該グリーンシートから打ち抜き
法で15mmφ×１mmからなるセラミック板を形成した後、
焼成して焼結板を形成し、単板形状の半導体磁器を作成
した。そして、このＳｉＯ2 量を０〜0.10の範囲で変化
させた場合の、室温での抵抗値，及び抵抗値のばらつき
を調べた。
【００２５】表２において、単板状の半導体磁器におい
ても上記ＳｉＯ2 量を請求範囲内とすることにより、抵
抗値のばらつきは５〜７％となり、添加しない試料の８
％に比べて若干低減効果が得られている。しかし、積層
型の場合の６５％を５％に低減したような大幅な効果で
はなく、本発明は上記積層型の半導体磁器に適用した場
合にのみ格段の効果が得られることを示している。
ても上記ＳｉＯ2 量を請求範囲内とすることにより、抵
抗値のばらつきは５〜７％となり、添加しない試料の８
％に比べて若干低減効果が得られている。しかし、積層
型の場合の６５％を５％に低減したような大幅な効果で
はなく、本発明は上記積層型の半導体磁器に適用した場
合にのみ格段の効果が得られることを示している。
【００２６】
【発明の効果】以上のように本発明に係る正の抵抗温度
特性を有する半導体磁器によれば、チタン酸バリウムに
ＳｉＯ2 を添加したので、室温での低抵抗化を図りなが
ら抵抗値のばらつきを小さくできる効果があり、品質に
対する信頼性を向上できる効果が得られる。
特性を有する半導体磁器によれば、チタン酸バリウムに
ＳｉＯ2 を添加したので、室温での低抵抗化を図りなが
ら抵抗値のばらつきを小さくできる効果があり、品質に
対する信頼性を向上できる効果が得られる。
【図１】本発明の一実施例による正の抵抗温度特性を有
する半導体磁器を説明するための断面図である。
する半導体磁器を説明するための断面図である。
【図２】上記実施例の積層型半導体磁器の分解斜視図で
ある。
ある。
１ 半導体磁器 ２ 半導体セラミック層 ３ 電極
Claims (3)
- 【請求項１】 半導体セラミック層と電極とからなる正
の抵抗温度特性を有する半導体磁器において、上記半導
体セラミック層が、チタン酸バリウムを主成分とし、こ
れにＳｉＯ2 を添加してなるセラミック材料により構成
されていることを特徴とする正の抵抗温度特性を有する
半導体磁器。 - 【請求項２】 請求項１において、上記ＳｉＯ2 の含有
量が0.1 〜５mol ％の範囲であることを特徴とする正の
抵抗温度特性を有する半導体磁器。 - 【請求項３】 請求項１又は２において、上記半導体セ
ラミック層と電極とを同時に一体焼成したことを特徴と
する正の抵抗温度特性を有する半導体磁器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33176492A JPH06181108A (ja) | 1992-12-11 | 1992-12-11 | 正の抵抗温度特性を有する半導体磁器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33176492A JPH06181108A (ja) | 1992-12-11 | 1992-12-11 | 正の抵抗温度特性を有する半導体磁器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06181108A true JPH06181108A (ja) | 1994-06-28 |
Family
ID=18247362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33176492A Pending JPH06181108A (ja) | 1992-12-11 | 1992-12-11 | 正の抵抗温度特性を有する半導体磁器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06181108A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6984355B2 (en) * | 1999-11-02 | 2006-01-10 | Murata Manufacturing Co., Ltd. | Semiconducting ceramic material, process for producing the ceramic material, and thermistor |
-
1992
- 1992-12-11 JP JP33176492A patent/JPH06181108A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6984355B2 (en) * | 1999-11-02 | 2006-01-10 | Murata Manufacturing Co., Ltd. | Semiconducting ceramic material, process for producing the ceramic material, and thermistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4345071B2 (ja) | 積層セラミックコンデンサ、及び該積層セラミックコンデンサの製造方法 | |
| JP4200765B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| JPH06302403A (ja) | 積層型半導体セラミック素子 | |
| JPH0684608A (ja) | セラミック素子 | |
| JP3438736B2 (ja) | 積層型半導体磁器の製造方法 | |
| JPH0562855A (ja) | 積層磁器コンデンサ | |
| US7060144B2 (en) | Ceramic capacitor and method for the manufacture thereof | |
| JP2002305125A (ja) | コンデンサアレイ | |
| JPH11340090A (ja) | 粒界絶縁型積層セラミックコンデンサの製造方法 | |
| JPH06181108A (ja) | 正の抵抗温度特性を有する半導体磁器 | |
| JPH07122456A (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH0652718A (ja) | 誘電体磁器及び磁器コンデンサ | |
| JPH11233364A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP3245933B2 (ja) | 抵抗体 | |
| JP3245946B2 (ja) | 抵抗体 | |
| JPH0714741A (ja) | 卑金属積層セラミックコンデンサ及びその製造方法 | |
| JPH07114174B2 (ja) | 積層型半導体磁器電子部品の製造方法 | |
| JPH06251903A (ja) | 正の抵抗温度特性を有する積層型半導体磁器 | |
| JP2504226B2 (ja) | 積層型バリスタ | |
| JPS622612A (ja) | 積層型セラミツクコンデンサ素子 | |
| JPH06181101A (ja) | 正の抵抗温度特性を有する半導体磁器 | |
| JP2872454B2 (ja) | 粒界絶縁型半導体積層磁器コンデンサの製造方法 | |
| JP3189341B2 (ja) | 複合バリスタ | |
| JPH065402A (ja) | セラミック素子 | |
| JPH08222468A (ja) | セラミック素子とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011113 |