JPH06152361A - Fetスイッチ - Google Patents
FetスイッチInfo
- Publication number
- JPH06152361A JPH06152361A JP30239292A JP30239292A JPH06152361A JP H06152361 A JPH06152361 A JP H06152361A JP 30239292 A JP30239292 A JP 30239292A JP 30239292 A JP30239292 A JP 30239292A JP H06152361 A JPH06152361 A JP H06152361A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- gate
- inductor
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 高周波信号の挿入損失を低減して、伝送効率
を高める。 【構成】 高周波信号を入力する信号入力端子T1 と信
号出力端子T2 (T3)との間にトランジスタQ1 (Q
3 )を介装する。信号入力端子T1 をインダクタLSを介
して接地する。トランジスタQ1 ,Q3 と基板との間の
容量と、インダクタLSとで共振回路を形成し、そのイン
ピーダンスを所定周波数で最大になるようインダクタLS
のインダクタンス値を選定する。
を高める。 【構成】 高周波信号を入力する信号入力端子T1 と信
号出力端子T2 (T3)との間にトランジスタQ1 (Q
3 )を介装する。信号入力端子T1 をインダクタLSを介
して接地する。トランジスタQ1 ,Q3 と基板との間の
容量と、インダクタLSとで共振回路を形成し、そのイン
ピーダンスを所定周波数で最大になるようインダクタLS
のインダクタンス値を選定する。
Description
【0001】
【産業上の利用分野】本発明はFET により信号を入断す
るFET スイッチに関し、例えばデジタルコードレス電話
機のアンテナを送信状態又は受信状態に切換えるFET ス
イッチに関するものである。
るFET スイッチに関し、例えばデジタルコードレス電話
機のアンテナを送信状態又は受信状態に切換えるFET ス
イッチに関するものである。
【0002】
【従来の技術】この種のFET スイッチである典型的なシ
ングルポールデュアルスルー(SPDT)スイッチは例えば図
1に示すように構成されている。高周波信号が入力され
る信号入力端子T1 は、MESFETからなるトランジスタQ
1 を介して第1の信号出力端子T2 と接続され、第1の
信号出力端子T2 はMESFETからなるトランジスタQ2 を
介して接地される。また、信号入力端子T1 はMESFETか
らなるトランジスタQ3を介して第2の信号出力端子T
3 と接続され、第2の信号出力端子T3 は、MESFETから
なるトランジスタQ4 を介して接地される。ゲート信号
入力端子TG1 は、ゲート抵抗R2 を介してトランジスタ
Q2 のゲートと、ゲート抵抗R3 を介してトランジスタ
Q3 のゲートと接続される。ゲート信号入力端子TG
2 は、ゲート抵抗R4 を介してトランジスタQ4 のゲー
トと、ゲート抵抗R1 を介してトランジスタQ1 のゲー
トと接続される。ゲート抵抗R1 ,R2 ,R3 ,R4 は
夫々5〜7 kΩの抵抗値に選定される。
ングルポールデュアルスルー(SPDT)スイッチは例えば図
1に示すように構成されている。高周波信号が入力され
る信号入力端子T1 は、MESFETからなるトランジスタQ
1 を介して第1の信号出力端子T2 と接続され、第1の
信号出力端子T2 はMESFETからなるトランジスタQ2 を
介して接地される。また、信号入力端子T1 はMESFETか
らなるトランジスタQ3を介して第2の信号出力端子T
3 と接続され、第2の信号出力端子T3 は、MESFETから
なるトランジスタQ4 を介して接地される。ゲート信号
入力端子TG1 は、ゲート抵抗R2 を介してトランジスタ
Q2 のゲートと、ゲート抵抗R3 を介してトランジスタ
Q3 のゲートと接続される。ゲート信号入力端子TG
2 は、ゲート抵抗R4 を介してトランジスタQ4 のゲー
トと、ゲート抵抗R1 を介してトランジスタQ1 のゲー
トと接続される。ゲート抵抗R1 ,R2 ,R3 ,R4 は
夫々5〜7 kΩの抵抗値に選定される。
【0003】次にこのFET スイッチの動作を説明する。
例えば、ゲート信号入力端子TG1 に−3Vを与え、ゲー
ト信号入力端子TG2 に0Vを与えると、トランジスタQ
1 ,Q4 がともにオンし、トランジスタQ2 ,Q3 がと
もにオフする。それにより信号入力端子T1 に高周波信
号が入力されると、その高周波信号はトランジスタQ 1
を介して信号出力端子T2 へ出力される。反対にゲート
信号入力端子TG1 に0Vを、ゲート信号入力端子TG2 に
−3Vを与えると、トランジスタQ1 ,Q4 がともにオ
フし、トランジスタQ2 ,Q3 がともにオンする。それ
により信号入力端子T1 に高周波信号が入力されると、
その高周波信号はトランジスタQ3 を介して信号出力端
子T3 へ出力される。ところで、最も簡易な等価回路で
はオンさせたトランジスタは、数Ωのオン抵抗と等価に
なり、反対にオフさせたトランジスタは抵抗と数PFの容
量との直列回路と等価になる。
例えば、ゲート信号入力端子TG1 に−3Vを与え、ゲー
ト信号入力端子TG2 に0Vを与えると、トランジスタQ
1 ,Q4 がともにオンし、トランジスタQ2 ,Q3 がと
もにオフする。それにより信号入力端子T1 に高周波信
号が入力されると、その高周波信号はトランジスタQ 1
を介して信号出力端子T2 へ出力される。反対にゲート
信号入力端子TG1 に0Vを、ゲート信号入力端子TG2 に
−3Vを与えると、トランジスタQ1 ,Q4 がともにオ
フし、トランジスタQ2 ,Q3 がともにオンする。それ
により信号入力端子T1 に高周波信号が入力されると、
その高周波信号はトランジスタQ3 を介して信号出力端
子T3 へ出力される。ところで、最も簡易な等価回路で
はオンさせたトランジスタは、数Ωのオン抵抗と等価に
なり、反対にオフさせたトランジスタは抵抗と数PFの容
量との直列回路と等価になる。
【0004】したがって、例えばトランジスタQ1 ,Q
4 をオンさせ、トランジスタQ2 ,Q3 をオフさせた場
合、信号入力端子T1 に入力された高周波信号はオフし
ているトランジスタQ3 の容量を介して信号出力端子T
3 側へ漏洩するが、トランジスタQ4 がオンしているた
め、そのオン抵抗を介して接地側へ流れて、信号出力端
子T3 には、漏洩による高周波信号が与えられない。
4 をオンさせ、トランジスタQ2 ,Q3 をオフさせた場
合、信号入力端子T1 に入力された高周波信号はオフし
ているトランジスタQ3 の容量を介して信号出力端子T
3 側へ漏洩するが、トランジスタQ4 がオンしているた
め、そのオン抵抗を介して接地側へ流れて、信号出力端
子T3 には、漏洩による高周波信号が与えられない。
【0005】一方、オンしているトランジスタQ1 を通
った高周波信号は、オフしているトランジスタQ2 の抵
抗と容量との直列回路を通って漏洩が生じるが、トラン
ジスタQ1 を通った高周波信号の殆どは信号出力端子T
2 へ与えられる。また、トランジスタQ3 ,Q2 をオン
させ、トランジスタQ1 ,Q4 をオフさせた場合の動作
も同様であり、信号入力端子T1 に入力された高周波信
号は信号出力端子T2に与えられず、信号出力端子T3
にのみ与えられる。このように、信号入力端子T1 に入
力された高周波信号を、挿入損失を低減して信号出力端
子T2 又はT3へ出力できるようにしている。
った高周波信号は、オフしているトランジスタQ2 の抵
抗と容量との直列回路を通って漏洩が生じるが、トラン
ジスタQ1 を通った高周波信号の殆どは信号出力端子T
2 へ与えられる。また、トランジスタQ3 ,Q2 をオン
させ、トランジスタQ1 ,Q4 をオフさせた場合の動作
も同様であり、信号入力端子T1 に入力された高周波信
号は信号出力端子T2に与えられず、信号出力端子T3
にのみ与えられる。このように、信号入力端子T1 に入
力された高周波信号を、挿入損失を低減して信号出力端
子T2 又はT3へ出力できるようにしている。
【0006】図2は、高周波信号の伝送効率をより高め
たFET スイッチの構成を示すブロック図である。信号入
力端子T1 はMESFETからなるトランジスタQ1 を介して
第1の信号出力端子T2 と接続され、信号出力端子T2
はMESFETからなるトランジスタQ2 を介して接地され
る。また信号入力端子T1 はMESFETからなるトランジス
タQ3 を介して第2の信号出力端子T3 と接続され、信
号出力端子T3 はMESFETからなるトランジスタQ4 を介
して接地される。一方のゲート信号入力端子TG1はゲー
ト抵抗R2 を介してトランジスタQ2 のゲートと、ゲー
ト抵抗R3 を介してトランジスタQ3 のゲートと接続さ
れる。他方のゲート信号入力端子TG2 はゲート抵抗R4
を介してトランジスタQ4 のゲートと、ゲート抵抗R1
を介してトランジスタQ1 のゲートと接続される。ゲー
ト抵抗R1 ,R2 ,R3 ,R4 夫々は5〜7 kΩの抵抗
値となっている。トランジスタQ1 にはインダクタL1
が、トランジスタQ2 にはインダクタL2 が並列接続さ
れる。これらのインバータL 1 ,L2 は、例えばデジタ
ルコードレス電話機で使用される周波数1.9GHzにおい
て、トランジスタのオフ状態における容量と共振してイ
ンピーダンスが最大になるように6〜7μH のインダク
タンス値に選定されている。
たFET スイッチの構成を示すブロック図である。信号入
力端子T1 はMESFETからなるトランジスタQ1 を介して
第1の信号出力端子T2 と接続され、信号出力端子T2
はMESFETからなるトランジスタQ2 を介して接地され
る。また信号入力端子T1 はMESFETからなるトランジス
タQ3 を介して第2の信号出力端子T3 と接続され、信
号出力端子T3 はMESFETからなるトランジスタQ4 を介
して接地される。一方のゲート信号入力端子TG1はゲー
ト抵抗R2 を介してトランジスタQ2 のゲートと、ゲー
ト抵抗R3 を介してトランジスタQ3 のゲートと接続さ
れる。他方のゲート信号入力端子TG2 はゲート抵抗R4
を介してトランジスタQ4 のゲートと、ゲート抵抗R1
を介してトランジスタQ1 のゲートと接続される。ゲー
ト抵抗R1 ,R2 ,R3 ,R4 夫々は5〜7 kΩの抵抗
値となっている。トランジスタQ1 にはインダクタL1
が、トランジスタQ2 にはインダクタL2 が並列接続さ
れる。これらのインバータL 1 ,L2 は、例えばデジタ
ルコードレス電話機で使用される周波数1.9GHzにおい
て、トランジスタのオフ状態における容量と共振してイ
ンピーダンスが最大になるように6〜7μH のインダク
タンス値に選定されている。
【0007】次にこのFET スイッチの動作を説明する。
図1に示したFET スイッチと同様に、ゲート信号入力端
子TG1 に例えば−3Vを与え、ゲート信号入力端子に0
Vを与えると、トランジスタQ1 ,Q4 がともにオン
し、トランジスタQ2 ,Q3 がともにオフする。そして
信号入力端子T1 に1.9GHzの高周波信号が入力される
と、オフしているトランジスタQ3 の数PFの容量と、6
〜7μH のインダクタL1との共振回路によりそのイン
ピーダンスが最大になり、トランジスタQ3 を漏洩する
高周波信号を遮断する。それにより高周波信号はオンし
ているトランジスタQ1 をより多く通って信号出力端子
T2 へ与えられる。そのため挿入損失が減少して高周波
信号の伝送効率を高め得る。
図1に示したFET スイッチと同様に、ゲート信号入力端
子TG1 に例えば−3Vを与え、ゲート信号入力端子に0
Vを与えると、トランジスタQ1 ,Q4 がともにオン
し、トランジスタQ2 ,Q3 がともにオフする。そして
信号入力端子T1 に1.9GHzの高周波信号が入力される
と、オフしているトランジスタQ3 の数PFの容量と、6
〜7μH のインダクタL1との共振回路によりそのイン
ピーダンスが最大になり、トランジスタQ3 を漏洩する
高周波信号を遮断する。それにより高周波信号はオンし
ているトランジスタQ1 をより多く通って信号出力端子
T2 へ与えられる。そのため挿入損失が減少して高周波
信号の伝送効率を高め得る。
【0008】なお、図3に、図1に示したFET スイッチ
における高周波信号の挿入損失の特性を、縦軸を挿入損
失とし、横軸を周波数として示している。図3に見られ
るように挿入損失は0.5GHzの周波数で0.3dB 、3.0GHzの
周波数で1.22dBであり、ゆるやかに右下りの曲線Aで表
わされた挿入損失特性となっている。
における高周波信号の挿入損失の特性を、縦軸を挿入損
失とし、横軸を周波数として示している。図3に見られ
るように挿入損失は0.5GHzの周波数で0.3dB 、3.0GHzの
周波数で1.22dBであり、ゆるやかに右下りの曲線Aで表
わされた挿入損失特性となっている。
【0009】
【発明が解決しようとする課題】しかし乍ら、前述した
いずれのFET スイッチもトランジスタと基板との間に容
量が存在していて、信号入力端子に高周波信号が入力さ
れた場合、その容量を通って漏洩して挿入損失が生じ、
高周波信号の伝送効率を低下させるという問題がある。
本発明は斯かる問題に鑑み、トランジスタと基板との間
の容量に起因して生じる挿入損失を低減して、高周波信
号の伝送効率が高いFET スイッチを提供することを目的
とする。
いずれのFET スイッチもトランジスタと基板との間に容
量が存在していて、信号入力端子に高周波信号が入力さ
れた場合、その容量を通って漏洩して挿入損失が生じ、
高周波信号の伝送効率を低下させるという問題がある。
本発明は斯かる問題に鑑み、トランジスタと基板との間
の容量に起因して生じる挿入損失を低減して、高周波信
号の伝送効率が高いFET スイッチを提供することを目的
とする。
【0010】
【課題を解決するための手段】本発明に係るFET スイッ
チは、第1の信号端子と第2の信号端子との間に、トラ
ンジスタを介装してなるFET スイッチにおいて、前記第
1の信号端子を、インダクタを介して接地してあること
を特徴とする。
チは、第1の信号端子と第2の信号端子との間に、トラ
ンジスタを介装してなるFET スイッチにおいて、前記第
1の信号端子を、インダクタを介して接地してあること
を特徴とする。
【0011】
【作用】第1の信号端子に高周波信号を入力すると、ト
ランジスタと基板との間の容量と、第1の信号端子を接
地しているインダクタとで形成されている共振回路のイ
ンピーダンスが最大になり、トランジスタから基板へ漏
洩する高周波信号を遮断する。よって、挿入損失が減少
して、高周波信号の伝送効率が高くなる。
ランジスタと基板との間の容量と、第1の信号端子を接
地しているインダクタとで形成されている共振回路のイ
ンピーダンスが最大になり、トランジスタから基板へ漏
洩する高周波信号を遮断する。よって、挿入損失が減少
して、高周波信号の伝送効率が高くなる。
【0012】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図4は本発明に係るFET スイッチの構成を示す
ブロック図である。信号入力端子T1 はMESFETからなる
トランジスタQ1 を介して第1の信号出力端子T2 と接
続され、信号出力端子T2 はMESFETからなるトランジス
タQ2 を介して接地される。また、信号入力端子T1 は
MESFETからなるトランジスタQ3 を介して第2の信号出
力端子T3 と接続され、信号出力端子T3 はMESFETから
なるトランジスタQ4 を介して接地される。一方のゲー
ト信号入力端子TG1 は、ゲート抵抗R2 を介してトラン
ジスタQ2 のゲートと、ゲート抵抗R3 を介してトラン
ジスタQ3のゲートと接続される。他方のゲート信号入
力端子TG2 は、ゲート抵抗R4 を介してトランジスタQ
4 のゲートと、ゲート抵抗R1 を介してトランジスタQ
1 のゲートと接続される。信号入力端子T1 はインダク
タLSを介して接地される。このインダクタLSと、トラン
ジスタQ1 ,Q2 ,Q3 ,Q4 夫々と基板との間に存在
する容量及びインダクタLS自身の基板との間に存在する
容量とで共振回路を形成しており、例えばデジタルコー
ドレス電話機に使用する周波数1.9GHzにおいて、その共
振回路のインピーダンスが最大になるようにインダクタ
LSのインダクタンス値を選定している。
述する。図4は本発明に係るFET スイッチの構成を示す
ブロック図である。信号入力端子T1 はMESFETからなる
トランジスタQ1 を介して第1の信号出力端子T2 と接
続され、信号出力端子T2 はMESFETからなるトランジス
タQ2 を介して接地される。また、信号入力端子T1 は
MESFETからなるトランジスタQ3 を介して第2の信号出
力端子T3 と接続され、信号出力端子T3 はMESFETから
なるトランジスタQ4 を介して接地される。一方のゲー
ト信号入力端子TG1 は、ゲート抵抗R2 を介してトラン
ジスタQ2 のゲートと、ゲート抵抗R3 を介してトラン
ジスタQ3のゲートと接続される。他方のゲート信号入
力端子TG2 は、ゲート抵抗R4 を介してトランジスタQ
4 のゲートと、ゲート抵抗R1 を介してトランジスタQ
1 のゲートと接続される。信号入力端子T1 はインダク
タLSを介して接地される。このインダクタLSと、トラン
ジスタQ1 ,Q2 ,Q3 ,Q4 夫々と基板との間に存在
する容量及びインダクタLS自身の基板との間に存在する
容量とで共振回路を形成しており、例えばデジタルコー
ドレス電話機に使用する周波数1.9GHzにおいて、その共
振回路のインピーダンスが最大になるようにインダクタ
LSのインダクタンス値を選定している。
【0013】なお、基板はGaAsであって、基板厚さは12
5 μm である。トランジスタQ1 はしきい値電圧Vth=
−2.4 V、ゲート幅Wg =1000μm であり、トランジス
タQ 2 はしきい値電圧Vth=−0.8 V、ゲート幅Wg =
400 μm である。トランジスタQ3 はしきい値電圧Vth
=−0.8 V、ゲート幅Wg =1400μm であり、トランジ
スタQ4 はしきい値電圧Vth=−2.4 V、ゲート幅Wg
=400 μm である。
5 μm である。トランジスタQ1 はしきい値電圧Vth=
−2.4 V、ゲート幅Wg =1000μm であり、トランジス
タQ 2 はしきい値電圧Vth=−0.8 V、ゲート幅Wg =
400 μm である。トランジスタQ3 はしきい値電圧Vth
=−0.8 V、ゲート幅Wg =1400μm であり、トランジ
スタQ4 はしきい値電圧Vth=−2.4 V、ゲート幅Wg
=400 μm である。
【0014】次にこのように構成したFET スイッチの動
作を説明する。いま、ゲート信号入力端子TG1 に例えば
−3.0 Vを与え、ゲート信号入力端子TG2 に0Vを与え
ると、トランジスタQ1 ,Q4 がともにオンし、トラン
ジスタQ2 ,Q3 がともにオフする。そして信号入力端
子T1 に入力された高周波信号はトランジスタQ1 を介
して信号出力端子T2 へ出力される。またゲート信号入
力端子TG1 に例えば0Vを与え、ゲート信号入力端子TG
2 に−3.0 Vを与えると、トランジスタQ2 ,Q3 がと
もにオンし、トランジスタQ1 ,Q4 がともにオフし
て、信号入力端子T1 に入力された高周波信号はトラン
ジスタQ3 を通って信号出力端子T3 へ出力される。そ
して高周波信号の周波数が1.9GHzの場合は、インダクタ
LSと、トランジスタQ1 ,Q2 ,Q3 ,Q4 夫々と基板
間との容量及びインダクタLSの基板間との容量とによる
共振回路のインピーダンスが最大になって、トランジス
タQ 1 ,Q2 ,Q3 ,Q4 と基板との間の容量を漏洩す
る高周波信号を遮断する。それにより図1に示す従来の
構造ではトランジスタと基板との間の容量を通って基板
に信号成分が漏洩したが、図4の構造ではその漏洩がな
くなって、オンしているトランジスタを通って信号出力
端子へ出力されることになり高周波信号の伝送効率を高
め得る。
作を説明する。いま、ゲート信号入力端子TG1 に例えば
−3.0 Vを与え、ゲート信号入力端子TG2 に0Vを与え
ると、トランジスタQ1 ,Q4 がともにオンし、トラン
ジスタQ2 ,Q3 がともにオフする。そして信号入力端
子T1 に入力された高周波信号はトランジスタQ1 を介
して信号出力端子T2 へ出力される。またゲート信号入
力端子TG1 に例えば0Vを与え、ゲート信号入力端子TG
2 に−3.0 Vを与えると、トランジスタQ2 ,Q3 がと
もにオンし、トランジスタQ1 ,Q4 がともにオフし
て、信号入力端子T1 に入力された高周波信号はトラン
ジスタQ3 を通って信号出力端子T3 へ出力される。そ
して高周波信号の周波数が1.9GHzの場合は、インダクタ
LSと、トランジスタQ1 ,Q2 ,Q3 ,Q4 夫々と基板
間との容量及びインダクタLSの基板間との容量とによる
共振回路のインピーダンスが最大になって、トランジス
タQ 1 ,Q2 ,Q3 ,Q4 と基板との間の容量を漏洩す
る高周波信号を遮断する。それにより図1に示す従来の
構造ではトランジスタと基板との間の容量を通って基板
に信号成分が漏洩したが、図4の構造ではその漏洩がな
くなって、オンしているトランジスタを通って信号出力
端子へ出力されることになり高周波信号の伝送効率を高
め得る。
【0015】図5はFET スイッチのトランジスタQ1 ,
Q4 をオンさせた状態の等価回路図である。信号入力端
子T1 はオンしているトランジスタQ1 のオン抵抗r1
を介して信号出力端子T2 と接続される。オン抵抗r1
の夫々の端子はトランジスタQ1 のオン時の接地容量C
1a,C1bを介して接地されている。信号出力端子T2は
オフしているトランジスタQ2 の容量C2aを介して接地
され、また容量C2b及びC2cの直列回路を介して接地さ
れる。更にトランジスタQ2 のオフ時の接地容量C2dを
介して接地されている。容量C2bとC2cとの接続部は抵
抗分r2 を介して接地されている。信号入力端子T1 と
信号出力端子T3 との間にはオフしているトランジスタ
Q3 の容量C3a,C3bの直列回路と、それに容量C3cを
並列接続された回路が介装されている。容量C3aとC3b
との接続部は抵抗分r3 を介して接地されている。容量
C3cの各端子はトランジスタQ3 のオフ時の接地容量C
3d,C3eを介して接地されている。信号出力端子T3 は
オンしているトランジスタQ4 のオン抵抗r4 を介して
接地され、トランジスタQ4 のオン時の容量C4aを介し
て接地されている。
Q4 をオンさせた状態の等価回路図である。信号入力端
子T1 はオンしているトランジスタQ1 のオン抵抗r1
を介して信号出力端子T2 と接続される。オン抵抗r1
の夫々の端子はトランジスタQ1 のオン時の接地容量C
1a,C1bを介して接地されている。信号出力端子T2は
オフしているトランジスタQ2 の容量C2aを介して接地
され、また容量C2b及びC2cの直列回路を介して接地さ
れる。更にトランジスタQ2 のオフ時の接地容量C2dを
介して接地されている。容量C2bとC2cとの接続部は抵
抗分r2 を介して接地されている。信号入力端子T1 と
信号出力端子T3 との間にはオフしているトランジスタ
Q3 の容量C3a,C3bの直列回路と、それに容量C3cを
並列接続された回路が介装されている。容量C3aとC3b
との接続部は抵抗分r3 を介して接地されている。容量
C3cの各端子はトランジスタQ3 のオフ時の接地容量C
3d,C3eを介して接地されている。信号出力端子T3 は
オンしているトランジスタQ4 のオン抵抗r4 を介して
接地され、トランジスタQ4 のオン時の容量C4aを介し
て接地されている。
【0016】また信号入力端子T1 はインダクタLSのイ
ンダクタンス分La と抵抗分Ra との直列回路を介して
接地されており、信号入力端子T1 と基板との間の容量
Ca1,Ca2を介して接地されている。したがってインダ
クタLSのインダクタンス分L a と容量C1a,C1b,
C2d,C2a,C2b,C2c,C3d,C3e,C4a,Ca1,C
a2とで形成される共振回路のインピーダンスが、入力さ
れる高周波信号の周波数に対して最大になるようにイン
ダクタLSのインダクタンス値を選定しておけば、信号入
力端子T1 に入力された高周波信号が前記容量を介して
基板(接地側)へ漏洩しない。
ンダクタンス分La と抵抗分Ra との直列回路を介して
接地されており、信号入力端子T1 と基板との間の容量
Ca1,Ca2を介して接地されている。したがってインダ
クタLSのインダクタンス分L a と容量C1a,C1b,
C2d,C2a,C2b,C2c,C3d,C3e,C4a,Ca1,C
a2とで形成される共振回路のインピーダンスが、入力さ
れる高周波信号の周波数に対して最大になるようにイン
ダクタLSのインダクタンス値を選定しておけば、信号入
力端子T1 に入力された高周波信号が前記容量を介して
基板(接地側)へ漏洩しない。
【0017】そして、このようなインダクタLSをスパイ
ラル状に形成し、縦/横長さを10/5μm とし、膜厚を
2μm としてインダクタンス6μH のインダクタLSを用
いたFET スイッチの挿入損失を測定したところ図6に示
す如き特性が得られた。縦軸を挿入損失とし、横軸を周
波数としている。この図から明らかなように挿入損失は
0.75GHz で2.0dB となり、それより右上りの円弧曲線B
1 を描いて挿入損失が低下し1.9GHz付近では0.5dB とな
って最小値を示す。それより周波数が高くなるにともな
って右下りの円弧曲線B2 を描いて挿入損失が増加し3.
0GHzでは0.9dBとなる。これによりデジタルコードレス
電話機に用いる1.9GHzの狭帯域の高周波信号であれば、
その周波数帯において挿入損失を最小になし得て、伝送
効率を高くできることが確認できた。
ラル状に形成し、縦/横長さを10/5μm とし、膜厚を
2μm としてインダクタンス6μH のインダクタLSを用
いたFET スイッチの挿入損失を測定したところ図6に示
す如き特性が得られた。縦軸を挿入損失とし、横軸を周
波数としている。この図から明らかなように挿入損失は
0.75GHz で2.0dB となり、それより右上りの円弧曲線B
1 を描いて挿入損失が低下し1.9GHz付近では0.5dB とな
って最小値を示す。それより周波数が高くなるにともな
って右下りの円弧曲線B2 を描いて挿入損失が増加し3.
0GHzでは0.9dBとなる。これによりデジタルコードレス
電話機に用いる1.9GHzの狭帯域の高周波信号であれば、
その周波数帯において挿入損失を最小になし得て、伝送
効率を高くできることが確認できた。
【0018】図7はこのFET スイッチを構成する回路の
レイアウトパターンであり、図4に示す構成部分と同一
部分には同符号を付している。中央部にスパイラル状に
形成したインダクタLSを配置しており、インダクタLSの
左上側にはトランジスタQ1を、左下側にはトランジス
タQ2 を配置している。インダクタLSの右上側にはトラ
ンジスタQ3 を、右下側にはトランジスタQ4 を配置し
ている。インダクタLSの上側には信号入力端子T1 を、
下側には接地端子E1 を配置している。トランジスタQ
2 の右下側寄りにはゲート信号入力端子TG1 を、トラン
ジスタQ4 の左下側寄りにはゲート信号入力端子TG2 を
配置している。
レイアウトパターンであり、図4に示す構成部分と同一
部分には同符号を付している。中央部にスパイラル状に
形成したインダクタLSを配置しており、インダクタLSの
左上側にはトランジスタQ1を、左下側にはトランジス
タQ2 を配置している。インダクタLSの右上側にはトラ
ンジスタQ3 を、右下側にはトランジスタQ4 を配置し
ている。インダクタLSの上側には信号入力端子T1 を、
下側には接地端子E1 を配置している。トランジスタQ
2 の右下側寄りにはゲート信号入力端子TG1 を、トラン
ジスタQ4 の左下側寄りにはゲート信号入力端子TG2 を
配置している。
【0019】トランジスタQ2 のソースSは接地され、
ドレインDは信号出力端子T2 と接続されている。ゲー
ト信号入力端子TG1 はゲート抵抗R2 を介してトランジ
スタQ2 のゲートGと接続され、ゲート抵抗R3 を介し
てトランジスタQ3 のゲートGと接続されている。トラ
ンジスタQ4 のソースSは接地され、ドレインDは信号
出力端子T3 と接続されている。ゲート信号入力端子TG
2 はゲート抵抗R4 を介してトランジスタQ4 のゲート
Gを接続され、ゲート抵抗R1 を介してトランジスタQ
1 のゲートGと接続されている。ここでトランジスタQ
1 ,Q2 ,Q3,Q4 について夫々ソースS,ドレイン
Dとして説明したが、このソースS,ドレインDは暫定
的に付した記号であって、夫々が逆の表現であっても実
質的に変わらない。
ドレインDは信号出力端子T2 と接続されている。ゲー
ト信号入力端子TG1 はゲート抵抗R2 を介してトランジ
スタQ2 のゲートGと接続され、ゲート抵抗R3 を介し
てトランジスタQ3 のゲートGと接続されている。トラ
ンジスタQ4 のソースSは接地され、ドレインDは信号
出力端子T3 と接続されている。ゲート信号入力端子TG
2 はゲート抵抗R4 を介してトランジスタQ4 のゲート
Gを接続され、ゲート抵抗R1 を介してトランジスタQ
1 のゲートGと接続されている。ここでトランジスタQ
1 ,Q2 ,Q3,Q4 について夫々ソースS,ドレイン
Dとして説明したが、このソースS,ドレインDは暫定
的に付した記号であって、夫々が逆の表現であっても実
質的に変わらない。
【0020】図8は本発明の他の実施例であるFET スイ
ッチの構成を示すブロック図である。トランジスタ
Q1 ,Q3 に、インダクタL1 ,L2 を並列接続してお
り、それ以外の構成は図4に示すFET スイッチの構成と
同様である。インダクタL1 ,L 2 と、トランジスタQ
1 ,Q2 のオフ時の容量とで共振回路を形成しており、
所定の周波数でその共振回路のインピーダンスが最大に
なるように、インダクタL 1 ,L2 の各インダクタンス
値を選定している。
ッチの構成を示すブロック図である。トランジスタ
Q1 ,Q3 に、インダクタL1 ,L2 を並列接続してお
り、それ以外の構成は図4に示すFET スイッチの構成と
同様である。インダクタL1 ,L 2 と、トランジスタQ
1 ,Q2 のオフ時の容量とで共振回路を形成しており、
所定の周波数でその共振回路のインピーダンスが最大に
なるように、インダクタL 1 ,L2 の各インダクタンス
値を選定している。
【0021】したがって、このFET スイッチも図4に示
したFET スイッチと同様に動作し、またインダクタLS
と、各トランジスタQ1 ,Q2 ,Q3 ,Q4 の基板との
間の容量とで共振回路が形成されており、そのインピー
ダンスを所定周波数で最大にして挿入損失を減少させて
高周波信号の伝送効率を高めることができる。またオフ
時のトランジスタQ1 ,Q3 の容量とインダクタL1 ,
L2 とにより夫々形成される共振回路のインピーダンス
が最大になって、オフしているトランジスタQ1又はQ
3 を通って高周波信号が漏洩するのを遮断でき、これに
よっても伝送効率を高めることができる。
したFET スイッチと同様に動作し、またインダクタLS
と、各トランジスタQ1 ,Q2 ,Q3 ,Q4 の基板との
間の容量とで共振回路が形成されており、そのインピー
ダンスを所定周波数で最大にして挿入損失を減少させて
高周波信号の伝送効率を高めることができる。またオフ
時のトランジスタQ1 ,Q3 の容量とインダクタL1 ,
L2 とにより夫々形成される共振回路のインピーダンス
が最大になって、オフしているトランジスタQ1又はQ
3 を通って高周波信号が漏洩するのを遮断でき、これに
よっても伝送効率を高めることができる。
【0022】本実施例では信号入力端子T1 から高周波
信号を入力したが、それに限定されるものではなく、信
号出力端子T2 ,T3 を信号入力端子として、それに高
周波信号を入力し、信号入力端子T1 を信号出力端子と
して高周波信号を出力するようにしても同様の効果が得
られる。
信号を入力したが、それに限定されるものではなく、信
号出力端子T2 ,T3 を信号入力端子として、それに高
周波信号を入力し、信号入力端子T1 を信号出力端子と
して高周波信号を出力するようにしても同様の効果が得
られる。
【0023】
【発明の効果】以上詳述したように本発明によれば、ト
ランジスタと基板との間に存在する容量を介して高周波
信号が漏洩するのを確実に遮断できるから、挿入損失を
減少させ得て、高周波信号の伝送効率を高め得、高効率
のFET スイッチを提供できる優れた効果を奏する。
ランジスタと基板との間に存在する容量を介して高周波
信号が漏洩するのを確実に遮断できるから、挿入損失を
減少させ得て、高周波信号の伝送効率を高め得、高効率
のFET スイッチを提供できる優れた効果を奏する。
【図1】従来のFET スイッチの構成を示すブロック図で
ある。
ある。
【図2】従来のFET スイッチの他の構成を示すブロック
図である。
図である。
【図3】図1に示すFET スイッチの挿入損失特性を示す
曲線図である。
曲線図である。
【図4】本発明に係るFET スイッチの構成を示すブロッ
ク図である。
ク図である。
【図5】高周波信号の伝送時におけるFET スイッチの等
価回路図である。
価回路図である。
【図6】図4に示すFET スイッチの挿入損失特性を示す
曲線図である。
曲線図である。
【図7】図4に示すFET スイッチを形成するレイアウト
パターンである。
パターンである。
【図8】本発明の他の実施例のFET スイッチの構成を示
すブロック図である。
すブロック図である。
Q1 ,Q2 ,Q3 ,Q4 トランジスタ(MESFET) R1 ,R2 ,R3 ,R4 ゲート抵抗 LS インダクタ T1 信号入力端子 T2 ,T3 信号出力端子
Claims (1)
- 【請求項1】 第1の信号端子と第2の信号端子との間
に、トランジスタを介装してなるFET スイッチにおい
て、前記第1の信号端子を、インダクタを介して接地し
てあることを特徴とするFET スイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30239292A JPH06152361A (ja) | 1992-11-12 | 1992-11-12 | Fetスイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30239292A JPH06152361A (ja) | 1992-11-12 | 1992-11-12 | Fetスイッチ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06152361A true JPH06152361A (ja) | 1994-05-31 |
Family
ID=17908362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30239292A Pending JPH06152361A (ja) | 1992-11-12 | 1992-11-12 | Fetスイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06152361A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0782267A2 (en) | 1995-12-27 | 1997-07-02 | Nec Corporation | Semiconductor switch |
US6011450A (en) * | 1996-10-11 | 2000-01-04 | Nec Corporation | Semiconductor switch having plural resonance circuits therewith |
WO2002061876A1 (fr) * | 2001-02-01 | 2002-08-08 | Nec Corporation | Circuit de commutation haute frequence |
JP2002319848A (ja) * | 2001-04-19 | 2002-10-31 | Murata Mfg Co Ltd | 半導体スイッチ回路および半導体装置 |
US7468543B2 (en) | 2003-09-19 | 2008-12-23 | Kabushiki Kaisha Toshiba | Semiconductor device, communication device, and semiconductor device inspecting method |
US20110140764A1 (en) * | 2009-12-16 | 2011-06-16 | Electronics & Telecommunications Research | Cmos switch for use in radio frequency switching and isolation enhancement method |
JP2012090012A (ja) * | 2010-10-18 | 2012-05-10 | Panasonic Corp | 高周波用スイッチ回路 |
-
1992
- 1992-11-12 JP JP30239292A patent/JPH06152361A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0782267A2 (en) | 1995-12-27 | 1997-07-02 | Nec Corporation | Semiconductor switch |
US6011450A (en) * | 1996-10-11 | 2000-01-04 | Nec Corporation | Semiconductor switch having plural resonance circuits therewith |
WO2002061876A1 (fr) * | 2001-02-01 | 2002-08-08 | Nec Corporation | Circuit de commutation haute frequence |
JP2002319848A (ja) * | 2001-04-19 | 2002-10-31 | Murata Mfg Co Ltd | 半導体スイッチ回路および半導体装置 |
US7468543B2 (en) | 2003-09-19 | 2008-12-23 | Kabushiki Kaisha Toshiba | Semiconductor device, communication device, and semiconductor device inspecting method |
US20110140764A1 (en) * | 2009-12-16 | 2011-06-16 | Electronics & Telecommunications Research | Cmos switch for use in radio frequency switching and isolation enhancement method |
KR101301209B1 (ko) * | 2009-12-16 | 2013-08-29 | 한국전자통신연구원 | 고주파 대역 스위칭용 씨모오스 스위치 및 스위칭 격리도 강화방법 |
JP2012090012A (ja) * | 2010-10-18 | 2012-05-10 | Panasonic Corp | 高周波用スイッチ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5748053A (en) | Switching circuit | |
JP3310203B2 (ja) | 高周波スイッチ装置 | |
US5485130A (en) | Microwave switch circuit and an antenna apparatus | |
US20060119451A1 (en) | Switching circuits | |
JPH1174703A (ja) | スイッチ回路及び半導体装置 | |
CN105049016B (zh) | 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关 | |
US6320476B1 (en) | Millimeter-band semiconductor switching circuit | |
US5021758A (en) | Circuit arrangement comprising MESFET switched spiral inductor | |
US7633357B2 (en) | SPST switch, SPDT switch and MPMT switch | |
CN114497928B (zh) | 一种毫米波单刀单掷开关 | |
US20040145429A1 (en) | Phase shifter and multibit phase shifter | |
US6252474B1 (en) | Semiconductor phase shifter having high-pass signal path and low-pass signal path connected in parallel | |
JPH06152361A (ja) | Fetスイッチ | |
JPH09200074A (ja) | アンテナスイッチ | |
JPH10336000A (ja) | 高周波信号切り替え器 | |
JPH0923101A (ja) | 高周波スイッチ装置 | |
JP4534405B2 (ja) | 高周波スイッチ回路およびそれを用いた電子装置 | |
JP3466079B2 (ja) | アンテナ共用器 | |
KR102234905B1 (ko) | 무선용 고속 온타임 특성을 갖는 rf 스위치 | |
US7167064B2 (en) | Phase shift circuit and phase shifter | |
JPH08213802A (ja) | 高周波スイッチ回路 | |
JP3836044B2 (ja) | スイッチ回路 | |
JP3011061B2 (ja) | 高周波スイッチ回路 | |
JP2874497B2 (ja) | 高周波スイッチ | |
JP2956383B2 (ja) | 半導体スイッチ |