JPH06152361A - Ｆｅｔスイッチ - Google Patents
ＦｅｔスイッチInfo
- Publication number
- JPH06152361A JPH06152361A JP30239292A JP30239292A JPH06152361A JP H06152361 A JPH06152361 A JP H06152361A JP 30239292 A JP30239292 A JP 30239292A JP 30239292 A JP30239292 A JP 30239292A JP H06152361 A JPH06152361 A JP H06152361A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- gate
- inductor
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 高周波信号の挿入損失を低減して、伝送効率
を高める。 【構成】 高周波信号を入力する信号入力端子Ｔ1 と信
号出力端子Ｔ2 （Ｔ3）との間にトランジスタＱ1 （Ｑ
3 ）を介装する。信号入力端子Ｔ1 をインダクタLSを介
して接地する。トランジスタＱ1 ，Ｑ3 と基板との間の
容量と、インダクタLSとで共振回路を形成し、そのイン
ピーダンスを所定周波数で最大になるようインダクタLS
のインダクタンス値を選定する。
を高める。 【構成】 高周波信号を入力する信号入力端子Ｔ1 と信
号出力端子Ｔ2 （Ｔ3）との間にトランジスタＱ1 （Ｑ
3 ）を介装する。信号入力端子Ｔ1 をインダクタLSを介
して接地する。トランジスタＱ1 ，Ｑ3 と基板との間の
容量と、インダクタLSとで共振回路を形成し、そのイン
ピーダンスを所定周波数で最大になるようインダクタLS
のインダクタンス値を選定する。
Description
【０００１】
【産業上の利用分野】本発明はFET により信号を入断す
るFET スイッチに関し、例えばデジタルコードレス電話
機のアンテナを送信状態又は受信状態に切換えるFET ス
イッチに関するものである。
るFET スイッチに関し、例えばデジタルコードレス電話
機のアンテナを送信状態又は受信状態に切換えるFET ス
イッチに関するものである。
【０００２】
【従来の技術】この種のFET スイッチである典型的なシ
ングルポールデュアルスルー(SPDT)スイッチは例えば図
１に示すように構成されている。高周波信号が入力され
る信号入力端子Ｔ1 は、MESFETからなるトランジスタＱ
1 を介して第１の信号出力端子Ｔ2 と接続され、第１の
信号出力端子Ｔ2 はMESFETからなるトランジスタＱ2 を
介して接地される。また、信号入力端子Ｔ1 はMESFETか
らなるトランジスタＱ3を介して第２の信号出力端子Ｔ
3 と接続され、第２の信号出力端子Ｔ3 は、MESFETから
なるトランジスタＱ4 を介して接地される。ゲート信号
入力端子TG1 は、ゲート抵抗Ｒ2 を介してトランジスタ
Ｑ2 のゲートと、ゲート抵抗Ｒ3 を介してトランジスタ
Ｑ3 のゲートと接続される。ゲート信号入力端子TG
2 は、ゲート抵抗Ｒ4 を介してトランジスタＱ4 のゲー
トと、ゲート抵抗Ｒ1 を介してトランジスタＱ1 のゲー
トと接続される。ゲート抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 は
夫々５〜７ kΩの抵抗値に選定される。
ングルポールデュアルスルー(SPDT)スイッチは例えば図
１に示すように構成されている。高周波信号が入力され
る信号入力端子Ｔ1 は、MESFETからなるトランジスタＱ
1 を介して第１の信号出力端子Ｔ2 と接続され、第１の
信号出力端子Ｔ2 はMESFETからなるトランジスタＱ2 を
介して接地される。また、信号入力端子Ｔ1 はMESFETか
らなるトランジスタＱ3を介して第２の信号出力端子Ｔ
3 と接続され、第２の信号出力端子Ｔ3 は、MESFETから
なるトランジスタＱ4 を介して接地される。ゲート信号
入力端子TG1 は、ゲート抵抗Ｒ2 を介してトランジスタ
Ｑ2 のゲートと、ゲート抵抗Ｒ3 を介してトランジスタ
Ｑ3 のゲートと接続される。ゲート信号入力端子TG
2 は、ゲート抵抗Ｒ4 を介してトランジスタＱ4 のゲー
トと、ゲート抵抗Ｒ1 を介してトランジスタＱ1 のゲー
トと接続される。ゲート抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 は
夫々５〜７ kΩの抵抗値に選定される。
【０００３】次にこのFET スイッチの動作を説明する。
例えば、ゲート信号入力端子TG1 に−３Ｖを与え、ゲー
ト信号入力端子TG2 に０Ｖを与えると、トランジスタＱ
1 ，Ｑ4 がともにオンし、トランジスタＱ2 ，Ｑ3 がと
もにオフする。それにより信号入力端子Ｔ1 に高周波信
号が入力されると、その高周波信号はトランジスタＱ 1
を介して信号出力端子Ｔ2 へ出力される。反対にゲート
信号入力端子TG1 に０Ｖを、ゲート信号入力端子TG2 に
−３Ｖを与えると、トランジスタＱ1 ，Ｑ4 がともにオ
フし、トランジスタＱ2 ，Ｑ3 がともにオンする。それ
により信号入力端子Ｔ1 に高周波信号が入力されると、
その高周波信号はトランジスタＱ3 を介して信号出力端
子Ｔ3 へ出力される。ところで、最も簡易な等価回路で
はオンさせたトランジスタは、数Ωのオン抵抗と等価に
なり、反対にオフさせたトランジスタは抵抗と数PFの容
量との直列回路と等価になる。
例えば、ゲート信号入力端子TG1 に−３Ｖを与え、ゲー
ト信号入力端子TG2 に０Ｖを与えると、トランジスタＱ
1 ，Ｑ4 がともにオンし、トランジスタＱ2 ，Ｑ3 がと
もにオフする。それにより信号入力端子Ｔ1 に高周波信
号が入力されると、その高周波信号はトランジスタＱ 1
を介して信号出力端子Ｔ2 へ出力される。反対にゲート
信号入力端子TG1 に０Ｖを、ゲート信号入力端子TG2 に
−３Ｖを与えると、トランジスタＱ1 ，Ｑ4 がともにオ
フし、トランジスタＱ2 ，Ｑ3 がともにオンする。それ
により信号入力端子Ｔ1 に高周波信号が入力されると、
その高周波信号はトランジスタＱ3 を介して信号出力端
子Ｔ3 へ出力される。ところで、最も簡易な等価回路で
はオンさせたトランジスタは、数Ωのオン抵抗と等価に
なり、反対にオフさせたトランジスタは抵抗と数PFの容
量との直列回路と等価になる。
【０００４】したがって、例えばトランジスタＱ1 ，Ｑ
4 をオンさせ、トランジスタＱ2 ，Ｑ3 をオフさせた場
合、信号入力端子Ｔ1 に入力された高周波信号はオフし
ているトランジスタＱ3 の容量を介して信号出力端子Ｔ
3 側へ漏洩するが、トランジスタＱ4 がオンしているた
め、そのオン抵抗を介して接地側へ流れて、信号出力端
子Ｔ3 には、漏洩による高周波信号が与えられない。
4 をオンさせ、トランジスタＱ2 ，Ｑ3 をオフさせた場
合、信号入力端子Ｔ1 に入力された高周波信号はオフし
ているトランジスタＱ3 の容量を介して信号出力端子Ｔ
3 側へ漏洩するが、トランジスタＱ4 がオンしているた
め、そのオン抵抗を介して接地側へ流れて、信号出力端
子Ｔ3 には、漏洩による高周波信号が与えられない。
【０００５】一方、オンしているトランジスタＱ1 を通
った高周波信号は、オフしているトランジスタＱ2 の抵
抗と容量との直列回路を通って漏洩が生じるが、トラン
ジスタＱ1 を通った高周波信号の殆どは信号出力端子Ｔ
2 へ与えられる。また、トランジスタＱ3 ，Ｑ2 をオン
させ、トランジスタＱ1 ，Ｑ4 をオフさせた場合の動作
も同様であり、信号入力端子Ｔ1 に入力された高周波信
号は信号出力端子Ｔ2に与えられず、信号出力端子Ｔ3
にのみ与えられる。このように、信号入力端子Ｔ1 に入
力された高周波信号を、挿入損失を低減して信号出力端
子Ｔ2 又はＴ3へ出力できるようにしている。
った高周波信号は、オフしているトランジスタＱ2 の抵
抗と容量との直列回路を通って漏洩が生じるが、トラン
ジスタＱ1 を通った高周波信号の殆どは信号出力端子Ｔ
2 へ与えられる。また、トランジスタＱ3 ，Ｑ2 をオン
させ、トランジスタＱ1 ，Ｑ4 をオフさせた場合の動作
も同様であり、信号入力端子Ｔ1 に入力された高周波信
号は信号出力端子Ｔ2に与えられず、信号出力端子Ｔ3
にのみ与えられる。このように、信号入力端子Ｔ1 に入
力された高周波信号を、挿入損失を低減して信号出力端
子Ｔ2 又はＴ3へ出力できるようにしている。
【０００６】図２は、高周波信号の伝送効率をより高め
たFET スイッチの構成を示すブロック図である。信号入
力端子Ｔ1 はMESFETからなるトランジスタＱ1 を介して
第１の信号出力端子Ｔ2 と接続され、信号出力端子Ｔ2
はMESFETからなるトランジスタＱ2 を介して接地され
る。また信号入力端子Ｔ1 はMESFETからなるトランジス
タＱ3 を介して第２の信号出力端子Ｔ3 と接続され、信
号出力端子Ｔ3 はMESFETからなるトランジスタＱ4 を介
して接地される。一方のゲート信号入力端子TG1はゲー
ト抵抗Ｒ2 を介してトランジスタＱ2 のゲートと、ゲー
ト抵抗Ｒ3 を介してトランジスタＱ3 のゲートと接続さ
れる。他方のゲート信号入力端子TG2 はゲート抵抗Ｒ4
を介してトランジスタＱ4 のゲートと、ゲート抵抗Ｒ1
を介してトランジスタＱ1 のゲートと接続される。ゲー
ト抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 夫々は５〜７ kΩの抵抗
値となっている。トランジスタＱ1 にはインダクタＬ1
が、トランジスタＱ2 にはインダクタＬ2 が並列接続さ
れる。これらのインバータＬ 1 ，Ｌ2 は、例えばデジタ
ルコードレス電話機で使用される周波数1.9GHzにおい
て、トランジスタのオフ状態における容量と共振してイ
ンピーダンスが最大になるように６〜７μH のインダク
タンス値に選定されている。
たFET スイッチの構成を示すブロック図である。信号入
力端子Ｔ1 はMESFETからなるトランジスタＱ1 を介して
第１の信号出力端子Ｔ2 と接続され、信号出力端子Ｔ2
はMESFETからなるトランジスタＱ2 を介して接地され
る。また信号入力端子Ｔ1 はMESFETからなるトランジス
タＱ3 を介して第２の信号出力端子Ｔ3 と接続され、信
号出力端子Ｔ3 はMESFETからなるトランジスタＱ4 を介
して接地される。一方のゲート信号入力端子TG1はゲー
ト抵抗Ｒ2 を介してトランジスタＱ2 のゲートと、ゲー
ト抵抗Ｒ3 を介してトランジスタＱ3 のゲートと接続さ
れる。他方のゲート信号入力端子TG2 はゲート抵抗Ｒ4
を介してトランジスタＱ4 のゲートと、ゲート抵抗Ｒ1
を介してトランジスタＱ1 のゲートと接続される。ゲー
ト抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 夫々は５〜７ kΩの抵抗
値となっている。トランジスタＱ1 にはインダクタＬ1
が、トランジスタＱ2 にはインダクタＬ2 が並列接続さ
れる。これらのインバータＬ 1 ，Ｌ2 は、例えばデジタ
ルコードレス電話機で使用される周波数1.9GHzにおい
て、トランジスタのオフ状態における容量と共振してイ
ンピーダンスが最大になるように６〜７μH のインダク
タンス値に選定されている。
【０００７】次にこのFET スイッチの動作を説明する。
図１に示したFET スイッチと同様に、ゲート信号入力端
子TG1 に例えば−３Ｖを与え、ゲート信号入力端子に０
Ｖを与えると、トランジスタＱ1 ，Ｑ4 がともにオン
し、トランジスタＱ2 ，Ｑ3 がともにオフする。そして
信号入力端子Ｔ1 に1.9GHzの高周波信号が入力される
と、オフしているトランジスタＱ3 の数PFの容量と、６
〜７μH のインダクタＬ1との共振回路によりそのイン
ピーダンスが最大になり、トランジスタＱ3 を漏洩する
高周波信号を遮断する。それにより高周波信号はオンし
ているトランジスタＱ1 をより多く通って信号出力端子
Ｔ2 へ与えられる。そのため挿入損失が減少して高周波
信号の伝送効率を高め得る。
図１に示したFET スイッチと同様に、ゲート信号入力端
子TG1 に例えば−３Ｖを与え、ゲート信号入力端子に０
Ｖを与えると、トランジスタＱ1 ，Ｑ4 がともにオン
し、トランジスタＱ2 ，Ｑ3 がともにオフする。そして
信号入力端子Ｔ1 に1.9GHzの高周波信号が入力される
と、オフしているトランジスタＱ3 の数PFの容量と、６
〜７μH のインダクタＬ1との共振回路によりそのイン
ピーダンスが最大になり、トランジスタＱ3 を漏洩する
高周波信号を遮断する。それにより高周波信号はオンし
ているトランジスタＱ1 をより多く通って信号出力端子
Ｔ2 へ与えられる。そのため挿入損失が減少して高周波
信号の伝送効率を高め得る。
【０００８】なお、図３に、図１に示したFET スイッチ
における高周波信号の挿入損失の特性を、縦軸を挿入損
失とし、横軸を周波数として示している。図３に見られ
るように挿入損失は0.5GHzの周波数で0.3dB 、3.0GHzの
周波数で1.22dBであり、ゆるやかに右下りの曲線Ａで表
わされた挿入損失特性となっている。
における高周波信号の挿入損失の特性を、縦軸を挿入損
失とし、横軸を周波数として示している。図３に見られ
るように挿入損失は0.5GHzの周波数で0.3dB 、3.0GHzの
周波数で1.22dBであり、ゆるやかに右下りの曲線Ａで表
わされた挿入損失特性となっている。
【０００９】
【発明が解決しようとする課題】しかし乍ら、前述した
いずれのFET スイッチもトランジスタと基板との間に容
量が存在していて、信号入力端子に高周波信号が入力さ
れた場合、その容量を通って漏洩して挿入損失が生じ、
高周波信号の伝送効率を低下させるという問題がある。
本発明は斯かる問題に鑑み、トランジスタと基板との間
の容量に起因して生じる挿入損失を低減して、高周波信
号の伝送効率が高いFET スイッチを提供することを目的
とする。
いずれのFET スイッチもトランジスタと基板との間に容
量が存在していて、信号入力端子に高周波信号が入力さ
れた場合、その容量を通って漏洩して挿入損失が生じ、
高周波信号の伝送効率を低下させるという問題がある。
本発明は斯かる問題に鑑み、トランジスタと基板との間
の容量に起因して生じる挿入損失を低減して、高周波信
号の伝送効率が高いFET スイッチを提供することを目的
とする。
【００１０】
【課題を解決するための手段】本発明に係るFET スイッ
チは、第１の信号端子と第２の信号端子との間に、トラ
ンジスタを介装してなるFET スイッチにおいて、前記第
１の信号端子を、インダクタを介して接地してあること
を特徴とする。
チは、第１の信号端子と第２の信号端子との間に、トラ
ンジスタを介装してなるFET スイッチにおいて、前記第
１の信号端子を、インダクタを介して接地してあること
を特徴とする。
【００１１】
【作用】第１の信号端子に高周波信号を入力すると、ト
ランジスタと基板との間の容量と、第１の信号端子を接
地しているインダクタとで形成されている共振回路のイ
ンピーダンスが最大になり、トランジスタから基板へ漏
洩する高周波信号を遮断する。よって、挿入損失が減少
して、高周波信号の伝送効率が高くなる。
ランジスタと基板との間の容量と、第１の信号端子を接
地しているインダクタとで形成されている共振回路のイ
ンピーダンスが最大になり、トランジスタから基板へ漏
洩する高周波信号を遮断する。よって、挿入損失が減少
して、高周波信号の伝送効率が高くなる。
【００１２】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図４は本発明に係るFET スイッチの構成を示す
ブロック図である。信号入力端子Ｔ1 はMESFETからなる
トランジスタＱ1 を介して第１の信号出力端子Ｔ2 と接
続され、信号出力端子Ｔ2 はMESFETからなるトランジス
タＱ2 を介して接地される。また、信号入力端子Ｔ1 は
MESFETからなるトランジスタＱ3 を介して第２の信号出
力端子Ｔ3 と接続され、信号出力端子Ｔ3 はMESFETから
なるトランジスタＱ4 を介して接地される。一方のゲー
ト信号入力端子TG1 は、ゲート抵抗Ｒ2 を介してトラン
ジスタＱ2 のゲートと、ゲート抵抗Ｒ3 を介してトラン
ジスタＱ3のゲートと接続される。他方のゲート信号入
力端子TG2 は、ゲート抵抗Ｒ4 を介してトランジスタＱ
4 のゲートと、ゲート抵抗Ｒ1 を介してトランジスタＱ
1 のゲートと接続される。信号入力端子Ｔ1 はインダク
タLSを介して接地される。このインダクタLSと、トラン
ジスタＱ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 夫々と基板との間に存在
する容量及びインダクタLS自身の基板との間に存在する
容量とで共振回路を形成しており、例えばデジタルコー
ドレス電話機に使用する周波数1.9GHzにおいて、その共
振回路のインピーダンスが最大になるようにインダクタ
LSのインダクタンス値を選定している。
述する。図４は本発明に係るFET スイッチの構成を示す
ブロック図である。信号入力端子Ｔ1 はMESFETからなる
トランジスタＱ1 を介して第１の信号出力端子Ｔ2 と接
続され、信号出力端子Ｔ2 はMESFETからなるトランジス
タＱ2 を介して接地される。また、信号入力端子Ｔ1 は
MESFETからなるトランジスタＱ3 を介して第２の信号出
力端子Ｔ3 と接続され、信号出力端子Ｔ3 はMESFETから
なるトランジスタＱ4 を介して接地される。一方のゲー
ト信号入力端子TG1 は、ゲート抵抗Ｒ2 を介してトラン
ジスタＱ2 のゲートと、ゲート抵抗Ｒ3 を介してトラン
ジスタＱ3のゲートと接続される。他方のゲート信号入
力端子TG2 は、ゲート抵抗Ｒ4 を介してトランジスタＱ
4 のゲートと、ゲート抵抗Ｒ1 を介してトランジスタＱ
1 のゲートと接続される。信号入力端子Ｔ1 はインダク
タLSを介して接地される。このインダクタLSと、トラン
ジスタＱ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 夫々と基板との間に存在
する容量及びインダクタLS自身の基板との間に存在する
容量とで共振回路を形成しており、例えばデジタルコー
ドレス電話機に使用する周波数1.9GHzにおいて、その共
振回路のインピーダンスが最大になるようにインダクタ
LSのインダクタンス値を選定している。
【００１３】なお、基板はGaAsであって、基板厚さは12
5 μm である。トランジスタＱ1 はしきい値電圧Ｖth＝
−2.4 Ｖ、ゲート幅Ｗg ＝1000μm であり、トランジス
タＱ 2 はしきい値電圧Ｖth＝−0.8 Ｖ、ゲート幅Ｗg ＝
400 μm である。トランジスタＱ3 はしきい値電圧Ｖth
＝−0.8 Ｖ、ゲート幅Ｗg ＝1400μm であり、トランジ
スタＱ4 はしきい値電圧Ｖth＝−2.4 Ｖ、ゲート幅Ｗg
＝400 μm である。
5 μm である。トランジスタＱ1 はしきい値電圧Ｖth＝
−2.4 Ｖ、ゲート幅Ｗg ＝1000μm であり、トランジス
タＱ 2 はしきい値電圧Ｖth＝−0.8 Ｖ、ゲート幅Ｗg ＝
400 μm である。トランジスタＱ3 はしきい値電圧Ｖth
＝−0.8 Ｖ、ゲート幅Ｗg ＝1400μm であり、トランジ
スタＱ4 はしきい値電圧Ｖth＝−2.4 Ｖ、ゲート幅Ｗg
＝400 μm である。
【００１４】次にこのように構成したFET スイッチの動
作を説明する。いま、ゲート信号入力端子TG1 に例えば
−3.0 Ｖを与え、ゲート信号入力端子TG2 に０Ｖを与え
ると、トランジスタＱ1 ，Ｑ4 がともにオンし、トラン
ジスタＱ2 ，Ｑ3 がともにオフする。そして信号入力端
子Ｔ1 に入力された高周波信号はトランジスタＱ1 を介
して信号出力端子Ｔ2 へ出力される。またゲート信号入
力端子TG1 に例えば０Ｖを与え、ゲート信号入力端子TG
2 に−3.0 Ｖを与えると、トランジスタＱ2 ，Ｑ3 がと
もにオンし、トランジスタＱ1 ，Ｑ4 がともにオフし
て、信号入力端子Ｔ1 に入力された高周波信号はトラン
ジスタＱ3 を通って信号出力端子Ｔ3 へ出力される。そ
して高周波信号の周波数が1.9GHzの場合は、インダクタ
LSと、トランジスタＱ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 夫々と基板
間との容量及びインダクタLSの基板間との容量とによる
共振回路のインピーダンスが最大になって、トランジス
タＱ 1 ，Ｑ2 ，Ｑ3 ，Ｑ4 と基板との間の容量を漏洩す
る高周波信号を遮断する。それにより図１に示す従来の
構造ではトランジスタと基板との間の容量を通って基板
に信号成分が漏洩したが、図４の構造ではその漏洩がな
くなって、オンしているトランジスタを通って信号出力
端子へ出力されることになり高周波信号の伝送効率を高
め得る。
作を説明する。いま、ゲート信号入力端子TG1 に例えば
−3.0 Ｖを与え、ゲート信号入力端子TG2 に０Ｖを与え
ると、トランジスタＱ1 ，Ｑ4 がともにオンし、トラン
ジスタＱ2 ，Ｑ3 がともにオフする。そして信号入力端
子Ｔ1 に入力された高周波信号はトランジスタＱ1 を介
して信号出力端子Ｔ2 へ出力される。またゲート信号入
力端子TG1 に例えば０Ｖを与え、ゲート信号入力端子TG
2 に−3.0 Ｖを与えると、トランジスタＱ2 ，Ｑ3 がと
もにオンし、トランジスタＱ1 ，Ｑ4 がともにオフし
て、信号入力端子Ｔ1 に入力された高周波信号はトラン
ジスタＱ3 を通って信号出力端子Ｔ3 へ出力される。そ
して高周波信号の周波数が1.9GHzの場合は、インダクタ
LSと、トランジスタＱ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 夫々と基板
間との容量及びインダクタLSの基板間との容量とによる
共振回路のインピーダンスが最大になって、トランジス
タＱ 1 ，Ｑ2 ，Ｑ3 ，Ｑ4 と基板との間の容量を漏洩す
る高周波信号を遮断する。それにより図１に示す従来の
構造ではトランジスタと基板との間の容量を通って基板
に信号成分が漏洩したが、図４の構造ではその漏洩がな
くなって、オンしているトランジスタを通って信号出力
端子へ出力されることになり高周波信号の伝送効率を高
め得る。
【００１５】図５はFET スイッチのトランジスタＱ1 ，
Ｑ4 をオンさせた状態の等価回路図である。信号入力端
子Ｔ1 はオンしているトランジスタＱ1 のオン抵抗ｒ1
を介して信号出力端子Ｔ2 と接続される。オン抵抗ｒ1
の夫々の端子はトランジスタＱ1 のオン時の接地容量Ｃ
1a，Ｃ1bを介して接地されている。信号出力端子Ｔ2は
オフしているトランジスタＱ2 の容量Ｃ2aを介して接地
され、また容量Ｃ2b及びＣ2cの直列回路を介して接地さ
れる。更にトランジスタＱ2 のオフ時の接地容量Ｃ2dを
介して接地されている。容量Ｃ2bとＣ2cとの接続部は抵
抗分ｒ2 を介して接地されている。信号入力端子Ｔ1 と
信号出力端子Ｔ3 との間にはオフしているトランジスタ
Ｑ3 の容量Ｃ3a，Ｃ3bの直列回路と、それに容量Ｃ3cを
並列接続された回路が介装されている。容量Ｃ3aとＣ3b
との接続部は抵抗分ｒ3 を介して接地されている。容量
Ｃ3cの各端子はトランジスタＱ3 のオフ時の接地容量Ｃ
3d，Ｃ3eを介して接地されている。信号出力端子Ｔ3 は
オンしているトランジスタＱ4 のオン抵抗ｒ4 を介して
接地され、トランジスタＱ4 のオン時の容量Ｃ4aを介し
て接地されている。
Ｑ4 をオンさせた状態の等価回路図である。信号入力端
子Ｔ1 はオンしているトランジスタＱ1 のオン抵抗ｒ1
を介して信号出力端子Ｔ2 と接続される。オン抵抗ｒ1
の夫々の端子はトランジスタＱ1 のオン時の接地容量Ｃ
1a，Ｃ1bを介して接地されている。信号出力端子Ｔ2は
オフしているトランジスタＱ2 の容量Ｃ2aを介して接地
され、また容量Ｃ2b及びＣ2cの直列回路を介して接地さ
れる。更にトランジスタＱ2 のオフ時の接地容量Ｃ2dを
介して接地されている。容量Ｃ2bとＣ2cとの接続部は抵
抗分ｒ2 を介して接地されている。信号入力端子Ｔ1 と
信号出力端子Ｔ3 との間にはオフしているトランジスタ
Ｑ3 の容量Ｃ3a，Ｃ3bの直列回路と、それに容量Ｃ3cを
並列接続された回路が介装されている。容量Ｃ3aとＣ3b
との接続部は抵抗分ｒ3 を介して接地されている。容量
Ｃ3cの各端子はトランジスタＱ3 のオフ時の接地容量Ｃ
3d，Ｃ3eを介して接地されている。信号出力端子Ｔ3 は
オンしているトランジスタＱ4 のオン抵抗ｒ4 を介して
接地され、トランジスタＱ4 のオン時の容量Ｃ4aを介し
て接地されている。
【００１６】また信号入力端子Ｔ1 はインダクタLSのイ
ンダクタンス分Ｌa と抵抗分Ｒa との直列回路を介して
接地されており、信号入力端子Ｔ1 と基板との間の容量
Ｃa1，Ｃa2を介して接地されている。したがってインダ
クタLSのインダクタンス分Ｌ a と容量Ｃ1a，Ｃ1b，
Ｃ2d，Ｃ2a，Ｃ2b，Ｃ2c，Ｃ3d，Ｃ3e，Ｃ4a，Ｃa1，Ｃ
a2とで形成される共振回路のインピーダンスが、入力さ
れる高周波信号の周波数に対して最大になるようにイン
ダクタLSのインダクタンス値を選定しておけば、信号入
力端子Ｔ1 に入力された高周波信号が前記容量を介して
基板（接地側）へ漏洩しない。
ンダクタンス分Ｌa と抵抗分Ｒa との直列回路を介して
接地されており、信号入力端子Ｔ1 と基板との間の容量
Ｃa1，Ｃa2を介して接地されている。したがってインダ
クタLSのインダクタンス分Ｌ a と容量Ｃ1a，Ｃ1b，
Ｃ2d，Ｃ2a，Ｃ2b，Ｃ2c，Ｃ3d，Ｃ3e，Ｃ4a，Ｃa1，Ｃ
a2とで形成される共振回路のインピーダンスが、入力さ
れる高周波信号の周波数に対して最大になるようにイン
ダクタLSのインダクタンス値を選定しておけば、信号入
力端子Ｔ1 に入力された高周波信号が前記容量を介して
基板（接地側）へ漏洩しない。
【００１７】そして、このようなインダクタLSをスパイ
ラル状に形成し、縦／横長さを10／５μm とし、膜厚を
２μm としてインダクタンス６μH のインダクタLSを用
いたFET スイッチの挿入損失を測定したところ図６に示
す如き特性が得られた。縦軸を挿入損失とし、横軸を周
波数としている。この図から明らかなように挿入損失は
0.75GHz で2.0dB となり、それより右上りの円弧曲線Ｂ
1 を描いて挿入損失が低下し1.9GHz付近では0.5dB とな
って最小値を示す。それより周波数が高くなるにともな
って右下りの円弧曲線Ｂ2 を描いて挿入損失が増加し3.
0GHzでは0.9dBとなる。これによりデジタルコードレス
電話機に用いる1.9GHzの狭帯域の高周波信号であれば、
その周波数帯において挿入損失を最小になし得て、伝送
効率を高くできることが確認できた。
ラル状に形成し、縦／横長さを10／５μm とし、膜厚を
２μm としてインダクタンス６μH のインダクタLSを用
いたFET スイッチの挿入損失を測定したところ図６に示
す如き特性が得られた。縦軸を挿入損失とし、横軸を周
波数としている。この図から明らかなように挿入損失は
0.75GHz で2.0dB となり、それより右上りの円弧曲線Ｂ
1 を描いて挿入損失が低下し1.9GHz付近では0.5dB とな
って最小値を示す。それより周波数が高くなるにともな
って右下りの円弧曲線Ｂ2 を描いて挿入損失が増加し3.
0GHzでは0.9dBとなる。これによりデジタルコードレス
電話機に用いる1.9GHzの狭帯域の高周波信号であれば、
その周波数帯において挿入損失を最小になし得て、伝送
効率を高くできることが確認できた。
【００１８】図７はこのFET スイッチを構成する回路の
レイアウトパターンであり、図４に示す構成部分と同一
部分には同符号を付している。中央部にスパイラル状に
形成したインダクタLSを配置しており、インダクタLSの
左上側にはトランジスタＱ1を、左下側にはトランジス
タＱ2 を配置している。インダクタLSの右上側にはトラ
ンジスタＱ3 を、右下側にはトランジスタＱ4 を配置し
ている。インダクタLSの上側には信号入力端子Ｔ1 を、
下側には接地端子Ｅ1 を配置している。トランジスタＱ
2 の右下側寄りにはゲート信号入力端子TG1 を、トラン
ジスタＱ4 の左下側寄りにはゲート信号入力端子TG2 を
配置している。
レイアウトパターンであり、図４に示す構成部分と同一
部分には同符号を付している。中央部にスパイラル状に
形成したインダクタLSを配置しており、インダクタLSの
左上側にはトランジスタＱ1を、左下側にはトランジス
タＱ2 を配置している。インダクタLSの右上側にはトラ
ンジスタＱ3 を、右下側にはトランジスタＱ4 を配置し
ている。インダクタLSの上側には信号入力端子Ｔ1 を、
下側には接地端子Ｅ1 を配置している。トランジスタＱ
2 の右下側寄りにはゲート信号入力端子TG1 を、トラン
ジスタＱ4 の左下側寄りにはゲート信号入力端子TG2 を
配置している。
【００１９】トランジスタＱ2 のソースＳは接地され、
ドレインＤは信号出力端子Ｔ2 と接続されている。ゲー
ト信号入力端子TG1 はゲート抵抗Ｒ2 を介してトランジ
スタＱ2 のゲートＧと接続され、ゲート抵抗Ｒ3 を介し
てトランジスタＱ3 のゲートＧと接続されている。トラ
ンジスタＱ4 のソースＳは接地され、ドレインＤは信号
出力端子Ｔ3 と接続されている。ゲート信号入力端子TG
2 はゲート抵抗Ｒ4 を介してトランジスタＱ4 のゲート
Ｇを接続され、ゲート抵抗Ｒ1 を介してトランジスタＱ
1 のゲートＧと接続されている。ここでトランジスタＱ
1 ，Ｑ2 ，Ｑ3，Ｑ4 について夫々ソースＳ，ドレイン
Ｄとして説明したが、このソースＳ，ドレインＤは暫定
的に付した記号であって、夫々が逆の表現であっても実
質的に変わらない。
ドレインＤは信号出力端子Ｔ2 と接続されている。ゲー
ト信号入力端子TG1 はゲート抵抗Ｒ2 を介してトランジ
スタＱ2 のゲートＧと接続され、ゲート抵抗Ｒ3 を介し
てトランジスタＱ3 のゲートＧと接続されている。トラ
ンジスタＱ4 のソースＳは接地され、ドレインＤは信号
出力端子Ｔ3 と接続されている。ゲート信号入力端子TG
2 はゲート抵抗Ｒ4 を介してトランジスタＱ4 のゲート
Ｇを接続され、ゲート抵抗Ｒ1 を介してトランジスタＱ
1 のゲートＧと接続されている。ここでトランジスタＱ
1 ，Ｑ2 ，Ｑ3，Ｑ4 について夫々ソースＳ，ドレイン
Ｄとして説明したが、このソースＳ，ドレインＤは暫定
的に付した記号であって、夫々が逆の表現であっても実
質的に変わらない。
【００２０】図８は本発明の他の実施例であるFET スイ
ッチの構成を示すブロック図である。トランジスタ
Ｑ1 ，Ｑ3 に、インダクタＬ1 ，Ｌ2 を並列接続してお
り、それ以外の構成は図４に示すFET スイッチの構成と
同様である。インダクタＬ1 ，Ｌ 2 と、トランジスタＱ
1 ，Ｑ2 のオフ時の容量とで共振回路を形成しており、
所定の周波数でその共振回路のインピーダンスが最大に
なるように、インダクタＬ 1 ，Ｌ2 の各インダクタンス
値を選定している。
ッチの構成を示すブロック図である。トランジスタ
Ｑ1 ，Ｑ3 に、インダクタＬ1 ，Ｌ2 を並列接続してお
り、それ以外の構成は図４に示すFET スイッチの構成と
同様である。インダクタＬ1 ，Ｌ 2 と、トランジスタＱ
1 ，Ｑ2 のオフ時の容量とで共振回路を形成しており、
所定の周波数でその共振回路のインピーダンスが最大に
なるように、インダクタＬ 1 ，Ｌ2 の各インダクタンス
値を選定している。
【００２１】したがって、このFET スイッチも図４に示
したFET スイッチと同様に動作し、またインダクタLS
と、各トランジスタＱ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 の基板との
間の容量とで共振回路が形成されており、そのインピー
ダンスを所定周波数で最大にして挿入損失を減少させて
高周波信号の伝送効率を高めることができる。またオフ
時のトランジスタＱ1 ，Ｑ3 の容量とインダクタＬ1 ，
Ｌ2 とにより夫々形成される共振回路のインピーダンス
が最大になって、オフしているトランジスタＱ1又はＱ
3 を通って高周波信号が漏洩するのを遮断でき、これに
よっても伝送効率を高めることができる。
したFET スイッチと同様に動作し、またインダクタLS
と、各トランジスタＱ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 の基板との
間の容量とで共振回路が形成されており、そのインピー
ダンスを所定周波数で最大にして挿入損失を減少させて
高周波信号の伝送効率を高めることができる。またオフ
時のトランジスタＱ1 ，Ｑ3 の容量とインダクタＬ1 ，
Ｌ2 とにより夫々形成される共振回路のインピーダンス
が最大になって、オフしているトランジスタＱ1又はＱ
3 を通って高周波信号が漏洩するのを遮断でき、これに
よっても伝送効率を高めることができる。
【００２２】本実施例では信号入力端子Ｔ1 から高周波
信号を入力したが、それに限定されるものではなく、信
号出力端子Ｔ2 ，Ｔ3 を信号入力端子として、それに高
周波信号を入力し、信号入力端子Ｔ1 を信号出力端子と
して高周波信号を出力するようにしても同様の効果が得
られる。
信号を入力したが、それに限定されるものではなく、信
号出力端子Ｔ2 ，Ｔ3 を信号入力端子として、それに高
周波信号を入力し、信号入力端子Ｔ1 を信号出力端子と
して高周波信号を出力するようにしても同様の効果が得
られる。
【００２３】
【発明の効果】以上詳述したように本発明によれば、ト
ランジスタと基板との間に存在する容量を介して高周波
信号が漏洩するのを確実に遮断できるから、挿入損失を
減少させ得て、高周波信号の伝送効率を高め得、高効率
のFET スイッチを提供できる優れた効果を奏する。
ランジスタと基板との間に存在する容量を介して高周波
信号が漏洩するのを確実に遮断できるから、挿入損失を
減少させ得て、高周波信号の伝送効率を高め得、高効率
のFET スイッチを提供できる優れた効果を奏する。
【図１】従来のFET スイッチの構成を示すブロック図で
ある。
ある。
【図２】従来のFET スイッチの他の構成を示すブロック
図である。
図である。
【図３】図１に示すFET スイッチの挿入損失特性を示す
曲線図である。
曲線図である。
【図４】本発明に係るFET スイッチの構成を示すブロッ
ク図である。
ク図である。
【図５】高周波信号の伝送時におけるFET スイッチの等
価回路図である。
価回路図である。
【図６】図４に示すFET スイッチの挿入損失特性を示す
曲線図である。
曲線図である。
【図７】図４に示すFET スイッチを形成するレイアウト
パターンである。
パターンである。
【図８】本発明の他の実施例のFET スイッチの構成を示
すブロック図である。
すブロック図である。
Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 トランジスタ（MESFET） Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ゲート抵抗 LS インダクタ Ｔ1 信号入力端子 Ｔ2 ，Ｔ3 信号出力端子
Claims (1)
- 【請求項１】 第１の信号端子と第２の信号端子との間
に、トランジスタを介装してなるFET スイッチにおい
て、前記第１の信号端子を、インダクタを介して接地し
てあることを特徴とするFET スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30239292A JPH06152361A (ja) | 1992-11-12 | 1992-11-12 | Ｆｅｔスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30239292A JPH06152361A (ja) | 1992-11-12 | 1992-11-12 | Ｆｅｔスイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06152361A true JPH06152361A (ja) | 1994-05-31 |
Family
ID=17908362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30239292A Pending JPH06152361A (ja) | 1992-11-12 | 1992-11-12 | Ｆｅｔスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06152361A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0782267A2 (en) | 1995-12-27 | 1997-07-02 | Nec Corporation | Semiconductor switch |
| US6011450A (en) * | 1996-10-11 | 2000-01-04 | Nec Corporation | Semiconductor switch having plural resonance circuits therewith |
| WO2002061876A1 (fr) * | 2001-02-01 | 2002-08-08 | Nec Corporation | Circuit de commutation haute frequence |
| JP2002319848A (ja) * | 2001-04-19 | 2002-10-31 | Murata Mfg Co Ltd | 半導体スイッチ回路および半導体装置 |
| US7468543B2 (en) | 2003-09-19 | 2008-12-23 | Kabushiki Kaisha Toshiba | Semiconductor device, communication device, and semiconductor device inspecting method |
| US20110140764A1 (en) * | 2009-12-16 | 2011-06-16 | Electronics & Telecommunications Research | Cmos switch for use in radio frequency switching and isolation enhancement method |
| JP2012090012A (ja) * | 2010-10-18 | 2012-05-10 | Panasonic Corp | 高周波用スイッチ回路 |
-
1992
- 1992-11-12 JP JP30239292A patent/JPH06152361A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0782267A2 (en) | 1995-12-27 | 1997-07-02 | Nec Corporation | Semiconductor switch |
| US6011450A (en) * | 1996-10-11 | 2000-01-04 | Nec Corporation | Semiconductor switch having plural resonance circuits therewith |
| WO2002061876A1 (fr) * | 2001-02-01 | 2002-08-08 | Nec Corporation | Circuit de commutation haute frequence |
| JP2002319848A (ja) * | 2001-04-19 | 2002-10-31 | Murata Mfg Co Ltd | 半導体スイッチ回路および半導体装置 |
| US7468543B2 (en) | 2003-09-19 | 2008-12-23 | Kabushiki Kaisha Toshiba | Semiconductor device, communication device, and semiconductor device inspecting method |
| US20110140764A1 (en) * | 2009-12-16 | 2011-06-16 | Electronics & Telecommunications Research | Cmos switch for use in radio frequency switching and isolation enhancement method |
| KR101301209B1 (ko) * | 2009-12-16 | 2013-08-29 | 한국전자통신연구원 | 고주파 대역 스위칭용 씨모오스 스위치 및 스위칭 격리도 강화방법 |
| JP2012090012A (ja) * | 2010-10-18 | 2012-05-10 | Panasonic Corp | 高周波用スイッチ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748053A (en) | Switching circuit | |
| JP3310203B2 (ja) | 高周波スイッチ装置 | |
| US5485130A (en) | Microwave switch circuit and an antenna apparatus | |
| US20060119451A1 (en) | Switching circuits | |
| JPH1174703A (ja) | スイッチ回路及び半導体装置 | |
| CN105049016B (zh) | 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关 | |
| US6320476B1 (en) | Millimeter-band semiconductor switching circuit | |
| US5021758A (en) | Circuit arrangement comprising MESFET switched spiral inductor | |
| US7633357B2 (en) | SPST switch, SPDT switch and MPMT switch | |
| CN114497928B (zh) | 一种毫米波单刀单掷开关 | |
| US20040145429A1 (en) | Phase shifter and multibit phase shifter | |
| US6252474B1 (en) | Semiconductor phase shifter having high-pass signal path and low-pass signal path connected in parallel | |
| JPH06152361A (ja) | Ｆｅｔスイッチ | |
| JPH09200074A (ja) | アンテナスイッチ | |
| JPH10336000A (ja) | 高周波信号切り替え器 | |
| JPH0923101A (ja) | 高周波スイッチ装置 | |
| JP4534405B2 (ja) | 高周波スイッチ回路およびそれを用いた電子装置 | |
| JP3466079B2 (ja) | アンテナ共用器 | |
| KR102234905B1 (ko) | 무선용 고속 온타임 특성을 갖는 ｒｆ 스위치 | |
| US7167064B2 (en) | Phase shift circuit and phase shifter | |
| JPH08213802A (ja) | 高周波スイッチ回路 | |
| JP3836044B2 (ja) | スイッチ回路 | |
| JP3011061B2 (ja) | 高周波スイッチ回路 | |
| JP2874497B2 (ja) | 高周波スイッチ | |
| JP2956383B2 (ja) | 半導体スイッチ |