JPH0614496Y2

JPH0614496Y2 - 電流ミラ−回路

Info

Publication number: JPH0614496Y2
Application number: JP1987006135U
Authority: JP
Inventors: 和久石黒
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1987-01-20
Filing date: 1987-01-20
Publication date: 1994-04-13
Anticipated expiration: 2002-01-20
Also published as: JPS63114511U

Description

【考案の詳細な説明】 (イ)産業上の利用分野本考案は電流ミラー回路に関し、特にＩＣ（集積回路）
化に適し低電源電圧で動作し得る電流ミラー回路に関す
る。

(ロ)従来の技術特公昭６０−３０１２６号公報には、ベース及びエミッ
タが共通接続された第１及び第２トランジスタと、ベー
スが前記第１トランジスタのコレクタに、エミッタが前
記第１トランジスタのベースにそれぞれ接続された第３
トランジスタとによって構成される電流ミラー回路が記
載されている。前記ミラー回路は、第７図に示す如く、
第１トランジスタ(1)のコレクタに電流源(2)により供給
される入力電流を反転して第２トランジスタ(3)のコレ
クタに発生させるものであるが、第３トランジスタ(4)
が配置されている為、入力電流の第１及び第２トランジ
スタ(1)(3)のベースへの漏れ分を小にすることが出来、
整合度合の改善を計ることが出来る。

(ハ)考案が解決しようとする問題点しかしながら、第７図の電流ミラー回路は、第１乃至第
３トランジスタがすべて縦型のNPNトランジスタで構成
されている為、ＩＣ化に際し、各トランジスタを各島領
域に分離して形成しなければならず、占有面積が大にな
るという問題があった。また、第７図の電流ミラー回路
は、２Ｖ_BE＋Ｖ_CE(sat)（ただし、Ｖ_BEはトランジスタ
のベース・エミッタ間電圧、Ｖ_CE(sat)はトランジスタ
のコレクタ・エミッタ間飽和電圧で、電流源(2)の動作
電圧）もの電源電圧を要とする為、低電圧特性が悪化す
る欠点があった。

(ニ)問題点を解決するための手段本考案は斯上した欠点に鑑みてなされ、差電流に応じて
動作するトランジスタのコレクタ電流を第１電流ミラー
回路(10)で反転して第１及び第２横型NPNトランジスタ
(5)及び(7)のベースに供給するように構成し、ベース及
びエミッタが共通接続された第１及び第２横型NPNトラ
ンジスタ(5)及び(7)は、電気的にフローティングにした
島領域(25)と、島領域(25)表面に形成したＰ型のベース
領域(26)と、ベース領域(26)表面に互いに離間して形成
したエミッタ領域(27)及びコレクタ領域(28)とから成
り、且つ前記ベース領域(26)表面に前記コレクタ領域(2
8)を複数個設けることによって前記第１及び第２横型NP
Nトランジスタ(5)及び(7)を単一の島領域(25)に形成し
たことを特徴とする。

(ホ)作用本考案に依れば、第１及び第２横型NPNトランジスタ(5)
及び(7)を単一の島領域(25)内に形成出来る為、ＩＣ化
に際して占有面積を小にすることが出来る。また、マル
チ出力形とする為に、第２横型NPNトランジスタの数を
複数にしても、それぞれのエミッタ領域及びコレクタ領
域を共通ベース領域の上に拡散するだけで良いので、占
有面積が極度に増加しない。また、縦型NPNトランジス
タ(9)のコレクタ電流を第１電流ミラー回路(10)で反転
して供給するようにしたので、Ｖ_BE＋Ｖ_CE（ただし、Ｖ
_BEはトランジスタのベース・エミッタ間電圧、Ｖ_ＣＥは
トランジスタのコレクタ・エミッタ間電圧）の最低電源
電圧で動作させることができる。

(ヘ)実施例以下、本考案を図面を参照しながら詳細に説明する。

第１図は本考案の一実施例を示し、(5)はコレクタに電
流源(6)が接続された第１横型NPNトランジスタ、(7)は
ベース及びエミッタが第１横型NPNトランジスタ(5)のベ
ース及びエミッタに夫々接続され、コレクタが抵抗(8)
を介して電源（＋Ｖ_CC）に接続された第２横型NPNトラ
ンジスタ、(9)はベースが第１横型NPNトランジスタ(5)
のコレクタに、エミッタがアースに接続された縦型NPN
トランジスタ、（１０）はコレクタが縦型NPNトランジ
スタ(9)のコレタクに、エミッタが電源（＋Ｖ_CC）に接
続された第１PNPトランジスタ(11)及びこの第１PNPトラ
ンジスタ(11)に電流ミラー関係に接続され、コレクタが
第１横型NPNトランジスタ(5)のベースに接続された第２
PNPトランジスタ(12)とで構成する第１電流ミラー回
路、(13)はベース及びエミッタが第１横型NPNトランジ
スタ(5)のベース及びエミッタに夫々接続され、コレク
タが抵抗(14)を介して電源（＋Ｖ_CC）に接続された第ｎ
横型NPNトランジスタである。

第１図の電流ミラー回路の電流反転動作は、縦型NPNト
ランジスタ(9)のベースが第１横型NPNトランジスタ(5)
のコレクタに接続されている為、電流源(6)から第１横
型NPNトランジスタ(5)のコレクタにＩ_０の入力電流が供
給されていると、前記入力電流と第１横型NPNトランジ
スタ(5)のコレクタ電流との差電流に応じて縦型NPNトラ
ンジスタ(9)のコレクタ電流が流れ、このコレクタ電流
が第１電流ミラー回路（１０）で反転されて第１及び第
２横型NPNトランジスタ(5)及び(7)のベースに供給され
る為、第２横型NPNトランジスタ(7)のコレクタ電流も略
Ｉ_０となり、第１出力端子(15)にコレクタ電流Ｉ_０と抵
抗(8)の値とに応じて決まる出力電圧が発生するように
成されている。また、第ｍ出力端子(16)にも、第ｎ横型
NPNトランジスタ(13)のコレクタ電流Ｉ_０と抵抗(14)の
値とによって決まる出力電圧が発生する。

そして、第１図の電流ミラー回路は、第１及び第２横型
NPNトランジスタ(5)及び(7)の共通ベースと電源（＋Ｖ
_CC）との間に第２PNPトランジスタ(12)のコレクタ・エ
ミッタ路が接続されているので、同図から明らかな如
く、Ｖ_BE＋Ｖ_CEの最低電源電圧で動作させることがで
き、低電源電圧で動作する電流ミラー回路と言える。

尚、縦型NPNトランジスタ(9)のベースが第１横型NPNト
ランジスタ(5)のコレクタに、第１電流ミラー回路（１
０）の出力端が第１横型NPNトランジスタ(5)のベースに
接続されているので、縦型NPNトランジスタ(9)と第１電
流ミラー回路(10)とで第１横型NPNトランジスタ(5)のコ
レクタ・ベース間負帰還回路を構成し、この負帰還回路
は第１及び第２横型NPNトランジスタ(5)及び(7)のベー
ス電流を一定にする役割を果す。

ところで、横型NPNトランジスタは第２図の断面図の如
き構造を有するものである。同図において、(21)はＰ型
半導体基板、(22)は基板(21)全面に積層して形成したエ
ピタキシャル層、(23)は基板(21)表面に設けたN⁺型の埋
込層、(24)は埋込層(23)を囲むようにエピタキシャル層
(22)を貫通したP⁺型の分離領域、(25)は分離領域(24)に
よって島状に分離された島領域、(26)は島領域(25)表面
に形成したＰ型のベース領域、(27)及び(28)はベース領
域(26)表面に互いに離間して形成したN⁺型のエミッタ領
域及びコレクタ領域であり、島領域(25)は寄生効果を防
ぐ為に何の電位も印加しないフローティング状態で用い
る。

このような横型NPNトランジスタは、ベース領域(26)を
通常の縦型NPNトランジスタのベース拡散工程で、エミ
ッタ領域(27)及びコレクタ領域(28)を通常の縦型NPNト
ランジスタのエミッタ拡散工程で夫々形成できるので、
バイポーラ型ＩＣに極めて容易に組み込むことができる
ものである。尚、第３図は通常の縦型NPNトランジスタ
の断面構造を示す。これは第１図の縦型NPNトランジス
タ(9)として用いられるものであり、第３図において、
(29)はＰ型ベース領域、(30)はN⁺型エミッタ領域、(31)
はN⁺型コレクタコンタクト領域であり、島領域(25)をコ
レクタとして用いるものである。また、斯上した横型NP
Nトランジスタは、エミッタ領域(27)及びコレクタ領域
(28)の面積を等しくできるので、ベース・エミッタ接合
とベース・コレクタ接合とを構造的に対象に形成でき、
それによってエミッタ領域(27)がエミッタとして動作す
る順方向動作とコレクタ領域(28)がエミッタとして動作
する逆方向動作とで諸特性が等しく、双方向スイッチと
して用いて好適なものである。そしてさらに、ベース領
域(26)表面にエミッタ領域(27)とコレクタ領域(28)とを
拡散形成することによってトランジスタを形成できるの
で、ベースを共通とする複数のトランジスタを単一の島
領域に形成することができる。

第４図は、上述したように第１図の第１、第２及び第ｎ
横型NPNトランジスタ(5)(7)及び(13)を単一の島領域(2
5)に形成した場合の平面図を示すものである。同図に示
す如く、島領域(25)表面に共通のベース領域(26)を設
け、そのベース領域(26)表面にエミッタ領域(27)とコレ
クタ領域(28)との対を複数個形成することによって第
１、第２及び第ｎ横型NPNトランジスタ(5)(7)及び(13)
を単一の島領域(25)に形成する。その場合、各エミッタ
領域(27)及び各コレクタ領域(28)は、共通のベース領域
(26)表面に拡散形成するので、横型NPNトランジスタの
数の増減は島領域(25)の横幅の変化を招くだけであり、
複数の横型NPNトランジスタをさほど面積を増大させる
こと無く、単一の島領域(25)上に容易に作成することが
できる。そして、単一の島領域(25)に形成した第１、第
２及び第ｎ横型NPNトランジスタ(5)(7)及び(13)と、各
々別個の島領域(25)に形成した第１、第２PNPトランジ
スタ(11)(12)及び縦型NPNトランジスタ(9)とを図示せぬ
配線パターンによって配線し、第１図の回路を得る。
尚、第１、第２及び第ｎ横型NPNトランジスタ(5)(9)及
び(13)間のベース配線は必要無いので、配線パターンの
簡略化も計れる。

第５図は、第１、第２及び第ｎ横型NPNトランジスタ
(5),(7)及び(13)の別の作成方法を示す平面図である。
第５図の場合、例えば第１横型NPNトランジスタ(5)は、
共通ベース領域(26)と、該共通ベース領域(26)に拡散さ
れたエミッタ領域(27)と、該エミッタ領域を囲む様に前
記共通ベース領域(26)に拡散されたコレクタ領域(28)と
によって形成されている。この様な構造にすると、コレ
クタ領域(28)のキャリアの捕獲効率が増大するので、ｈ
_FE（電流増幅率）の上昇を計ることが出来る。

第６図は、本考案を適用した他の電流ミラー回路を示す
回路図である。同図において、(5)(7)及び(13)は第１、
第２及び第ｎ横型NPNトランジスタ、（１０）は第１、
第２PNPトランジスタ(11)(12)から成る第１電流ミラー
回路、（３２）はコレクタが第１横型NPNトランジスタ
(5)のコレクタに接続されたダイオード接続型の第１NPN
トランジスタ(33)とベース及びエミッタが第１NPNトラ
ンジスタ(33)のベース及びエミッタと共通接続された第
２NPNトランジスタ(34)とから成る第２電流ミラー回
路、(35)(36)はベースが第１、第２NPNトランジスタ(3
3)(34)の共通ベースに、コレクタが第２及び第ｎ横型NP
Nトランジスタ(7)及び(13)のコレクタに接続された補償
トランジスタである。尚、(6)は電流源、(8)(14)は抵
抗、(15)(16)は出力端子である。そして、第１及び第２
電流ミラー回路（１０）及び（３２）は、前記第１横型
NPNトランジスタ(5)のコレクタ・ベース間負帰還回路を
構成し、この負帰還回路は第１及び第２横型NPNトラン
ジスタ(5)及び(7)のベース電流を一定にする役割を果
す。その際第１及び第２電流ミラー回路（１０）及び
（３２）のミラー比を１：１に設定すれば、負帰還回路
のループ利得を小さく保つことが出来、異常発振を生ず
ることが無い。また、電流源(6)が供給する入力電流と
第１横型NPNトランジスタ(5)のコレクタ電流との差電流
をｉｂとすると、補償トランジスタ(35)(36)のコレクタ
電流も略ｉｂとなり、前記差電流分を補償できるので、
整合度合は第１図のものに略等しい。

このように構成した電流ミラー回路においても、第１、
第２及び第ｎ横型NPNトランジスタ(5)(7)及び(13)を単
一の島領域(25)に形成することができる。また、第１、
第２NPNトランジスタ(33)(34)及び補償トランジスタ(3
5)(36)を横型NPNトランジスタで形成し、これらを単一
の島領域に形成することによって、この電流ミラー回路
の占有面積を更に小にできる。

(ト)考案の効果以上述べた如く、本考案に依れば、ＩＣ化した際に電流
ミラー回路の占有面積を小にすることが出来る。特に、
マルチ出力形の電流ミラー回路としても、占有面積はそ
れほど増加しないので、出力数が多いほど本考案の効果
は高まる。また、第１乃至第ｎトランジスタのベース結
線に際し、配線パターンを必要としないので、配線パタ
ーンの簡略化を計れる。そして、Ｖ_BE＋Ｖ_CEの電源電圧
で動作し得るので、1.5Ｖや3.0Ｖの電池等を電源として
用いる機器に組み込んで好適な電流ミラー回路を提供で
きる。更に、第５図の実施例の如く、エミッタ領域をコ
レクタ領域に取り囲む構造とすれば、本来ｈ_FEが低い横
型NPNトランジスタのｈ_FEの上昇を計ることが出来る。
そして更に、第６図の実施例によれば、不要な発振を起
すことの無い。低電源電圧で動作可能な、占有面積の小
さい電流ミラー回路を提供できる。

【図面の簡単な説明】

第１図は本考案を説明する為の回路図、第２図は横型NP
Nトランジスタを示す断面図、第３図は一般的な縦型NPN
トランジスタを示す断面図、第４図は第１乃至第ｎ横型
NPNトランジスタのパターン配置を示す平面図、第５図
はその他のパターン配置を示す平面図、第６図は本考案
の他の実施例を示す回路図、第７図は従来例を説明する
為の回路図である。 (5)(7)及び(13)は第１、第２及び第ｎ横型NPNトランジ
スタ、(9)は縦型NPNトランジスタ、(10)は第１電流ミラ
ー回路、(25)は島領域、(26)はベース領域、(27)はエミ
ッタ領域、(28)はコレクタ領域である。

Claims

【実用新案登録請求の範囲】

【請求項１】コレクタが電流源に接続された第１横型NP
Nトランジスタと、ベース及びエミッタが前記第１横型N
PNトランジスタのベース及びエミッタと共通接続された
第２横型NPNトランジスタと、前記電流源が供給する入
力電流と前記第１横型NPNトランジスタのコレクタ電流
との差電流に応じて動作するNPNトランジスタと、このN
PNトランジスタのコレクタ電流を反転して前記第１及び
第２横型NPNトランジスタのベースに供給する第１電流
ミラー回路とから成り、前記第１及び第２横型NPNトランジスタは、Ｐ型基板上
に形成したＮ型エピタキシャル層を分離して島領域と
し、該島領域表面にベース拡散で形成した共通のＰ型ベ
ース領域と、該ベース領域表面にエミッタ拡散により互
いに離間して形成したＮ^＋型のエミッタ領域及びＮ^＋型
のコレクタ領域とで形成し、且つ第１、第２横型NPNトランジスタのコレクタ領域を
同じベース領域の表面に形成することによって前記第
１、第２横型NPNトランジスタを同じ島領域に形成し、
前記電流源が供給する入力電流を前記第２横型NPNトラ
ンジスタのコレクタに接続される負荷に反転して発生さ
せることを特徴とする電流ミラー回路。