JPH06140509A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH06140509A JPH06140509A JP4288033A JP28803392A JPH06140509A JP H06140509 A JPH06140509 A JP H06140509A JP 4288033 A JP4288033 A JP 4288033A JP 28803392 A JP28803392 A JP 28803392A JP H06140509 A JPH06140509 A JP H06140509A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- operation mode
- bonding pad
- confirming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体集積回路に関
し、半導体集積回路の全体の機能動作モードに加えて、
半導体集積回路内の特定の機能確認を行う動作モードと
を合わせて備える半導体集積回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit, and in addition to the entire functional operation mode of the semiconductor integrated circuit,
The present invention relates to a semiconductor integrated circuit provided with an operation mode for confirming a specific function in the semiconductor integrated circuit.
【０００２】[0002]
【従来の技術】従来、半導体集積回路内の特定の機能確
認をする場合、所定の出力信号を半導体集積回路の外部
に取り出すボンディングパッドは、その半導体集積回路
全体の動作モードに使用するボンディングパッドと兼用
して使用されている。2. Description of the Related Art Conventionally, when confirming a specific function in a semiconductor integrated circuit, a bonding pad for extracting a predetermined output signal to the outside of the semiconductor integrated circuit is a bonding pad used for the operation mode of the entire semiconductor integrated circuit. Used in combination.
【０００３】図２に示す従来例のブロック図は、半導体
集積回路全体の動作モードの確認用のボンディングパッ
ドに加えて、半導体集積回路内の特定の機能確認を行う
動作モードを確認するためのボンディングパッドを、合
わせ備えた従来の回路構成例を示す。The block diagram of the conventional example shown in FIG. 2 is a bonding pad for confirming an operation mode for confirming a specific function in the semiconductor integrated circuit, in addition to a bonding pad for confirming the operation mode of the entire semiconductor integrated circuit. An example of a conventional circuit configuration including a pad is shown.
【０００４】以下、図２を用いて従来の技術について説
明する。A conventional technique will be described below with reference to FIG.
【０００５】図２によれば、半導体集積回路１０のボン
ディングパッド２３、半導体集積回路全体の動作モード
時の出力バッファ２４、半導体集積回路１０内の特定の
機能確認時の出力バッファ２５、半導体集積回路１０の
全体の機能動作モード時の出力信号２６、半導体集積回
路１０内の特定の機能確認時の出力信号２７、半導体集
積回路１０の全体の動作モードと半導体集積回路１０内
の特定の機能確認を行う動作モードとを切り換える制御
信号２８を有する。According to FIG. 2, the bonding pad 23 of the semiconductor integrated circuit 10, the output buffer 24 in the operation mode of the entire semiconductor integrated circuit, the output buffer 25 in confirming a specific function in the semiconductor integrated circuit 10, the semiconductor integrated circuit. Output signal 26 in the entire functional operation mode of the semiconductor integrated circuit 10, output signal 27 in confirming a specific function in the semiconductor integrated circuit 10, overall operation mode of the semiconductor integrated circuit 10 and confirmation of a specific function in the semiconductor integrated circuit 10. It has a control signal 28 for switching the operating mode to be performed.
【０００６】いま、半導体集積回路１０の全体の機能動
作モードの時、制御信号２８はロウ・レベルになってお
り、半導体集積回路１０の全体の機能動作モードの出力
信号２６が、ボンディングパッド２３に出力される。こ
の時、出力バッファ２５の出力信号はハイ・インピィー
ダンス状態になっている。Now, in the entire functional operation mode of the semiconductor integrated circuit 10, the control signal 28 is at a low level, and the output signal 26 of the entire functional operation mode of the semiconductor integrated circuit 10 is output to the bonding pad 23. Is output. At this time, the output signal of the output buffer 25 is in the high impedance state.
【０００７】また、半導体集積回路１０の特定の機能確
認を行う動作モード時、制御信号２８はハイ・レベル
で、半導体集積回路１０内の特定の機能確認の出力信号
２７が、ボンディングパッド２３に出力される。この時
出力バッファ２４の出力信号はハイ・インピィーダンス
状態になっている。In the operation mode for confirming the specific function of the semiconductor integrated circuit 10, the control signal 28 is at a high level, and the output signal 27 for confirming the specific function in the semiconductor integrated circuit 10 is output to the bonding pad 23. To be done. At this time, the output signal of the output buffer 24 is in the high impedance state.
【０００８】[0008]
【発明が解決しようとする課題】上述した従来の半導体
集積回路は、半導体集積回路の全体の機能動作モードに
使用するボンディングパッドと半導体集積回路内の特定
の機能確認を行う場合に使用するボンディングパッドが
兼用されていた。そのため、半導体集積回路設計者は、
半導体集積回路内の特定の機能確認を行うための出力バ
ッファの駆動能力であるファンインとファンアウトを予
め考慮して、半導体集積回路の設計を行なわなければな
らないという欠点があった。The above-described conventional semiconductor integrated circuit is composed of a bonding pad used for the entire functional operation mode of the semiconductor integrated circuit and a bonding pad used for confirming a specific function in the semiconductor integrated circuit. Was also used. Therefore, the semiconductor integrated circuit designer
There is a drawback in that the semiconductor integrated circuit must be designed in consideration of fan-in and fan-out, which are drive capabilities of the output buffer for confirming a specific function in the semiconductor integrated circuit.
【０００９】本発明の目的は、上述の欠点を除去するこ
とにより、半導体集積回路内の特定の機能確認のための
回路のファンイン、ファンアウトを予め考慮することな
く半導体集積回路の出力回路を設計出来るようにするこ
とにある。An object of the present invention is to eliminate the above-mentioned drawbacks and to provide an output circuit of a semiconductor integrated circuit without considering in advance fan-in and fan-out of the circuit for confirming a specific function in the semiconductor integrated circuit. To be able to design.
【００１０】[0010]
【課題を解決するための手段】本発明の特徴は、半導体
集積回路の全体の機能動作である第１の動作モードと、
前記半導体集積回路内の特定の回路機能の確認を行う第
２の動作モードとを切り換えて動作させる動作モード制
御手段を備えた半導体集積回路において、前記半導体集
積回路は、前記第１の動作モード時に使用する第１のボ
ンディングパッドと、前記第２の動作モード時に使用す
る第２のボンディングパッドとを含み、さらに前記第１
のボンディングパッドと前記第２のボンディングパッド
とが、前記半導体集積回路を収容するパッケージの同一
ステッチに接続され、前記第２の動作モード時の機能確
認後、前記第２のボンディングパッドと前記パッケージ
の前記ステッチとの接続を断ち切る手段を有することに
ある。The features of the present invention are: a first operation mode which is a functional operation of the entire semiconductor integrated circuit;
In a semiconductor integrated circuit having an operation mode control means for operating by switching between a second operation mode for confirming a specific circuit function in the semiconductor integrated circuit, the semiconductor integrated circuit is configured to operate in the first operation mode. A first bonding pad to be used and a second bonding pad to be used in the second operation mode;
Bonding pad and the second bonding pad are connected to the same stitch of the package that houses the semiconductor integrated circuit, and after confirming the function in the second operation mode, the second bonding pad and the package There is a means for breaking the connection with the stitch.
【００１１】[0011]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１２】図１（ａ）は、本発明の一実施例を示すブ
ロック図を示している。FIG. 1A is a block diagram showing an embodiment of the present invention.
【００１３】本実施例は、半導体集積回路１０の全体の
第１の動作モードに使用する出力バッファ１４及びボン
ディングパッド１２と、第２の動作モード時に使用する
出力バッファ１５及びボンディングパッド１３と、第１
の動作モードの出力信号１６と、第２の動作モードの出
力信号１７と、第１の動作モードと第２の動作モードと
を切り換える制御信号１８と、ボンディングパッド１２
とボンディングパッド１３がボンディングワイヤー２１
及び２２でそれぞれ接続されるパッケージのステッチ１
１を有する。さらに、ステッチ１１とボンディングパッ
ド１３を接続するボンディングワイヤー２２を断ち切る
場合の制御信号１９を備えている。In this embodiment, the output buffer 14 and the bonding pad 12 used in the first operation mode of the entire semiconductor integrated circuit 10, the output buffer 15 and the bonding pad 13 used in the second operation mode, 1
Output signal 16 in the second operation mode, output signal 17 in the second operation mode, control signal 18 for switching between the first operation mode and the second operation mode, and bonding pad 12
And the bonding pad 13 is the bonding wire 21.
Stitch 1 of the package connected at 22 and 22, respectively
Has 1. Further, a control signal 19 for cutting off the bonding wire 22 connecting the stitch 11 and the bonding pad 13 is provided.
【００１４】本発明では、ボンディングワイヤー２２が
ボンディングワイヤー２１よりも耐圧の低い材質を用い
てあり、制御信号１９がロウ・レベルで出力バッファ１
５がハイ・インピーダンス状態にある時、ステッチ１１
より高電圧を印加し、ボンディングワイヤー２２を切断
するようにしてある。そして、図１（ｂ）に示すボンデ
ィングワイヤー２２が切断された状態になる。この時、
出力バッファ１４及び１５は高耐圧に耐えられるように
設計されている。In the present invention, the bonding wire 22 is made of a material whose withstand voltage is lower than that of the bonding wire 21, and the control signal 19 is at a low level.
Stitch 11 when 5 is in high impedance
A higher voltage is applied to cut the bonding wire 22. Then, the bonding wire 22 shown in FIG. 1B is cut. At this time,
The output buffers 14 and 15 are designed to withstand a high breakdown voltage.
【００１５】次に、本実施例の動作について説明する。Next, the operation of this embodiment will be described.
【００１６】第２の動作モードは、制御信号１８、１９
が共にハイ・レベルの時、出力信号１７がボンディング
パッド１３より得られることになる。その第２の動作モ
ードを確認後、制御信号１９をロウ・レベルにすること
により、出力バッファ１４、１５はハイ・インピィーダ
ンス状態になる。The second operating mode is control signals 18, 19
Is high, the output signal 17 is obtained from the bonding pad 13. After confirming the second operation mode, the output buffers 14 and 15 are put into the high impedance state by setting the control signal 19 to the low level.
【００１７】この時ステッチ１１より高電圧信号を入力
すると、ボンディングワイヤー２２を切断することがで
き、図１（ｂ）に示すようにボンディングワイヤー２２
が溶断された状態になる。At this time, if a high voltage signal is input from the stitch 11, the bonding wire 22 can be cut, and the bonding wire 22 can be cut as shown in FIG. 1 (b).
Is blown out.
【００１８】図１（ｂ）において、制御信号１８をロウ
・レベル、制御信号１９をハイ・レベルにすると、第１
の動作モードが得られ通常の実使用状態に対応すること
が出来る。In FIG. 1B, when the control signal 18 is set to the low level and the control signal 19 is set to the high level, the first
The operation mode of can be obtained, and it can correspond to the normal actual use state.
【００１９】本実施例は、出力バッファについて述べた
が、入力バッファ及び入出力バッファの場合も、入力バ
ッファ及び入出力バッファを高耐圧にしておき、内部回
路に影響を与えないように制御信号を設定し、前述の実
施例と同様にステッチより高電圧信号を入力するように
して同様の効果を得ることが出来る。Although the present embodiment has been described with respect to the output buffer, also in the case of the input buffer and the input / output buffer, the input buffer and the input / output buffer are set to have a high withstand voltage, and the control signal is supplied so as not to affect the internal circuit. The same effect can be obtained by setting and inputting a high voltage signal from the stitch as in the above embodiment.
【００２０】[0020]
【発明の効果】以上述べたように、本発明は、半導体集
積回路の全体の機能動作モードに使用するボンディング
パッドと、半導体集積回路内の特定の機能確認を行う動
作モードに使用するボンディングパッドとを含み、半導
体集積回路の全体の動作機能に使用するボンディングパ
ッドと、半導体集積回路内の特定の機能確認を行う動作
に使用するボンデングパッドとがパッケージの同一のス
テッチに接続される。その接続に使用するボンディング
ワイヤーのうち、特定の機能確認に使用するボンディン
グワイヤーの材質は耐圧の低いものを使用する。従っ
て、半導体集積回路内の特定の機能確認完了後、半導体
集積回路内の特定の機能確認を行う動作に使用するパッ
ドに高電圧を印加して、パッケージのステッチとの接続
を断ち切ることにより、半導体集積回路内の特定の機能
確認のための出力回路のファンイン、ファンアウトを考
慮することなく半導体集積回路の設計を行うことがで
き、さらに半導体集積回路内の特定の機能確認を行うた
めの回路に影響を受けることなく半導体集積回路全体の
動作が得られるという効果を有する。As described above, the present invention provides a bonding pad used for the entire functional operation mode of the semiconductor integrated circuit and a bonding pad used for the operation mode for confirming a specific function in the semiconductor integrated circuit. The bonding pad used for the entire operation function of the semiconductor integrated circuit and the bonding pad used for the operation for confirming a specific function in the semiconductor integrated circuit are connected to the same stitch of the package. Among the bonding wires used for the connection, the material of the bonding wire used for confirming a specific function has a low withstand voltage. Therefore, after the confirmation of the specific function in the semiconductor integrated circuit is completed, a high voltage is applied to the pad used for the operation of confirming the specific function in the semiconductor integrated circuit to cut off the connection with the stitch of the package. A circuit for designing a semiconductor integrated circuit without considering fan-in and fan-out of an output circuit for confirming a specific function in the integrated circuit, and a circuit for confirming a specific function in the semiconductor integrated circuit Thus, the operation of the entire semiconductor integrated circuit can be obtained without being affected by the above.
【図１】本発明の一実施例を示すブロック図。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】従来例を示すブロック図。FIG. 2 is a block diagram showing a conventional example.
１０ 半導体集積回路 １１ パッケージのステッチ １２，１３，２４ ボンディングパッド １４，１５，２５，２６ 出力バッファ １６，２７ 第１の動作モードの出力信号 １７，２８， 第２の動作モードの出力信号 １８，１９，２９ 制御信号 ２０ ２入力ＡＮＤゲート ２１，２２ ボンディングワイヤー 10 Semiconductor Integrated Circuit 11 Package Stitch 12, 13, 24 Bonding Pad 14, 15, 25, 26 Output Buffer 16, 27 Output Signal in First Operation Mode 17, 28, Output Signal in Second Operation Mode 18, 19 , 29 Control signal 20 2 input AND gate 21, 22 Bonding wire
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｅ 8427−4Ｍ Ｈ０３Ｋ 19/173 １０１ 9383−5Ｊ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical indication H01L 27/04 E 8427-4M H03K 19/173 101 9383-5J
Claims (1)
第１の動作モードと、前記半導体集積回路内の特定の回
路機能の確認を行う第２の動作モードとを切り換えて動
作させる動作モード制御手段を備えた半導体集積回路に
おいて、前記半導体集積回路は、前記第１の動作モード
時に使用する第１のボンディングパッドと、前記第２の
動作モード時に使用する第２のボンディングパッドとを
含み、さらに前記第１のボンディングパッドと前記第２
のボンディングパッドとが、前記半導体集積回路を収容
するパッケージの同一ステッチに接続され、前記第２の
動作モード時の機能確認後、前記第２のボンディングパ
ッドと前記パッケージの前記ステッチとの接続を断ち切
る手段を有することを特徴とする半導体集積回路。1. An operation mode control for operating by switching between a first operation mode which is a functional operation of the entire semiconductor integrated circuit and a second operation mode which confirms a specific circuit function in the semiconductor integrated circuit. In the semiconductor integrated circuit including means, the semiconductor integrated circuit includes a first bonding pad used in the first operation mode and a second bonding pad used in the second operation mode, and The first bonding pad and the second
Bonding pad of the semiconductor integrated circuit is connected to the same stitch, and after confirming the function in the second operation mode, the connection between the second bonding pad and the stitch of the package is cut off. A semiconductor integrated circuit having means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4288033A JPH06140509A (en) | 1992-10-27 | 1992-10-27 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4288033A JPH06140509A (en) | 1992-10-27 | 1992-10-27 | Semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140509A true JPH06140509A (en) | 1994-05-20 |
Family
ID=17724960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4288033A Pending JPH06140509A (en) | 1992-10-27 | 1992-10-27 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140509A (en) |
-
1992
- 1992-10-27 JP JP4288033A patent/JPH06140509A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6981090B1 (en) | Multiple use of microcontroller pad | |
| JPH0650761B2 (en) | Semiconductor device | |
| JPH06140509A (en) | Semiconductor integrated circuit | |
| JPH04248483A (en) | Semiconductor integrated circuit | |
| US6891771B2 (en) | Circuit and method for selecting an operational voltage mode in a semiconductor memory device | |
| JP2703902B2 (en) | Semiconductor integrated circuit | |
| JPH05198679A (en) | Semiconductor integrated circuit device | |
| JPH02126652A (en) | Semiconductor integrated circuit device | |
| JPH01284017A (en) | Output buffer circuit for integrated circuit | |
| JPH03183159A (en) | Semiconductor integrated circuit device | |
| JPH039428B2 (en) | ||
| JPS58131817A (en) | Power control function circuit | |
| JPH04369490A (en) | Semiconductor integrated circuit | |
| JPS63104363A (en) | Semiconductor integrated circuit device | |
| JPH05175334A (en) | Semiconductor integrated circuit and layout method thereof | |
| JPH02306650A (en) | Semiconductor device | |
| JP2959009B2 (en) | Semiconductor integrated circuit | |
| JP2626218B2 (en) | Logic simulation method | |
| JPH03265311A (en) | Tri-state i/o buffer control circuit | |
| JPH03177935A (en) | Debug circuit | |
| JPH0254617A (en) | Input/output buffer circuit | |
| JPS6154642A (en) | Replacement circuit | |
| JPH0535378A (en) | Input and output circuit | |
| JPS60145726A (en) | Logic circuit | |
| JPS61156918A (en) | Semiconductor integrated device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |