JPH06139793A - デジタルレコーダ - Google Patents
デジタルレコーダInfo
- Publication number
- JPH06139793A JPH06139793A JP4291711A JP29171192A JPH06139793A JP H06139793 A JPH06139793 A JP H06139793A JP 4291711 A JP4291711 A JP 4291711A JP 29171192 A JP29171192 A JP 29171192A JP H06139793 A JPH06139793 A JP H06139793A
- Authority
- JP
- Japan
- Prior art keywords
- block
- index
- memory
- data
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】メモリ寿命を長くする。
【構成】CPU14は、主電源スイッチのON時に、ア
ドレス管理用のインデックスブロック及びデータ記録用
の複数のデータブロックを有するフラッシュメモリ16
から上記インデックスブロックを外部補助メモリ26に
記憶し、情報の記録時に、上記外部補助メモリ26に記
憶されたインデックスデータを参照してデータブロック
への記録を行い、また、これに伴って、外部補助メモリ
26のインデックデータを書き換える。そして、CPU
14は、例えば、主電源スイッチのOFFに応じて、上
記フラッシュメモリ16のインデックスブロックがあっ
た位置へ、その位置の次の位置にあるデータブロックを
移動させ、空いたデータブロックのあった位置へ外部補
助メモリ26のインデックステーブルを書き込む。
ドレス管理用のインデックスブロック及びデータ記録用
の複数のデータブロックを有するフラッシュメモリ16
から上記インデックスブロックを外部補助メモリ26に
記憶し、情報の記録時に、上記外部補助メモリ26に記
憶されたインデックスデータを参照してデータブロック
への記録を行い、また、これに伴って、外部補助メモリ
26のインデックデータを書き換える。そして、CPU
14は、例えば、主電源スイッチのOFFに応じて、上
記フラッシュメモリ16のインデックスブロックがあっ
た位置へ、その位置の次の位置にあるデータブロックを
移動させ、空いたデータブロックのあった位置へ外部補
助メモリ26のインデックステーブルを書き込む。
Description
【0001】
【産業上の利用分野】本発明は、アドレス管理用のイン
デックスブロック及びデータ記録用の複数のデータブロ
ックを有するメモリを用いて情報を記録するデジタルレ
コーダに係り、特に、音声記録のメモリ管理方法に関す
る。
デックスブロック及びデータ記録用の複数のデータブロ
ックを有するメモリを用いて情報を記録するデジタルレ
コーダに係り、特に、音声記録のメモリ管理方法に関す
る。
【0002】
【従来の技術】メモリを用いて音声情報を記録するデジ
タルレコーダにおける記録音声の管理方法としては、一
般的に、メモリ空間上の特定の位置に、音声の記録領域
をアドレス値として記録するという方法が取られてい
る。このアドレス値は、メモリを管理或は制御する機
能、例えばCPUが常に認識できる位置になければなら
ない。従って、個々のデジタルレコーダは、予め設定さ
れたアドレスマップの上でアドレス記録領域、音声記録
領域が管理されており、CPUはアドレスマップ上に置
かれた情報を元に情報の処理が行われている。
タルレコーダにおける記録音声の管理方法としては、一
般的に、メモリ空間上の特定の位置に、音声の記録領域
をアドレス値として記録するという方法が取られてい
る。このアドレス値は、メモリを管理或は制御する機
能、例えばCPUが常に認識できる位置になければなら
ない。従って、個々のデジタルレコーダは、予め設定さ
れたアドレスマップの上でアドレス記録領域、音声記録
領域が管理されており、CPUはアドレスマップ上に置
かれた情報を元に情報の処理が行われている。
【0003】
【発明が解決しようとする課題】ところで近年、上記デ
ジタルレコーダに使用するメモリとして、強誘電体記憶
素子が利用されるようになってきている。しかしなが
ら、この強誘電体記憶素子は、書き込み処理を同じアド
レス位置で連続的に行うと、特性劣化がおき、書き込ま
れた情報の信頼性が失われてしまう。このために、録音
された音声が次第に破壊されたり、アドレス管理が不能
に至る可能性がある。本発明は、上記の点に鑑みてなさ
れたもので、メモリ寿命を長くすることが可能なデジタ
ルレコーダを提供することを目的とする。
ジタルレコーダに使用するメモリとして、強誘電体記憶
素子が利用されるようになってきている。しかしなが
ら、この強誘電体記憶素子は、書き込み処理を同じアド
レス位置で連続的に行うと、特性劣化がおき、書き込ま
れた情報の信頼性が失われてしまう。このために、録音
された音声が次第に破壊されたり、アドレス管理が不能
に至る可能性がある。本発明は、上記の点に鑑みてなさ
れたもので、メモリ寿命を長くすることが可能なデジタ
ルレコーダを提供することを目的とする。
【0004】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によるデジタルレコーダは、アドレス管理
用のインデックスブロック及びデータ記録用の複数のデ
ータブロックを有するメモリを用いて情報を記録するデ
ジタルレコーダであって、特に、前記アドレス管理用の
インデックスブロックの配置を、前記データ記録用の複
数のデータブロックの内の一部のブロックの配置と所定
のタイミングで入れ換えるようにしたことを特徴として
いる。
めに、本発明によるデジタルレコーダは、アドレス管理
用のインデックスブロック及びデータ記録用の複数のデ
ータブロックを有するメモリを用いて情報を記録するデ
ジタルレコーダであって、特に、前記アドレス管理用の
インデックスブロックの配置を、前記データ記録用の複
数のデータブロックの内の一部のブロックの配置と所定
のタイミングで入れ換えるようにしたことを特徴として
いる。
【0005】
【作用】本発明のデジタルレコーダでは、所定のタイミ
ングで、アドレス管理用のインデックスブロックの配置
を、データ記録用の複数のデータブロックの内の一部の
ブロックの配置と入れ換えることにより、特定のメモリ
ブロックだけがインデックスブロックとして使用される
ことを防ぎ、メモリ寿命を延ばす。
ングで、アドレス管理用のインデックスブロックの配置
を、データ記録用の複数のデータブロックの内の一部の
ブロックの配置と入れ換えることにより、特定のメモリ
ブロックだけがインデックスブロックとして使用される
ことを防ぎ、メモリ寿命を延ばす。
【0006】
【実施例】以下、図面を参照して、本発明の実施例を説
明する。
明する。
【0007】図1の(A)は実施例のデジタルレコーダ
の構成を示す図で、不図示マイク等からの音声は、A/
D変換器10によりデジタルデータに変換された後、I
/O部12を介してCPU14に入力される。詳細は後
述するCPU14は、入力データを強誘電体記憶素子で
なるフラッシュメモリ16に記憶する。このフラッシュ
メモリ16は、カートリッジの形で提供され、適宜取り
替え可能に構成されている。
の構成を示す図で、不図示マイク等からの音声は、A/
D変換器10によりデジタルデータに変換された後、I
/O部12を介してCPU14に入力される。詳細は後
述するCPU14は、入力データを強誘電体記憶素子で
なるフラッシュメモリ16に記憶する。このフラッシュ
メモリ16は、カートリッジの形で提供され、適宜取り
替え可能に構成されている。
【0008】ここで、説明の簡単化のために、本実施例
では、上記フラッシュメモリ16のインデックスは1K
バイト(1024バイト)、使用可能なメモリ容量はブ
ロック数4つの4Kバイトであるとする。この場合、メ
モリ容量を全てインデックスの容量で分割した場合の分
割数は、 4K/1K=4(ブロック)
では、上記フラッシュメモリ16のインデックスは1K
バイト(1024バイト)、使用可能なメモリ容量はブ
ロック数4つの4Kバイトであるとする。この場合、メ
モリ容量を全てインデックスの容量で分割した場合の分
割数は、 4K/1K=4(ブロック)
【0009】になる。その内、1ブロックはインデック
スデータ記録用(インデックス(INDEX)ブロッ
ク)に使用し、残りの3ブロックを音声データ記録領域
(録音ブロック)とする。
スデータ記録用(インデックス(INDEX)ブロッ
ク)に使用し、残りの3ブロックを音声データ記録領域
(録音ブロック)とする。
【0010】また、上記CPU14は、このフラッシュ
メモリ16に記憶されたデータを読み出し、I/O部1
8を介してD/A変換器20によりアナログ信号に変換
して、不図示スピーカ等により音声を出力する。
メモリ16に記憶されたデータを読み出し、I/O部1
8を介してD/A変換器20によりアナログ信号に変換
して、不図示スピーカ等により音声を出力する。
【0011】また、CPU14は、当該デジタルレコー
ダの主電源スイッチがOFFされた時に、I/O部22
を介して電源タイマ24を作動させて、所定時間電源を
保持する。そして、その間に、図1の(B)に示すよう
に、フラッシュメモリ16のインデックスブロックと録
音ブロックの配置を変更する。またこの時、変更記録さ
れるインデックスブロックのデータとしては、電源投入
時に外部補助メモリ26に退避しておいたインデックス
データに後述するような所定の処理を施したものが用い
られる。上記インデックスブロック内部の情報の配置
は、図2の(A)に示すようになっている。
ダの主電源スイッチがOFFされた時に、I/O部22
を介して電源タイマ24を作動させて、所定時間電源を
保持する。そして、その間に、図1の(B)に示すよう
に、フラッシュメモリ16のインデックスブロックと録
音ブロックの配置を変更する。またこの時、変更記録さ
れるインデックスブロックのデータとしては、電源投入
時に外部補助メモリ26に退避しておいたインデックス
データに後述するような所定の処理を施したものが用い
られる。上記インデックスブロック内部の情報の配置
は、図2の(A)に示すようになっている。
【0012】即ち、インデックスの最先頭1バイトをイ
ンデックス位置検出変数の格納場所、後続の1バイトは
3つの音声データ記録ブロックの内、どのブロックが音
声データの先頭であるのかを示す読出し先頭ブロック番
号を記録する場所である。次の254バイトはカートリ
ッジのタイトル文字情報を格納する場所であり、残りは
3つのブロックで構成される録音ブロックの録音アドレ
スを具体的に記述するための256バイトずつのアドレ
ステーブル等で構成される。
ンデックス位置検出変数の格納場所、後続の1バイトは
3つの音声データ記録ブロックの内、どのブロックが音
声データの先頭であるのかを示す読出し先頭ブロック番
号を記録する場所である。次の254バイトはカートリ
ッジのタイトル文字情報を格納する場所であり、残りは
3つのブロックで構成される録音ブロックの録音アドレ
スを具体的に記述するための256バイトずつのアドレ
ステーブル等で構成される。
【0013】各アドレステーブルは、録音されているア
ドレスの領域を示すスタートアドレス及びストップアド
レスに3バイトずつ取り、属性1と属性2に1バイトず
つ取っている(この例ではアクセス空間は16Mバイト
まで可能)。なお、属性1は上書き禁止フラグ用、属性
2は録音モードフラグとする(録音モードは録音時のサ
ンプリング周波数、音声圧縮率等による記録の仕方の種
類などの違いであるが、ここでは省略する)。さらに、
各アドレステーブルは、248バイトを録音したインデ
ックスのタイトル名や日付などを記録する領域に割り当
てている。このようなアドレステーブルは全部で3個構
成されている。
ドレスの領域を示すスタートアドレス及びストップアド
レスに3バイトずつ取り、属性1と属性2に1バイトず
つ取っている(この例ではアクセス空間は16Mバイト
まで可能)。なお、属性1は上書き禁止フラグ用、属性
2は録音モードフラグとする(録音モードは録音時のサ
ンプリング周波数、音声圧縮率等による記録の仕方の種
類などの違いであるが、ここでは省略する)。さらに、
各アドレステーブルは、248バイトを録音したインデ
ックスのタイトル名や日付などを記録する領域に割り当
てている。このようなアドレステーブルは全部で3個構
成されている。
【0014】以上のように、インデックスブロックは、
位置検出変数1バイト、読出し先頭位置1バイト、25
4バイトの文字データで構成されるカートリッジ情報
と、その後ろにスタートアドレスが3バイト、ストップ
アドレスが3バイト、属性1に1バイト、属性2に1バ
イト、248バイトの文字情報で構成されるテーブルが
3つ有り、以上の合計が1Kバイトである。また、録音
ブロックは、図2の(B)に示すように、それぞれ1K
バイトのメモリ容量を有している。
位置検出変数1バイト、読出し先頭位置1バイト、25
4バイトの文字データで構成されるカートリッジ情報
と、その後ろにスタートアドレスが3バイト、ストップ
アドレスが3バイト、属性1に1バイト、属性2に1バ
イト、248バイトの文字情報で構成されるテーブルが
3つ有り、以上の合計が1Kバイトである。また、録音
ブロックは、図2の(B)に示すように、それぞれ1K
バイトのメモリ容量を有している。
【0015】次に、上記の構成における動作を、図3の
フローチャートに従って説明する。今、図1の(A)に
示すように、フラッシュメモリ16の4つのブロックの
内、第1ブロックがインデックスブロック、第2乃至第
4ブロックが録音ブロックであり、第2及び第3ブロッ
クにのみ音声記録済みであるものとする。
フローチャートに従って説明する。今、図1の(A)に
示すように、フラッシュメモリ16の4つのブロックの
内、第1ブロックがインデックスブロック、第2乃至第
4ブロックが録音ブロックであり、第2及び第3ブロッ
クにのみ音声記録済みであるものとする。
【0016】デジタルレコーダの主電源が投入された場
合、フラッシュメモリ16に構成されているどのブロッ
クにインデックスブロックが存在しているかを検知する
必要がある。そこでCPU14は、先ず、図4の(A)
に示すように、4個のブロックの全ての先頭1バイトを
読み出し、16進で加算する(ステップS1)。即ち、
「05Bh」+「0AAh」+「0FCh」+「000
h」を計算し、「201h」の解を得る。
合、フラッシュメモリ16に構成されているどのブロッ
クにインデックスブロックが存在しているかを検知する
必要がある。そこでCPU14は、先ず、図4の(A)
に示すように、4個のブロックの全ての先頭1バイトを
読み出し、16進で加算する(ステップS1)。即ち、
「05Bh」+「0AAh」+「0FCh」+「000
h」を計算し、「201h」の解を得る。
【0017】次に、この計算結果の下2桁に相当する数
値がフラッシュメモリ16内のインデックスブロックの
予め設定された番号であるとして、図4の(B)に示す
ようにCPU14はそのブロックを読み込み、図5の
(A)に示すようにそれを外部補助メモリ26に記憶さ
せる(ステップS2)。従って、上記の場合、「201
h」の下2桁が得られる答えであり、予め設定された
「01」番のブロックであるフラッシュメモリ16の
「01」番のブロックをCPU14は外部補助メモリ
(DRAM)26に転送する。
値がフラッシュメモリ16内のインデックスブロックの
予め設定された番号であるとして、図4の(B)に示す
ようにCPU14はそのブロックを読み込み、図5の
(A)に示すようにそれを外部補助メモリ26に記憶さ
せる(ステップS2)。従って、上記の場合、「201
h」の下2桁が得られる答えであり、予め設定された
「01」番のブロックであるフラッシュメモリ16の
「01」番のブロックをCPU14は外部補助メモリ
(DRAM)26に転送する。
【0018】外部補助メモリ26に転送されたデータは
インデックスデータであり、フラッシュメモリ16上の
何処にどういう音声が録音されているか、参照すること
ができる。
インデックスデータであり、フラッシュメモリ16上の
何処にどういう音声が録音されているか、参照すること
ができる。
【0019】その後、不図示入力装置からの命令待機状
態となり(ステップS3)、何等かの命令を受けると、
それが電源スイッチによる電源OFFの命令であるの
か、録音ボタンによる録音命令であるのかを判断する
(ステップS4)。
態となり(ステップS3)、何等かの命令を受けると、
それが電源スイッチによる電源OFFの命令であるの
か、録音ボタンによる録音命令であるのかを判断する
(ステップS4)。
【0020】録音命令であれば、録音処理を行う(ステ
ップS5)。即ち、入力装置によって録音命令が与えら
れた場合、CPU14は、録音が可能な消去済みの領域
を、図5の(B)に示すように、外部補助メモリ26に
記憶されたインデックスデータを参照することで認識
し、図6の(A)に示すように、A/D変換器10及び
I/O部12を介して入力された音声データを直ちにそ
の領域(この場合、第4ブロック)に録音する。この録
音は、そのブロックの先頭バイトから始めてかまわな
い。なお、この時、外部補助メモリ26に記憶されてい
るインデックスデータの該当ブロックテーブルの書き換
えも行われる。
ップS5)。即ち、入力装置によって録音命令が与えら
れた場合、CPU14は、録音が可能な消去済みの領域
を、図5の(B)に示すように、外部補助メモリ26に
記憶されたインデックスデータを参照することで認識
し、図6の(A)に示すように、A/D変換器10及び
I/O部12を介して入力された音声データを直ちにそ
の領域(この場合、第4ブロック)に録音する。この録
音は、そのブロックの先頭バイトから始めてかまわな
い。なお、この時、外部補助メモリ26に記憶されてい
るインデックスデータの該当ブロックテーブルの書き換
えも行われる。
【0021】そして、録音が終了し、入力装置によって
電源OFFの命令が与えられると、CPU14は、図6
の(B)に示すように、I/O部22を介して直ちに電
源タイマ24を起動し、時限電源遮断させる(ステップ
S6)。即ち、この電源タイマ24は、以下のCPUの
動作が終了するのに十分な時間の後、主電源を遮断する
よう構成されている。
電源OFFの命令が与えられると、CPU14は、図6
の(B)に示すように、I/O部22を介して直ちに電
源タイマ24を起動し、時限電源遮断させる(ステップ
S6)。即ち、この電源タイマ24は、以下のCPUの
動作が終了するのに十分な時間の後、主電源を遮断する
よう構成されている。
【0022】ここで、CPU14は、図7の(A)に示
すように、フラッシュメモリ16内のインデックスブロ
ックの一つ下のブロック(この場合、第2ブロック)に
位置する録音済みブロックをCPU14内メモリに読み
込み、図7の(B)に示すように、フラッシュメモリ1
6内のインデックスブロックと該インデックスブロック
の一つ下のブロック(この場合、第1及び第2ブロッ
ク)を消去する(ステップS7)。
すように、フラッシュメモリ16内のインデックスブロ
ックの一つ下のブロック(この場合、第2ブロック)に
位置する録音済みブロックをCPU14内メモリに読み
込み、図7の(B)に示すように、フラッシュメモリ1
6内のインデックスブロックと該インデックスブロック
の一つ下のブロック(この場合、第1及び第2ブロッ
ク)を消去する(ステップS7)。
【0023】そして、図8の(A)に示すように、CP
U14内部に格納された録音済みブロックを、先程のイ
ンデックスデータが格納されていた領域(この場合、第
1ブロック)に書き込む(ステップS8)。
U14内部に格納された録音済みブロックを、先程のイ
ンデックスデータが格納されていた領域(この場合、第
1ブロック)に書き込む(ステップS8)。
【0024】最後に、CPU14は、ステップS9にお
いて、図8の(B)に示すように、外部補助メモリ26
の情報を読み込み、インデックスブロックであるその情
報の、先頭1バイトの次回の位置検出に使用するデータ
をその位置に書き込み変更するため、位置検出変数を計
算する。この計算は、先ず、現在のフラッシュメモリ1
6に書き込まれている録音済みブロックの先頭1バイト
目の数値を3つのグループについて全て16進加算し、
得られた下2桁の数値の2の補数を取り、さらにこれか
ら書き込もうとしている2番目のブロック位置を示す
「02h」をその数に加算することにより行われる。そ
して、得られた16進の下2桁(この場合、「8F」)
をCPU14内の位置検出変数が書き込まれる1バイト
目に書き込み、図9に示すように、CPU14に格納さ
れたインデックスブロック全体をフラッシュメモリ16
の「02」番目のブロックに書き込む。電源タイマ24
は、以上の動作の後に、主電源を遮断し、システムは動
作を停止する。
いて、図8の(B)に示すように、外部補助メモリ26
の情報を読み込み、インデックスブロックであるその情
報の、先頭1バイトの次回の位置検出に使用するデータ
をその位置に書き込み変更するため、位置検出変数を計
算する。この計算は、先ず、現在のフラッシュメモリ1
6に書き込まれている録音済みブロックの先頭1バイト
目の数値を3つのグループについて全て16進加算し、
得られた下2桁の数値の2の補数を取り、さらにこれか
ら書き込もうとしている2番目のブロック位置を示す
「02h」をその数に加算することにより行われる。そ
して、得られた16進の下2桁(この場合、「8F」)
をCPU14内の位置検出変数が書き込まれる1バイト
目に書き込み、図9に示すように、CPU14に格納さ
れたインデックスブロック全体をフラッシュメモリ16
の「02」番目のブロックに書き込む。電源タイマ24
は、以上の動作の後に、主電源を遮断し、システムは動
作を停止する。
【0025】その後、電源ON/OFFの度に、図10
の(A)乃至(D)に示すように、順次インデックスブ
ロックとその次の(下の)音声データ用ブロック(録音
ブロック)が入れ換え記録されていく。なお、このよう
に、インデックスブロックが最も後部の物理的ブロック
に移動したとき、インデックスブロックの次の移動先を
先頭ブロックとした場合は、図10の(D)のように音
声データ用ブロックは次第にずれてくる(図1の(B)
と図10の(D)はインデックスの位置が同じである
が、音声データ用ブロック配置が異なる)。この場合
は、インデックスブロック内部に音声データ用ブロック
のその時における位置も記録する必要がある。そこで、
インデックス位置検出変数の後に、読み出し先頭ブロッ
ク番号書き込み用の領域を設け、先頭音声データブロッ
クが空間内のどのブロックに存在しているかを書き込ん
でおくようにしている。インデックスブロックは、位置
検出変数の計算で検出でき、音声データ用ブロック
(1)は位置検出変数の次のバイトに物理的ブロックの
上位より何番目に入っているか書き込んでおく。図10
の(D)の例では、「04」である。ここでは、消去済
みのフラッシュメモリの読出しDATAを「00h」と
したが、別の値を出力するようなメモリの場合、主旨を
同じくする位置検出計算を用いてもよい。
の(A)乃至(D)に示すように、順次インデックスブ
ロックとその次の(下の)音声データ用ブロック(録音
ブロック)が入れ換え記録されていく。なお、このよう
に、インデックスブロックが最も後部の物理的ブロック
に移動したとき、インデックスブロックの次の移動先を
先頭ブロックとした場合は、図10の(D)のように音
声データ用ブロックは次第にずれてくる(図1の(B)
と図10の(D)はインデックスの位置が同じである
が、音声データ用ブロック配置が異なる)。この場合
は、インデックスブロック内部に音声データ用ブロック
のその時における位置も記録する必要がある。そこで、
インデックス位置検出変数の後に、読み出し先頭ブロッ
ク番号書き込み用の領域を設け、先頭音声データブロッ
クが空間内のどのブロックに存在しているかを書き込ん
でおくようにしている。インデックスブロックは、位置
検出変数の計算で検出でき、音声データ用ブロック
(1)は位置検出変数の次のバイトに物理的ブロックの
上位より何番目に入っているか書き込んでおく。図10
の(D)の例では、「04」である。ここでは、消去済
みのフラッシュメモリの読出しDATAを「00h」と
したが、別の値を出力するようなメモリの場合、主旨を
同じくする位置検出計算を用いてもよい。
【0026】また、図11の(A)乃至(G)に示すよ
うに、インデックスブロックが最も後部の物理的ブロッ
クに移動したとき、インデックスブロックの次の移動先
が再び上方へ戻っていくようにしても良い。この場合
は、インデックスブロックの位置によって他の音声デー
タ用ブロックの位置は全て一義的に把握可能であるた
め、上記読み出し先頭ブロック番号を書き込まなくとも
良い。
うに、インデックスブロックが最も後部の物理的ブロッ
クに移動したとき、インデックスブロックの次の移動先
が再び上方へ戻っていくようにしても良い。この場合
は、インデックスブロックの位置によって他の音声デー
タ用ブロックの位置は全て一義的に把握可能であるた
め、上記読み出し先頭ブロック番号を書き込まなくとも
良い。
【0027】以上詳述したように、メモリのインデック
ス情報は録音を行う場合に必ずその都度に書き換えられ
るものであるが、本実施例によれば、この書換頻度が極
めて高いインデックス情報を、メモリ空間の消去領域の
中に配置し、またインデックス自身の位置或は位置デー
タが検知できる変数を置くことで、書換時におけるイン
デックスの配置位置を変更し、書き換えによって発生す
る強誘電体膜のダメージを小さくすることができる。
ス情報は録音を行う場合に必ずその都度に書き換えられ
るものであるが、本実施例によれば、この書換頻度が極
めて高いインデックス情報を、メモリ空間の消去領域の
中に配置し、またインデックス自身の位置或は位置デー
タが検知できる変数を置くことで、書換時におけるイン
デックスの配置位置を変更し、書き換えによって発生す
る強誘電体膜のダメージを小さくすることができる。
【0028】即ち、インデックスブロックをメモリの容
量全体に分布させることにより、特定の強誘電体記憶素
子のみ多く書き換えられるということをなくすことがで
きるため、メモリの寿命を飛躍的に増長できる。なお、
本発明は、上記実施例に限定されるものではなく、種々
の変形変更が可能なことはもちろんである。
量全体に分布させることにより、特定の強誘電体記憶素
子のみ多く書き換えられるということをなくすことがで
きるため、メモリの寿命を飛躍的に増長できる。なお、
本発明は、上記実施例に限定されるものではなく、種々
の変形変更が可能なことはもちろんである。
【0029】例えば、記録されるデータは音声に限らな
い。また、インデックスブロックのフラッシュメモリへ
の書き込みタイミングは、上記のようにインデックスブ
ロックの記憶内容が変更され(記録、消去が行われた場
合等)、電源がOFFになる直前に限らず、インデック
スブロックの記憶内容に変更がない場合でも、ブロック
を入れ換えることは可能である。
い。また、インデックスブロックのフラッシュメモリへ
の書き込みタイミングは、上記のようにインデックスブ
ロックの記憶内容が変更され(記録、消去が行われた場
合等)、電源がOFFになる直前に限らず、インデック
スブロックの記憶内容に変更がない場合でも、ブロック
を入れ換えることは可能である。
【0030】さらに、フラッシュメモリは、上記のよう
にカートリッジとしてデジタルレコーダに着脱自在なも
のに限らず、デジタルレコーダに内蔵であってもかまわ
ない。また、ブロック数も上記4つに限られるものでは
なく、使用するメモリは、フラッシュメモリ以外でもか
まわない。
にカートリッジとしてデジタルレコーダに着脱自在なも
のに限らず、デジタルレコーダに内蔵であってもかまわ
ない。また、ブロック数も上記4つに限られるものでは
なく、使用するメモリは、フラッシュメモリ以外でもか
まわない。
【0031】
【発明の効果】本発明のデジタルレコーダによれば、使
用されるメモリのアドレス管理用のインデックスブロッ
クの配置が、データ記録用の複数のデータブロックの内
の一部のブロック配置と所定のタイミングで入れ換わる
ので、特定のメモリブロックだけがインデックスブロッ
クとして使用されることがなく、メモリ寿命が延びる。
用されるメモリのアドレス管理用のインデックスブロッ
クの配置が、データ記録用の複数のデータブロックの内
の一部のブロック配置と所定のタイミングで入れ換わる
ので、特定のメモリブロックだけがインデックスブロッ
クとして使用されることがなく、メモリ寿命が延びる。
【図1】(A)は本発明のデジタルレコーダの実施例の
ブロック構成図であり、(B)はフラッシュメモリのブ
ロック分けを示す図である。
ブロック構成図であり、(B)はフラッシュメモリのブ
ロック分けを示す図である。
【図2】(A)及び(B)はそれぞれインデックスブロ
ック及び音声データ用ブロックのデータ記憶構造を示す
図である。
ック及び音声データ用ブロックのデータ記憶構造を示す
図である。
【図3】実施例の動作を説明するためのフローチャート
である。
である。
【図4】(A)及び(B)はそれぞれ電源投入直後の動
作及びフラッシュメモリの第1ブロックのCPUへの転
送動作を説明するためのブロック図である。
作及びフラッシュメモリの第1ブロックのCPUへの転
送動作を説明するためのブロック図である。
【図5】(A)及び(B)はそれぞれ外部補助メモリへ
の第1ブロックの転送動作及び外部補助メモリのインデ
ックス情報を参照しての未録音ブロック認識動作を説明
するためのブロック図である。
の第1ブロックの転送動作及び外部補助メモリのインデ
ックス情報を参照しての未録音ブロック認識動作を説明
するためのブロック図である。
【図6】(A)及び(B)はそれぞれ未録音ブロックへ
の録音動作及び電源スイッチOFF動作直後の動作を説
明するためのブロック図である。
の録音動作及び電源スイッチOFF動作直後の動作を説
明するためのブロック図である。
【図7】(A)及び(B)はそれぞれ第2ブロックのC
PU内メモリへの転送動作及び第1,第2ブロックの消
去動作を説明するためのブロック図である。
PU内メモリへの転送動作及び第1,第2ブロックの消
去動作を説明するためのブロック図である。
【図8】(A)及び(B)はそれぞれ第2ブロックの第
1ブロックへの転送動作及び位置検出変数の算出とイン
デックスの転送動作を説明するためのブロック図であ
る。
1ブロックへの転送動作及び位置検出変数の算出とイン
デックスの転送動作を説明するためのブロック図であ
る。
【図9】電源タイマによる主電源遮断直前のフラッシュ
メモリ格納状態を示すブロック図である。
メモリ格納状態を示すブロック図である。
【図10】(A)乃至(D)は以後の電源ON/OFF
に応じたインデックスブロックの一連の移動を説明する
ための図である。
に応じたインデックスブロックの一連の移動を説明する
ための図である。
【図11】(A)乃至(G)は本発明の他の実施例にお
ける電源ON/OFFに応じたインデックスブロックの
一連の移動を説明するための図である。
ける電源ON/OFFに応じたインデックスブロックの
一連の移動を説明するための図である。
【符号の説明】 10…A/D変換器、12,18,22…I/O部、1
4…CPU、16…フラッシュメモリ、20…D/A変
換器、24…電源タイマ、26…外部補助メモリ。
4…CPU、16…フラッシュメモリ、20…D/A変
換器、24…電源タイマ、26…外部補助メモリ。
Claims (1)
- 【請求項1】 アドレス管理用のインデックスブロック
及びデータ記録用の複数のデータブロックを有するメモ
リを用いて情報を記録するデジタルレコーダにおいて、 前記アドレス管理用のインデックスブロックの配置を、
前記データ記録用の複数のデータブロックの内の一部の
ブロックの配置と所定のタイミングで入れ換えるように
したことを特徴とするデジタルレコーダ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4291711A JPH06139793A (ja) | 1992-10-29 | 1992-10-29 | デジタルレコーダ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4291711A JPH06139793A (ja) | 1992-10-29 | 1992-10-29 | デジタルレコーダ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06139793A true JPH06139793A (ja) | 1994-05-20 |
Family
ID=17772413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4291711A Withdrawn JPH06139793A (ja) | 1992-10-29 | 1992-10-29 | デジタルレコーダ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06139793A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100453053B1 (ko) * | 2002-06-10 | 2004-10-15 | 삼성전자주식회사 | 플래쉬 메모리용 파일 시스템 |
-
1992
- 1992-10-29 JP JP4291711A patent/JPH06139793A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100453053B1 (ko) * | 2002-06-10 | 2004-10-15 | 삼성전자주식회사 | 플래쉬 메모리용 파일 시스템 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6094693A (en) | Information recording apparatus using erasure units | |
KR100871027B1 (ko) | 데이터 기록 장치 및 플래시 메모리에 대한 데이터 기입방법 | |
US6278678B1 (en) | Editing apparatus, editing method, and recording medium | |
US5610774A (en) | Audio sound recording/reproducing apparatus using semiconductor memory | |
US5442768A (en) | Recording and reproducing data using batch erasable nonvolatile semiconductor memories capable of selectively erasing one of a plurality of data groups stored in one of the memories | |
WO2009153982A1 (ja) | 複数区分型不揮発性記憶装置およびシステム | |
JP3511916B2 (ja) | 記録再生装置 | |
JP2637816B2 (ja) | 情報再生装置 | |
JPH05324000A (ja) | 半導体メモリを用いる音声記録装置 | |
JPH06139793A (ja) | デジタルレコーダ | |
KR0155043B1 (ko) | 음성 및 화상을 함께 혹은 구분하여 기록 및 재생가능한 아이씨 카드 메모리 및 그 제어 방법 | |
JPH09179599A (ja) | 音声記録再生装置 | |
JPH02238500A (ja) | 不揮発性半導体メモリを用いた音声記録装置 | |
JPS62275369A (ja) | デ−タ記録装置 | |
JPS58219658A (ja) | 磁気デイスク制御装置 | |
JPH09305464A (ja) | 音声情報記録装置および音声情報再生装置 | |
JPS5860389U (ja) | デイスク・プレ−ヤにおけるプログラム指定装置 | |
CN100468361C (zh) | 信息记录介质、对信息记录介质的访问装置以及访问方法 | |
JPH117408A (ja) | 情報記録装置及び方法、情報再生装置及び方法 | |
JP3600008B2 (ja) | 一括消去型メモリの記録再生装置 | |
JPH10240601A (ja) | 情報記録方法及び装置、情報再生方法及び装置 | |
JPH0546200A (ja) | 音声記録再生装置 | |
JPH02108296A (ja) | 記憶蓄積モジュール | |
JPH05334009A (ja) | 不揮発性メモリの情報記録方法 | |
JP2001022388A (ja) | 音声カード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |