JPH06132818A

JPH06132818A - 位相同期回路の誤動作防止回路

Info

Publication number: JPH06132818A
Application number: JP4279642A
Authority: JP
Inventors: Kazuyuki Tajima; 一幸田島; Masaaki Kawai; 正昭河合; Hidetoshi Naito; 英俊内藤; Yuji Takizawa; 雄二滝澤; Toshimi Ikeda; 聡美池田; Hiroyuki Sato; 宏行佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-10-19
Filing date: 1992-10-19
Publication date: 1994-05-13

Abstract

(57)【要約】【目的】位相同期回路が所望の周波数以外の周波数に
ロックされることを防止する位相同期回路の誤動作防止
回路に関し、簡単な構成により確実に誤動作を防止す
る。【構成】電圧制御発振器１の出力信号を分周器２によ
り分周して、シンセサイザー３の出力信号と位相比較器
４により位相比較し、位相比較出力信号をローパスフィ
ルタ５と増幅器６とを介して電圧制御発振器１の制御電
圧とする位相同期回路に於いて、位相同期ロック状態を
ロック検出部７により検出した時に、正誤判定部８によ
りロック周波数が誤りと判定した時、電圧制御発振器１
の制御電圧を初期値等の所定値にリセットするか又はパ
ルス的に大きく変化させて、誤周波数引込状態から外す
誤動作防止回路９を備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位相同期回路が所望の
周波数以外の周波数にロックされることを防止する位相
同期回路の誤動作防止回路に関する。周波数シンセサイ
ザー等に使用される位相同期回路（ＰＬＬ；Ｐhase Ｌ
ockＬoop ）に於いては、所望の周波数以外の周波数に
ロックされる場合がある。このような状態を防止するこ
とが必要である。

【０００２】

【従来の技術】図７は従来例の説明図であり、７１は電
圧制御発振器（ＶＣＯ）、７２は分周器（１／Ｎ）、７
３はシンセサイザー、７４は位相比較器、７５はローパ
スフィルタ、７６は増幅器、７７はフリップフロップ、
７８は排他的オア回路である。電圧制御発振器７１の出
力信号を分周器７２により分周して、位相比較器７４の
フリップフロップ７７のデータ端子Ｄに入力し、そのク
ロック端子ＣＫにシンセサイザー７３の出力信号ａを入
力し、その端子Ｑの出力信号ｃと分周出力信号ｂとを排
他的オア回路７８に入力することにより、シンセサイザ
ー７３の出力信号ａと分周出力信号ｂとの位相差に対応
したパルス幅の信号ｄが出力される。

【０００３】排他的オア回路７８の出力信号ｄ、即ち、
位相比較器７４の出力信号ｄは、ローパスフィルタ７５
により平滑化され、増幅器７６により増幅されて電圧制
御発振器７１の制御電圧となり、シンセサイザー７３の
出力信号ａの位相に、分周器７２による分周出力信号ｂ
との位相が同期化されるように、電圧制御発振器７１の
出力信号位相が制御される。即ち、シンセサイザー７３
の出力信号周波数と所定の関係となるように、電圧制御
発振器７１の出力信号周波数が制御される。

【０００４】図８は位相比較動作説明図であり、（ａ）
はシンセサイザー７３の出力信号ａを示し、（ｂ）は分
周器７２の分周出力信号ｂ、（ｃ）はフリップフロップ
７７の端子Ｑの出力信号ｃ、（ｄ）は排他的オア回路７
８の出力信号ｄのそれぞれ一例を示し、正しい周波数に
引込まれた状態を示す。又（ｅ）〜（ｈ）は誤周波数引
込状態を示し、（ｅ）は分周出力信号ｂ、（ｆ）はフリ
ップフロップ７７の端子Ｑの出力信号ｃ、（ｇ）は排他
的オア回路７８の出力信号ｄ、（ｈ）はローパスフィル
タ７５の出力信号を示す。

【０００５】分周器７２の出力信号ｂの周波数を、シン
セサイザー７３の出力信号ａの周波数の１／２とした場
合を示し、図８の（ａ），（ｂ）に示すように、位相が
一定の関係となるから、フリップフロップ７７の端子Ｑ
の出力信号ｃも一定のパルス幅となり、従って、排他的
オア回路７８の出力信号ｄは、（ｄ）に示すように、一
定のパルス幅となる。この出力信号を平滑化して電圧制
御発振器７１の制御電圧とするものである。

【０００６】又図８の（ｅ）に示すように、分周器７２
の出力信号ｂがシンセサイザー７３の出力信号ａの１／
２の周波数からずれている場合、位相差の変化に従って
フリップフロップ７７の端子Ｑの出力信号ｃは（ｆ）に
示すものとなるから、排他的オア回路７８の出力信号ｄ
は、（ｇ）に示すように、或る周期でパルス幅が順次変
化するものとなる。この出力信号ｄを平滑化すると、
（ｈ）に示すように、鋸歯状波的に変化する制御電圧と
なる。この制御電圧の変化に位相同期ループが追従でき
る場合は、分周器７２の出力信号ｂが（ｅ）から（ｂ）
に示す状態に制御されることになる。

【０００７】

【発明が解決しようとする課題】位相比較器７４の出力
信号を平滑化して電圧制御発振器７１を制御し、シンセ
サイザー７３の出力信号ａの位相に、分周器７２の出力
信号ｂの位相を引込むものであるが、その場合に、図８
の（ｇ）に示すように、位相比較出力信号が変化して
も、これを図８の（ｈ）に示すよりも更に完全に平滑化
した制御電圧とした場合、この状態で位相同期回路がロ
ックされることがある。即ち、誤周波数にロックされる
から、位相同期回路としては誤動作状態となる。

【０００８】このような問題を回避する為に、ローパス
フィルタ７５の帯域を広くすることが考えられるが、そ
れによって、ノイズが混入したり、又制御電圧の変動分
が多くなるから、安定動作が期待できなくなる。又ルー
プゲインの設定や電圧制御発振器７１の特性を選定する
ことにより、或る程度の誤周波数引込みを防止すること
ができるが、構成が複雑化すると共に、温度変化や経年
変化等により再度調整し直す必要がある。本発明は、比
較的簡単な構成により、位相同期回路の誤動作を防止す
ることを目的とする。

【０００９】

【課題を解決するための手段】本発明の位相同期回路の
誤動作防止回路は、図１を参照して説明すると、電圧制
御発振器（ＶＣＯ）１と、この電圧制御発振器１の出力
信号を分周する分周器（１／Ｎ）２と、この分周器２の
分周出力信号とシンセサイザー３の出力信号との位相を
比較する位相比較器４と、この位相比較器４の出力信号
を加えるローパスフィルタ５と、このローパスフィルタ
５の出力信号を増幅する増幅器６とを備えた位相同期回
路の誤動作を防止する回路であって、位相同期ロック状
態を検出するロック検出部７と、ロックした周波数の正
誤を判定する正誤判定部８と、ロック検出部７により位
相同期ロック状態を検出し、且つ正誤判定部８によりロ
ック周波数が誤りと判定した時に、電圧制御発振器１の
制御電圧を所定値にリセットするか又は強制的に大きく
変化させる回路とからなる誤動作防止回路９を備えてい
る。

【００１０】又ロック検出部７は、電圧制御発振器１の
制御電圧と基準電圧とを比較して、制御電圧が所定範囲
内であるか否かにより位相同期ロック状態を検出する構
成とし、正誤判定部８は、電圧制御発振器１の制御電圧
の高周波分のレベルが所定範囲内であるか否かによりロ
ック周波数が誤りか否かを判定する構成としたものであ
る。

【００１１】又正誤判定部８は、シンセサイザー３の出
力信号と分周器２の分周出力信号とを、シンセサイザー
３の出力信号の整数周期分遅延させて位相比較する補助
位相比較器と、この補助位相比較器の出力信号と位相比
較器４の出力信号とが一致するか否かを判定し、所定回
数一致しない時にロック周波数が誤りと判定する判定回
路を有するものである。

【００１２】

【作用】誤動作防止回路９のロック検出部７は、例え
ば、電圧制御発振器１の制御電圧が一定の値を継続する
時に、位相同期ロック状態として検出することができ
る。又正誤判定部８は、誤周波数に引込まれた時の電圧
制御発振器１の制御電圧の高周波分が多くなることを利
用して、誤周波数引込状態と判定することができる。そ
して、位相同期ロック状態で且つ誤周波数引込状態の
時、即ち、ロック検出部７の位相同期ロック状態の検出
信号と正誤判定部８の誤周波数引込状態の判定信号との
アンド条件で、増幅器６から電圧制御発振器１に加えら
れる制御電圧を初期値等の所定値にリセットするか、又
はパルス電圧等を加算した制御電圧として、位相同期回
路に於ける再引込動作を開始させる。それにより、位相
同期回路の誤動作を防止することができる。

【００１３】又電圧制御発振器１の制御電圧は、位相同
期ロック状態に於いて或る範囲内の値となるものである
から、ロック検出部７は、基準電圧と比較して或る範囲
内の時に位相同期ロック状態となったことを検出するこ
とができる。又誤周波数引込状態の時は、時間の経過に
従って位相比較器４の出力信号のパルス幅が変化し、電
圧制御発振器１の制御電圧の高周波分が大きくなるか
ら、正誤判定部８は、この制御電圧の高周波成分のレベ
ル判定により、誤周波数引込状態か否かを判定すること
ができる。

【００１４】又シンセサイザー３の出力信号と分周器２
の分周出力信号との位相差は、正しい周波数に引込んだ
場合は一定となるから、正誤判定部８は、シンセサイザ
ー３の出力信号の整数周期の差の位相比較出力信号が同
一となる場合に、正しい周波数に引込んだと判定し、同
一でない場合は誤周波数引込状態と判定する。この場
合、複数回継続して同一でない時に、誤周波数引込状態
と判定し、ノイズ等による誤判定を回避することができ
る。

【００１５】

【実施例】図２は本発明の第１の実施例の要部説明図で
あり、１１は演算増幅器、１２は加算器、１３〜１６は
比較器、１７はコンデンサ、１８は加算器、１９はナン
ド回路、２０，２１はアンド回路、２２はモノマルチバ
イブレータである。又１は電圧制御発振器（ＶＣＯ）、
６は増幅器である。なお、図１のローパスフィルタ５と
増幅器６との間に、演算増幅器１１を接続した構成とす
ることもできる。又演算増幅器１１は、増幅器６の出力
信号を−端子に、加算器１２の出力信号を＋端子に加え
て電圧制御発振器１の制御電圧を出力するもので、加算
器１２に加える基準電圧Ｖｒ０は、例えば、電圧制御発
振器１の発振周波数範囲の中心周波数を発生する為の値
に選定することができる。

【００１６】演算増幅器１１の出力信号が電圧制御発振
器１の制御電圧となる場合を示し、比較器１３，１４
は、その制御電圧が基準電圧Ｖｒ１，Ｖｒ２の範囲内で
あるか否かを判定する為のものであり、又比較器１５，
１６は、制御電圧の高周波成分をコンデンサ１７を介し
て取り出し、基準電圧Ｖｒ３を加算した値が、基準電圧
Ｖｒ４，Ｖｒ５の範囲内であるか否かを判定する為のも
のである。基準電圧Ｖｒ１，Ｖｒ２は、位相同期回路の
電圧制御発振器１の位相同期ロック状態の追従範囲の上
限と下限との制御電圧に対応した値とする。

【００１７】従って、位相同期ロック状態では、比較器
１３，１５の出力信号は“０”となり、ナンド回路１９
の出力信号は“１”となる。又制御電圧が基準電圧Ｖｒ
１を超えて大きくなった時、又は基準電圧Ｖｒ２より小
さくなった時に、比較器１３，１４の出力信号は“１”
となるから、ナンド回路１９の出力信号は“０”とな
る。即ち、位相同期ロック状態の時にナンド回路１９の
出力信号が“１”となり、位相同期ロック状態でない時
にナンド回路１９の出力信号が“０”となるから、図１
に於けるロック検出部７を構成していることになる。

【００１８】又基準電圧Ｖｒ３，Ｖｒ４，Ｖｒ５は、Ｖ
ｒ４＜Ｖｒ３＜Ｖｒ５の関係に設定し、基準電圧Ｖｒ３
は、基準電圧Ｖｒ４，Ｖｒ５の中間の値とする。又コン
デンサ１７は、制御電圧の高周波成分を通過させるもの
で、正しい周波数に引込まれた時は、制御電圧は変化し
ない状態となるから高周波成分は零となる。従って、比
較器１５，１６の出力信号は“０”となる。従って、ア
ンド回路２０の出力信号は“０”となる。又高周波成分
が大きい時は、比較器１５，１６の出力信号は共に
“１”となるから、アンド回路２０の出力信号は“１”
となる。即ち、図１に於ける正誤判定部８を構成してい
ることになる。

【００１９】位相同期ロック検出によりナンド回路１９
の出力信号が“１”となり、誤周波数引込判定によりア
ンド回路２０の出力信号が“１”となると、アンド回路
２１の出力信号が“１”となり、モノマルチバイブレー
タ２２がトリガされて、所定のパルス幅の信号が加算器
１２に加えられ、基準電圧Ｖｒ０と加算されて演算増幅
器１１の＋端子に入力される。それによって、制御電圧
がモノマルチバイブレータ２２の出力信号によるパルス
幅の時間とレベルとに従って変化するから、電圧制御発
振器１の出力周波数は誤周波数引込状態から外れること
になる。従って、位相同期回路は再引込みを行うことに
なり、位相同期回路の誤動作を防止することができる。

【００２０】図３は本発明の第２の実施例の要部説明図
であり、３１は広帯域ローパスフィルタ、３２は狭帯域
ローパスフィルタ、３３，３４はコンデンサ、３５，３
６は比較器、３７，３８は加算器、３９はナンド回路、
４０はアンド回路であり、正誤判定部８を構成してい
る。又１は電圧制御発振器（ＶＣＯ）、４は位相比較
器、５はローパスフィルタ、６は増幅器、７はロック検
出部である。狭帯域ローパスフィルタ３２は、ローパス
フィルタ５と兼用することも可能である。

【００２１】広帯域ローパスフィルタ３１は、狭帯域ロ
ーパスフィルタ３２によって平滑化されてしまう位相比
較器４の出力信号の変動分（高周波成分）を通過させる
ことになり、コンデンサ３３，３４によりそれぞれ直流
分が遮断される。そして、コンデンサ３３，３４の出力
信号をＡ，Ｂとし、加算器３７に−ΔＶ、加算器３８に
＋ΔＶを加えた時、比較器３５，３６と加算器３７，３
８とナンド回路３９とからなる構成により、（Ｂ−Δ
Ｖ）＜Ｂ＜（Ａ＋ΔＶ）の条件が成立する時、ナンド回
路３９の出力信号が“０”となり、信号Ａ，Ｂがほぼ同
じように変化する場合は、（Ｂ−ΔＶ）＜Ｂ＜（Ａ＋Δ
Ｖ）の関係となるが、狭帯域ローパスフィルタ３２によ
り位相比較器４の出力信号の変動分が平滑化されてしま
う状態の時に、広帯域ローパスフィルタ３１によっては
平滑化されない場合、比較器３５，３６の少なくとも何
れか一方の出力信号が“０”となり、ナンド回路３９の
出力信号が“１”となる。即ち、誤周波数引込状態と判
定することができる。

【００２２】ナンド回路３９の出力信号が“１”となっ
て誤周波数引込状態と判定した時、ロック検出部７によ
り位相同期ロック状態が検出されると、アンド回路４０
の出力信号が“１”となり、増幅器６から電圧制御発振
器１に加えられる制御電圧は、初期値等の所定の値にリ
セットされる。それによって、電圧制御発振器１は、位
相同期ロック状態から外れるので、再引込動作を開始す
る。従って、位相同期回路の誤動作を防止することがで
きる。

【００２３】図４は本発明の第３の実施例の説明図であ
り、図１と同一符号は同一部分を示し、４１は遅延回
路、４２は補助位相比較器、４３は排他的オア回路、４
４は判定回路、４５はアンド回路であり、正誤判定部８
を構成している。遅延回路４１は、シンセサイザー３の
出力信号の整数周期分の遅延時間を有するもので、シン
セサイザー３の出力信号と、分周器２の出力信号とをそ
れぞれ遅延させて、補助位相比較器４２に加えるもので
ある。

【００２４】電圧制御発振器１の出力信号が目標周波数
にロックされた状態に於いては、位相比較器４の位相比
較出力信号のパルス幅は一定となる。これは、任意の周
期後に於いても同様である。しかし、目標周波数以外の
周波数にロックされた場合は、任意の周期後の位相比較
出力信号のパルス幅は異なるものとなる。そこで、位相
同期ループの位相比較器４の出力信号と、遅延回路４１
により遅延されて位相比較を行う補助位相比較器４２の
出力信号とを排他的オア回路４３により比較し、比較一
致の場合は、目標周波数にロックされたと判定すること
ができる。又比較不一致の場合は、誤周波数にロックさ
れたと判定することができる。

【００２５】判定回路４４は、比較不一致による排他的
オア回路４３の“１”の１回の出力信号のみで誤周波数
引込状態と判定することも可能であるが、ノイズ等によ
る影響を除く為に、排他的オア回路４３の出力信号の
“１”が所定回数連続した場合に、誤周波数引込状態と
判定する構成とすることができる。そして、誤周波数引
込状態と判定し、且つロック検出部７により位相同期ロ
ック状態を検出した時に、アンド回路４５の出力信号が
“１”となり、増幅器６から電圧制御発振器１に加える
制御電圧を初期値等の所定の値となるようにリセットす
る。それにより、電圧制御発振器１は位相同期ロック状
態から外れるから、位相同期回路は再引込動作を開始す
る。

【００２６】図５は本発明の第４の実施例の要部説明図
であり、５１は演算増幅器、５２は正誤判定部、５３は
ロック検出部、５４，５７，５８はアンド回路、５５は
モノマルチバイブレータ、５６はフリップフロップ、５
９は加算器、６０は減算器、１は電圧制御発振器（ＶＣ
Ｏ）、６は増幅器を示す。この実施例に於いても、図１
に於けるローパスフィルタ５と増幅器６との間に、演算
増幅器５１を接続した構成とすることができる。

【００２７】前述の実施例と同様に、正誤判定部５２に
於いて誤周波数引込状態と判定して“１”を出力し、且
つロック検出部５３に於いて位相同期ロック状態を検出
して“１”を出力すると、アンド回路５４の出力信号が
“１”となる。それにより、モノマルチバイブレータ５
５がトリガされて、その端子Ｑは所定のパルス幅の時間
だけ“１”となる。又端子＊Ｑの出力信号をフリップフ
ロップ５６のクロック端子ＣＫに加えてフリップフロッ
プ５６を反転動作させる。

【００２８】従って、フリップフロップ５６の端子Ｑが
“１”の時、アンド回路５７を介してモノマルチバイブ
レータ５５の出力信号が加算器５９に加えられ、基準電
圧Ｖｒ０に加算されて、演算増幅器５１の＋端子に入力
され、電圧制御発振器１の制御電圧が＋方向に大きく変
化して、位相同期ロック状態が外れることになる。

【００２９】又フリップフロップ５６の端子Ｑが“０”
の時、アンド回路５８を介してモノマルチバイブレータ
５５の出力信号が減算器６０に加えられ、基準電圧Ｖｒ
０とモノマルチバイブレータ５５の出力信号との差分が
演算増幅器５１の＋端子に入力され、電圧制御発振器１
の制御電圧が−方向に大きく変化し、先の場合と反対方
向に電圧制御発振器１の出力周波数が変化することにな
る。これにより、誤周波数引込状態が繰り返し発生した
時に、電圧制御発振器１の出力周波数をその都度反対方
向に変化させることにより、正しい周波数に引込むよう
に制御することができる。

【００３０】図６は本発明の第５の実施例の要部説明図
であり、６１は演算増幅器、６２，６３は比較器、６４
はナンド回路、６５，６７，６８はアンド回路、６６は
モノマルチバイブレータ、６９は加算器、７０は減算器
であり、正誤判定部８を示し、又１は電圧制御発振器
（ＶＣＯ）、６は増幅器、７はロック検出部である。こ
の実施例に於いても、図１に於けるローパスフィルタ５
と増幅器６との間に演算増幅器６１を接続した構成とす
ることができる。

【００３１】演算増幅器６１と比較器６２，６３とは、
図２に示す実施例の演算増幅器１１と比較器１３，１４
とに対応し、基準電圧Ｖｒ１，Ｖｒ２も図２に示す実施
例の場合と同様に設定される。例えば、制御電圧（演算
増幅器１１の出力信号）が基準電圧Ｖｒ１を超えると、
比較器６２の出力信号が“１”となり、その時にロック
検出部７により位相同期ロック状態を検出して“１”を
出力した場合、アンド回路６５の出力信号が“１”とな
ってモノマルチバイブレータ６６がトリガされ、出力信
号はアンド回路６７を介して減算器７０に加えられる。
従って、基準電圧Ｖｒ０とモノマルチバイブレータ６６
の出力信号との差分が演算増幅器６１の＋端子に加えら
れ、制御電圧は低い値に制御される。即ち、制御電圧が
目標値より高い場合であるから、その制御電圧を低い値
として、位相同期回路の再引込動作を開始させる。

【００３２】又制御電圧が基準電圧Ｖｒ２以下となる
と、比較器６３の出力信号が“１”となり、その時にモ
ノマルチバイブレータ６６がトリガされたとすると、そ
の出力信号はアンド回路６８を介して加算器６９に加え
られ、基準電圧Ｖｒ０にモノマルチバイブレータ６６の
出力信号が加算されて、演算増幅器６１の＋端子に入力
され、制御電圧は高い値に制御される。即ち、制御電圧
が目標値より低い場合であるから、その制御電圧を高い
値として、位相同期回路の再引込動作を開始させる。従
って、制御電圧が目標値に対して高いか低いかを判定
し、高い場合は制御電圧を低くし、低い場合は制御電圧
を高くするように、モノマルチバイブレータ６６の出力
パルス幅の時間だけ変化させて、誤周波数引込状態を外
し、目標値に近くなる方向に再引込動作を開始させるこ
とができる。

【００３３】本発明は、前述の各実施例のみに限定され
るものではなく、各種の論理構成により位相同期ロック
状態の検出、誤周波数引込状態か否かの判定等を行うこ
とができるものである。又電圧制御発振器１の制御電圧
のリセット手段としては、初期値にリセットする構成や
強制的に大きく変化させる構成等の各種の構成を組合せ
ることができる。

【００３４】

【発明の効果】以上説明したように、本発明は、ロック
検出部７により位相同期ロック状態を検出し、且つ正誤
判定部８によりロック周波数が誤りと判定した時に、電
圧制御発振器１の制御電圧を初期値等の所定値にリセッ
トするか又はモノマルチバイブレータの出力信号等を利
用して強制的に大きく変化させることにより、誤周波数
引込状態から自動的に再引込動作に移行させて、位相同
期回路の誤動作を防止することができる利点がある。

【００３５】又ロック検出部７により、電圧制御発振器
１の制御電圧と基準電圧Ｖｒ１，Ｖｒ２とを比較して、
制御電圧が所定範囲内の時に位相同期ロック状態として
検出し、又正誤判定部８により、制御電圧の高周波成分
が所定範囲内でない時に、誤周波数引込状態と判定する
もので、位相同期回路の誤動作状態を容易に検出して再
引込動作を開始させることができる。

【００３６】又位相同期ループの位相比較器４に対して
整数周期分だけ遅延させて位相比較を行う補助位相比較
器を設けて、位相比較器４の出力信号と補助位相比較器
の出力信号とを比較する正誤判定部８により、誤周波数
引込状態を確実に判定することができるから、位相同期
回路の再引込動作を開始させて、位相同期回路の誤動作
を防止することができる利点がある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の第１の実施例の要部説明図である。

【図３】本発明の第２の実施例の要部説明図である。

【図４】本発明の第３の実施例の説明図である。

【図５】本発明の第４の実施例の要部説明図である。

【図６】本発明の第５の実施例の要部説明図である。

【図７】従来例の説明図である。

【図８】位相比較動作説明図である。

【符号の説明】

１電圧制御発振器（ＶＣＯ）２分周器（１／Ｎ）３シンセサイザー４位相比較器５ローパスフィルタ６増幅器７ロック検出部８正誤判定部９誤動作防止回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者滝澤雄二神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者池田聡美神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者佐藤宏行神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】電圧制御発振器（１）と、該電圧制御発
振器（１）の出力信号を分周する分周器（２）と、該分
周器（２）の分周出力信号とシンセサイザー（３）の出
力信号との位相を比較する位相比較器（４）と、該位相
比較器（４）の出力信号を加えるローパスフィルタ
（５）と、該ローパスフィルタ（５）の出力信号を前記
電圧制御発振器（１）の制御電圧とする増幅器（６）と
を備えた位相同期回路の誤動作を防止する回路であっ
て、位相同期ロック状態を検出するロック検出部（７）と、
ロックした周波数の正誤を判定する正誤判定部（８）
と、前記ロック検出部（７）により位相同期ロック状態
を検出し、且つ前記正誤判定部（８）によりロック周波
数が誤りと判定した時に、前記電圧制御発振器（１）の
制御電圧を所定値にリセット又は強制的に大きく変化さ
せる回路とからなることを特徴とする位相同期回路の誤
動作防止回路。
【請求項２】前記ロック検出部（７）は、前記電圧制
御発振器（１）の制御電圧と基準電圧とを比較して、該
制御電圧が所定範囲内であるか否かにより位相同期ロッ
ク状態を検出する構成を有し、前記正誤判定部（８）
は、前記電圧制御発振器（１）の制御電圧の高周波成分
のレベルが所定範囲内であるか否かによりロック周波数
が誤りか否かを判定する構成を有することを特徴とする
請求項１記載の位相同期回路の誤動作防止回路。
【請求項３】前記正誤判定部（８）は、前記シンセサ
イザー（３）の出力信号と前記分周器（２）の分周出力
信号とを、前記シンセサイザー（３）の出力信号の整数
周期分遅延させて位相比較する補助位相比較器と、該補
助位相比較器の出力信号と前記位相比較器（４）の出力
信号とが一致するか否かを判定し、所定回数一致しない
時にロック周波数が誤りと判定する判定回路とを有する
ことを特徴とする請求項１記載の位相同期回路の誤動作
防止回路。