JPH06119193A - Data processing system - Google Patents
Data processing systemInfo
- Publication number
- JPH06119193A JPH06119193A JP4271384A JP27138492A JPH06119193A JP H06119193 A JPH06119193 A JP H06119193A JP 4271384 A JP4271384 A JP 4271384A JP 27138492 A JP27138492 A JP 27138492A JP H06119193 A JPH06119193 A JP H06119193A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- error
- data processing
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、記憶装置にデータを格
納するとき、このデータが正しいかどうかをチェックし
た後、正しいデータのみを格納するようにしたデータ処
理システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing system which, when storing data in a storage device, checks whether this data is correct and then stores only correct data.
【０００２】[0002]
【従来の技術】コンピュータを利用して各種のデータを
処理するデータ処理システムとして、従来、図２に示す
システムが知られている。2. Description of the Related Art As a data processing system for processing various data using a computer, a system shown in FIG. 2 is conventionally known.
【０００３】この図に示すデータ処理システムは、デー
タ処理装置１０１と、バス１０２と、記憶装置１０３と
を備えており、記憶装置１０３をデータ格納場所として
使用しつつ、データ処理装置１０１によって各種のデー
タ処理を行なう。The data processing system shown in this figure comprises a data processing device 101, a bus 102, and a storage device 103. While using the storage device 103 as a data storage location, various data processing devices 101 are used. Perform data processing.
【０００４】データ処理装置１０１は、前記バス１０２
を介して前記記憶装置１０３から出力されるデータを受
信する受信回路１０４と、この受信回路１０４によって
受信されたデータや新たに入力されたデータ等に対して
各種の処理を施すデータ処理部１０５と、このデータ処
理部１０５から出力される格納対象データに対してパリ
ティ符号やハミング符号等のような誤り訂正符号を付加
する符号化回路１０６と、この符号化回路１０６から出
力される誤り訂正符号が付加されたデータを取り込んで
これを前記バス１０２上に送出して前記記憶装置１０３
に供給する送信回路１０７とを備えている。The data processing device 101 includes the bus 102.
A receiving circuit 104 for receiving data output from the storage device 103 via a data processing unit 105 for performing various processes on data received by the receiving circuit 104, newly input data, and the like; An encoding circuit 106 that adds an error correction code such as a parity code or a Hamming code to the data to be stored that is output from the data processing unit 105, and an error correction code that is output from the encoding circuit 106 are The added data is taken in and sent to the bus 102 to send the data to the storage device 103.
And a transmission circuit 107 for supplying
【０００５】そして、プログラムされた内容に基づいて
各種のデータを処理し、このとき前記記憶装置１０３か
らのデータが必要であれば、受信回路１０４によって前
記バス１０２を介して前記記憶装置１０３にデータの送
信指令を出して必要なデータを受信し、またデータの格
納が必要であれば、符号化回路１０６によって格納対象
となるデータに誤り訂正符号を付加した後、送信回路１
０７によって前記バス１０２上に送出して前記記憶装置
１０３に供給して記憶させる。Then, various data are processed based on the programmed contents, and if the data from the storage device 103 is required at this time, the receiving circuit 104 transfers the data to the storage device 103 via the bus 102. Of the transmission circuit 1 to receive the necessary data, and if it is necessary to store the data, after adding the error correction code to the data to be stored by the encoding circuit 106, the transmission circuit 1
The data is sent to the bus 102 according to 07 and supplied to the storage device 103 for storage.
【０００６】記憶装置１０３は、前記バス１０２を介し
て前記データ処理装置１０１から出力されるデータを受
信する受信回路１０８と、この受信回路１０８によって
受信されたデータを記憶する記憶回路１０９と、この記
憶回路１０９に記憶されているデータを読み出したと
き、このデータに付加されている誤り訂正符号を用いて
前記データに誤りがあるかどうかをチェックする読出し
データ検査回路１１０と、この読出しデータ検査回路１
１０によって正しいと判定されたデータを取り込んでこ
れをバス１０２上に送出して前記データ処理装置１０１
に供給する送信回路１１１とを備えている。The storage device 103 includes a receiving circuit 108 for receiving the data output from the data processing device 101 via the bus 102, a storage circuit 109 for storing the data received by the receiving circuit 108, and a storage circuit 109 for storing the data received by the receiving circuit 108. When the data stored in the storage circuit 109 is read, a read data check circuit 110 for checking whether or not there is an error in the data using an error correction code added to this data, and this read data check circuit 1
The data processing device 101 fetches the data determined to be correct by 10 and sends it out onto the bus 102.
And a transmission circuit 111 for supplying
【０００７】そして、前記データ処理装置１０１から格
納対象となるデータが出力され、これがバス１０２上に
送出されたとき、受信回路１０８によってこれを取り込
んで記憶回路１０９に格納し、また前記データ処理装置
１０１からデータの読出し指令が出力されたとき、記憶
回路１０９に格納されているデータを読出すとともに、
読出しデータ検査回路１１０によって前記データが正し
いかどうかをチェックし、前記データに誤りがあれば、
これを通知し、また前記データに誤りがなければ、送信
回路１１１によって前記データをバス１０２上に送出し
て前記データ処理装置１０１に供給する。When the data to be stored is output from the data processing device 101 and sent to the bus 102, the data is taken in by the receiving circuit 108 and stored in the memory circuit 109. When a data read command is output from 101, the data stored in the storage circuit 109 is read and
The read data check circuit 110 checks whether the data is correct, and if there is an error in the data,
This is notified, and if there is no error in the data, the transmission circuit 111 sends the data onto the bus 102 and supplies it to the data processing device 101.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、上述し
た従来のデータ処理システムにおいては、記憶装置１０
３にデータを書き込む場合、データ処理装置１０１によ
って書込み対象となるデータに対して誤り訂正符号を付
加した後、多くの回路や信号線を経由して記憶回路１０
９に伝送して記憶させるため、これらの各回路や信号線
の誤動作や故障によって記憶回路１０９に記憶されるデ
ータが最初から誤っていることがある。However, in the above-mentioned conventional data processing system, the storage device 10 is used.
When data is written to the memory 3, the data processing device 101 adds an error correction code to the data to be written, and then the storage circuit 10 is passed through many circuits and signal lines.
The data stored in the storage circuit 109 may be erroneous from the beginning due to malfunction or failure of these circuits or signal lines because the data is transmitted to and stored in the storage device 9.
【０００９】このような場合、記憶回路１０９からデー
タを読み出し、読出しデータ検査回路１１０によってこ
れを検査したとき、はじめてデータの誤りが発見される
ことになる。In such a case, when the data is read from the memory circuit 109 and is inspected by the read data inspection circuit 110, an error in the data is first discovered.
【００１０】このため、読み出し処理によってデータの
誤りが検出されたとき、実際に誤りが発生した時点に遡
って、誤りの現場を捉えることが必要になるため、記憶
回路１０９自体に問題があるのか、このデータの伝送経
路に誤りがあったのか分からないことが多かった。Therefore, when a data error is detected by the reading process, it is necessary to trace back to the time when the error actually occurred and to grasp the site of the error. Is there a problem with the memory circuit 109 itself? , I often didn't know if there was an error in the data transmission path.
【００１１】本発明は上記の事情に鑑み、データ誤りと
なる要因が発生して記憶回路に記憶されるデータに誤り
が発生したとき、これを即座に検出してデータ誤りの原
因を早期に発見させることができ、これによってシステ
ムの信頼性を向上させることができるデータ処理システ
ムを提供することを目的としている。In view of the above circumstances, the present invention detects the cause of a data error at an early stage by immediately detecting when an error occurs in the data stored in the memory circuit due to the cause of the data error. It is an object of the present invention to provide a data processing system capable of improving the reliability of the system.
【００１２】[0012]
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、データ処理装置から供給されるデータを
格納する記憶回路を備えた記憶装置において、前記記憶
回路にデータを格納する際にこのデータの正当性をチェ
ックする書込みデータ検査回路を備えたことを特徴す
る。In order to achieve the above object, the present invention relates to a storage device having a storage circuit for storing data supplied from a data processing device, when storing data in the storage circuit. In addition, a write data inspection circuit for checking the validity of this data is provided.
【００１３】[0013]
【作用】上記構成によれば、記憶装置内の記憶回路にデ
ータを格納するとき、前記記憶装置内に設けられた書込
みデータ検査回路によって前記記憶回路に格納されるデ
ータが正しいかどうかが事前にチェックされる。According to the above configuration, when data is stored in the memory circuit in the memory device, whether the data stored in the memory circuit is correct by the write data inspection circuit provided in the memory device in advance. Checked.
【００１４】[0014]
【実施例】図１は本発明によるデータ処理システムの一
実施例を示すブロック図である。1 is a block diagram showing an embodiment of a data processing system according to the present invention.
【００１５】この図に示すデータ処理システムは、デー
タ処理装置１と、バス２と、記憶装置３とを備えてお
り、記憶装置３をデータ格納場所として使用しつつ、デ
ータ処理装置１によって各種のデータ処理を行なう。そ
して、記憶装置３にデータを格納するときやこの記憶装
置３に格納されているデータを読み出すとき、これらの
データが正しいかどうかをチェックし、データに誤りが
あるときには、これを通知する。The data processing system shown in this figure comprises a data processing device 1, a bus 2 and a storage device 3. While the storage device 3 is used as a data storage location, the data processing device 1 performs various operations. Perform data processing. When the data is stored in the storage device 3 or when the data stored in the storage device 3 is read, it is checked whether or not these data are correct, and if there is an error in the data, this is notified.
【００１６】データ処理装置１は、前記バス２を介して
前記記憶装置３から出力されるデータを受信する受信回
路４と、この受信回路４によって受信されたデータや新
たに入力されたデータ等に対して各種の処理を施すデー
タ処理部５と、このデータ処理部５から出力される格納
対象データに対してパリティ符号やハミング符号等のよ
うな誤り訂正符号を付加する符号化回路６と、この符号
化回路６から出力される誤り訂正符号が付加されたデー
タを取り込んでこれを前記バス２上に送出して前記記憶
装置３に供給する送信回路７とを備えている。The data processing device 1 includes a receiving circuit 4 for receiving data output from the storage device 3 via the bus 2, and a data received by the receiving circuit 4 and newly input data. A data processing unit 5 that performs various processes, an encoding circuit 6 that adds an error correction code such as a parity code or a Hamming code to the storage target data output from the data processing unit 5, A transmission circuit 7 is provided which takes in the data added with the error correction code output from the encoding circuit 6, sends it out to the bus 2 and supplies it to the storage device 3.
【００１７】そして、プログラムされた内容に基づいて
各種のデータを処理し、このとき前記記憶装置３からの
データが必要であれば、受信回路４によって前記バス２
を介して前記記憶装置３にデータの送信指令を出して必
要なデータを受信し、またデータの格納が必要であれ
ば、符号化回路６によって格納対象となるデータに誤り
訂正符号を付加した後、送信回路７によって前記バス２
上に送出して前記記憶装置３に供給して記憶させる。Then, various kinds of data are processed based on the programmed contents. At this time, if data from the storage device 3 is required, the receiving circuit 4 causes the bus 2 to operate.
A data transmission command is issued to the storage device 3 via the device to receive the required data, and if the data needs to be stored, after adding an error correction code to the data to be stored by the encoding circuit 6, , The bus 2 by the transmission circuit 7
It is sent to the above and supplied to the storage device 3 for storage.
【００１８】記憶装置３は、前記バス２を介して前記デ
ータ処理装置１から出力されるデータを受信する受信回
路８と、この受信回路８によって受信されたデータを取
り込むとともに、このデータに付加されている誤り訂正
符号を用いて前記データに誤りがあるかどうかをチェッ
クする書込みデータ検査回路９と、この書込みデータ検
査回路９によって正しいと判定されたデータを取り込ん
で記憶する記憶回路１０と、この記憶回路１０に記憶さ
れているデータを読み出したとき、このデータに付加さ
れている誤り訂正符号を用いて前記データに誤りがある
かどうかをチェックする読出しデータ検査回路１１と、
この読出しデータ検査回路１１によって正しいと判定さ
れたデータを取り込んでこれをバス２上に送出して前記
データ処理装置１に供給する送信回路１２とを備えてい
る。The storage device 3 receives the data output from the data processing device 1 via the bus 2, and the data received by the reception circuit 8 and is added to the data. A write data checking circuit 9 for checking whether or not the data has an error by using the error correcting code, a storage circuit 10 for fetching and storing the data determined to be correct by the write data checking circuit 9, A read data check circuit 11 for checking whether or not the data stored in the storage circuit 10 has an error by using an error correction code added to the data,
The read data inspection circuit 11 includes a transmission circuit 12 which takes in the data determined to be correct, sends the data out to the bus 2 and supplies the data to the data processing device 1.
【００１９】そして、前記データ処理装置１からバス２
上に格納対象となるデータが送出されたとき、受信回路
８によってこれを取り込むとともに、書込みデータ検査
回路９によって前記受信回路８で受信されたデータが正
しいかどうかをチェックし、このデータに誤りがあれ
ば、これを通知する。また、前記データが正しければ、
このデータを記憶回路１０に格納する。そして、前記デ
ータ処理装置１からデータの読出し指令が出力されたと
き、記憶回路１０に格納されているデータを読出すとと
もに、読出しデータ検査回路１１によって前記データが
正しいかどうかをチェックし、前記データに誤りがあれ
ば、これを通知し、また前記データに誤りがなければ、
送信回路１２によって前記データをバス２上に送出して
前記データ処理装置１に供給する。Then, the data processor 1 to the bus 2
When the data to be stored above is sent out, it is taken in by the receiving circuit 8 and the write data checking circuit 9 checks whether the data received by the receiving circuit 8 is correct. If so, notify this. Also, if the data is correct,
This data is stored in the memory circuit 10. When a data read command is output from the data processing device 1, the data stored in the memory circuit 10 is read and the read data check circuit 11 checks whether the data is correct. If there is an error in the above, notify this, and if there is no error in the data,
The transmission circuit 12 sends the data to the bus 2 and supplies the data to the data processing device 1.
【００２０】このようにこの実施例においては、記憶装
置３の記憶回路１０からデータを読み出すときのみなら
ず、前記記憶装置３の記憶回路１０にデータを格納する
ときにも、データが正しいかどうかをチェックし、デー
タに誤りがあるときには、これを通知するようにしたの
で、データ誤りとなる要因が発生して記憶回路１０に記
憶されるデータに誤りが発生したとき、これを即座に検
出してデータ誤りの原因を早期に発見させることがで
き、これによってシステムの信頼性を向上させることが
できる。As described above, in this embodiment, whether the data is correct not only when the data is read from the memory circuit 10 of the memory device 3 but also when the data is stored in the memory circuit 10 of the memory device 3. Is checked, and when there is an error in the data, this is notified. Therefore, when a factor causing a data error occurs and an error occurs in the data stored in the memory circuit 10, this is immediately detected. The cause of the data error can be detected early, and the reliability of the system can be improved.
【００２１】このとき、書込みデータ検査回路９によっ
てデータの誤りが検出されず、記憶回路１０からデータ
読み出すとき、読出しデータ検査回路１１によってデー
タの誤りが検出されると、記憶回路１０に何らかのトラ
ブルが発生したと推定され、また書込みデータ検査回路
９によってデータの誤りが検出されれば、符号化回路６
から書込みデータ検査回路９までの伝送路等に何らかの
トラブルがあったと推定される。At this time, if the write data check circuit 9 does not detect a data error and the read data check circuit 11 detects a data error when reading the data from the memory circuit 10, the memory circuit 10 will have some trouble. If it is presumed that an error has occurred and the write data inspection circuit 9 detects a data error, the encoding circuit 6
It is presumed that there was some trouble in the transmission path from the write data inspection circuit 9 to the write data inspection circuit 9.
【００２２】[0022]
【発明の効果】以上説明したように本発明によれば、デ
ータ誤りとなる要因が発生して記憶回路に記憶されるデ
ータに誤りが発生したとき、これを即座に検出してデー
タ誤りの原因を早期に発見させることができ、これによ
ってシステムの信頼性を向上させることができる。As described above, according to the present invention, when a factor causing a data error occurs and an error occurs in the data stored in the memory circuit, this is immediately detected to cause the data error. Can be detected early, which can improve the reliability of the system.
【図１】本発明によるデータ処理システムの一実施例を
示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a data processing system according to the present invention.
【図２】従来から知られているデータ処理システムの一
例を示すブロック図である。FIG. 2 is a block diagram showing an example of a conventionally known data processing system.
１ データ処理装置 ２ バス ３ 記憶装置 ４ 受信回路 ５ データ処理部 ６ 符号化回路 ７ 送信回路 ８ 受信回路 ９ 書込みデータ検査回路 １０ 記憶回路 １１ 読出しデータ検査回路 １２ 送信回路 1 Data Processing Device 2 Bus 3 Storage Device 4 Reception Circuit 5 Data Processing Unit 6 Encoding Circuit 7 Transmission Circuit 8 Reception Circuit 9 Write Data Inspection Circuit 10 Storage Circuit 11 Read Data Inspection Circuit 12 Transmission Circuit
Claims (1)
格納する記憶回路を備えた記憶装置において、 前記記憶回路にデータを格納する際にこのデータの正当
性をチェックする書込みデータ検査回路を備えたことを
特徴するデータ処理システム。1. A storage device having a storage circuit for storing data supplied from a data processing device, comprising a write data inspection circuit for checking the validity of the data when storing the data in the storage circuit. A data processing system characterized in that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4271384A JPH06119193A (en) | 1992-10-09 | 1992-10-09 | Data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4271384A JPH06119193A (en) | 1992-10-09 | 1992-10-09 | Data processing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06119193A true JPH06119193A (en) | 1994-04-28 |
Family
ID=17499325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4271384A Pending JPH06119193A (en) | 1992-10-09 | 1992-10-09 | Data processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06119193A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006217318A (en) * | 2005-02-04 | 2006-08-17 | Nec Electronics Corp | Data communication system |
-
1992
- 1992-10-09 JP JP4271384A patent/JPH06119193A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006217318A (en) * | 2005-02-04 | 2006-08-17 | Nec Electronics Corp | Data communication system |
| JP4563834B2 (en) * | 2005-02-04 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | Data communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8127205B2 (en) | Error correction code generation method and memory control device | |
| US6519717B1 (en) | Mechanism to improve fault isolation and diagnosis in computers | |
| US4811347A (en) | Apparatus and method for monitoring memory accesses and detecting memory errors | |
| JPS62251949A (en) | Error correcting method for memory device | |
| US4924465A (en) | Memory with function test of error detection/correction device | |
| JPH06119193A (en) | Data processing system | |
| EP3882774A1 (en) | Data processing device and data processing method | |
| JPH0316655B2 (en) | ||
| JP2818659B2 (en) | Error correction method | |
| JP2559531B2 (en) | Redundant system error check circuit | |
| US5007056A (en) | Processing circuit having an error detecting and correcting circuit therein | |
| JPH06110721A (en) | Memory controller | |
| JPH0216658A (en) | Memory device | |
| JPS63269233A (en) | Error detecting and correcting circuit | |
| JPH05298201A (en) | System bus error processing system for information processing system | |
| JPH05224968A (en) | Data check system | |
| JPH0192857A (en) | Storage device | |
| JPS62125453A (en) | Storage device | |
| JPS6043753A (en) | Fault detecting circuit | |
| JPH064412A (en) | Local memory inspecting/correcting circuit | |
| JPH0638239B2 (en) | Error correction mechanism | |
| JPH04257044A (en) | Bus parity error generating position detecting system | |
| JPS6115460B2 (en) | ||
| JPS62235649A (en) | Information processor | |
| JPS63231554A (en) | Memory device |