JPH06118621A - 欠陥のないプリントレチクルおよびその製造方法 - Google Patents

欠陥のないプリントレチクルおよびその製造方法

Info

Publication number
JPH06118621A
JPH06118621A JP15346493A JP15346493A JPH06118621A JP H06118621 A JPH06118621 A JP H06118621A JP 15346493 A JP15346493 A JP 15346493A JP 15346493 A JP15346493 A JP 15346493A JP H06118621 A JPH06118621 A JP H06118621A
Authority
JP
Japan
Prior art keywords
phase shift
phase
defect
layer
opaque layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15346493A
Other languages
English (en)
Inventor
John L Nistler
ジョーン・エル・ニストラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH06118621A publication Critical patent/JPH06118621A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【目的】 ＩＣウェハのフォトリソグラフィ処理で使わ
れるレチクルを製造する方法を提供する。 【構成】 欠陥ボーティング技術を利用する最適化され
たレイアウトの組合せ、およびエッチングされた石英の
アプローチは、欠陥のないプリントマスク、またはレチ
クル１０を高い確率で得るために利用される。この欠陥
ボーティング技術は、それにより多数のパターンにその
都度部分的なエッチングをするような方法で載せられる
技術に言及している。位相シフタの層は、レチクルから
半導体ウェハへの欠陥印刷可能性を減じる。ＳＰＬＡＴ
を利用するモデル化は、ボーティング技術を利用する欠
陥１６、２０、２４の印刷の可能性と一緒に、欠陥印刷
可能性上の位相遷移の結果を示す。したがって、マスク
の欠陥があるかもしれないときは、これらの欠陥はウェ
ハに印刷されない。

Description

【発明の詳細な説明】
【０００１】
【技術分野】この発明は一般的に、集積回路（ＩＣ）の
製造に用いられるリソグラフィの技術に関し、より特定
的には、半導体ウェハを処理するためフォトリソグラフ
ィにおいて利用されるレチクルマスクの製造に関する。
【０００２】
【背景技術】位相シフトマスク技術のアプローチは、文
献で徹底的に論じられてきた。最初の研究は、Ｍ．Ｄ．
レヴェンソン（Ｍ．Ｄ．Levenson）らにより始められ、
電子装置に関するＩＥＥＥ議事録、ＥＤ−２９巻、１２
号、１８２８ないし１８３６頁に記載の、「位相シフテ
ィングマスクを用いたフォトリソグラフィにおける解像
度の改良（Improving Resolution in Photolithography
with a Phase-Shifting Mask ）」（１９８２年１２
月）である。様々な設計および方法の発展は、材料およ
びポジ型またはネガ型の設計レイアウトのアプローチの
広い範囲にわたって論議されてきた。様々なアプローチ
の長所および欠点は、表１に要約される。表２は、ポジ
型（ライトフィールド）レイアウトと、ネガ型またはダ
ークフィールドレイアウトとの長所および欠点を識別す
る。
【０００３】
【表１】
【０００４】
【表２】
【０００５】実質上欠陥のないマスクを製造する方法を
設ける必要が残る。この中で使われているように、「欠
陥のない」という用語は、マスクまたはレチクル上の実
際の欠陥が半導体ウェハに欠陥として印刷される、可能
性が低いことを示す。
【０００６】
【発明の開示】この発明によると、欠陥ボーティング技
術およびエッチングされた石英のアプローチを利用する
最適化されたレイアウトの組合せが、欠陥のないプリン
トレチクルを得る可能性を高くするのに使われる。ここ
で利用されるような欠陥ボーティング技術とは、複数の
パターンが、その都度部分的なエッチングをするような
方法で載せられる技術をさす。
【０００７】位相シフタの層のボーティングは、レチク
ルから半導体ウェハへの欠陥印刷の可能性を減じる。Ｓ
ＰＬＡＴを利用するモデル化は、ボーティング技術を利
用しての欠陥の印刷可能性と一緒に、欠陥の印刷に対す
る位相の遷移の効果を示す。
【０００８】欠陥のないプリントレチクルを製造するた
めの、この発明の方法は、（ａ）透明な基板の主表面上
に不透明な層を形成するステップと、（ｂ）不透明な層
をパターニングして、下にある透明な基板部分を露出す
るステップと、（ｃ）位相シフトマスクの層を形成し
て、下にある透明な基板部分を露出するステップと、
（ｄ）予め選択された位相シフトの角度と等価な量だ
け、透明な基板の露出部分を途中まで位相エッチングす
るステップと、（ｅ）全１８０°の位相シフトが達成さ
れるまで、各々が位相シフトの角度に等しい一連のステ
ップにおいて、位相シフトマスクの層をボーティングし
て、位相エッチングを達成するステップとを含み、それ
により、レチクルの露出部分で複製されるいかなる位相
の欠陥も、半導体ウェハ上に印刷できない。
【０００９】この発明の他の目的、特徴、および利点
は、以下の詳細な記述および添付図面を考慮すれば明ら
かとなり、その中で、同じ参照符号は、図を通じて同じ
特徴を表わす。
【００１０】
【発明の実施のための最良の態様】ここではこの発明の
特定の実施例について詳細に言及し、それは、この発明
を実行するため発明者により現在考えられる最良の態様
を示す。代わりとなり得る実施例もまた、適用可能なも
のとして、簡単に述べられる。
【００１１】
【アプローチの定義】ＡＭＤリソドライバ位相１電気テ
ストチップ（AMD Litho Driver Phase 1 Electrical Te
st Chip ）は、１８０°／１２０°／６０°／０°の遷
移でポジ型レイアウトを利用するよう設計された。この
レイアウトは１２０°のレイアウト上に６０°のレイア
ウトを重ね、１８０°のレイアウト上に１２０°のレイ
アウトを重ねるという、独特な設計がされた。この設計
アプローチは、ボーティングの利用を可能にし、位相遷
移欠陥印刷性を減少させる。１２０°のパターンは、元
の１８０°のパターンに付加的領域を加えたものを含む
ので、１８０°と１２０°との間での位相遷移が起こ
る。同様に、６０°のパターンは、前のパターンに付加
的領域を加えたものを含むので、１２０°と６０°との
間の位相遷移が起こり、以下についても同様である。
【００１２】位相の層をボーティングするのは、位相エ
ッチングが段階的に（たとえば１回に６０°）において
なされる場合の技術である。いくつかの方法において、
マスクは位相エッチングのステップ間で清浄にされる
が、好ましくは、その都度完全なフォトプロセスがなさ
れる。いずれの場合にも、３つのステップのいずれかで
位相の層のエッチングを妨げる欠陥は、清浄プロセスに
おいて除去される。このように、レジストパターニング
においてのピンホールまたは欠陥により起こり得るのは
たった６０°の（またはより少ない）位相の誤差だけで
ある。結果として、これらの位相の誤差または欠陥は、
半導体ウェハへ印刷される可能性が低いだろう。
【００１３】図１は、この発明の方法を実施する場合の
流れを表わす。マスク１０は、石英基板１４上に形成さ
れたパターニングクロム層１２を含む。これは、一度に
６０°の位相角度ステップへと位相エッチングし、かつ
後に石英に欠陥を生じるかもしれない表面の粒子をさら
に減じるため各々のレベルでさらに清浄ステップを導入
することにより生じる。クロム層１２の形成および石英
基板１４上でのその厚さならびにクロム層のパターニン
グは従来のものであり、したがって、この発明の一部を
形成しない。同様に、石英エッチングの手順および用い
られたエッチャントは従来どおりであり、この発明の一
部を形成しない。
【００１４】いかなる不透明な材料も、層１２のクロム
の代わりに用いられ得る。例として、（可視光リソグラ
フィのための）金、モリブデン、ポリシリコン、（Ｘ線
リソグラフィのための）炭化ケイ素、（遠ＵＶリソグラ
フィのための）窒化ケイ素、酸化チタン、酸化セレンが
ある。
【００１５】シリカベースのガラスのようないかなる透
明な基板１４も、石英に代わって用いられ得る。
【００１６】以下の論議は、３つの個別の６０°の位相
エッチングに関して提示される。しかしながら、この発
明は４つの４５°の位相エッチング、６つの３０°の位
相エッチング等のような、複数の位相エッチングに等し
く適用できる。
【００１７】図１（Ａ）は、石英基板１４上に形成され
る修復されたクロム層１２を表わし、クロム層は従来ど
おりにパターニングされる。図１（Ｂ）は、６０°の石
英位相エッチング部分をブロックして支柱１６を残す、
欠陥１６を示す。図１（Ｃ）では、清浄ステップが第２
のレベルの処理に先立ってなされ、それは欠陥１６を除
去する。図１（Ｄ）は、新しい欠陥２０を示し、それは
第２の６０°の石英エッチングをブロックし、さらなる
支柱２２を残す。支柱１８は通常、元の高さから減じら
れ、エッチングされた穴においてより深く複製される。
欠陥１６が除去されていないとすれば、支柱の高さが第
２のエッチングで増加していたであろうということが認
識されるだろう。
【００１８】図１（Ｅ）では、第３のレベルの処理に先
立って別の清浄ステップがなされ、それは欠陥２０を除
去する。図１（Ｆ）は、さらに別の欠陥２４を示し、そ
れは第３の６０°の石英エッチングをブロックして、支
柱２６を残す。大抵の位相シフトマスクにはクロム層が
残るが、それは１８０°ないし０°の位相の遷移を利用
して細いラインを印刷する場合等には、除去され得る。
図１（Ｇ）に示されるように、以下の最終清浄に見られ
るのはたった６０°の（またはより少ない）位相の誤差
のみである。この発明によるプロセスなしでは、１８０
°、１２０°、および６０°の位相の誤差が得られ、こ
れらの位相の誤差がウェハ上に印刷される可能性は、か
なり増すだろう。
【００１９】石英基板１４の場合において水酸化ナトリ
ウムの水溶液を用いるような、最終的なウエットエッチ
ングは、クロム層１２をアンダカットし、かつ６０°の
支柱の高さを減じるのに利用される。クロム層のアンダ
カットは、隣接する隙間の反射された強度同士が相互作
用して結合するため、エッチングされた石英の領域の強
度損失を減少させる。
【００２０】位相シフトされたマスクを設計するため
に、複数のアプローチが存在する。最初の、そしてしば
しば最も簡単と考えられるアプローチは、クロムが位相
の遷移を終わらせるのに利用される、ネガ型またはダー
クフィールドレイアウトである。このアプローチは、２
つの理由によりとられなかった。第１に、ネガ型Ｇ線お
よびＩ線レジストが要求されることがある。これは、主
としてポジ型レジストを利用するＩＣ製造ラインからか
なりの抵抗にあうだろう。第２に、通常誤解されるの
が、位相の遷移についての問題が生じないだろうという
ことである。しかしながら、メモリおよび論理デバイス
上で、ポリシリコンおよび金属のレイアウトを評価する
場合、位相の遷移についての問題が生じるということが
わかった。特に、要求される位相の遷移数は減じられた
が、除去されたのではない。したがって、レチクルを組
立てる複雑さは同じであるように思われる。
【００２１】おおいに注目を集めている第２のアプロー
チは、「クロムなし」アプローチで、それは興味深いア
プローチであり、評価されているが、現在プレートを生
産するのにクロムなしアプローチを利用することを妨げ
る、いくつかの装備および処理制限がある。このアプロ
ーチは、ｋ1 ＝０．４未満の解像度で長所を持つであろ
うし、ｋ1 ≒０．２４のジオメトリでうまくプリントさ
れるであろう。量ｋ1は、式Ｒ＝ｋ1 λ／ＮＡの中で
用いられ、そこではＲはリソグラフィのプロセスの解像
度であり、λは波長であり、ＮＡは開口率であり、かつ
ｋ1 は、このプロセス、材料、レジスト等に依存する修
正ファクタである。
【００２２】第３の、そしてこの発明の実行において行
なわれるアプローチは、ポジ型またはブライトフィール
ドのレイアウトマスクである。このアプローチでは、３
の基礎となる技術が利用され得る。第１の技術では、２
４０°／１２０°／０°の位相シフトレイアウトは、ソ
ース／ドレインまたはＬＯＣＯＳレベルのために調査さ
れており、それはそのレベルに関連する不規則な構造物
によるものであるが、１２０°ないし０°の遷移の印刷
の確率が高いため、レイアウトにおいて注意が払われね
ばならない。上に述べたように、０焦点での１２０°な
いし０°の遷移は、７０％の強度ディップを有する。第
２の技術は、１８０°／９０°／０°のレイアウトの利
用を伴うが、４０％の強度ディップが、３つの波長全
部、つまり４３６、３６５、および２４８ｎｍで印刷を
行なうので、それはここでは利用されない。第３のそし
てこの発明の実行において用いられる技術は、１８０°
／１２０°／６０°／０°の遷移を伴うが、それは遷移
印刷の可能性を除去する力が十分にあり、かつレチクル
の多層処理と関連する複雑さのために、１８０°／１５
０°／１２０°／９０°／６０°／３０°／０°の遷移
よりも好まれて利用される。
【００２３】Ｇ線（４３６ｎｍ）、開口率（ＮＡ）＝
０．３８および０．５８の部分的コヒーレンス（σ）に
ついて、非位相シフトと１２０°および１８０°の交互
位相シフトとのアプローチでのコントラスト、すなわち
Ｉ（ｍａｘ）−Ｉ（ｍｉｎ）をプロットすることで、
（使用されたモデルにより）以下のことが明らかとな
る。ｋ1 の大きい値または０．９μｍより大きな線幅で
は、非位相シフトの場合に比べて１２０°又は１８０°
のいずれかの位相シフトの改良は示されない。部分的コ
ヒーレンスは、ウェハステッパと関連する投影光学系に
おける、レンズの光受容円錐に関するコンデンサの隙間
の充填比率である。
【００２４】
【位相シフトマスクのためのマスク製造プロセス】レチ
クルは、ＥＴＥＣのアライメントアルゴリズムを利用す
る、ＭＥＢＥＳＩＩＩマシンでの従来のＣＡＬＭＡ Ｇ
ＤＳファイルを用いて生成された。現在のプロセス
は、、石英基板１４を位相シフトの手段として定義付け
る、石英の厚みをエッチングによって減じる技術を利用
する。このアプローチは、図２に示され、そこでは主要
なステップは、第１のエッチング位相シフタの層のため
に略図として描かれている。
【００２５】図２（Ａ）に示されるように、マスク製造
プロセスは、石英ブランク１４に始まり、その上にポリ
ブチルスチレン（ＰＢＳ）２８の層でコーティングした
クロム層１２が形成される。ＰＢＳのＥビームレジスト
２８はパターニングされて現像される。図２（Ｂ）は、
ここではウエットエッチングによりクロム層１２へと転
写される、ＰＢＳの層２８のパターンを示す。従来のウ
エットエッチャントが用いられる。マスク１０は、ここ
では検査され、あるいは修復され得る。
【００２６】次に、図２（Ｃ）に示されるように、金
（Ａｕ）の薄い層（図示せず）が電荷の消散のため堆積
され、ポジ型フォトレジストの層３０が与えられ、露光
され、現像されて、「位相エッチングされる」パターン
の特徴を明らかにし、その一方で「非位相の」他の特徴
を保護する。
【００２７】Ａｕの薄い層は、スパッタエッチングさ
れ、それに続いて特定の位相の深さへの、石英１４の反
応イオンエッチングが行なわれる。結果として生じる構
造は、図２（Ｄ）に示される。
【００２８】次に、第２のレベルのレジスト３０ははが
されて、そのプロセスが何度も繰返されるか、またはレ
チクル１０が最終検査を受けることとなる。結果として
生じる構造物は、図２（Ｅ）に示される。
【００２９】
【理論上の欠陥印刷可能性】ウェハの印刷可能性に悪影
響を与える３つの基本タイプの欠陥は、位相シフトされ
たレチクル上で生じ得る。第１の組の欠陥は、位相シフ
トの欠陥としてか、クロム印刷の欠陥としてかのどちら
かで転写される従来のクロムの欠陥である。第２の組の
欠陥は、位相遷移に関し、他で記載されている。たとえ
ば、Ｓ．Ｋ．ダンブラック（Ｓ．Ｋ．Dunbrack）らの、
ＳＰＩＥ１４６４巻３１４ないし３１６頁に記載の、
「位相シフトマスク技術：Ｅビームマスクリソグラフィ
のための要件（Phase-shift Mask Technology : Requir
ements for E-beam Mask Lithography）」（１９９１
年）を参照されたい。位相の欠陥により生じる、第３の
組の欠陥が、ここで論議されるだろう。他のレイアウト
により得られる１８０°の欠陥に対する、このレイアウ
トで起こり得る６０°の欠陥の理論上の可能性につい
て、比較がなされる。
【００３０】関係のある基本的領域の１つは、ポリシリ
コンおよび金属等の臨界レベルのためのウェハの臨界寸
法（Ｃ．Ｄ．）制御への位相欠陥の影響と欠陥印刷によ
ってウェハ上で起こり得るブリッジまたは短絡問題であ
ろう。０．３６μｍラインスペース（Ｌ／Ｓ）パターン
のためのＣ．Ｄ．制御の結果は、Ｉ線、ＮＡ＝０．４８
およびσ＝０．３８用にシミュレートされた。（欠陥印
刷の可能性は、部分的コヒーレンスσが減少するにつれ
増加する。）０．３６×０．３μｍ2 の欠陥が、交互位
相シフトアプローチのゼロ位相領域にかけて置かれるな
らば、もっと悪い場合の、０．８μｍデフォーカスでの
Ｃ．Ｄ．制御のシミュレーションは、６０°、１２０
°、および１８０°の位相の欠陥に対して行なわれるか
もしれない。１８０°の位相が、完全な短絡を起こすと
いうことが判断される。１２０°のＣ／Ｄ．変化は、受
容されないだろうし、６０°では±１０％Ｃ．Ｄ．制御
で受容できることがわかる。したがって、Ｃ．Ｄ．制御
に対する、焦点の有効な深さは、「大きな」位相の欠陥
に対して約１．６μｍとなることが期待される。
【００３１】０．１×０．１μｍ2 欠陥のように、より
小さな欠陥が得られるなら、シミュレーションの結果、
１．６μｍの有効焦点深度では、生じるであろう最大ス
ペースＣ．Ｄ．変化は、以下のようになることが示され
る。
【００３２】ａ）６０°の位相の欠陥に対し６．８％、 ｂ）１２０°の位相の欠陥に対し１７．０％、および ｃ）１８０°の位相の欠陥に対し２０％。
【００３３】したがって、６０°の位相の欠陥に対する
Ｃ．Ｄ．制御の結果は、１８０°の位相の欠陥の結果の
約３分の１である。
【００３４】興味深い第２の点は、オープンフィールド
エリアでの、６０°、１２０°、および１８０°の欠陥
の印刷可能性である。０．８μｍデフォーカスでの、大
きな０．５２×０．５２μｍ2 欠陥に対する６０°、１
２０°、１８０°の位相の欠陥の印刷可能性は、この発
明のプロセスを利用して得られる最悪の場合の状態と見
なされるものであり、６０°ではまだ、ウェハ上で約
０．４×０．４μｍ2 領域の単一の欠陥として印刷され
ることが明らかである。
【００３５】欠陥の印刷可能性への部分的コヒーレンス
の影響を示すため、６０°の０．５２×０．５２μｍ2
欠陥は、部分的コヒーレンス、σ＝０．６２のためシミ
ュレートされる。この例では、欠陥のプリントはないだ
ろう。
【００３６】
【産業上の利用可能性】この発明のプロセスは、ＩＣウ
ェハのフォトリソグラフィ処理で利用されるレチクル製
造に利用できると期待されている。
【００３７】前述の、この発明の好ましい実施例の記載
は、図示および記載の目的で提示された。それは余すと
ころないわけではないことが意図され、またこの発明
が、開示されたのと寸分違わない形態に限定されること
が意図されるのではない。明らかに、多くの修正および
変形は、当業者に対し明白となるだろう。この発明が、
ＭＯＳまたはバイポーラ方法において、他の製造技術に
より実施されることもあり得る。同様に、記載されるい
かなる方法のステップも、同じ結果に達するために他の
ステップと交換可能であるかもしれない。実施例は、こ
の発明の原則と、その実際の適用について、最良の説明
をするために選択され、記載されたのであり、それによ
り、他の当業者が予期される特定の利用法に適合するよ
う、発明の様々な実施例、および様々な修正を理解でき
るようにする。この発明の範囲は、前掲の特許請求の範
囲およびその均等物により、定義されることが意図され
る。
【００３８】この記述において言及される図は、特に記
される以外は、尺度決めされて描かれないものとして理
解されるべきである。さらに、図面はこの発明に従う製
造されたレチクルの一部のみを図示することが意図され
る。
【図面の簡単な説明】
【図１】ボーティング技術が、いかに効果的に、多層位
相エッチングアプローチにより製造プロセスにおいて生
成される欠陥の影響を減じるかを示す、この発明による
方法で利用されるステップの流れを図示する図である。
【図２】石英基板の減少パターニングを伴う、この発明
の位相シフトマスク製造方法における必須のステップの
シーケンスを図示する図である。
【符号の説明】
１０ マスク １２ 層 １４ 基板

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 欠陥のないプリントレチクルの製造方法
    であって、 （ａ）透明な基板の主表面上に、不透明な層を形成する
    ステップと、 （ｂ）前記不透明な層をパターニングして、前記下にあ
    る透明な基板部分を露出するステップと、 （ｃ）前記下にある透明な基板の前記部分を露出する位
    相シフトマスクの層を形成するステップと、 （ｄ）前記透明な基板の前記露出部分を予め選択された
    位相シフトの角度と等しい量だけ、途中まで位相エッチ
    ングするステップと、 （ｅ）全１８０°の位相シフトが達成されるまで、各々
    が前記位相シフトの角度に等しい一連のステップにおい
    て、前記位相シフトマスクの層をボーティングして、前
    記位相エッチングを達成するステップとを含む方法であ
    って、 前記レチクルの前記露出部分で複製されるいかなる位相
    の欠陥も、半導体ウェハ上に印刷されない、方法。
  2. 【請求項２】 前記不透明な層が、クロム、モリブデ
    ン、ポリシリコン、金、炭化ケイ素、窒化ケイ素、酸化
    チタン、および酸化セレンからなる群から選択される、
    請求項１に記載の方法。
  3. 【請求項３】 前記透明な基板が石英を含む、請求項１
    に記載の方法。
  4. 【請求項４】 全１８０°の位相シフトの達成に続い
    て、前記透明な基板が、ウエットエッチングのために露
    出され、前記不透明な層をアンダカットして、いかなる
    位相の欠陥の柱の高さをも減じる、請求項１に記載の方
    法。
  5. 【請求項５】 前記予め選択された位相シフトの角度が
    約６０°である、請求項１に記載の方法。
  6. 【請求項６】 前記ボーティングが、１８０°／１２０
    °／６０°／０°のレイアウトにより生成される、請求
    項５に記載の方法。
  7. 【請求項７】 前記予め選択された位相シフトの角度が
    約４５°である、請求項１に記載の方法。
  8. 【請求項８】 前記ボーティングが、１８０°／１３５
    °／９０°／４５°／０°のレイアウトにより生成され
    る、請求項７に記載の方法。
  9. 【請求項９】 前記予め選択された位相シフトの角度が
    約３０°である、請求項１に記載の方法。
  10. 【請求項１０】 前記ボーティングが、１８０°／１５
    ０°／１２０°／９０°／６０°／３０°／０°のレイ
    アウトにより生成される、請求項９に記載の方法。
  11. 【請求項１１】 請求項１に記載の方法により製造され
    る、欠陥のないプリントレチクル。
  12. 【請求項１２】 欠陥のないプリントレチクルを製造す
    る方法であって、 （ａ）石英基板の主表面上に不透明な層を形成するステ
    ップと、 （ｂ）前記不透明な層に、フォトレジストコーティング
    を適用するステップと、 （ｃ）前記フォトレジストの層をパターニングし、それ
    を現像し、かつそれをエッチングして、前記下にある不
    透明な層の部分を露出するステップと、 （ｄ）前記下にある不透明な層の前記露出部分を介して
    エッチングし、下にある前記石英基板の部分を露出する
    ステップと、 （ｅ）残りのフォトレジストを除去するステップと、 （ｆ）前記石英基板の前記主表面を、フォトレジストで
    再コーティングするステップと、 （ｇ）前記フォトレジストをパターニングして、位相シ
    フトマスクの層を形成し、前記フォトレジストを現像し
    て、前記下にある石英基板の前記部分を露出するステッ
    プと、 （ｈ）予め選択された位相シフトの角度と等しい量だ
    け、前記石英基板の前記露出部分を途中までエッチング
    するステップと、 （ｉ）前記フォトレジストを除去するステップと、 （ｊ）全１８０°の位相シフトが達成されるまで、前記
    石英基板の同じ部分に関して（ｆ）ないし（ｉ）のステ
    ップを繰返すステップとを含む方法であって、 前記レチクルの前記露出部分において複製されるいかな
    る位相の欠陥も、半導体ウェハ上に印刷されない、方
    法。
  13. 【請求項１３】 前記不透明な層が、クロム、モリブデ
    ン、ポリシリコン、金、炭化ケイ素、窒化ケイ素、酸化
    チタンおよび酸化セレンからなる群から選択される、請
    求項１２に記載の方法。
  14. 【請求項１４】 全１８０°の位相シフトの達成に続い
    て、前記石英基板が、ウエットエッチングのために露出
    され、前記不透明な層をアンダカットして、いかなる位
    相の欠陥の柱の高さをも減じる、請求項１２に記載の方
    法。
  15. 【請求項１５】 前記予め選択された位相シフトの角度
    が約６０°である、請求項１２に記載の方法。
  16. 【請求項１６】 前記全位相シフトが、１８０°／１２
    ０°／６０°／０°のレイアウトにより生成される、請
    求項１５に記載の方法。
  17. 【請求項１７】 前記予め選択された位相シフトの角度
    が約４５°である、請求項１２に記載の方法。
  18. 【請求項１８】 前記全位相シフトが、１８０°／１３
    ５°／９０°／４５°／０°のレイアウトにより生成さ
    れる、請求項１７に記載の方法。
  19. 【請求項１９】 前記予め選択された位相シフトの角度
    が約３０°である、請求項１２に記載の方法。
  20. 【請求項２０】 前記全位相シフトが、１８０°／１５
    ０°／１２０°／９０°／６０°／３０°／０°のレイ
    アウトにより生成される、請求項１９に記載の方法。
  21. 【請求項２１】 請求項１２に記載の方法により製造さ
    れる、欠陥のないレチクル。
JP15346493A 1992-09-24 1993-06-24 欠陥のないプリントレチクルおよびその製造方法 Withdrawn JPH06118621A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US950367 1992-09-24
US07/950,367 US5308722A (en) 1992-09-24 1992-09-24 Voting technique for the manufacture of defect-free printing phase shift lithography

Publications (1)

Publication Number Publication Date
JPH06118621A true JPH06118621A (ja) 1994-04-28

Family

ID=25490349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15346493A Withdrawn JPH06118621A (ja) 1992-09-24 1993-06-24 欠陥のないプリントレチクルおよびその製造方法

Country Status (5)

Country Link
US (1) US5308722A (ja)
EP (1) EP0590755A1 (ja)
JP (1) JPH06118621A (ja)
KR (1) KR940007981A (ja)
TW (1) TW234204B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672450A (en) * 1994-05-11 1997-09-30 Micron Technology, Inc. Method of phase shift mask fabrication comprising a tapered edge and phase conflict resolution
US5573890A (en) * 1994-07-18 1996-11-12 Advanced Micro Devices, Inc. Method of optical lithography using phase shift masking
US5686208A (en) * 1995-12-04 1997-11-11 Micron Technology, Inc. Process for generating a phase level of an alternating aperture phase shifting mask
US5695896A (en) * 1995-12-04 1997-12-09 Micron Technology, Inc. Process for fabricating a phase shifting mask
US5851734A (en) * 1996-03-26 1998-12-22 Micron Technology, Inc. Process for defining resist patterns
US5801954A (en) * 1996-04-24 1998-09-01 Micron Technology, Inc. Process for designing and checking a mask layout
US5876878A (en) * 1996-07-15 1999-03-02 Micron Technology, Inc. Phase shifting mask and process for forming comprising a phase shift layer for shifting two wavelengths of light
US5885734A (en) * 1996-08-15 1999-03-23 Micron Technology, Inc. Process for modifying a hierarchical mask layout
US5942355A (en) * 1996-09-04 1999-08-24 Micron Technology, Inc. Method of fabricating a phase-shifting semiconductor photomask
US5851704A (en) * 1996-12-09 1998-12-22 Micron Technology, Inc. Method and apparatus for the fabrication of semiconductor photomask
US5840448A (en) * 1996-12-31 1998-11-24 Intel Corporation Phase shifting mask having a phase shift that minimizes critical dimension sensitivity to manufacturing and process variance
JPH10256394A (ja) 1997-03-12 1998-09-25 Internatl Business Mach Corp <Ibm> 半導体構造体およびデバイス
US5948571A (en) * 1997-03-12 1999-09-07 International Business Machines Corporation Asymmetrical resist sidewall
US5759724A (en) * 1997-03-31 1998-06-02 Micron Technology, Inc. Method for making multi-phase, phase shifting masks
US5985492A (en) * 1998-01-22 1999-11-16 International Business Machines Corporation Multi-phase mask
US6103429A (en) * 1998-09-28 2000-08-15 Intel Corporation Technique for fabricating phase shift masks using self-aligned spacer formation
US6277527B1 (en) 1999-04-29 2001-08-21 International Business Machines Corporation Method of making a twin alternating phase shift mask
US6368516B1 (en) * 1999-06-24 2002-04-09 Infineon Technologies North America Corp. Semiconductor manufacturing methods
US6410191B1 (en) 1999-06-25 2002-06-25 Advanced Micro Devices, Inc. Phase-shift photomask for patterning high density features
US6562521B1 (en) * 1999-06-25 2003-05-13 Advanced Micro Devices, Inc. Semiconductor feature having support islands
US6428936B1 (en) 1999-12-16 2002-08-06 Intel Corporation Method and apparatus that compensates for phase shift mask manufacturing defects
US6701004B1 (en) * 1999-12-22 2004-03-02 Intel Corporation Detecting defects on photomasks
US6582856B1 (en) * 2000-02-28 2003-06-24 Chartered Semiconductor Manufacturing Ltd. Simplified method of fabricating a rim phase shift mask
US6513151B1 (en) * 2000-09-14 2003-01-28 Advanced Micro Devices, Inc. Full flow focus exposure matrix analysis and electrical testing for new product mask evaluation
US6535280B1 (en) * 2001-08-31 2003-03-18 Advanced Micro Devices, Inc. Phase-shift-moiré focus monitor
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US8753974B2 (en) * 2007-06-20 2014-06-17 Micron Technology, Inc. Charge dissipation of cavities

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4124473A (en) * 1977-06-17 1978-11-07 Rca Corporation Fabrication of multi-level relief patterns in a substrate
US4579812A (en) * 1984-02-03 1986-04-01 Advanced Micro Devices, Inc. Process for forming slots of different types in self-aligned relationship using a latent image mask
JP2710967B2 (ja) * 1988-11-22 1998-02-10 株式会社日立製作所 集積回路装置の製造方法
US5194346A (en) * 1991-04-15 1993-03-16 Micron Technology, Inc. Method of fabricating phase shifting reticles with an accurate phase shift layer
US5194345A (en) * 1991-05-14 1993-03-16 Micron Technology, Inc. Method of fabricating phase shift reticles

Also Published As

Publication number Publication date
EP0590755A1 (en) 1994-04-06
US5308722A (en) 1994-05-03
KR940007981A (ko) 1994-04-28
TW234204B (ja) 1994-11-11

Similar Documents

Publication Publication Date Title
US5308722A (en) Voting technique for the manufacture of defect-free printing phase shift lithography
US5807649A (en) Lithographic patterning method and mask set therefor with light field trim mask
EP0585872A2 (en) Phase shift photomask, phase shift photomask blank, and process for fabricating them
KR100298609B1 (ko) 위상쉬프트층을갖는포토마스크의제조방법
JPH05127361A (ja) ハーフトーン位相シフトフオトマスク
TWI286795B (en) Manufacturing method for semiconductor integrated circuit device
KR20020009410A (ko) 3원 리소그래픽 ａｔｔ-ＰＳＭ 포토마스크 및 그 제조 방법
US7008735B2 (en) Mask for improving lithography performance by using multi-transmittance photomask
JP3312703B2 (ja) 位相シフトフォトマスクの修正方法
JPH05289305A (ja) 位相シフトフォトマスク
JPH10274839A (ja) 修正用マスク及びハーフトーン位相シフトマスクの修正方法
JPH0468352A (ja) 位相シフト層を有するフォトマスク及びその製造方法
JPH10333318A (ja) 位相シフトフォトマスク及びその製造方法
TWI715971B (zh) 光罩及其形成方法
JP3241809B2 (ja) 位相シフト層を有するフォトマスクの製造方法
US20080057410A1 (en) Method of repairing a photolithographic mask
US6607674B2 (en) Method of repairing a phase shifting mask
Yoshioka Optical Masks: An Overview
JPH0651489A (ja) ハーフトーン位相シフトフォトマスクの製造方法
JPH05134386A (ja) 位相シフトフオトマスク
JPH0511433A (ja) フオトマスクの製造方法及びフオトマスク
JP3207913B2 (ja) 位相シフトフォトマスクの製造方法
JP2004279615A (ja) リソグラフィ用マスクの製造方法
JP2000214572A (ja) フォトマスク及びそれを備えた露光装置
JPH05333524A (ja) 位相シフトマスクおよびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905