JPH06113265A - 動き補償予測器 - Google Patents
動き補償予測器Info
- Publication number
- JPH06113265A JPH06113265A JP25662892A JP25662892A JPH06113265A JP H06113265 A JPH06113265 A JP H06113265A JP 25662892 A JP25662892 A JP 25662892A JP 25662892 A JP25662892 A JP 25662892A JP H06113265 A JPH06113265 A JP H06113265A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- motion compensation
- processing
- output
- compensation prediction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/004—Predictors, e.g. intraframe, interframe coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】 本発明はデジタル動画像の復号システムに
おける動き補償予測器に関し、H.261及びMPEG
に準拠し、かつ、回路規模の増大を抑えることを目的と
する。 【構成】 セレクタ15は、MPEGのときは、前方向
フレームのデータと後方向フレームのデータとを1本化
して出力する。横方向処理回路16は、MPEGの横方
向処理、又はH.261の横方向処理を行う。縦方向処
理回路18は、MPEGの縦方向処理又はH.261の
縦方向処理を行う。セレクタ17は、MPEGの横方向
処理結果の信号、又は、H.261の横方向処理結果の
信号を選択する。前後両方向処理回路19は、MPEG
の前後両方向動き補償予測を行う。セレクタ20は、M
PEGの動き補償予測結果の信号、又はH.261の動
き補償予測結果の信号を選択する。
おける動き補償予測器に関し、H.261及びMPEG
に準拠し、かつ、回路規模の増大を抑えることを目的と
する。 【構成】 セレクタ15は、MPEGのときは、前方向
フレームのデータと後方向フレームのデータとを1本化
して出力する。横方向処理回路16は、MPEGの横方
向処理、又はH.261の横方向処理を行う。縦方向処
理回路18は、MPEGの縦方向処理又はH.261の
縦方向処理を行う。セレクタ17は、MPEGの横方向
処理結果の信号、又は、H.261の横方向処理結果の
信号を選択する。前後両方向処理回路19は、MPEG
の前後両方向動き補償予測を行う。セレクタ20は、M
PEGの動き補償予測結果の信号、又はH.261の動
き補償予測結果の信号を選択する。
Description
【0001】
【産業上の利用分野】本発明は動き補償予測器に係り、
特に、デジタル動画像の復号システムにおける動き補償
予測器に関する。
特に、デジタル動画像の復号システムにおける動き補償
予測器に関する。
【0002】動画像符号化の国際標準として、CCIT
T(国際電信電話諮問委員会)勧告H.261と、IS
O(国際標準化機構) MPEG(Moving Pi
cture Expert Group)が存在する
が、両方の規格に準拠する復号システムの需要が見込ま
れる。このため、H.261及びMPEGに準拠し、か
つ、回路規模の増大を抑えた動き補償予測器が必要とさ
れている。
T(国際電信電話諮問委員会)勧告H.261と、IS
O(国際標準化機構) MPEG(Moving Pi
cture Expert Group)が存在する
が、両方の規格に準拠する復号システムの需要が見込ま
れる。このため、H.261及びMPEGに準拠し、か
つ、回路規模の増大を抑えた動き補償予測器が必要とさ
れている。
【0003】
【従来の技術】CCITT勧告H.261は、「p×6
4kb/s オーディオ・ビジュアル・サービス用ビデ
オ符号化方式」と題される、64kb〜2Mb/sまで
の1次群サブレートを用いる動画像通信用の映像符号化
標準である。主要な用途としては、テレビ会議もしくは
テレビ電話を想定している。
4kb/s オーディオ・ビジュアル・サービス用ビデ
オ符号化方式」と題される、64kb〜2Mb/sまで
の1次群サブレートを用いる動画像通信用の映像符号化
標準である。主要な用途としては、テレビ会議もしくは
テレビ電話を想定している。
【0004】図10は、このH.261におけるビデオ
復号化システムの構成図を示す。伝送復号器82は受信
データを伝送復号し、ビデオ多重化復号器83は、伝送
復号器82から供給された信号をフレーム分解した後、
可変長の復号化を行う。
復号化システムの構成図を示す。伝送復号器82は受信
データを伝送復号し、ビデオ多重化復号器83は、伝送
復号器82から供給された信号をフレーム分解した後、
可変長の復号化を行う。
【0005】ソース復号器84は、ビデオ多重化復号器
83から供給されるサイド情報に基づき、ビデオ多重化
復号器83から供給された信号に、逆量子化、逆DCT
(離散コサイン変換)演算を行った後、動き補償フレー
ム間予測を行う。後処理器85は、ソース復号器84か
ら信号を供給されて後処理を行い、表示データを出力す
る。なお、ビデオ多重化復合器83とソース復合器84
は復合化制御回路81により制御される。
83から供給されるサイド情報に基づき、ビデオ多重化
復号器83から供給された信号に、逆量子化、逆DCT
(離散コサイン変換)演算を行った後、動き補償フレー
ム間予測を行う。後処理器85は、ソース復号器84か
ら信号を供給されて後処理を行い、表示データを出力す
る。なお、ビデオ多重化復合器83とソース復合器84
は復合化制御回路81により制御される。
【0006】図11は、図10のH.261ソース復号
器84の構成図を示す。逆量子化器91は、サイド情報
である、伝送/非伝送識別フラグ,量子化特性指定を基
に、変換係数の量子化インデックスに対して逆量子化を
行う。
器84の構成図を示す。逆量子化器91は、サイド情報
である、伝送/非伝送識別フラグ,量子化特性指定を基
に、変換係数の量子化インデックスに対して逆量子化を
行う。
【0007】逆量子化器91で逆量子化されたビデオ信
号は、逆DCT器92で逆DCT演算され、差分のビデ
オ信号として、動き補償フレーム間予測器93に供給さ
れる。動き補償フレーム間予測器93は、加算器94、
可変遅延フレーム・メモリ95、ループ内フィルタ9
6、及びスイッチ97を有する。
号は、逆DCT器92で逆DCT演算され、差分のビデ
オ信号として、動き補償フレーム間予測器93に供給さ
れる。動き補償フレーム間予測器93は、加算器94、
可変遅延フレーム・メモリ95、ループ内フィルタ9
6、及びスイッチ97を有する。
【0008】可変遅延フレーム・メモリ95には、逆D
CT器92から供給される現在の差分のビデオ信号に対
して、時間的に前方向のフレームのデータが記憶されて
おり、動きベクトルに応じて遅延量を変える。
CT器92から供給される現在の差分のビデオ信号に対
して、時間的に前方向のフレームのデータが記憶されて
おり、動きベクトルに応じて遅延量を変える。
【0009】ループ内フィルタ96は、ループ内フィル
タON/OFFフラグがONのときは、フィルタ処理を
行った出力信号を出力し、ループ内フィルタON/OF
FフラグがOFFのときは、可変遅延フレーム・メモリ
95から供給される信号をそのまま出力する。
タON/OFFフラグがONのときは、フィルタ処理を
行った出力信号を出力し、ループ内フィルタON/OF
FフラグがOFFのときは、可変遅延フレーム・メモリ
95から供給される信号をそのまま出力する。
【0010】フレーム内/フレーム間識別フラグが、フ
レーム間予測を有効とするときは、スイッチ97により
ループ内フィルタ96の出力信号が選択される。このと
き、加算器94で逆DCT器92からの差分とループ内
フィルタ96の出力信号が加算される。この加算結果
は、ビデオ信号として出力される一方、次の画面のリフ
ァレンスとするために可変遅延フレーム・メモリ95に
記憶される。
レーム間予測を有効とするときは、スイッチ97により
ループ内フィルタ96の出力信号が選択される。このと
き、加算器94で逆DCT器92からの差分とループ内
フィルタ96の出力信号が加算される。この加算結果
は、ビデオ信号として出力される一方、次の画面のリフ
ァレンスとするために可変遅延フレーム・メモリ95に
記憶される。
【0011】フレーム内/フレーム間識別フラグが、フ
レーム内予測を有効とするときは、スイッチ97により
論理ゼロ(“0”)が選択される。このとき、加算器9
4は逆DCT器92からの差分をそのまま出力する。こ
の出力信号はビデオ信号として出力される一方、次の画
面のリファレンスとするために可変遅延フレーム・メモ
リ95に記憶される。
レーム内予測を有効とするときは、スイッチ97により
論理ゼロ(“0”)が選択される。このとき、加算器9
4は逆DCT器92からの差分をそのまま出力する。こ
の出力信号はビデオ信号として出力される一方、次の画
面のリファレンスとするために可変遅延フレーム・メモ
リ95に記憶される。
【0012】ISO MPEGは、デジタル・ストレー
ジ・メディア用のビデオ高能率符号化方式について規定
している標準案である。主要な用途としては、CD−R
OMや、DAT、ハード・ディスクのような転送速度が
約1.5Mb/s以下のストレージ・メディア(蓄積装
置)が、復号器に直接もしくは伝送媒体を介して接続さ
れている環境を想定している。図12は、このMPEG
ビデオ復号化システムの構成図を示す。
ジ・メディア用のビデオ高能率符号化方式について規定
している標準案である。主要な用途としては、CD−R
OMや、DAT、ハード・ディスクのような転送速度が
約1.5Mb/s以下のストレージ・メディア(蓄積装
置)が、復号器に直接もしくは伝送媒体を介して接続さ
れている環境を想定している。図12は、このMPEG
ビデオ復号化システムの構成図を示す。
【0013】システム多重化復号器103は、蓄積装置
102から供給された多重化信号を、オーディオ,テキ
スト情報等と、ビデオ信号とに分離する。ビデオ復号器
104は、バッファ105、ビデオ多重化復号器10
6、及びビデオソース復号器107とからなる。
102から供給された多重化信号を、オーディオ,テキ
スト情報等と、ビデオ信号とに分離する。ビデオ復号器
104は、バッファ105、ビデオ多重化復号器10
6、及びビデオソース復号器107とからなる。
【0014】ビデオ多重化復号器106は、バッファ1
05から供給された信号をフレーム分解した後、可変長
の復号化を行う。ビデオソース復号器107は、ビデオ
多重化復号器106から供給されるサイド情報に基づ
き、ビデオ多重化復号器106から供給された信号に、
逆量子化、逆DCT演算を行った後、動き補償フレーム
間予測を行う。後処理器108は、ビデオソース復号器
107から信号を供給されて後処理を行い、D/Aコン
バータ109は後処理器108から信号を供給されて、
D/A変換を行い、表示データを出力する。
05から供給された信号をフレーム分解した後、可変長
の復号化を行う。ビデオソース復号器107は、ビデオ
多重化復号器106から供給されるサイド情報に基づ
き、ビデオ多重化復号器106から供給された信号に、
逆量子化、逆DCT演算を行った後、動き補償フレーム
間予測を行う。後処理器108は、ビデオソース復号器
107から信号を供給されて後処理を行い、D/Aコン
バータ109は後処理器108から信号を供給されて、
D/A変換を行い、表示データを出力する。
【0015】図13は、図12のMPEGビデオソース
復号器107の構成図を示す。逆量子化器111は、サ
イド情報である、量子化特性指定を基に、変換係数の量
子化インデックスに対して逆量子化を行う。
復号器107の構成図を示す。逆量子化器111は、サ
イド情報である、量子化特性指定を基に、変換係数の量
子化インデックスに対して逆量子化を行う。
【0016】逆量子化器111で逆量子化されたビデオ
信号は、逆DCT器112で逆DCT演算され、差分の
ビデオ信号として、動き補償フレーム間予測器113に
供給される。
信号は、逆DCT器112で逆DCT演算され、差分の
ビデオ信号として、動き補償フレーム間予測器113に
供給される。
【0017】動き補償フレーム間予測器113は、加算
器114、フレーム・メモリA115、フレーム・メモ
リB116、動き補償前方向予測器117、動き補償後
方向予測器118、動き補償前後両方向予測器119、
及びスイッチ120、121を有する。
器114、フレーム・メモリA115、フレーム・メモ
リB116、動き補償前方向予測器117、動き補償後
方向予測器118、動き補償前後両方向予測器119、
及びスイッチ120、121を有する。
【0018】フレーム・メモリA115には、逆DCT
器112から供給される現在の差分のビデオ信号に対し
て、時間的に前方向のフレームのデータが記憶される。
フレーム・メモリB116には、逆DCT器112から
供給される現在の差分のビデオ信号に対して、時間的に
後方向のフレームのデータが記憶される。
器112から供給される現在の差分のビデオ信号に対し
て、時間的に前方向のフレームのデータが記憶される。
フレーム・メモリB116には、逆DCT器112から
供給される現在の差分のビデオ信号に対して、時間的に
後方向のフレームのデータが記憶される。
【0019】動き補償前方向予測器117は、符号化モ
ード識別フラグが1/2画素精度動き補償予測を指定す
ると、1/2画素精度動きベクトルに基づいて、フレー
ム・メモリA115から供給される信号に対して1/2
画素精度動き補償予測を行い、符号化モード識別フラグ
が1画素精度動き補償予測を指定すると、フレーム・メ
モリA115から供給される信号をそのまま出力する。
ード識別フラグが1/2画素精度動き補償予測を指定す
ると、1/2画素精度動きベクトルに基づいて、フレー
ム・メモリA115から供給される信号に対して1/2
画素精度動き補償予測を行い、符号化モード識別フラグ
が1画素精度動き補償予測を指定すると、フレーム・メ
モリA115から供給される信号をそのまま出力する。
【0020】動き補償後方向予測器118は、符号化モ
ード識別フラグが1/2画素精度動き補償予測を指定す
ると、1/2画素精度動きベクトルに基づいて、フレー
ム・メモリB116から供給される信号に対して1/2
画素精度動き補償予測を行い、符号化モード識別フラグ
が1画素精度動き補償予測を指定すると、フレーム・メ
モリB116から供給される信号をそのまま出力する。
ード識別フラグが1/2画素精度動き補償予測を指定す
ると、1/2画素精度動きベクトルに基づいて、フレー
ム・メモリB116から供給される信号に対して1/2
画素精度動き補償予測を行い、符号化モード識別フラグ
が1画素精度動き補償予測を指定すると、フレーム・メ
モリB116から供給される信号をそのまま出力する。
【0021】動き補償前後両方向予測器119は、符号
化モード識別フラグが1/2画素精度動き補償予測を指
定すると、1/2画素精度動きベクトルに基づいて、フ
レーム・メモリA115及びフレーム・メモリB116
から供給される信号に対して各々1/2画素精度動き補
償予測を行い、さらに前後両方向動き補償予測を行う。
また、動き補償前後両方向予測器119は、符号化モー
ド識別フラグが1画素精度動き補償予測を指定すると、
フレーム・メモリA115及びフレーム・メモリB11
6から供給される信号そのものに対して前後両方向動き
補償予測を行う。
化モード識別フラグが1/2画素精度動き補償予測を指
定すると、1/2画素精度動きベクトルに基づいて、フ
レーム・メモリA115及びフレーム・メモリB116
から供給される信号に対して各々1/2画素精度動き補
償予測を行い、さらに前後両方向動き補償予測を行う。
また、動き補償前後両方向予測器119は、符号化モー
ド識別フラグが1画素精度動き補償予測を指定すると、
フレーム・メモリA115及びフレーム・メモリB11
6から供給される信号そのものに対して前後両方向動き
補償予測を行う。
【0022】符号化モード識別フラグが前方向予測を指
定するときは、スイッチ120により動き補償前方向予
測器117の出力信号が選択される。符号化モード識別
フラグが後方向予測を指定するときは、スイッチ120
により動き補償後方向予測器118の出力信号が選択さ
れる。また、符号化モード識別フラグが前後両方向予測
を指定するときは、スイッチ120により動き補償前後
両方向予測器119の出力信号が選択される。
定するときは、スイッチ120により動き補償前方向予
測器117の出力信号が選択される。符号化モード識別
フラグが後方向予測を指定するときは、スイッチ120
により動き補償後方向予測器118の出力信号が選択さ
れる。また、符号化モード識別フラグが前後両方向予測
を指定するときは、スイッチ120により動き補償前後
両方向予測器119の出力信号が選択される。
【0023】更に、符号化モード識別フラグが、前方向
予測、後方向予測、前後両方向予測のいずれかを指定す
るときは、スイッチ121によりスイッチ120の出力
信号が選択される。このとき、加算器114で、逆DC
T器112からの差分とスイッチ121からのいずれか
の予測器の出力信号とが加算される。この加算結果は、
ビデオ信号として出力される一方、次の画面のリファレ
ンスとするためにフレーム・メモリA115に記憶され
る。
予測、後方向予測、前後両方向予測のいずれかを指定す
るときは、スイッチ121によりスイッチ120の出力
信号が選択される。このとき、加算器114で、逆DC
T器112からの差分とスイッチ121からのいずれか
の予測器の出力信号とが加算される。この加算結果は、
ビデオ信号として出力される一方、次の画面のリファレ
ンスとするためにフレーム・メモリA115に記憶され
る。
【0024】また、符号化モード識別フラグが前後両方
向予測、前方向予測、後方向予測のいずれも指定しない
ときは、スイッチ121により論理ゼロ(“0”)が選
択される。このとき、加算器114は、逆DCT器11
2からの差分をそのまま出力する。この信号は、ビデオ
信号として出力される一方、次の画面のリファレンスと
するためにフレーム・メモリA115に記憶される。
向予測、前方向予測、後方向予測のいずれも指定しない
ときは、スイッチ121により論理ゼロ(“0”)が選
択される。このとき、加算器114は、逆DCT器11
2からの差分をそのまま出力する。この信号は、ビデオ
信号として出力される一方、次の画面のリファレンスと
するためにフレーム・メモリA115に記憶される。
【0025】上記のH.261の動き補償フレーム間予
測機能、及びMPEGの動き補償フレーム間予測機能を
ともに備える動き補償フレーム間予測器を構成すると、
図14に示すような構成となる。
測機能、及びMPEGの動き補償フレーム間予測機能を
ともに備える動き補償フレーム間予測器を構成すると、
図14に示すような構成となる。
【0026】図14において、読み出しアドレス作成部
131は、画面サイズ、処理単位ブロックの先頭アドレ
ス、動きベクトルを基に、フレーム・メモリA132、
フレーム・メモリB133に供給するアドレスを生成す
る。
131は、画面サイズ、処理単位ブロックの先頭アドレ
ス、動きベクトルを基に、フレーム・メモリA132、
フレーム・メモリB133に供給するアドレスを生成す
る。
【0027】フレーム・メモリA132には、逆DCT
器から供給される現在の差分のビデオ信号に対して、時
間的に前方向のフレームのデータが記憶される。フレー
ム・メモリB133には、逆DCT器から供給される現
在の差分のビデオ信号に対して、時間的に後方向のフレ
ームのデータが記憶される。
器から供給される現在の差分のビデオ信号に対して、時
間的に前方向のフレームのデータが記憶される。フレー
ム・メモリB133には、逆DCT器から供給される現
在の差分のビデオ信号に対して、時間的に後方向のフレ
ームのデータが記憶される。
【0028】H.261ループ内フィルタ回路142
は、セレクタ147、横方向処理回路143、及び縦方
向処理回路144からなる。フレーム内/フレーム間識
別フラグがフレーム間予測を有効とし、ループ内フィル
タON/OFFフラグがONのときは、セレクタ147
はフレーム・メモリA132からの信号を選択する。こ
のとき、H.261ループ内フィルタ回路142は、横
方向処理回路143、及び縦方向処理回路144によ
り、H.261で規定される低域通過特性のフィルタ処
理を行う。
は、セレクタ147、横方向処理回路143、及び縦方
向処理回路144からなる。フレーム内/フレーム間識
別フラグがフレーム間予測を有効とし、ループ内フィル
タON/OFFフラグがONのときは、セレクタ147
はフレーム・メモリA132からの信号を選択する。こ
のとき、H.261ループ内フィルタ回路142は、横
方向処理回路143、及び縦方向処理回路144によ
り、H.261で規定される低域通過特性のフィルタ処
理を行う。
【0029】また、フレーム内/フレーム間識別フラグ
がフレーム間予測を有効とし、ループ内フィルタON/
OFFフラグがOFFのときは、セレクタ147はフレ
ーム・メモリA132からの信号を選択し、H.261
ループ内フィルタ回路142は、フレーム・メモリA1
32から供給された信号をそのまま出力する。
がフレーム間予測を有効とし、ループ内フィルタON/
OFFフラグがOFFのときは、セレクタ147はフレ
ーム・メモリA132からの信号を選択し、H.261
ループ内フィルタ回路142は、フレーム・メモリA1
32から供給された信号をそのまま出力する。
【0030】なお、フレーム内/フレーム間識別フラグ
がフレーム内予測を有効とするときは、セレクタ147
は論理ゼロ(“0”)の信号を出力し、H.261ルー
プ内フィルタ回路142は、論理ゼロ(“0”)の信号
を出力する。
がフレーム内予測を有効とするときは、セレクタ147
は論理ゼロ(“0”)の信号を出力し、H.261ルー
プ内フィルタ回路142は、論理ゼロ(“0”)の信号
を出力する。
【0031】MPEG動き補償予測回路134は、動き
補償前方向予測器135、動き補償後方向予測器13
6、及び前後両方向処理回路141からなる。動き補償
前方向予測器135は、セレクタ148、横方向処理回
路137、及び縦方向処理回路138から構成される。
補償前方向予測器135、動き補償後方向予測器13
6、及び前後両方向処理回路141からなる。動き補償
前方向予測器135は、セレクタ148、横方向処理回
路137、及び縦方向処理回路138から構成される。
【0032】符号化モード識別フラグが、前方向予測、
前後両方向予測のいずれかを指定するときは、セレクタ
148はフレーム・メモリA132からの信号を選択す
る。さらに、動きベクトルの値が1/2画素精度の場
合、動き補償前方向予測器135は、横方向処理回路1
37、及び縦方向処理回路138により、フレーム・メ
モリA132から供給される信号に対して1/2画素精
度動き補償予測を行う。また、動きベクトルの値が1画
素精度の場合、動き補償前方向予測器135は、フレー
ム・メモリA132から供給される信号をそのまま出力
する。
前後両方向予測のいずれかを指定するときは、セレクタ
148はフレーム・メモリA132からの信号を選択す
る。さらに、動きベクトルの値が1/2画素精度の場
合、動き補償前方向予測器135は、横方向処理回路1
37、及び縦方向処理回路138により、フレーム・メ
モリA132から供給される信号に対して1/2画素精
度動き補償予測を行う。また、動きベクトルの値が1画
素精度の場合、動き補償前方向予測器135は、フレー
ム・メモリA132から供給される信号をそのまま出力
する。
【0033】また、符号化モード識別フラグが、前方向
予測、前後両方向予測のいずれも指定しないときは、セ
レクタ148は論理ゼロ(“0”)の信号を出力し、動
き補償前方向予測器135は、論理ゼロ(“0”)の信
号を出力する。
予測、前後両方向予測のいずれも指定しないときは、セ
レクタ148は論理ゼロ(“0”)の信号を出力し、動
き補償前方向予測器135は、論理ゼロ(“0”)の信
号を出力する。
【0034】また、動き補償後方向予測器136は、セ
レクタ149、横方向処理回路139、及び縦方向処理
回路140から構成される。符号化モード識別フラグ
が、後方向予測、前後両方向予測のいずれかを指定する
ときは、セレクタ149はフレーム・メモリB133か
らの信号を選択する。
レクタ149、横方向処理回路139、及び縦方向処理
回路140から構成される。符号化モード識別フラグ
が、後方向予測、前後両方向予測のいずれかを指定する
ときは、セレクタ149はフレーム・メモリB133か
らの信号を選択する。
【0035】さらに、動きベクトルの値が1/2画素精
度の場合、動き補償前方向予測器136は、横方向処理
回路139、及び縦方向処理回路140により、フレー
ム・メモリB133から供給される信号に対して1/2
画素精度動き補償予測を行う。また、動きベクトルの値
が1画素精度の場合、動き補償前方向予測器136は、
フレーム・メモリB133から供給される信号をそのま
ま出力する。
度の場合、動き補償前方向予測器136は、横方向処理
回路139、及び縦方向処理回路140により、フレー
ム・メモリB133から供給される信号に対して1/2
画素精度動き補償予測を行う。また、動きベクトルの値
が1画素精度の場合、動き補償前方向予測器136は、
フレーム・メモリB133から供給される信号をそのま
ま出力する。
【0036】また、符号化モード識別フラグが、後方向
予測、前後両方向予測のいずれも指定しないときは、セ
レクタ149は論理ゼロ(“0”)の信号を出力し、動
き補償前方向予測器136は、論理ゼロ(“0”)の信
号を出力する。
予測、前後両方向予測のいずれも指定しないときは、セ
レクタ149は論理ゼロ(“0”)の信号を出力し、動
き補償前方向予測器136は、論理ゼロ(“0”)の信
号を出力する。
【0037】前後両方向処理回路141は、符号化モー
ド識別フラグが前後両方向予測を指定するときは、動き
補償前方向予測器135の出力信号、及び動き補償後方
向予測器136の出力信号を用いて、前後両方向動き補
償予測を行う。また、符号化モード識別フラグが前方向
予測を指定するときは、動き補償前方向予測器135に
よる予測結果の信号を出力する。また、符号化モード識
別フラグが後方向予測を指定するときは、動き補償後方
向予測器136による予測結果の信号を出力する。
ド識別フラグが前後両方向予測を指定するときは、動き
補償前方向予測器135の出力信号、及び動き補償後方
向予測器136の出力信号を用いて、前後両方向動き補
償予測を行う。また、符号化モード識別フラグが前方向
予測を指定するときは、動き補償前方向予測器135に
よる予測結果の信号を出力する。また、符号化モード識
別フラグが後方向予測を指定するときは、動き補償後方
向予測器136による予測結果の信号を出力する。
【0038】なお、符号化モード識別フラグが、前方向
予測、後方向予測、前後両方向予測のいずれも指定しな
いときは、前後両方向処理回路141は、動き補償前方
向予測器135、又は動き補償前方向予測器136から
供給される論理ゼロ(“0”)の信号を出力する。
予測、後方向予測、前後両方向予測のいずれも指定しな
いときは、前後両方向処理回路141は、動き補償前方
向予測器135、又は動き補償前方向予測器136から
供給される論理ゼロ(“0”)の信号を出力する。
【0039】セレクタ145は、MPEG/H.261
フラグによりH.261モードが指定された時は、H.
261ループ内フィルタ回路142の出力信号を選択
し、MPEGモードが指定された時は、MPEG動き補
償予測回路134の出力信号を選択する。
フラグによりH.261モードが指定された時は、H.
261ループ内フィルタ回路142の出力信号を選択
し、MPEGモードが指定された時は、MPEG動き補
償予測回路134の出力信号を選択する。
【0040】加算器146では、逆DCT器からの差分
とセレクタ145の出力信号が加算される。この加算結
果は、ビデオ信号として出力される一方、次の画面のリ
ファレンスとするために、フレーム・メモリA132に
記憶される。
とセレクタ145の出力信号が加算される。この加算結
果は、ビデオ信号として出力される一方、次の画面のリ
ファレンスとするために、フレーム・メモリA132に
記憶される。
【0041】なお、H.261モードで、フレーム内/
フレーム間識別フラグがフレーム内予測を有効としたと
き、又は、MPEGモードで、符号化モード識別フラグ
が、前方向予測、後方向予測、前後両方向予測のいずれ
も指定しないときは、セレクタ145の出力信号は、論
理ゼロ(“0”)となり、加算器146は、逆DCT出
力をそのまま出力する。この逆DCT出力はビデオ信号
として出力される一方、次の画面のリファレンスとする
ために、フレーム・メモリA132に記憶される。
フレーム間識別フラグがフレーム内予測を有効としたと
き、又は、MPEGモードで、符号化モード識別フラグ
が、前方向予測、後方向予測、前後両方向予測のいずれ
も指定しないときは、セレクタ145の出力信号は、論
理ゼロ(“0”)となり、加算器146は、逆DCT出
力をそのまま出力する。この逆DCT出力はビデオ信号
として出力される一方、次の画面のリファレンスとする
ために、フレーム・メモリA132に記憶される。
【0042】次に、H.261ループ内フィルタ回路1
42の横方向処理回路143、及び縦方向処理回路14
4から構成されるループ内フィルタについて説明する。
H.261において要求されるループ内フィルタは、図
15に示すように、1枚の画面から抽出した縦8画素×
横8画素のブロックに対して、1−2−1型の低域通過
特性でフィルタ処理を行うものである。この1−2−1
型の低域通過フィルタは、横方向処理及び縦方向処理と
もに、着目する画素に対する重みを2とし、前後の画素
に対する重みを1とするものである。
42の横方向処理回路143、及び縦方向処理回路14
4から構成されるループ内フィルタについて説明する。
H.261において要求されるループ内フィルタは、図
15に示すように、1枚の画面から抽出した縦8画素×
横8画素のブロックに対して、1−2−1型の低域通過
特性でフィルタ処理を行うものである。この1−2−1
型の低域通過フィルタは、横方向処理及び縦方向処理と
もに、着目する画素に対する重みを2とし、前後の画素
に対する重みを1とするものである。
【0043】図15(I)はフィルタ処理を行う縦8画
素×横8画素のブロックを示し、図15(II)は(I)
の4種類の画素(●,○,◎,□)で、フィルタ処理の
とき関連する画素を示し、図15(III )は、上記4種
の画素に対するフィルタ処理の結果を示す。
素×横8画素のブロックを示し、図15(II)は(I)
の4種類の画素(●,○,◎,□)で、フィルタ処理の
とき関連する画素を示し、図15(III )は、上記4種
の画素に対するフィルタ処理の結果を示す。
【0044】図15(II)、(III )に示すように、●
の画素は、元の値のままとする。○の画素に対しては、
着目する画素をB、一つ前の画素をA、一つ先の画素を
Cとすると、(A+2×B+C)/4の値とする。ま
た、◎の画素に対しては、着目する画素をB、1行前の
画素をA、1行後の画素をCとすると、(A+2×B+
C)/4の値とする。また、□の画素に対しては、着目
する画素をE、Eの周囲の画素を(II)に示すように、
A,B,C,D,F,G,H,Iとすると、((A+2
×B+C)+2×(D+2×E+F)+(G+2×H+
I))/16とする。
の画素は、元の値のままとする。○の画素に対しては、
着目する画素をB、一つ前の画素をA、一つ先の画素を
Cとすると、(A+2×B+C)/4の値とする。ま
た、◎の画素に対しては、着目する画素をB、1行前の
画素をA、1行後の画素をCとすると、(A+2×B+
C)/4の値とする。また、□の画素に対しては、着目
する画素をE、Eの周囲の画素を(II)に示すように、
A,B,C,D,F,G,H,Iとすると、((A+2
×B+C)+2×(D+2×E+F)+(G+2×H+
I))/16とする。
【0045】実際のフィルタ処理では、8×8画素分の
データを入力とし、横方向に隣合う画素に対して、(A
+2×B+C)/4の横方向処理を行い、得られた結果
の、上下の行の画素に対して、(A+2×B+C)/4
の縦方向処理を行うことで、必要な処理が行える。
データを入力とし、横方向に隣合う画素に対して、(A
+2×B+C)/4の横方向処理を行い、得られた結果
の、上下の行の画素に対して、(A+2×B+C)/4
の縦方向処理を行うことで、必要な処理が行える。
【0046】H.261ループ内フィルタ回路142に
おけるループ内フィルタは、図16に示す横方向処理回
路143と、図17に示す縦方向処理回路144とで構
成される。図16に示すように、ループ内フィルタの横
方向処理回路は、遅延素子XD151、XD152、加
算器153、155、掛け算器154、156、セレク
タ157から構成される。図16において、XD15
1、XD152は横方向の隣接する1画素分の遅延を作
る遅延素子である。
おけるループ内フィルタは、図16に示す横方向処理回
路143と、図17に示す縦方向処理回路144とで構
成される。図16に示すように、ループ内フィルタの横
方向処理回路は、遅延素子XD151、XD152、加
算器153、155、掛け算器154、156、セレク
タ157から構成される。図16において、XD15
1、XD152は横方向の隣接する1画素分の遅延を作
る遅延素子である。
【0047】フィルタ処理対象/非対象フラグが、処理
対象を指定するときは、セレクタ157は、加算器15
5の出力信号を選択して出力する。このとき、フレーム
・メモリからのデータがA,B,Cの順で入力され、現
在の入力データがCとすると、セレクタ157の出力
は、A+2×B+Cとなる。
対象を指定するときは、セレクタ157は、加算器15
5の出力信号を選択して出力する。このとき、フレーム
・メモリからのデータがA,B,Cの順で入力され、現
在の入力データがCとすると、セレクタ157の出力
は、A+2×B+Cとなる。
【0048】フィルタ処理対象/非対象フラグが、非対
象を指定するときは、セレクタ157は、掛け算器15
6の出力信号を選択して出力する。このとき、フレーム
・メモリからのデータがA,B,Cの順で入力され、現
在の入力データがCとすると、セレクタ157の出力
は、4×Bとなる。
象を指定するときは、セレクタ157は、掛け算器15
6の出力信号を選択して出力する。このとき、フレーム
・メモリからのデータがA,B,Cの順で入力され、現
在の入力データがCとすると、セレクタ157の出力
は、4×Bとなる。
【0049】図17に示すように、ループ内フィルタの
縦方向処理回路は、遅延素子YD161、YD162、
加算器163、165、掛け算器164、166、セレ
クタ167から構成される。図17において、YD16
1、YD162は縦方向の隣接する1行分(8画素分)
の遅延を作る遅延素子である。
縦方向処理回路は、遅延素子YD161、YD162、
加算器163、165、掛け算器164、166、セレ
クタ167から構成される。図17において、YD16
1、YD162は縦方向の隣接する1行分(8画素分)
の遅延を作る遅延素子である。
【0050】フィルタ処理対象/非対象フラグが、処理
対象を指定するときは、セレクタ167は、加算器16
5の出力信号を選択して出力する。このとき、横方向処
理回路から供給される、現在の入力データがL、1行前
のデータがK、更に1行前のデータがJとすると、セレ
クタ157の出力は、J+2×K+Lとなる。
対象を指定するときは、セレクタ167は、加算器16
5の出力信号を選択して出力する。このとき、横方向処
理回路から供給される、現在の入力データがL、1行前
のデータがK、更に1行前のデータがJとすると、セレ
クタ157の出力は、J+2×K+Lとなる。
【0051】フィルタ処理対象/非対象フラグが、非対
象を指定するときは、セレクタ167は、掛け算器16
6の出力信号を選択して出力する。このとき、横方向処
理回路から供給される、現在の入力データがL、1行前
のデータがK、更に1行前のデータがJとすると、セレ
クタ167の出力は、4×Kとなる。
象を指定するときは、セレクタ167は、掛け算器16
6の出力信号を選択して出力する。このとき、横方向処
理回路から供給される、現在の入力データがL、1行前
のデータがK、更に1行前のデータがJとすると、セレ
クタ167の出力は、4×Kとなる。
【0052】次に、MPEG動き補償予測回路134に
おける、動き補償予測について説明する。図18は、1
/2画素精度動き補償予測の説明図を示す。図18
(I)は1/2画素精度動き補償予測を行う縦9画素×
横9画素のブロックを示し、(II)、(III )は元の隣
接する画素a,b,c,dと、横方向処理で得られる画
素A、縦方向処理で得られる画素B、横方向処理及び縦
方向処理の結果得られる画素Cを示す。
おける、動き補償予測について説明する。図18は、1
/2画素精度動き補償予測の説明図を示す。図18
(I)は1/2画素精度動き補償予測を行う縦9画素×
横9画素のブロックを示し、(II)、(III )は元の隣
接する画素a,b,c,dと、横方向処理で得られる画
素A、縦方向処理で得られる画素B、横方向処理及び縦
方向処理の結果得られる画素Cを示す。
【0053】横方向処理は、(III )に示すように、A
=(a+b)/2として横方向の隣接する画素の平均値
をとる。また、縦方向処理は、(III )に示すように、
B=(a+c)/2として、横方向処理の結果得られた
データの縦方向に隣接する行の画素の平均値をとる。こ
の横方向処理、及び縦方向処理の結果、C=((a+
b)+(c+d))/4として、隣合う画素と画素の平
均値が得られ、それを疑似的に画素と画素の中間の画素
とする。
=(a+b)/2として横方向の隣接する画素の平均値
をとる。また、縦方向処理は、(III )に示すように、
B=(a+c)/2として、横方向処理の結果得られた
データの縦方向に隣接する行の画素の平均値をとる。こ
の横方向処理、及び縦方向処理の結果、C=((a+
b)+(c+d))/4として、隣合う画素と画素の平
均値が得られ、それを疑似的に画素と画素の中間の画素
とする。
【0054】図19は前後両方向動き補償予測の説明図
を示す。前後両方向動き補償予測は、図19に示すよう
に、前方向参照画面の画素aと、後方向参照画面の画素
bの平均値A=(a+b)/2をとり、それを正式な参
照値とする処理を行うものである。
を示す。前後両方向動き補償予測は、図19に示すよう
に、前方向参照画面の画素aと、後方向参照画面の画素
bの平均値A=(a+b)/2をとり、それを正式な参
照値とする処理を行うものである。
【0055】図14の動き補償前方向予測器135と動
き補償後方向予測器136における動き補償予測は、ど
ちらも図20に示す横方向処理回路、及び図21に示す
縦方向処理回路とにより行われる。図20に示す横方向
処理回路は、遅延素子XD171、加算器172、掛け
算器173、175、及びセレクタ174とで構成され
る。なお、遅延素子XD171は、横方向の1画素分の
遅延を生じさせる。
き補償後方向予測器136における動き補償予測は、ど
ちらも図20に示す横方向処理回路、及び図21に示す
縦方向処理回路とにより行われる。図20に示す横方向
処理回路は、遅延素子XD171、加算器172、掛け
算器173、175、及びセレクタ174とで構成され
る。なお、遅延素子XD171は、横方向の1画素分の
遅延を生じさせる。
【0056】画素補間対象/非対象フラグが補間対象を
指定するときは、セレクタ174は、加算器172の出
力信号を選択する。このとき、フレーム・メモリから、
a,bの順でデータが入力され、現在の入力データがb
とすると、セレクタ174は、a+bの信号を出力す
る。
指定するときは、セレクタ174は、加算器172の出
力信号を選択する。このとき、フレーム・メモリから、
a,bの順でデータが入力され、現在の入力データがb
とすると、セレクタ174は、a+bの信号を出力す
る。
【0057】画素補間対象/非対象フラグが非対象を指
定するときは、セレクタ174は、掛け算器173の出
力信号を選択する。このとき、フレーム・メモリから、
a,bの順でデータが入力され、現在の入力データがb
とすると、セレクタ174は、2×aの信号を出力す
る。なお、掛け算器175は、図14のH.261ルー
プ内フィルタ142の出力信号と信号の桁を合わせるた
めのものである。
定するときは、セレクタ174は、掛け算器173の出
力信号を選択する。このとき、フレーム・メモリから、
a,bの順でデータが入力され、現在の入力データがb
とすると、セレクタ174は、2×aの信号を出力す
る。なお、掛け算器175は、図14のH.261ルー
プ内フィルタ142の出力信号と信号の桁を合わせるた
めのものである。
【0058】図21に示す縦方向処理回路は、遅延素子
YD181、加算器182、掛け算器183、及びセレ
クタ184とで構成される。なお、遅延素子YD181
は、縦方向の1行分の遅延を生じさせる。
YD181、加算器182、掛け算器183、及びセレ
クタ184とで構成される。なお、遅延素子YD181
は、縦方向の1行分の遅延を生じさせる。
【0059】画素補間対象/非対象フラグが補間対象を
指定するときは、セレクタ184は、加算器182の出
力信号を選択する。このとき、横方向処理回路からの供
給される現在の入力データをf、1行前のデータをeと
すると、セレクタ184は、e+fの信号を出力する。
指定するときは、セレクタ184は、加算器182の出
力信号を選択する。このとき、横方向処理回路からの供
給される現在の入力データをf、1行前のデータをeと
すると、セレクタ184は、e+fの信号を出力する。
【0060】画素補間対象/非対象フラグが非対象を指
定するときは、セレクタ184は、掛け算器183の出
力信号を選択する。このとき、横方向処理回路からの供
給される現在の入力データをf、1行前のデータをeと
すると、セレクタ184は、2×eの信号を出力する。
定するときは、セレクタ184は、掛け算器183の出
力信号を選択する。このとき、横方向処理回路からの供
給される現在の入力データをf、1行前のデータをeと
すると、セレクタ184は、2×eの信号を出力する。
【0061】図22は前後両方向処理回路141の回路
図を示す。前後両方向処理回路141は、動き補償前方
向予測器135、動き補償後方向予測器136の出力信
号を供給されて、前後両方向動き補償予測を行う。
図を示す。前後両方向処理回路141は、動き補償前方
向予測器135、動き補償後方向予測器136の出力信
号を供給されて、前後両方向動き補償予測を行う。
【0062】前後両方向処理回路141は、図22に示
すように、加算器191、掛け算器193、セレクタ1
92、194とで構成される。加算器191は、前方向
処理系の出力信号(図14の動き補償前方向予測器13
5の出力信号)と、後方向処理系の出力信号(図14の
動き補償後方向予測器136の出力信号)とを加算す
る。
すように、加算器191、掛け算器193、セレクタ1
92、194とで構成される。加算器191は、前方向
処理系の出力信号(図14の動き補償前方向予測器13
5の出力信号)と、後方向処理系の出力信号(図14の
動き補償後方向予測器136の出力信号)とを加算す
る。
【0063】両方向動き補償処理対象/非対象フラグ
が、処理対象を指定するときは、セレクタ194は、加
算器191の出力信号を選択し、前方向処理系の信号と
後方向処理系の信号の加算値を出力する。
が、処理対象を指定するときは、セレクタ194は、加
算器191の出力信号を選択し、前方向処理系の信号と
後方向処理系の信号の加算値を出力する。
【0064】両方向動き補償処理対象/非対象フラグが
非対象を指定し、前方向/後方向フラグが前方向を指定
するときは、セレクタ192で前方向処理系の信号が選
択され、掛け算器193で2倍にされた後、セレクタ1
94から出力される。
非対象を指定し、前方向/後方向フラグが前方向を指定
するときは、セレクタ192で前方向処理系の信号が選
択され、掛け算器193で2倍にされた後、セレクタ1
94から出力される。
【0065】両方向動き補償処理対象/非対象フラグが
非対象を指定し、前方向/後方向フラグが後方向を指定
するときは、セレクタ192で後方向処理系の信号が選
択され、掛け算器193で2倍にされた後、セレクタ1
94から出力される。
非対象を指定し、前方向/後方向フラグが後方向を指定
するときは、セレクタ192で後方向処理系の信号が選
択され、掛け算器193で2倍にされた後、セレクタ1
94から出力される。
【0066】なお、掛け算器193は、図14のH.2
61ループ内フィルタ142の出力信号と信号の桁を合
わせるためのものである。
61ループ内フィルタ142の出力信号と信号の桁を合
わせるためのものである。
【0067】
【発明が解決しようとする課題】しかるに、図14に示
すH.261及びMPEGに準拠する動き補償フレーム
間予測器では、H.261におけるループ内フィルタ付
き動き補償予測機能、MPEGにおける1/2画素精度
動き補償予測機能及び前後両方向動き補償予測機能を別
個の回路で構成している。このため、回路規模が増大す
るという問題がある。
すH.261及びMPEGに準拠する動き補償フレーム
間予測器では、H.261におけるループ内フィルタ付
き動き補償予測機能、MPEGにおける1/2画素精度
動き補償予測機能及び前後両方向動き補償予測機能を別
個の回路で構成している。このため、回路規模が増大す
るという問題がある。
【0068】本発明は上記の点に鑑みてなされたもの
で、H.261及びMPEGに準拠し、かつ、回路規模
の増大を抑えた動き補償予測器を提供することを目的と
する。
で、H.261及びMPEGに準拠し、かつ、回路規模
の増大を抑えた動き補償予測器を提供することを目的と
する。
【0069】
【課題を解決するための手段】本発明の動き補償予測器
は、1−2−1型低域通過型フィルタ付き動き補償予測
機能と、前後両方向動き補償予測機能及び画素補間機能
とが、外部制御信号により選択されるデジタル動画像の
復号器における動き補償予測器であって、前後両方向動
き補償予測機能及び画素補間機能が選択されたときは、
前方向フレームのデータと後方向フレームのデータとを
1系統のデータに統合して出力し、1−2−1型低域通
過型フィルタ付き動き補償予測機能が選択されたとき
は、前方向フレームのデータを選択して出力する第1の
選択手段15と、上記第1の選択手段15の出力信号を
供給されて、画素補間機能の横方向処理及び1−2−1
型低域通過型フィルタ付き動き補償予測機能の横方向処
理を行う横方向処理手段16と、上記外部制御信号によ
り前後両方向動き補償予測機能及び画素補間機能が選択
されたときは、上記横方向処理手段16から供給される
画素補間機能の横方向処理結果の信号を選択して出力
し、上記外部制御信号により1−2−1型低域通過型フ
ィルタ付き動き補償予測機能が選択されたときは、上記
横方向処理手段16から供給される1−2−1型低域通
過型フィルタ付き動き補償予測機能の横方向処理結果の
信号を選択して出力する第2の選択手段17と、上記第
2の選択手段17の出力信号を供給されて、画素補間機
能の縦方向処理及び1−2−1型低域通過型フィルタ付
き動き補償予測機能の縦方向処理を行う縦方向処理手段
18と、上記縦方向処理手段18から画素補間機能の縦
方向処理結果の信号を供給されて、前後両方向動き補償
予測を行う前後両方向処理手段19と、上記外部制御信
号により前後両方向動き補償予測機能及び画素補間機能
が選択されたときは、上記前後両方向処理手段19から
供給される前後両方向処理結果の信号を選択して出力
し、上記外部制御信号により1−2−1型低域通過型フ
ィルタ付き動き補償予測機能が選択されたときは、上記
縦方向処理手段18から供給される1−2−1型低域通
過型フィルタ付き動き補償予測機能の縦方向処理結果の
信号を選択して出力する第3の選択手段20とを有する
構成とする。
は、1−2−1型低域通過型フィルタ付き動き補償予測
機能と、前後両方向動き補償予測機能及び画素補間機能
とが、外部制御信号により選択されるデジタル動画像の
復号器における動き補償予測器であって、前後両方向動
き補償予測機能及び画素補間機能が選択されたときは、
前方向フレームのデータと後方向フレームのデータとを
1系統のデータに統合して出力し、1−2−1型低域通
過型フィルタ付き動き補償予測機能が選択されたとき
は、前方向フレームのデータを選択して出力する第1の
選択手段15と、上記第1の選択手段15の出力信号を
供給されて、画素補間機能の横方向処理及び1−2−1
型低域通過型フィルタ付き動き補償予測機能の横方向処
理を行う横方向処理手段16と、上記外部制御信号によ
り前後両方向動き補償予測機能及び画素補間機能が選択
されたときは、上記横方向処理手段16から供給される
画素補間機能の横方向処理結果の信号を選択して出力
し、上記外部制御信号により1−2−1型低域通過型フ
ィルタ付き動き補償予測機能が選択されたときは、上記
横方向処理手段16から供給される1−2−1型低域通
過型フィルタ付き動き補償予測機能の横方向処理結果の
信号を選択して出力する第2の選択手段17と、上記第
2の選択手段17の出力信号を供給されて、画素補間機
能の縦方向処理及び1−2−1型低域通過型フィルタ付
き動き補償予測機能の縦方向処理を行う縦方向処理手段
18と、上記縦方向処理手段18から画素補間機能の縦
方向処理結果の信号を供給されて、前後両方向動き補償
予測を行う前後両方向処理手段19と、上記外部制御信
号により前後両方向動き補償予測機能及び画素補間機能
が選択されたときは、上記前後両方向処理手段19から
供給される前後両方向処理結果の信号を選択して出力
し、上記外部制御信号により1−2−1型低域通過型フ
ィルタ付き動き補償予測機能が選択されたときは、上記
縦方向処理手段18から供給される1−2−1型低域通
過型フィルタ付き動き補償予測機能の縦方向処理結果の
信号を選択して出力する第3の選択手段20とを有する
構成とする。
【0070】
【作用】本発明の第1の選択手段15は、前後両方向動
き補償予測機能及び画素補間機能が選択されたときは、
前方向フレームのデータと後方向フレームのデータとを
1系統のデータに統合し、横方向処理手段16及び縦方
向処理手段18では、前後両方向動き補償予測機能及び
画素補間機能のための回路と1−2−1型低域通過型フ
ィルタ付き動き補償予測機能のための回路とが主要部を
共用する。このため、回路規模の増大を抑えることを可
能とする。
き補償予測機能及び画素補間機能が選択されたときは、
前方向フレームのデータと後方向フレームのデータとを
1系統のデータに統合し、横方向処理手段16及び縦方
向処理手段18では、前後両方向動き補償予測機能及び
画素補間機能のための回路と1−2−1型低域通過型フ
ィルタ付き動き補償予測機能のための回路とが主要部を
共用する。このため、回路規模の増大を抑えることを可
能とする。
【0071】
【実施例】図1は本発明の一実施例の構成図を示す。本
実施例は、H.261及びMPEGに準拠する動き補償
フレーム間予測器である。読み出しアドレス作成部11
は、画面サイズ、処理単位ブロックの先頭アドレス、動
きベクトルを基に、フレーム・メモリA12、フレーム
・メモリB13に供給するアドレスを生成する。フレー
ム・メモリA12には、逆DCT器から供給される現在
の差分のビデオ信号に対して、時間的に前方向のデータ
が記憶される。フレーム・メモリB13には、逆DCT
器から供給される現在の差分のビデオ信号に対して、時
間的に後方向のデータが記憶される。
実施例は、H.261及びMPEGに準拠する動き補償
フレーム間予測器である。読み出しアドレス作成部11
は、画面サイズ、処理単位ブロックの先頭アドレス、動
きベクトルを基に、フレーム・メモリA12、フレーム
・メモリB13に供給するアドレスを生成する。フレー
ム・メモリA12には、逆DCT器から供給される現在
の差分のビデオ信号に対して、時間的に前方向のデータ
が記憶される。フレーム・メモリB13には、逆DCT
器から供給される現在の差分のビデオ信号に対して、時
間的に後方向のデータが記憶される。
【0072】MPEG/H.261回路14は、第1の
選択手段であるセレクタ15、横方向処理手段である横
方向処理回路16、第2の選択手段であるセレクタ1
7、縦方向処理手段である縦方向処理回路18、前後両
方向処理手段である前後両方向処理回路19、及びセレ
クタ20とから構成される。
選択手段であるセレクタ15、横方向処理手段である横
方向処理回路16、第2の選択手段であるセレクタ1
7、縦方向処理手段である縦方向処理回路18、前後両
方向処理手段である前後両方向処理回路19、及びセレ
クタ20とから構成される。
【0073】MPEG/H.261回路14は、MPE
G/H.261フラグでMPEGモードが選択され、か
つ、符号化モード識別フラグが前方向予測、後方向予
測、前後両方向予測のいずれかを指定するか、動きベク
トルが1/2画素精度であるときは、フレーム・メモリ
A12、フレーム・メモリB13から供給される信号に
対してMPEGに準拠した動き補償予測を行う。
G/H.261フラグでMPEGモードが選択され、か
つ、符号化モード識別フラグが前方向予測、後方向予
測、前後両方向予測のいずれかを指定するか、動きベク
トルが1/2画素精度であるときは、フレーム・メモリ
A12、フレーム・メモリB13から供給される信号に
対してMPEGに準拠した動き補償予測を行う。
【0074】また、MPEG/H.261フラグでH.
261モードが選択され、かつ、フレーム内/フレーム
間識別フラグがフレーム間予測を有効とするときは、フ
レーム・メモリA12から供給される信号に対してH.
261に準拠した動き補償予測を行う。
261モードが選択され、かつ、フレーム内/フレーム
間識別フラグがフレーム間予測を有効とするときは、フ
レーム・メモリA12から供給される信号に対してH.
261に準拠した動き補償予測を行う。
【0075】セレクタ15は、MPEGモードが選択さ
れ、かつ、符号化モード識別フラグが前方向予測、後方
向予測、前後両方向予測のいずれかを指定するときは、
フレーム・メモリA12から供給される前方向フレーム
のデータと、フレーム・メモリB13から供給される後
方向フレームのデータとを1系統のデータに統合して出
力する。
れ、かつ、符号化モード識別フラグが前方向予測、後方
向予測、前後両方向予測のいずれかを指定するときは、
フレーム・メモリA12から供給される前方向フレーム
のデータと、フレーム・メモリB13から供給される後
方向フレームのデータとを1系統のデータに統合して出
力する。
【0076】また、H.261モードが選択され、か
つ、フレーム内/フレーム間識別フラグがフレーム間予
測を有効とするときは、フレーム・メモリA12から供
給される前方向フレームのデータを選択して出力する。
つ、フレーム内/フレーム間識別フラグがフレーム間予
測を有効とするときは、フレーム・メモリA12から供
給される前方向フレームのデータを選択して出力する。
【0077】横方向処理回路16では、MPEGに準拠
する動き補償予測機能のための横方向処理回路とH.2
61に準拠する動き補償予測機能のための横方向処理回
路とが主要部を共用し、セレクタ15からフレーム・デ
ータを供給されて、MPEGモードの横方向処理、又は
H.261モードの横方向処理を行う。なお、MPEG
系の出力端子とH.261系の出力端子は独立してい
る。
する動き補償予測機能のための横方向処理回路とH.2
61に準拠する動き補償予測機能のための横方向処理回
路とが主要部を共用し、セレクタ15からフレーム・デ
ータを供給されて、MPEGモードの横方向処理、又は
H.261モードの横方向処理を行う。なお、MPEG
系の出力端子とH.261系の出力端子は独立してい
る。
【0078】セレクタ17は、横方向処理回路16か
ら、MPEGモードの横方向処理結果の信号、又はH.
261モードの横方向処理結果の信号を供給され、MP
EG/H.261フラグでMPEGモードが選択された
ときは、MPEGモードの横方向処理結果の信号を選択
して出力する。また、MPEG/H.261フラグで
H.261モードが選択されたときは、H.261モー
ドの横方向処理結果の信号を選択して出力する。
ら、MPEGモードの横方向処理結果の信号、又はH.
261モードの横方向処理結果の信号を供給され、MP
EG/H.261フラグでMPEGモードが選択された
ときは、MPEGモードの横方向処理結果の信号を選択
して出力する。また、MPEG/H.261フラグで
H.261モードが選択されたときは、H.261モー
ドの横方向処理結果の信号を選択して出力する。
【0079】縦方向処理回路18では、MPEGに準拠
する動き補償予測機能のための縦方向処理回路とH.2
61に準拠する動き補償予測機能のための縦方向処理回
路とが主要部を共用し、セレクタ17からMPEGモー
ドの横方向処理結果の信号、又はH.261モードの横
方向処理結果の信号を供給されて、MPEGモードの縦
方向処理、又はH.261モードの縦方向処理を行う。
なお、MPEG系の出力端子とH.261系の出力端子
は独立している。
する動き補償予測機能のための縦方向処理回路とH.2
61に準拠する動き補償予測機能のための縦方向処理回
路とが主要部を共用し、セレクタ17からMPEGモー
ドの横方向処理結果の信号、又はH.261モードの横
方向処理結果の信号を供給されて、MPEGモードの縦
方向処理、又はH.261モードの縦方向処理を行う。
なお、MPEG系の出力端子とH.261系の出力端子
は独立している。
【0080】前後両方向処理回路19は、縦方向処理回
路18からMPEGモードの縦方向処理結果の信号を供
給されて、前後両方向動き補償予測を行う。なお、前後
両方向処理回路19の入力端子は1系統で、前方向フレ
ームのデータと後方向フレームのデータを統合したデー
タを扱う。
路18からMPEGモードの縦方向処理結果の信号を供
給されて、前後両方向動き補償予測を行う。なお、前後
両方向処理回路19の入力端子は1系統で、前方向フレ
ームのデータと後方向フレームのデータを統合したデー
タを扱う。
【0081】前後両方向処理回路19は、符号化モード
識別フラグが前後両方向予測を指定するときは、前後両
方向動き補償予測を行う。また、符号化モード識別フラ
グが前方向予測を指定するときは、横方向処理回路16
及び縦方向処理回路18により得られた、前方向動き補
償予測の信号を出力する。また、符号化モード識別フラ
グが後方向予測を指定するときは、横方向処理回路16
及び縦方向処理回路18により得られた、後方向動き補
償予測の信号を出力する。
識別フラグが前後両方向予測を指定するときは、前後両
方向動き補償予測を行う。また、符号化モード識別フラ
グが前方向予測を指定するときは、横方向処理回路16
及び縦方向処理回路18により得られた、前方向動き補
償予測の信号を出力する。また、符号化モード識別フラ
グが後方向予測を指定するときは、横方向処理回路16
及び縦方向処理回路18により得られた、後方向動き補
償予測の信号を出力する。
【0082】セレクタ20は、MPEG/H.261フ
ラグによりH.261モードが選択されたときは、H.
261モードの動き補償予測の信号を選択して出力し、
MPEGモードが選択されたときは、MPEGモードの
動き補償予測の信号を選択して出力する。
ラグによりH.261モードが選択されたときは、H.
261モードの動き補償予測の信号を選択して出力し、
MPEGモードが選択されたときは、MPEGモードの
動き補償予測の信号を選択して出力する。
【0083】加算器21では、逆DCT器からの差分と
セレクタ20の出力信号が加算される。この加算結果
は、ビデオ信号として出力される一方、次の画面のリフ
ァレンスとするためにフレーム・メモリA12に記憶さ
れる。
セレクタ20の出力信号が加算される。この加算結果
は、ビデオ信号として出力される一方、次の画面のリフ
ァレンスとするためにフレーム・メモリA12に記憶さ
れる。
【0084】なお、H.261モードで、ループ内フィ
ルタON/OFFフラグがONのときは、横方向処理回
路16、及び縦方向処理回路18は、H.261モード
のフィルタ処理を行うが、ループ内フィルタON/OF
FフラグがOFFのときは、横方向処理回路16、及び
縦方向処理回路18は、フィルタ処理を行わない。
ルタON/OFFフラグがONのときは、横方向処理回
路16、及び縦方向処理回路18は、H.261モード
のフィルタ処理を行うが、ループ内フィルタON/OF
FフラグがOFFのときは、横方向処理回路16、及び
縦方向処理回路18は、フィルタ処理を行わない。
【0085】また、H.261モードで、フレーム内/
フレーム間識別フラグがフレーム内予測を有効としたと
き、又は、MPEGモードで、符号化モード識別フラグ
が、前方向予測、後方向予測、前後両方向予測のいずれ
も指定しないときは、セレクタ15の出力信号は、論理
ゼロ(“0”)となり、セレクタ20の出力信号も論理
ゼロ(“0”)となる。このとき、加算器146は、逆
DCT出力をそのまま出力する。この逆DCT出力は、
ビデオ信号として出力される一方、次の画面のリファレ
ンスとするために、フレーム・メモリA12に記憶され
る。
フレーム間識別フラグがフレーム内予測を有効としたと
き、又は、MPEGモードで、符号化モード識別フラグ
が、前方向予測、後方向予測、前後両方向予測のいずれ
も指定しないときは、セレクタ15の出力信号は、論理
ゼロ(“0”)となり、セレクタ20の出力信号も論理
ゼロ(“0”)となる。このとき、加算器146は、逆
DCT出力をそのまま出力する。この逆DCT出力は、
ビデオ信号として出力される一方、次の画面のリファレ
ンスとするために、フレーム・メモリA12に記憶され
る。
【0086】次に、図1の横方向処理回路16、縦方向
処理回路18、前後両方向処理回路19について説明す
る。図2は図1の横方向処理回路16の回路図を示す。
図2において、MPEGモードの横方向処理のための回
路は、遅延素子XD31、XD32、加算器33、掛け
算器34、セレクタ35、及び掛け算器36とから構成
される。また、H.261モードの横方向処理のための
回路は、遅延素子XD31、XD32、加算器33、加
算器38、掛け算器37、掛け算器39、セレクタ40
とから構成される。なお、遅延素子XD31、XD32
は、1画素分の遅延を生じさせる。
処理回路18、前後両方向処理回路19について説明す
る。図2は図1の横方向処理回路16の回路図を示す。
図2において、MPEGモードの横方向処理のための回
路は、遅延素子XD31、XD32、加算器33、掛け
算器34、セレクタ35、及び掛け算器36とから構成
される。また、H.261モードの横方向処理のための
回路は、遅延素子XD31、XD32、加算器33、加
算器38、掛け算器37、掛け算器39、セレクタ40
とから構成される。なお、遅延素子XD31、XD32
は、1画素分の遅延を生じさせる。
【0087】図3は図1の縦方向処理回路18の回路図
を示す。図3において、MPEGモードの縦方向処理の
ための回路は、遅延素子YD51、YD52、加算器5
3、掛け算器54、セレクタ55、及び掛け算器56と
から構成される。また、H.261モードの縦方向処理
のための回路は、遅延素子YD51、YD52、加算器
53、加算器58、掛け算器57、掛け算器59、セレ
クタ60とから構成される。なお、遅延素子YD51、
YD52は、縦方向の1行分の遅延を生じさせる。
を示す。図3において、MPEGモードの縦方向処理の
ための回路は、遅延素子YD51、YD52、加算器5
3、掛け算器54、セレクタ55、及び掛け算器56と
から構成される。また、H.261モードの縦方向処理
のための回路は、遅延素子YD51、YD52、加算器
53、加算器58、掛け算器57、掛け算器59、セレ
クタ60とから構成される。なお、遅延素子YD51、
YD52は、縦方向の1行分の遅延を生じさせる。
【0088】図2に示すように、MPEGモードの横方
向処理のための回路と、H.261モードの横方向処理
のための回路とが主要部を共用している。また、図3に
示すように、MPEGモードの縦方向処理のための回路
と、H.261モードの縦方向処理のための回路とが主
要部を共用している。このため、回路規模の増大を抑え
ることができる。
向処理のための回路と、H.261モードの横方向処理
のための回路とが主要部を共用している。また、図3に
示すように、MPEGモードの縦方向処理のための回路
と、H.261モードの縦方向処理のための回路とが主
要部を共用している。このため、回路規模の増大を抑え
ることができる。
【0089】図4は、図1の前後両方向処理回路19の
回路図を示す。前後両方向処理回路19は、遅延素子Z
D71、加算器72、セレクタ75、セレクタ73、及
び掛け算器74とから構成される。なお、遅延素子ZD
71は、供給されている前方向処理データと後方向処理
データの時間差分に相当する遅延を生じさせる。
回路図を示す。前後両方向処理回路19は、遅延素子Z
D71、加算器72、セレクタ75、セレクタ73、及
び掛け算器74とから構成される。なお、遅延素子ZD
71は、供給されている前方向処理データと後方向処理
データの時間差分に相当する遅延を生じさせる。
【0090】図5は、MPEGモードにおける横方向処
理回路16の動作タイミングチャートを示し、図6は、
MPEGモードにおける縦方向処理回路18の動作タイ
ミングチャートを示す。また、図7はMPEGモードに
おける前後両方向処理回路19の動作タイミングチャー
トを示す。なお、信号S1 〜S20は、図2、図3、図
4、図5、図6、図7、図8、図9で共通である。
理回路16の動作タイミングチャートを示し、図6は、
MPEGモードにおける縦方向処理回路18の動作タイ
ミングチャートを示す。また、図7はMPEGモードに
おける前後両方向処理回路19の動作タイミングチャー
トを示す。なお、信号S1 〜S20は、図2、図3、図
4、図5、図6、図7、図8、図9で共通である。
【0091】また、図5、図6、図7において、1DX
Xは、フレーム・メモリAからのデータそのままを示
し、2DXXは、フレーム・メモリBからのデータその
ままを示す。また、1fXXは、フレーム・メモリAか
らのデータが横方向処理を受けたものを示し、2fXX
は、フレーム・メモリBからのデータが横方向処理を受
けたものを示す。
Xは、フレーム・メモリAからのデータそのままを示
し、2DXXは、フレーム・メモリBからのデータその
ままを示す。また、1fXXは、フレーム・メモリAか
らのデータが横方向処理を受けたものを示し、2fXX
は、フレーム・メモリBからのデータが横方向処理を受
けたものを示す。
【0092】また、1FXXは、フレーム・メモリAか
らのデータが縦方向処理を受けたものを示し、2FXX
は、フレーム・メモリBからのデータが縦方向処理を受
けたものを示す。また、FXXは、前後両方向処理を受
けたデータを示す。なお、XXは、フレーム・メモリか
らの読み出し順序を示す数字である。
らのデータが縦方向処理を受けたものを示し、2FXX
は、フレーム・メモリBからのデータが縦方向処理を受
けたものを示す。また、FXXは、前後両方向処理を受
けたデータを示す。なお、XXは、フレーム・メモリか
らの読み出し順序を示す数字である。
【0093】まず、第5図について説明する。図5
(B)はフレーム・メモリA12からのデータを示し、
図5(C)はフレーム・メモリB13からのデータを示
す。MPEGの場合、フレーム・メモリA12、フレー
ム・メモリB13の2つのフレーム・メモリからのデー
タを使用する場合がある。従って、この2種類のデータ
を図1のセレクタ15で1本化する。
(B)はフレーム・メモリA12からのデータを示し、
図5(C)はフレーム・メモリB13からのデータを示
す。MPEGの場合、フレーム・メモリA12、フレー
ム・メモリB13の2つのフレーム・メモリからのデー
タを使用する場合がある。従って、この2種類のデータ
を図1のセレクタ15で1本化する。
【0094】図5(D)の信号S1 は、この1本化した
データで、クロックMの1クロック毎にフレーム・メモ
リA12からのデータとフレーム・メモリB13からの
データが交互になっている。MPEGモードでは、以
後、上記のように、データは1本化された状態で処理さ
れる。
データで、クロックMの1クロック毎にフレーム・メモ
リA12からのデータとフレーム・メモリB13からの
データが交互になっている。MPEGモードでは、以
後、上記のように、データは1本化された状態で処理さ
れる。
【0095】図18により説明したように、MPEGに
おける横方向処理とは、ある画素と、フレーム・メモリ
からの読み出し順序からみて、その1個前の画素との足
し算である。従って、横方向処理回路16では、図5
(D)の信号S1 を図5(E)の信号S3 のように、1
画素分遅延させ、信号S1 と信号S3 を足し合わせる処
理を行う。
おける横方向処理とは、ある画素と、フレーム・メモリ
からの読み出し順序からみて、その1個前の画素との足
し算である。従って、横方向処理回路16では、図5
(D)の信号S1 を図5(E)の信号S3 のように、1
画素分遅延させ、信号S1 と信号S3 を足し合わせる処
理を行う。
【0096】フレーム・メモリA12からのデータとフ
レーム・メモリB13からのデータが交互になっている
ので、図2に示すように、信号S1 を遅延素子XD3
1、XD32により1画素分遅延させて信号S3 として
いる。また、加算器33で、信号S1 と信号S3 を足し
算している。
レーム・メモリB13からのデータが交互になっている
ので、図2に示すように、信号S1 を遅延素子XD3
1、XD32により1画素分遅延させて信号S3 として
いる。また、加算器33で、信号S1 と信号S3 を足し
算している。
【0097】図5(F)の信号S4 (画素補間処理対象
/非対象フラグ)は、横方向処理を行うかどうかを指定
するフラグである。図2のセレクタ35は、信号S4 に
より横方向処理を行うことを指定されたとき、信号S1
と信号S3 の足し算の結果を信号S5 として出力する。
/非対象フラグ)は、横方向処理を行うかどうかを指定
するフラグである。図2のセレクタ35は、信号S4 に
より横方向処理を行うことを指定されたとき、信号S1
と信号S3 の足し算の結果を信号S5 として出力する。
【0098】本実施例では、信号S4 がローレベル
(“L”)のとき、横方向処理を行う。図5(F)に示
すように、信号S4 が“L”となり横方向処理を行うの
は、信号S1 と信号S3 の有意期間が重なっている期間
である。この期間、図5(G)の信号S5 は信号S1 と
信号S3 の足し算の結果となる。
(“L”)のとき、横方向処理を行う。図5(F)に示
すように、信号S4 が“L”となり横方向処理を行うの
は、信号S1 と信号S3 の有意期間が重なっている期間
である。この期間、図5(G)の信号S5 は信号S1 と
信号S3 の足し算の結果となる。
【0099】なお、信号S4 がハイレベル(“H”)
で、横方向処理を行わないときは、セレクタ35は、掛
け算器34の出力信号を選択して出力する。掛け算器3
4の出力信号は、着目する画素のデータ(信号S3 )を
元のまま2倍にしたものである。また、掛け算器36
は、H.261モードのとき有効となるH.261系の
出力信号(セレクタ40の出力信号)の値と桁を合わせ
るためのものである。
で、横方向処理を行わないときは、セレクタ35は、掛
け算器34の出力信号を選択して出力する。掛け算器3
4の出力信号は、着目する画素のデータ(信号S3 )を
元のまま2倍にしたものである。また、掛け算器36
は、H.261モードのとき有効となるH.261系の
出力信号(セレクタ40の出力信号)の値と桁を合わせ
るためのものである。
【0100】図18により説明したように、MPEGに
おける縦方向処理とは、ある画素と、フレーム・メモリ
からの読み出し順序からみて、その1行分前の画素との
足し算である。従って、縦方向処理回路18では、図6
(B)の信号S8 を図6(C)の信号S10のように、1
行分遅延させ、信号S8 と信号S10を足し算する処理を
行う。
おける縦方向処理とは、ある画素と、フレーム・メモリ
からの読み出し順序からみて、その1行分前の画素との
足し算である。従って、縦方向処理回路18では、図6
(B)の信号S8 を図6(C)の信号S10のように、1
行分遅延させ、信号S8 と信号S10を足し算する処理を
行う。
【0101】MPEGモードのとき、横方向処理回路か
らのデータは、フレーム・メモリA12からのデータと
フレーム・メモリB13からのデータが交互になってい
る。このため、図3に示すように、信号S8 を遅延素子
YD51、YD52により1行分遅延させて信号S10と
している。また、加算器53は、信号S8 と信号S10を
足し算している。
らのデータは、フレーム・メモリA12からのデータと
フレーム・メモリB13からのデータが交互になってい
る。このため、図3に示すように、信号S8 を遅延素子
YD51、YD52により1行分遅延させて信号S10と
している。また、加算器53は、信号S8 と信号S10を
足し算している。
【0102】図6(D)の信号S11(画素補間処理対象
/非対象フラグ)は、縦方向処理を行うかどうかを指定
するフラグである。図3のセレクタ55は、信号S11に
より縦方向処理を行うことを指定されたとき、信号S8
と信号S10の足し算の結果を信号S12として出力する。
/非対象フラグ)は、縦方向処理を行うかどうかを指定
するフラグである。図3のセレクタ55は、信号S11に
より縦方向処理を行うことを指定されたとき、信号S8
と信号S10の足し算の結果を信号S12として出力する。
【0103】本実施例では、信号S11が“L”のとき、
縦方向処理を行う。図6(D)に示すように、信号S11
が“L”となり縦方向処理を行うのは、信号S8 と信号
S10の有意期間が重なっている期間である。この期間、
図6(E)の信号S12は信号S8 と信号S10の足し算の
結果となる。
縦方向処理を行う。図6(D)に示すように、信号S11
が“L”となり縦方向処理を行うのは、信号S8 と信号
S10の有意期間が重なっている期間である。この期間、
図6(E)の信号S12は信号S8 と信号S10の足し算の
結果となる。
【0104】なお、信号S11が“H”で、縦方向処理を
行わないときは、セレクタ55は、掛け算器54の出力
信号を選択して出力する。掛け算器54の出力信号は、
着目する画素のデータ(信号S10)を2倍にしたもので
ある。また、掛け算器56は、H.261モードのとき
有効となるH.261系の出力信号(セレクタ60の出
力信号)の値と桁を合わせるためのものである。
行わないときは、セレクタ55は、掛け算器54の出力
信号を選択して出力する。掛け算器54の出力信号は、
着目する画素のデータ(信号S10)を2倍にしたもので
ある。また、掛け算器56は、H.261モードのとき
有効となるH.261系の出力信号(セレクタ60の出
力信号)の値と桁を合わせるためのものである。
【0105】図19により説明したように、MPEGに
おける前後両方向処理とは、前方向参照データと、後方
向参照データとの足し算である。ところで、上記のよう
に、縦方向処理回路から供給されるデータは、前方向参
照データと後方向参照データが1クロック毎に交互にな
っている。従って、前後両方向処理回路19では、図7
(B)の信号S15を、図7(C)の信号S16のように1
クロック分遅延させ、信号S15と信号S16を足し算する
処理を行う。
おける前後両方向処理とは、前方向参照データと、後方
向参照データとの足し算である。ところで、上記のよう
に、縦方向処理回路から供給されるデータは、前方向参
照データと後方向参照データが1クロック毎に交互にな
っている。従って、前後両方向処理回路19では、図7
(B)の信号S15を、図7(C)の信号S16のように1
クロック分遅延させ、信号S15と信号S16を足し算する
処理を行う。
【0106】図4に示すように、信号S15を遅延素子Z
D71で1クロック分遅延させて信号S16とし、加算器
72で信号S15と信号S16を足し合わせている。
D71で1クロック分遅延させて信号S16とし、加算器
72で信号S15と信号S16を足し合わせている。
【0107】図7(F)の信号S19(両方向動き補償処
理対称/非対象フラグ)は、前後両方向処理を行うかど
うかを指定するフラグである。図4のセレクタ75は、
信号S19により前後両方向処理を行うことを指定された
とき、信号S15と信号S16の足し算の結果を信号S20と
して出力する。
理対称/非対象フラグ)は、前後両方向処理を行うかど
うかを指定するフラグである。図4のセレクタ75は、
信号S19により前後両方向処理を行うことを指定された
とき、信号S15と信号S16の足し算の結果を信号S20と
して出力する。
【0108】本実施例では、信号S19が“L”のとき、
前後両方向処理を行う。図7(F)に示すように、信号
S19が“L”となり前後両方向処理を行うのは、信号S
15と信号S16とで、フレーム・メモリからの読み出し順
序が同じデータが重なる期間である。この期間、図7
(G)の信号S20は信号S15と信号S16の足し算の結果
となる。
前後両方向処理を行う。図7(F)に示すように、信号
S19が“L”となり前後両方向処理を行うのは、信号S
15と信号S16とで、フレーム・メモリからの読み出し順
序が同じデータが重なる期間である。この期間、図7
(G)の信号S20は信号S15と信号S16の足し算の結果
となる。
【0109】信号S17は、前後両方向処理を行わない場
合に、前方向参照データと後方向参照データのいずれが
有意かを示す信号である。本実施例では、信号S17が
“L”のとき前方向参照データを有意とし、“H”のと
き後方向参照データを有意とする。
合に、前方向参照データと後方向参照データのいずれが
有意かを示す信号である。本実施例では、信号S17が
“L”のとき前方向参照データを有意とし、“H”のと
き後方向参照データを有意とする。
【0110】信号S19が“H”で、前後両方向処理を行
わないときは、セレクタ75は、掛け算器74の出力信
号を選択して出力する。掛け算器74の出力信号は、信
号S17の指定によりセレクタ73で選択された、前方向
参照データ、又は後方向参照データのいずれかのデータ
を2倍にしたものである。
わないときは、セレクタ75は、掛け算器74の出力信
号を選択して出力する。掛け算器74の出力信号は、信
号S17の指定によりセレクタ73で選択された、前方向
参照データ、又は後方向参照データのいずれかのデータ
を2倍にしたものである。
【0111】図8は、H.261モードにおける横方向
処理回路16の動作タイミングチャートを示し、図9
は、H.261モードにおける縦方向処理回路18の動
作タイミングチャートを示す。
処理回路16の動作タイミングチャートを示し、図9
は、H.261モードにおける縦方向処理回路18の動
作タイミングチャートを示す。
【0112】なお、信号S1 〜S20は、図2、図3、図
4、図5、図6、図7、図8、図9で共通である。
4、図5、図6、図7、図8、図9で共通である。
【0113】また、図8、図9において、DXXは、フ
レーム・メモリAからのデータそのままを示し、fXX
は、フレーム・メモリAからのデータが横方向処理を受
けたものを示す。また、FXXは、フレーム・メモリA
からのデータが縦方向処理を受けたものを示す。なお、
XXは、フレーム・メモリからの読み出し順序を示す数
字である。
レーム・メモリAからのデータそのままを示し、fXX
は、フレーム・メモリAからのデータが横方向処理を受
けたものを示す。また、FXXは、フレーム・メモリA
からのデータが縦方向処理を受けたものを示す。なお、
XXは、フレーム・メモリからの読み出し順序を示す数
字である。
【0114】まず、第8図について説明する。H.26
1モードでは、MPEG/H.261フラグによりセレ
クタ15は、フレーム・メモリA12からのデータを選
択する。図8(C)の信号S1 は、フレーム・メモリA
12からのデータを示す。H.261モードでは、フレ
ーム・メモリA12のみのデータを扱うので、図8
(A)、(B)に示すように、H.261モードのクロ
ックHは、MPEGモードのクロックMの1/2の周波
数である。
1モードでは、MPEG/H.261フラグによりセレ
クタ15は、フレーム・メモリA12からのデータを選
択する。図8(C)の信号S1 は、フレーム・メモリA
12からのデータを示す。H.261モードでは、フレ
ーム・メモリA12のみのデータを扱うので、図8
(A)、(B)に示すように、H.261モードのクロ
ックHは、MPEGモードのクロックMの1/2の周波
数である。
【0115】図15により説明したように、H.261
における横方向処理とは、ある画素と、フレーム・メモ
リからの読み出し順序からみて、その1個前の画素の2
倍と、更に1個前の画素との足し算である。従って、横
方向処理回路16では、図8(C)の信号S1 を図8
(D)の信号S2 のように、1画素分遅延させ、更に信
号S2 を図8(E)の信号S3 のように、1画素分遅延
させ、信号S1 と信号S2 の2倍と信号S3 を足し算す
る処理を行う。
における横方向処理とは、ある画素と、フレーム・メモ
リからの読み出し順序からみて、その1個前の画素の2
倍と、更に1個前の画素との足し算である。従って、横
方向処理回路16では、図8(C)の信号S1 を図8
(D)の信号S2 のように、1画素分遅延させ、更に信
号S2 を図8(E)の信号S3 のように、1画素分遅延
させ、信号S1 と信号S2 の2倍と信号S3 を足し算す
る処理を行う。
【0116】図2に示すように、信号S1 を遅延素子X
D31で1画素分遅延させて信号S2 とし、信号S2 を
遅延素子XD32により1画素分遅延させて信号S3 と
している。また、加算器33で、信号S1 と信号S3 を
足しあわせ、加算器38で、信号S1 と信号S3 の加算
値に信号S2 を2倍した値を加算している。
D31で1画素分遅延させて信号S2 とし、信号S2 を
遅延素子XD32により1画素分遅延させて信号S3 と
している。また、加算器33で、信号S1 と信号S3 を
足しあわせ、加算器38で、信号S1 と信号S3 の加算
値に信号S2 を2倍した値を加算している。
【0117】図8(F)の信号S6 (フィルタ処理対象
/非対象フラグ)は、横方向処理を行うかどうかを指定
するフラグである。図2のセレクタ40は、信号S6 に
より横方向処理を行うことを指定されたとき、信号S1
と信号S2 の2倍と信号S3の足し算の結果を信号S7
として出力する。
/非対象フラグ)は、横方向処理を行うかどうかを指定
するフラグである。図2のセレクタ40は、信号S6 に
より横方向処理を行うことを指定されたとき、信号S1
と信号S2 の2倍と信号S3の足し算の結果を信号S7
として出力する。
【0118】本実施例では、信号S6 が“L”のとき、
横方向処理を行う。図8(F)に示すように、信号S6
が“L”となり横方向処理を行うのは、信号S1 と信号
S2と信号S3 の有意期間が重なっている期間である。
この期間、図8(G)の信号S7 は信号S1 と信号S2
の2倍と信号S3 の足し算の結果となる。
横方向処理を行う。図8(F)に示すように、信号S6
が“L”となり横方向処理を行うのは、信号S1 と信号
S2と信号S3 の有意期間が重なっている期間である。
この期間、図8(G)の信号S7 は信号S1 と信号S2
の2倍と信号S3 の足し算の結果となる。
【0119】なお、信号S6 が“H”で、横方向処理を
行わないときは、セレクタ40は、掛け算器39の出力
信号を選択して出力する。掛け算器39の出力信号は、
着目する画素のデータ(信号S2 )を、掛け算器37、
39により4倍にしたものである。
行わないときは、セレクタ40は、掛け算器39の出力
信号を選択して出力する。掛け算器39の出力信号は、
着目する画素のデータ(信号S2 )を、掛け算器37、
39により4倍にしたものである。
【0120】図15により説明したように、H.261
における縦方向処理とは、ある画素と、フレーム・メモ
リからの読み出し順序からみて、その1行前の画素の2
倍と、更に1行前の画素との足し算である。従って、縦
方向処理回路18では、図9(C)の信号S8 を図9
(D)の信号S9 のように、1行分遅延させ、更に信号
S9 を図9(E)の信号S10のように、1行分遅延さ
せ、信号S8 と信号S9 の2倍と信号S10を足し算する
処理を行う。
における縦方向処理とは、ある画素と、フレーム・メモ
リからの読み出し順序からみて、その1行前の画素の2
倍と、更に1行前の画素との足し算である。従って、縦
方向処理回路18では、図9(C)の信号S8 を図9
(D)の信号S9 のように、1行分遅延させ、更に信号
S9 を図9(E)の信号S10のように、1行分遅延さ
せ、信号S8 と信号S9 の2倍と信号S10を足し算する
処理を行う。
【0121】図3に示すように、信号S8 を遅延素子Y
D51で1行分遅延させて信号S9とし、信号S9 を遅
延素子YD52により1行分遅延させて信号S10として
いる。また、加算器53で、信号S8 と信号S10を足し
算し、加算器58で、信号S8 と信号S10の加算値に信
号S9 を2倍した値を加算している。
D51で1行分遅延させて信号S9とし、信号S9 を遅
延素子YD52により1行分遅延させて信号S10として
いる。また、加算器53で、信号S8 と信号S10を足し
算し、加算器58で、信号S8 と信号S10の加算値に信
号S9 を2倍した値を加算している。
【0122】図9(F)の信号S13(フィルタ処理対象
/非対象フラグ)は、縦方向処理を行うかどうかを指定
するフラグである。図3のセレクタ60は、信号S13に
より縦方向処理を行うことを指定されたとき、信号S8
と信号S9 の2倍と信号S10の足し算の結果を信号S14
として出力する。
/非対象フラグ)は、縦方向処理を行うかどうかを指定
するフラグである。図3のセレクタ60は、信号S13に
より縦方向処理を行うことを指定されたとき、信号S8
と信号S9 の2倍と信号S10の足し算の結果を信号S14
として出力する。
【0123】本実施例では、信号S13が“L”のとき、
縦方向処理を行う。図9(F)に示すように、信号S13
が“L”となり縦方向処理を行うのは、信号S8 と信号
S9と信号S10の有意期間が重なっている期間である。
この期間、図9(G)の信号S14は信号S8 と信号S9
の2倍と信号S10の足し算の結果となる。
縦方向処理を行う。図9(F)に示すように、信号S13
が“L”となり縦方向処理を行うのは、信号S8 と信号
S9と信号S10の有意期間が重なっている期間である。
この期間、図9(G)の信号S14は信号S8 と信号S9
の2倍と信号S10の足し算の結果となる。
【0124】なお、信号S13が“H”で、縦方向処理を
行わないときは、セレクタ60は、掛け算器59の出力
信号を選択して出力する。掛け算器59の出力信号は、
着目する画素のデータ(信号S9 )を、掛け算器57、
59により4倍にしたものである。
行わないときは、セレクタ60は、掛け算器59の出力
信号を選択して出力する。掛け算器59の出力信号は、
着目する画素のデータ(信号S9 )を、掛け算器57、
59により4倍にしたものである。
【0125】上記のように、本実施例では、MPEGモ
ードが選択されたときの、前方向フレームのデータと後
方向フレームのデータとを1系統に1本化し、MPEG
モードのための回路とH.261モードのための回路と
が主要部を共用している。このため、H.261及びM
PEGの両方に準拠し、かつ、回路規模の増大を抑える
ことができる。
ードが選択されたときの、前方向フレームのデータと後
方向フレームのデータとを1系統に1本化し、MPEG
モードのための回路とH.261モードのための回路と
が主要部を共用している。このため、H.261及びM
PEGの両方に準拠し、かつ、回路規模の増大を抑える
ことができる。
【0126】
【発明の効果】上述の如く、本発明によれば、前後両方
向動き補償予測機能及び画素補間機能が選択されたとき
の、前方向フレームのデータと後方向フレームのデータ
とを1系統のデータに統合し、前後両方向動き補償予測
機能及び画素補間機能のための回路と1−2−1型低域
通過型フィルタ付き動き補償予測機能のための回路とが
主要部を共用するため、回路規模の増大を抑えることが
できる。
向動き補償予測機能及び画素補間機能が選択されたとき
の、前方向フレームのデータと後方向フレームのデータ
とを1系統のデータに統合し、前後両方向動き補償予測
機能及び画素補間機能のための回路と1−2−1型低域
通過型フィルタ付き動き補償予測機能のための回路とが
主要部を共用するため、回路規模の増大を抑えることが
できる。
【図1】本発明の一実施例の構成図である。
【図2】本実施例の横方向処理回路の回路図である。
【図3】本実施例の縦方向処理回路の回路図である。
【図4】本実施例の前後両方向処理回路の回路図であ
る。
る。
【図5】MPEGモードにおける横方向処理回路の動作
タイミングチャートである。
タイミングチャートである。
【図6】MPEGモードにおける縦方向処理回路の動作
タイミングチャートである。
タイミングチャートである。
【図7】MPEGモードにおける前後両方向処理回路の
動作タイミングチャートである。
動作タイミングチャートである。
【図8】H.261モードにおける横方向処理回路の動
作タイミングチャートである。
作タイミングチャートである。
【図9】H.261モードにおける縦方向処理回路の動
作タイミングチャートである。
作タイミングチャートである。
【図10】H.261ビデオ復号化システムの構成図で
ある。
ある。
【図11】H.261ソース復号器の構成図である。
【図12】MPEGビデオ復号化システムの構成図であ
る。
る。
【図13】MPEGビデオソース復号器の構成図であ
る。
る。
【図14】H.261及びMPEGに準拠する動き補償
フレーム間予測器の構成図である。
フレーム間予測器の構成図である。
【図15】ループ内フィルタにおける処理の説明図であ
る。
る。
【図16】ループ内フィルタにおける横方向処理回路の
回路図である。
回路図である。
【図17】ループ内フィルタにおける縦方向処理回路の
回路図である。
回路図である。
【図18】1/2画素精度動き補償予測の説明図であ
る。
る。
【図19】前後両方向動き補償予測の説明図である。
【図20】1/2画素精度動き補償予測器の横方向処理
回路の回路図である。
回路の回路図である。
【図21】1/2画素精度動き補償予測器の縦方向処理
回路の回路図である。
回路の回路図である。
【図22】前後両方向処理回路の回路図である。
11 読み出しアドレス作成部 12 フレーム・メモリA 13 フレーム・メモリB 14 MPEG/H.261回路 15 セレクタ 16 横方向処理回路 17 セレクタ 18 縦方向処理回路 19 前後両方向処理回路 20 セレクタ 21 加算器
Claims (2)
- 【請求項1】 1−2−1型低域通過型フィルタ付き動
き補償予測機能と、前後両方向動き補償予測機能及び画
素補間機能とが、外部制御信号により選択されるデジタ
ル動画像の復号器における動き補償予測器であって、 前後両方向動き補償予測機能及び画素補間機能が選択さ
れたときは、前方向フレームのデータと後方向フレーム
のデータとを1系統のデータに統合して出力し、1−2
−1型低域通過型フィルタ付き動き補償予測機能が選択
されたときは、前方向フレームのデータを選択して出力
する第1の選択手段(15)と、 上記第1の選択手段(15)の出力信号を供給されて、
画素補間機能の横方向処理及び1−2−1型低域通過型
フィルタ付き動き補償予測機能の横方向処理を行う横方
向処理手段(16)と、 上記外部制御信号により前後両方向動き補償予測機能及
び画素補間機能が選択されたときは、上記横方向処理手
段(16)から供給される画素補間機能の横方向処理結
果の信号を選択して出力し、上記外部制御信号により1
−2−1型低域通過型フィルタ付き動き補償予測機能が
選択されたときは、上記横方向処理手段(16)から供
給される1−2−1型低域通過型フィルタ付き動き補償
予測機能の横方向処理結果の信号を選択して出力する第
2の選択手段(17)と、 上記第2の選択手段(17)の出力信号を供給されて、
画素補間機能の縦方向処理及び1−2−1型低域通過型
フィルタ付き動き補償予測機能の縦方向処理を行う縦方
向処理手段(18)と、 上記縦方向処理手段(18)から画素補間機能の縦方向
処理結果の信号を供給されて、前後両方向動き補償予測
を行う前後両方向処理手段(19)と、 上記外部制御信号により前後両方向動き補償予測機能及
び画素補間機能が選択されたときは、上記前後両方向処
理手段(19)から供給される前後両方向処理結果の信
号を選択して出力し、上記外部制御信号により1−2−
1型低域通過型フィルタ付き動き補償予測機能が選択さ
れたときは、上記縦方向処理手段(18)から供給され
る1−2−1型低域通過型フィルタ付き動き補償予測機
能の縦方向処理結果の信号を選択して出力する第3の選
択手段(20)とを有する構成としたことを特徴とする
動き補償予測器。 - 【請求項2】 前記外部制御信号により1−2−1型低
域通過型フィルタ付き動き補償予測機能が選択された場
合は、前記横方向処理手段(16)及び縦方向処理手段
(18)は、CCITT H.261のループ内フィル
タ付き動き補償予測機能を満足し、前記外部制御信号に
より前後両方向動き補償予測機能及び画素補間機能が選
択された場合は、前記横方向処理手段(16)、縦方向
処理手段(18)、及び前後両方向処理手段(19)
は、ISO MPEGの両方向動き補償予測機能及び1
/2画素精度動き補償予測機能を満足することを特徴と
する請求項1記載の動き補償予測器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25662892A JPH06113265A (ja) | 1992-09-25 | 1992-09-25 | 動き補償予測器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25662892A JPH06113265A (ja) | 1992-09-25 | 1992-09-25 | 動き補償予測器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06113265A true JPH06113265A (ja) | 1994-04-22 |
Family
ID=17295256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25662892A Withdrawn JPH06113265A (ja) | 1992-09-25 | 1992-09-25 | 動き補償予測器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06113265A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000035202A1 (en) * | 1998-12-10 | 2000-06-15 | Matsushita Electric Industrial Co., Ltd. | Filter arithmetic device |
JP2006345105A (ja) * | 2005-06-07 | 2006-12-21 | Sankyo Kk | 画像処理装置 |
JP2006345109A (ja) * | 2005-06-07 | 2006-12-21 | Sankyo Kk | 画像処理装置 |
JP2006345108A (ja) * | 2005-06-07 | 2006-12-21 | Sankyo Kk | 画像処理装置 |
JP2006345107A (ja) * | 2005-06-07 | 2006-12-21 | Sankyo Kk | 画像処理装置 |
JP2006345110A (ja) * | 2005-06-07 | 2006-12-21 | Sankyo Kk | 画像処理装置 |
JP2007174602A (ja) * | 2005-12-26 | 2007-07-05 | Sanyo Electric Co Ltd | 復号装置 |
JP2014195263A (ja) * | 2009-02-19 | 2014-10-09 | Sony Corp | 画像処理装置および方法 |
-
1992
- 1992-09-25 JP JP25662892A patent/JPH06113265A/ja not_active Withdrawn
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000035202A1 (en) * | 1998-12-10 | 2000-06-15 | Matsushita Electric Industrial Co., Ltd. | Filter arithmetic device |
US6668087B1 (en) | 1998-12-10 | 2003-12-23 | Matsushita Electric Industrial Co., Ltd. | Filter arithmetic device |
JP4494292B2 (ja) * | 2005-06-07 | 2010-06-30 | 株式会社三共 | 画像処理装置 |
JP4494293B2 (ja) * | 2005-06-07 | 2010-06-30 | 株式会社三共 | 画像処理装置 |
JP2006345108A (ja) * | 2005-06-07 | 2006-12-21 | Sankyo Kk | 画像処理装置 |
JP2006345107A (ja) * | 2005-06-07 | 2006-12-21 | Sankyo Kk | 画像処理装置 |
JP2006345110A (ja) * | 2005-06-07 | 2006-12-21 | Sankyo Kk | 画像処理装置 |
JP2006345109A (ja) * | 2005-06-07 | 2006-12-21 | Sankyo Kk | 画像処理装置 |
JP2006345105A (ja) * | 2005-06-07 | 2006-12-21 | Sankyo Kk | 画像処理装置 |
JP4494294B2 (ja) * | 2005-06-07 | 2010-06-30 | 株式会社三共 | 画像処理装置 |
JP4494295B2 (ja) * | 2005-06-07 | 2010-06-30 | 株式会社三共 | 画像処理装置 |
JP4494291B2 (ja) * | 2005-06-07 | 2010-06-30 | 株式会社三共 | 画像処理装置 |
JP2007174602A (ja) * | 2005-12-26 | 2007-07-05 | Sanyo Electric Co Ltd | 復号装置 |
JP4553837B2 (ja) * | 2005-12-26 | 2010-09-29 | 三洋電機株式会社 | 復号装置 |
JP2014195263A (ja) * | 2009-02-19 | 2014-10-09 | Sony Corp | 画像処理装置および方法 |
US9462294B2 (en) | 2009-02-19 | 2016-10-04 | Sony Corporation | Image processing device and method to enable generation of a prediction image |
US9872020B2 (en) | 2009-02-19 | 2018-01-16 | Sony Corporation | Image processing device and method for generating prediction image |
US10334244B2 (en) | 2009-02-19 | 2019-06-25 | Sony Corporation | Image processing device and method for generation of prediction image |
US10931944B2 (en) | 2009-02-19 | 2021-02-23 | Sony Corporation | Decoding device and method to generate a prediction image |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2145218C (en) | Prediction filter | |
USRE35158E (en) | Apparatus for adaptive inter-frame predictive encoding of video signal | |
US6130963A (en) | Memory efficient decoding of video frame chroma | |
EP1313325B1 (en) | Pixel interpolation filters for video decompression processor | |
EP0396360B1 (en) | Apparatus for inter-frame predictive encoding of video signal | |
JP3395166B2 (ja) | 統合ビデオ復号化システム、フレーム・バッファ、符号化ストリーム処理方法、フレーム・バッファ割当て方法及び記憶媒体 | |
US5438374A (en) | System and method for filtering video signals | |
EP0579395A1 (en) | Spatial/frequency hybrid video coding facilitating the derivation of variable-resolution images | |
US5973740A (en) | Multi-format reduced memory video decoder with adjustable polyphase expansion filter | |
US5963222A (en) | Multi-format reduced memory MPEG decoder with hybrid memory address generation | |
JP3303869B2 (ja) | 画像符号化方法、画像符号化装置、画像復号化方法 | |
JP2004201339A (ja) | アナログとデジタルビデオモードとを有する受信機及びその受信方法 | |
US5936670A (en) | Method and device for decoding coded digital video signals | |
JP2002521976A5 (ja) | ||
US20010016010A1 (en) | Apparatus for receiving digital moving picture | |
JPH06113265A (ja) | 動き補償予測器 | |
JP2012124673A (ja) | 画像処理装置、画像処理方法、およびプログラム | |
US6507673B1 (en) | Method and apparatus for video encoding decision | |
JPH10136381A (ja) | 動画像符号化復号化装置及びその方法 | |
JPH0730903A (ja) | 画像処理用メモリ集積回路 | |
JP2923875B2 (ja) | 動画像符号化装置 | |
JP2624718B2 (ja) | 画像符号化装置 | |
KR100528271B1 (ko) | 화상재생장치및화상재생방법 | |
JP3617080B2 (ja) | 信号処理装置及び信号処理方法 | |
JP3653287B2 (ja) | 画像情報変換装置及び画像情報変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |