JPH06111976A - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JPH06111976A JPH06111976A JP25702792A JP25702792A JPH06111976A JP H06111976 A JPH06111976 A JP H06111976A JP 25702792 A JP25702792 A JP 25702792A JP 25702792 A JP25702792 A JP 25702792A JP H06111976 A JPH06111976 A JP H06111976A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- series circuit
- resonance
- capacitor
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、直流電源からの直流入
力電圧を高周波電圧に変換して負荷に供給するインバー
タ装置に関するものであり、例えば、放電灯を高周波点
灯させるために利用されるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device for converting a DC input voltage from a DC power supply into a high frequency voltage and supplying the high frequency voltage to a load, for example, used for high frequency lighting of a discharge lamp. Is.
【０００２】[0002]
【従来の技術】図１７は従来のインバータ装置の回路図
である。以下、その回路構成について説明する。交流電
源ＡＣは、ダイオードブリッジＤＢの交流入力端子に接
続されている。ダイオードブリッジＤＢの直流出力端子
には、平滑用のコンデンサＣ0が接続されている。コン
デンサＣ0 の両端には、バイポーラトランジスタよりな
るスイッチング素子Ｑ1 ，Ｑ2 の直列回路が接続されて
いる。各スイッチング素子Ｑ1 ，Ｑ2 には、それぞれダ
イオードＤ1 ，Ｄ2 が逆並列接続されている。一方のス
イッチング素子Ｑ1 の両端には、カップリング用のコン
デンサＣ2 を介して、共振用のコンデンサＣ1 とインダ
クタＬ1 の直列回路が接続されている。コンデンサＣ1
の両端には、負荷Ｒ0 が並列接続されている。各スイッ
チング素子Ｑ1 ，Ｑ2 は、駆動回路１により交互にオン
／オフされる。また、図１８に示すように、コンデンサ
Ｃ1 の両端にトランスＴの１次巻線を接続し、トランス
Ｔの２次巻線に負荷Ｒ0 を接続する場合もある。2. Description of the Related Art FIG. 17 is a circuit diagram of a conventional inverter device. The circuit configuration will be described below. The AC power supply AC is connected to the AC input terminal of the diode bridge DB. A smoothing capacitor C 0 is connected to the DC output terminal of the diode bridge DB. A series circuit of switching elements Q 1 and Q 2 composed of bipolar transistors is connected to both ends of the capacitor C 0 . Diodes D 1 and D 2 are connected in antiparallel to the switching elements Q 1 and Q 2 , respectively. A series circuit of a resonance capacitor C 1 and an inductor L 1 is connected to both ends of one switching element Q 1 via a coupling capacitor C 2 . Capacitor C 1
A load R 0 is connected in parallel to both ends of the. The switching elements Q 1 and Q 2 are alternately turned on / off by the drive circuit 1. Further, as shown in FIG. 18, the primary winding of the transformer T may be connected to both ends of the capacitor C 1 and the load R 0 may be connected to the secondary winding of the transformer T.
【０００３】以下、この従来例の動作について説明す
る。交流電源ＡＣが投入されると、入力交流電圧はダイ
オードブリッジＤＢにより全波整流されて、平滑用のコ
ンデンサＣ0 により平滑されて、直流電圧に変換され
る。駆動回路１によりスイッチング素子Ｑ2 がオンされ
ると、電源用のコンデンサＣ0 から、カップリング用の
コンデンサＣ2 、共振用のコンデンサＣ1 及び負荷
Ｒ0 、共振用のインダクタＬ1、スイッチング素子Ｑ2
を介して電流が流れる。スイッチング素子Ｑ2 がオフす
ると、インダクタＬ1 に蓄積されたエネルギーにより、
インダクタＬ1 からダイオードＤ1 、コンデンサＣ2 、
コンデンサＣ1 と負荷Ｒ0 を介してインダクタＬ 1 に戻
る経路で電流が流れて、インダクタＬ1 に蓄積されたエ
ネルギーが放出される。次に、スイッチング素子Ｑ1 が
オンすると、コンデンサＣ2 に蓄積された電荷により、
コンデンサＣ2 からスイッチング素子Ｑ1 、インダクタ
Ｌ1 、コンデンサＣ1 と負荷Ｒ0 を介してコンデンサＣ
2 に戻る経路で電流が流れて、コンデンサＣ2 に蓄積さ
れた電荷が放出される。コンデンサＣ2 の容量は共振用
のコンデンサＣ1 の容量よりも十分に大きく設定されて
おり、定常状態では、コンデンサＣ0 の直流電圧の約１
／２の電圧が充電される。スイッチング素子Ｑ1 がオフ
すると、インダクタＬ1 に蓄積されたエネルギーによ
り、インダクタＬ1 からコンデンサＣ1 と負荷Ｒ0 、コ
ンデンサＣ2 、平滑用のコンデンサＣ0 、ダイオードＤ
2 を介してインダクタＬ1 に戻る経路で電流が流れて、
インダクタＬ1 に蓄積されたエネルギーが放出される。
以下、同じ過程を繰り返して、インダクタＬ1 とコンデ
ンサＣ1 の共振回路には、振動電流が流れる。これによ
り、コンデンサＣ1 の両端には、共振作用により高電圧
が発生し、これが負荷Ｒ0 に印加されるものである。負
荷Ｒ0 は放電灯であっても良い。The operation of this conventional example will be described below.
It When the AC power supply AC is turned on, the input AC voltage is
Full-wave rectified by Aude Bridge DB for smoothing
Indexer C0Smoothed by and converted to DC voltage
It Switching element Q by drive circuit 12Is turned on
Then, the capacitor C for power supply0From for coupling
Capacitor C2, Resonance capacitor C1And load
R0, Inductor L for resonance1, Switching element Q2
Current flows through. Switching element Q2Turns off
Then inductor L1The energy stored in
Inductor L1To diode D1, Capacitor C2,
Capacitor C1And load R0Through inductor L 1Back to
Current flows through the1Accumulated in
Energy is released. Next, the switching element Q1But
When turned on, capacitor C2Due to the charge stored in
Capacitor C2To switching element Q1, Inductor
L1, Capacitor C1And load R0Through the capacitor C
2A current flows in the route returning to the capacitor C2Accumulated in
Stored charge is released. Capacitor C2Capacity is for resonance
Capacitor C1Set sufficiently larger than the capacity of
And in the steady state, the capacitor C0DC voltage of about 1
The voltage of / 2 is charged. Switching element Q1Is off
Then inductor L1The energy stored in
Inductor L1To capacitor C1And load R0,
Indexer C2, Smoothing capacitor C0, Diode D
2Through inductor L1Current flows through the route returning to
Inductor L1The energy stored in is released.
Hereinafter, the same process is repeated until the inductor L1And Conde
Sensor C1An oscillating current flows in the resonance circuit of. By this
, Capacitor C1Both ends of the high voltage due to resonance
Occurs, and this is the load R0Is applied to. negative
Load R0May be a discharge lamp.
【０００４】この種のインバータ回路を用いた放電灯点
灯装置では、放電灯が外れたり、寿命末期の半波放電の
ような負荷異常時に、ＬＣ共振回路に流れる共振電流が
大きくなり、異常な高電圧が発生する恐れがあった。ま
た、スイッチング素子Ｑ1 ，Ｑ2 に流れるスイッチング
電流も大きくなり、損失が増加して破壊に至る恐れがあ
った。このような負荷異常時に、インバータ回路を保護
するために、図１９に示すような回路が提案されている
（米国特許第４，４６１，９８０号）。この従来例で
は、ハーフブリッジ構成のインバータ回路が使用されて
おり、ダイオードブリッジＤＢの直流出力端子には、コ
ンデンサＣ2 ，Ｃ3 の直列回路が接続されている。コン
デンサＣ2 ，Ｃ3 の接続点とスイッチング素子Ｑ1 ，Ｑ
2 の接続点の間には、共振用のインダクタＬ1 とコンデ
ンサＣ1 の直列回路が、電流帰還用のトランスＴ2 を介
して接続されている。電流帰還用のトランスＴ2 の２次
巻線は、スイッチング素子Ｑ1 ，Ｑ2 の制御電極に接続
されており、これにより自励駆動式のインバータ回路が
構成されている。電源用のコンデンサＣ2 ，Ｃ3 の直列
回路には、ダイオードＤ3 ，Ｄ4 の直列回路が図示され
た極性で接続されている。共振用のインダクタＬ1 の巻
線の途中には、タップが設けられており、このタップは
サーマルスイッチＢのヒータ部Ｈを介してダイオードＤ
3 ，Ｄ4 の接続点に接続されている。サーマルスイッチ
Ｂの接点部Ｓはスイッチング素子Ｑ2 の制御電極間に接
続されている。この従来例では、放電灯Ｗが無負荷とな
ったときに、ＬＣ共振回路に流れる電流が増加し、イン
ダクタＬ1 の電圧も上昇し、電圧クランプ用のダイオー
ドＤ3 ，Ｄ4 がオンする。このとき、サーマルスイッチ
Ｂのヒータ部Ｈに電流が流れ、バイメタルが加熱され
て、接点部Ｓがオン状態となり、スイッチング素子Ｑ2
の制御電極が短絡されて、インバータ回路の発振が停止
し、過電流を防止するものである。In a discharge lamp lighting device using this kind of inverter circuit, when the discharge lamp comes off or a load abnormality such as half-wave discharge at the end of life occurs, the resonance current flowing in the LC resonance circuit becomes large, resulting in an abnormal high voltage. There was a risk of voltage generation. Further, the switching current flowing through the switching elements Q 1 and Q 2 also becomes large, and there is a possibility that loss will increase and damage will occur. A circuit as shown in FIG. 19 has been proposed to protect the inverter circuit in the event of such a load abnormality (US Pat. No. 4,461,980). In this conventional example, an inverter circuit of a half bridge structure is used, and a series circuit of capacitors C 2 and C 3 is connected to the DC output terminal of the diode bridge DB. Connection points of capacitors C 2 and C 3 and switching elements Q 1 and Q
A series circuit of a resonance inductor L 1 and a capacitor C 1 is connected between the two connection points via a current feedback transformer T 2 . The secondary winding of the current feedback transformer T 2 is connected to the control electrodes of the switching elements Q 1 and Q 2 , and thereby a self-excited drive type inverter circuit is configured. A series circuit of diodes D 3 and D 4 is connected to the series circuit of the power supply capacitors C 2 and C 3 with the polarity shown. A tap is provided in the middle of the winding of the resonance inductor L 1 , and this tap passes through the heater H of the thermal switch B and the diode D.
It is connected to the connection point of 3 and D 4 . The contact point S of the thermal switch B is connected between the control electrodes of the switching element Q 2 . In this conventional example, when the discharge lamp W is unloaded, the current flowing through the LC resonance circuit increases, the voltage of the inductor L 1 also increases, and the voltage clamping diodes D 3 and D 4 are turned on. At this time, a current flows through the heater portion H of the thermal switch B, the bimetal is heated, the contact portion S is turned on, and the switching element Q 2
The control electrode is short-circuited, the oscillation of the inverter circuit is stopped, and an overcurrent is prevented.
【０００５】図２０は別の従来例（米国特許第５，１３
８，２３４号）の回路図である。この従来例では、ハー
フブリッジ構成のインバータ回路において、共振用のコ
ンデンサＣ1 と並列にトランスＴを介して放電灯Ｗを接
続したものである。出力トランスＴの１次巻線には、セ
ンタータップを設けてあり、このタップは、電圧クラン
プ用のダイオードＤ3 ，Ｄ4 の接続点に接続されてい
る。放電灯の無負荷時に、出力トランスＴの１次巻線に
過大な共振電圧が発生すると、この電圧による電流がク
ランプ用のダイオードＤ3 ，Ｄ4 を介して電源側のコン
デンサＣ2 ，Ｃ3に帰還されて、出力トランスＴの１次
巻線に生じた共振電圧をクランプする。これにより、負
荷電力として消費されないエネルギーは、クランプ用の
ダイオードＤ3 ，Ｄ4 を介して電源側に帰還される。ま
た、特開昭５３−９２５７１号公報に記載された従来例
のように、出力トランスに別巻線を設けて、クランプ用
のダイオードにより過大な共振電圧をクランプする場合
もある。FIG. 20 shows another conventional example (US Pat. No. 5,13,13).
8 is a circuit diagram of No. 234). In this conventional example, in a half-bridge inverter circuit, a discharge lamp W is connected in parallel with a resonance capacitor C 1 through a transformer T. A center tap is provided on the primary winding of the output transformer T, and this tap is connected to a connection point of the voltage clamping diodes D 3 and D 4 . When an excessive resonance voltage is generated in the primary winding of the output transformer T when the discharge lamp is not loaded, the current due to this voltage is passed through the diodes D 3 and D 4 for clamping and the capacitors C 2 and C 3 on the power supply side. And is clamped to the resonance voltage generated in the primary winding of the output transformer T. As a result, energy that is not consumed as load power is returned to the power supply side via the clamping diodes D 3 and D 4 . Further, as in the conventional example disclosed in Japanese Patent Laid-Open No. 53-95271, there is a case where another winding is provided in the output transformer and an excessive resonance voltage is clamped by a clamping diode.
【０００６】しかしながら、回路構成としてトランスや
インダクタにタップ又は補助巻線を必要とするので、構
造が複雑となり、製造にも余分な工程が必要となり、コ
ストが高くなるという問題がある。また、負荷の異常時
には、異常電圧をクランプするための電流がクランプ用
のダイオードを介してインダクタやトランスの巻線に流
れるため、インダクタやトランス類の温度上昇が問題と
なる。However, since a tap or an auxiliary winding is required for a transformer or an inductor as a circuit configuration, the structure becomes complicated, an extra step is required for manufacturing, and the cost is increased. Further, when the load is abnormal, a current for clamping the abnormal voltage flows to the windings of the inductor or the transformer through the diode for clamping, so that the temperature rise of the inductor or the transformer becomes a problem.
【０００７】[0007]
【発明が解決しようとする課題】本発明は、上述のよう
な点に鑑みてなされたものであり、その目的とするとこ
ろは、共振型のインバータ装置において、負荷に異常が
発生したときに、過大な電圧が発生したり、スイッチン
グ素子に過大な共振電流が流れることを簡単な回路構成
で防止すると共に、巻線に流れる電流を低減して発熱を
抑制することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and it is an object of the present invention to provide a resonance type inverter device when a load abnormality occurs. It is to prevent an excessive voltage from being generated and an excessive resonance current from flowing through the switching element with a simple circuit configuration, and reduce the current flowing through the winding to suppress heat generation.
【０００８】[0008]
【課題を解決するための手段】本発明のインバータ装置
は、上記の課題を解決するために、図１に示すように、
直流電源Ｅと、直流電源Ｅから供給される直流電圧をス
イッチング素子Ｑ1 ，Ｑ2 とＬＣ共振回路により高周波
電圧に変換するインバータ回路Ａと、インバータ回路Ａ
から出力される高周波電圧を印加される負荷Ｒ0 とから
成るインバータ装置において、直流電源Ｅの両端にダイ
オードＤ3 ，Ｄ4 の直列回路を逆並列接続し、負荷異常
時にインバータ回路Ａに発生する異常電圧を分圧するた
めのインピーダンス素子Ｚ1 ，Ｚ2 の直列回路を備え、
前記インピーダンス素子Ｚ1 ，Ｚ 2 の接続点と前記ダイ
オードＤ3 ，Ｄ4 の接続点を接続したことを特徴とする
ものである。Inverter device of the present invention
In order to solve the above problems, as shown in FIG.
DC power supply E and DC voltage supplied from DC power supply E
Itching element Q1 , Q2 And LC resonance circuit
Inverter circuit A for converting into voltage and inverter circuit A
Load R to which high frequency voltage output from0 And from
In the inverter device consisting of
Aether D3 , DFour Loaded abnormally by connecting the series circuit of
Sometimes the abnormal voltage generated in the inverter circuit A is divided.
Impedance element Z for1 , Z2 Equipped with a series circuit of
The impedance element Z1 , Z 2 Connection point and the die
Aether D3 , DFour Characterized by connecting the connection points of
It is a thing.
【０００９】[0009]
【作用】本発明によれば、インピーダンス素子Ｚ1 ，Ｚ
2 により異常電圧を分圧し、ダイオードＤ3 ，Ｄ4 を介
して直流電源Ｅに過電圧による電流を帰還させるように
したので、回路素子に過大な電圧が印加されたり、スイ
ッチング素子Ｑ1 ，Ｑ2に過大な共振電流が流れること
を防止でき、また、出力トランスや共振用のインダクタ
Ｌ1 等の巻線に流れる電流を低減して発熱を抑制できる
ものである。According to the present invention, the impedance elements Z 1 , Z
The abnormal voltage is divided by 2 and the current due to the overvoltage is fed back to the DC power source E via the diodes D 3 and D 4 , so that an excessive voltage is applied to the circuit element or the switching elements Q 1 and Q 2 It is possible to prevent an excessively large resonance current from flowing, and reduce the current flowing through the winding of the output transformer or the resonance inductor L 1 to suppress heat generation.
【００１０】[0010]
【実施例】図２は本発明の一実施例の回路図である。以
下、その回路構成について説明する。交流電源ＡＣは、
ダイオードブリッジＤＢの交流入力端子に接続されてい
る。ダイオードブリッジＤＢの直流出力端子には、平滑
用のコンデンサＣ0 が接続されている。コンデンサＣ0
の両端には、バイポーラトランジスタよりなるスイッチ
ング素子Ｑ1 ，Ｑ2 の直列回路が接続されている。各ス
イッチング素子Ｑ1，Ｑ2 には、それぞれダイオードＤ1
，Ｄ2 が逆並列接続されている。一方のスイッチング
素子Ｑ1 の両端には、カップリング用のコンデンサＣ2
と共振用のインダクタＬ1 を介して、共振用のコンデン
サＣ11，Ｃ12の直列回路が接続されている。コンデンサ
Ｃ11，Ｃ12の直列回路の両端には、出力トランスＴの１
次巻線が接続されている。出力トランスＴの２次巻線に
は、負荷Ｒ0 が並列接続されている。各スイッチング素
子Ｑ1 ，Ｑ2 の制御端子には、インダクタＬ1 の２次巻
線が接続されており、インダクタＬ1 に流れる振動電流
により、スイッチング素子Ｑ1 ，Ｑ2 が交互にオン／オ
フされる。抵抗Ｒ1 、コンデンサＣ4 、ダイアックＱ
0 、ダイオードＤ0 は、インバータ回路の起動回路を構
成している。直流電源Ｅの平滑用のコンデンサＣ0 に
は、クランプ用のダイオードＤ3 ，Ｄ4 の直列回路が図
示された極性で並列的に接続されている。ダイオードＤ
3 ，Ｄ4 の接続点は、コンデンサＣ11，Ｃ12の接続点に
接続されている。FIG. 2 is a circuit diagram of an embodiment of the present invention. The circuit configuration will be described below. AC power supply AC is
It is connected to the AC input terminal of the diode bridge DB. A smoothing capacitor C 0 is connected to the DC output terminal of the diode bridge DB. Capacitor C 0
A series circuit of switching elements Q 1 and Q 2 composed of bipolar transistors is connected to both ends of the circuit. Each switching element Q 1 , Q 2 has a diode D 1
, D 2 are connected in anti-parallel. A coupling capacitor C 2 is provided at both ends of one switching element Q 1.
A series circuit of resonance capacitors C 11 and C 12 is connected via a resonance inductor L 1 . At both ends of the series circuit of the capacitors C 11 and C 12 , the output transformer T 1
The secondary winding is connected. A load R 0 is connected in parallel to the secondary winding of the output transformer T. The control terminals of the switching elements Q 1, Q 2, 2 windings of the inductor L 1 is connected, by oscillating current flowing through the inductor L 1, the on / off switching elements Q 1, Q 2 are alternately To be done. Resistor R 1 , Capacitor C 4 , Diac Q
0 and the diode D 0 form a starting circuit of the inverter circuit. To the smoothing capacitor C 0 of the DC power source E, a series circuit of clamping diodes D 3 and D 4 is connected in parallel with the polarity shown. Diode D
The connection point of 3 and D 4 is connected to the connection point of capacitors C 11 and C 12 .
【００１１】以下、本実施例の動作について説明する。
電源を投入すると、交流電源ＡＣの交流電圧がダイオー
ドブリッジＤＢにより全波整流され、平滑用のコンデン
サＣ 0 で平滑されて、直流電圧に変換される。この直流
電圧は、インバータ起動回路の抵抗Ｒ1 を介してコンデ
ンサＣ4 に充電され、コンデンサＣ4 の電圧がダイアッ
クＱ0 のブレークオーバ電圧に達すると、ダイアックＱ
0 が導通する。これにより、コンデンサＣ4 の電荷がス
イッチング素子Ｑ2 の制御電極に供給されて、スイッチ
ング素子Ｑ2 がオンする。その後は、共振用のインダク
タＬ1 に流れる振動電流がスイッチング素子Ｑ1 ，Ｑ2
の制御電極に帰還されて、スイッチング素子Ｑ1 ，Ｑ2
が交互にオン／オフされる。インバータ回路により発振
された高周波電力は、出力トランスＴを介して負荷Ｒ0
に供給される。The operation of this embodiment will be described below.
When the power is turned on, the AC voltage of the AC power supply AC
Full-wave rectification by the bridge DB, condensing for smoothing
SA C 0 Is smoothed by and converted into a DC voltage. This direct current
The voltage is the resistance R of the inverter starting circuit.1 Through the conde
Sensor CFour Charged to the capacitor CFourVoltage is
Q0When the breakover voltage of
0Conducts. As a result, the capacitor CFourCharge is
Itching element Q2Supplied to the control electrode of the switch
Element Q2Turns on. After that, the resonance inductor
L1The oscillating current flowing in the switching element Q1, Q2
Is fed back to the control electrode of the switching element Q1, Q2
Are alternately turned on / off. Oscillation by inverter circuit
The generated high frequency power is transferred to the load R via the output transformer T.0
Is supplied to.
【００１２】図３は負荷Ｒ0 が正常であるときに、コン
デンサＣ2 に流れる電流Ｉｃの動作波形である。この場
合、コンデンサＣ11，Ｃ12の接続点の電位が、直流電源
Ｅの電位よりも低いので、クランプ用のダイオード
Ｄ3 ，Ｄ4 はオンしない。スイッチング素子Ｑ1 ，
Ｑ2 、ダイオードＤ3 ，Ｄ4 には、図３に示す順番で電
流Ｉｃが流れる。まず、スイッチング素子Ｑ2 がオンす
ると、平滑用のコンデンサＣ0からカップリング用のコ
ンデンサＣ2 を通り、コンデンサＣ11，Ｃ12の直列回路
と出力トランスＴと負荷Ｒ0 の並列回路、インダクタＬ
1 、スイッチング素子Ｑ 2 を経て、平滑用のコンデンサ
Ｃ0 に戻る経路で電流Ｉｃが流れる。次に、スイッチン
グ素子Ｑ2 がオフすると、インダクタＬ1 から、ダイオ
ードＤ1 、コンデンサＣ2 を通り、コンデンサＣ11，Ｃ
12の直列回路と出力トランスＴと負荷Ｒ0の並列回路を
経て、インダクタＬ1 に戻る経路で電流Ｉｃが流れる。
次に、スイッチング素子Ｑ1 がオンすると、カップリン
グ用のコンデンサＣ2 を電源として、コンデンサＣ2 か
ら、スイッチング素子Ｑ1 、インダクタＬ1 を通り、コ
ンデンサＣ11，Ｃ12の直列回路と出力トランスＴと負荷
Ｒ0 の並列回路を経て、コンデンサＣ2 に戻る経路で電
流が流れる。次に、スイッチング素子Ｑ1 がオフする
と、インダクタＬ1 から、コンデンサＣ11，Ｃ12の直列
回路と出力トランスＴと負荷Ｒ0 の並列回路を通り、コ
ンデンサＣ2 、コンデンサＣ0 、ダイオードＤ2を経
て、インダクタＬ1 に戻る経路で電流Ｉｃが流れる。FIG. 3 shows a load R0Is normal,
Densa C2It is an operation waveform of the current Ic flowing through the. This place
Capacitor C11, C12The potential of the connection point of is DC power supply
Since it is lower than the potential of E, the diode for clamping
D3, DFourDoes not turn on. Switching element Q1，
Q2, Diode D3, DFourIn the order shown in Figure 3.
The flow Ic flows. First, the switching element Q2Turns on
Then, the smoothing capacitor C0For coupling
Indexer C2Through the condenser C11, C12Series circuit of
And output transformer T and load R0Parallel circuit, inductor L
1, Switching element Q 2Through the smoothing capacitor
C0The current Ic flows through the path returning to. Then switchon
Element Q2Turns off, inductor L1From the dio
Mode D1, Capacitor C2Through the condenser C11, C
12Series circuit, output transformer T and load R0Parallel circuit of
Through inductor L1The current Ic flows through the path returning to.
Next, the switching element Q1When turned on, Caplin
Condenser C2Power source2Or
, Switching element Q1, Inductor L1Passing through
Indexer C11, C12Series circuit, output transformer T and load
R0Capacitor C through the parallel circuit of2Back to the route
The flow flows. Next, the switching element Q1Turns off
And inductor L1From capacitor C11, C12In series
Circuit, output transformer T and load R0Through the parallel circuit of
Indexer C2, Capacitor C0, Diode D2Through
And inductor L1The current Ic flows through the path returning to.
【００１３】次に、無負荷時には、ＬＣ共振による電流
が増加し、共振用のコンデンサＣ11，Ｃ12の接続点の電
位が上昇する。この電位が直流電源Ｅの電位よりも高く
なると、クランプ用のダイオードＤ3 ，Ｄ4 がオン状態
となる。このときの動作波形は図４に示すようになり、
スイッチング素子Ｑ1 ，Ｑ2 、ダイオードＤ3 ，Ｄ4に
は、図４に示す順番で電流Ｉｃが流れる。まず、スイッ
チング素子Ｑ1 がオンのときは、カップリング用のコン
デンサＣ2 を電源として、コンデンサＣ2 から、スイッ
チング素子Ｑ1 、インダクタＬ1 を通り、コンデンサＣ
11，Ｃ12の直列回路と出力トランスＴと負荷Ｒ0 の並列
回路を経て、コンデンサＣ2 に戻る経路で電流Ｉｃが流
れる。このとき、無負荷であるため、コンデンサＣ11，
Ｃ12の共振電圧が上昇し、コンデンサＣ11，Ｃ12の接続
点の電位は、直流電源Ｅの電位より高くなろうとする。
このため、カップリング用のコンデンサＣ2 から、共振
用のコンデンサＣ11、ダイオードＤ3 を介して、コンデ
ンサＣ2 に戻る経路で帰還電流が流れて、共振電圧の上
昇が防止される。次に、スイッチング素子Ｑ2 がオンす
ると、平滑用のコンデンサＣ0 から、カップリング用の
コンデンサＣ2 、共振用のコンデンサＣ11，Ｃ12の直列
回路と出力トランスＴと負荷Ｒ0 の並列回路を通り、イ
ンダクタＬ1 、スイッチング素子Ｑ2 を経て、コンデン
サＣ0 に戻る経路で電流Ｉｃが流れる。この場合も、無
負荷であるため、コンデンサＣ11，Ｃ 12の接続点の電位
が、直流電源Ｅの電位よりも高くなろうとする。これに
より、クランプ用のダイオードＤ4 がオンし、共振用の
コンデンサＣ11からカップリング用のコンデンサＣ2 、
平滑用のコンデンサＣ0 、ダイオードＤ4 を通り、コン
デンサＣ11に戻る経路で帰還電流が流れて、共振電圧の
上昇が防止される。Next, when there is no load, the current due to LC resonance
Increases, and the resonance capacitor C11, C12Connection point
The rank will rise. This potential is higher than the potential of DC power supply E
Then, the diode D for clamping3, DFourIs on
Becomes The operation waveform at this time is as shown in FIG.
Switching element Q1, Q2, Diode D3, DFourTo
, The current Ic flows in the order shown in FIG. First,
Holding element Q1When is on, the coupling controller
Densa C2Power source2From
Holding element Q1, Inductor L1Through the condenser C
11, C12Series circuit, output transformer T and load R0In parallel
Via circuit, capacitor C2Current Ic flows in the route returning to
Be done. At this time, since there is no load, the capacitor C11，
C12The resonance voltage of the capacitor rises and the capacitor C11, C12Connection
The potential of the point tends to be higher than the potential of the DC power source E.
Therefore, the coupling capacitor C2From the resonance
Capacitor C11, Diode D3Through the conde
Sensor C2The return current flows in the route returning to the
Ascending is prevented. Next, the switching element Q2Turns on
Then, the smoothing capacitor C0From for coupling
Capacitor C2, Resonance capacitor C11, C12In series
Circuit, output transformer T and load R0Through the parallel circuit of
Inductor L1, Switching element Q2Through Conden
SA C0The current Ic flows through the path returning to. Also in this case,
Since it is a load, capacitor C11, C 12Potential at the connection point of
However, it tends to become higher than the potential of the DC power source E. to this
Therefore, the diode D for clampingFourTurns on and for resonance
Capacitor C11To coupling capacitor C2,
Smoothing capacitor C0, Diode DFourThrough the con
Densa C11The return current flows through the path returning to the
The rise is prevented.
【００１４】以上のようにして、本発明の回路では、無
負荷時に共振電圧の上昇が防止されて、スイッチング素
子Ｑ1 ，Ｑ2 に流れる電流の大きさは、負荷時と略同一
となる。また、放電灯の寿命末期時などの負荷が軽くな
った場合にも同様の動作を行う。なお、本実施例におい
てコンデンサＣ11，Ｃ12の容量を非対称にし、電圧の分
圧比を変えることにより、トランスＴの出力電圧を自由
に設定できる。As described above, in the circuit of the present invention, the rise of the resonance voltage is prevented when there is no load, and the magnitude of the current flowing through the switching elements Q 1 and Q 2 is substantially the same as that under load. The same operation is performed when the load at the end of the life of the discharge lamp becomes light. In this embodiment, the output voltage of the transformer T can be freely set by making the capacitors C 11 and C 12 asymmetric in capacitance and changing the voltage division ratio.
【００１５】図５は本発明の第２実施例の回路図であ
る。本実施例では、図２に示す第１実施例において、コ
ンデンサＣ11，Ｃ12の直列回路に代えて、インダクタＬ
2 ，Ｌ 3 の直列回路を使用したものである。負荷Ｒ0 と
共振用のコンデンサＣ1 の並列回路は、インダクタ
Ｌ2 ，Ｌ3 の直列回路に並列接続されている。本実施例
において、負荷Ｒ0 に異常があるときには、共振用のコ
ンデンサＣ1 の両端電圧が上昇し、インダクタＬ2 ，Ｌ
3 には、過大な電圧が発生しようとするが、この電圧は
ダイオードＤ3 ，Ｄ4 によりクランプされる。FIG. 5 is a circuit diagram of the second embodiment of the present invention.
It In this embodiment, in the first embodiment shown in FIG.
Indexer C11, C12Inductor L instead of the series circuit
2, L 3The series circuit is used. Load R0When
Resonance capacitor C1Parallel circuit of the inductor
L2, L3Are connected in parallel to the series circuit. Example
At load R0If there is something wrong with the
Indexer C1The voltage across both ends of the inductor rises and inductor L2, L
3Tries to generate an excessive voltage, but this voltage is
Diode D3, DFourClamped by.
【００１６】図６は本発明の第３実施例の回路図であ
る。本実施例では、図５に示す第２実施例において、イ
ンダクタＬ2 ，Ｌ3 の直列回路に代えて、抵抗Ｒ2 ，Ｒ
3 の直列回路を使用したものである。また、図７は本発
明の第４実施例の回路図である。本実施例では、図５に
示す第２実施例において、インダクタＬ3 に代えて、コ
ンデンサＣ12を接続したものである。これらの実施例に
おいても、本発明の効果が得られる。FIG. 6 is a circuit diagram of the third embodiment of the present invention. In this embodiment, in place of the series circuit of the inductors L 2 and L 3 in the second embodiment shown in FIG. 5, resistors R 2 and R 3 are used.
It uses a series circuit of 3 . FIG. 7 is a circuit diagram of the fourth embodiment of the present invention. In this embodiment, a capacitor C 12 is connected instead of the inductor L 3 in the second embodiment shown in FIG. The effects of the present invention can also be obtained in these examples.
【００１７】図８は本発明の第５実施例の回路図であ
る。本実施例では、図２に示す第１実施例において、コ
ンデンサＣ11，Ｃ12の直列回路と並列に、共振用のコン
デンサＣ1 を接続したものである。また、図９は本発明
の第６実施例の回路図である。この実施例では、図８に
示す第５実施例において、出力トランスＴをリーケージ
タイプとし、そのリーケージインダクタンスを共振用の
インダクタＬ1 の代用としたものである。コンデンサＣ
11，Ｃ12の直列回路は、図１０に示す本発明の第７実施
例のように、出力トランスＴの２次巻線に並列接続して
も良い。FIG. 8 is a circuit diagram of the fifth embodiment of the present invention. In this embodiment, the resonance capacitor C 1 is connected in parallel with the series circuit of the capacitors C 11 and C 12 in the first embodiment shown in FIG. FIG. 9 is a circuit diagram of the sixth embodiment of the present invention. In this embodiment, the output transformer T in the fifth embodiment shown in FIG. 8 is of the leakage type, and its leakage inductance is substituted for the resonance inductor L 1 . Capacitor C
The series circuit of 11 and C 12 may be connected in parallel to the secondary winding of the output transformer T as in the seventh embodiment of the present invention shown in FIG.
【００１８】図１１は本発明の第８実施例の回路図であ
る。本実施例では、図８に示した第５実施例において、
コンデンサＣ11，Ｃ12の直列回路を共振用のコンデンサ
Ｃ1の両端に並列接続するのではなく、共振用のインダ
クタＬ1 の両端に接続したものである。また、負荷Ｒ0
は、共振用のコンデンサＣ1 の両端に直接的に並列接続
している。本実施例において、負荷Ｒ0 に異常があると
きには、共振用のインダクタＬ1 の両端電圧が上昇し、
コンデンサＣ11，Ｃ12には、過大な電圧が発生しようと
するが、この電圧はダイオードＤ3 ，Ｄ4 によりクラン
プされる。この回路では、分圧用のインピーダンス素子
としてコンデンサＣ11，Ｃ12の直列回路を使用している
が、抵抗の直列回路でも良いし、インダクタの直列回路
でも良いし、インダクタとコンデンサの直列回路でも良
い。FIG. 11 is a circuit diagram of an eighth embodiment of the present invention. In this embodiment, in the fifth embodiment shown in FIG.
The series circuit of the capacitors C 11 and C 12 is not connected in parallel to both ends of the resonance capacitor C 1 , but is connected to both ends of the resonance inductor L 1 . Also, the load R 0
Are directly connected in parallel to both ends of the resonance capacitor C 1 . In this embodiment, when the load R 0 is abnormal, the voltage across the resonance inductor L 1 rises,
An excessive voltage is about to be generated in the capacitors C 11 and C 12 , but this voltage is clamped by the diodes D 3 and D 4 . In this circuit, a series circuit of capacitors C 11 and C 12 is used as an impedance element for voltage division, but a series circuit of resistors, a series circuit of inductors, or a series circuit of inductors and capacitors may be used. .
【００１９】図１２は本発明の第９実施例の回路図であ
る。本実施例では、フルブリッジ構成のインバータ回路
を使用しており、スイッチング素子Ｑ1 ，Ｑ2 の直列回
路と、スイッチング素子Ｑ3 ，Ｑ4 の直列回路を、イン
バータ回路の直流入力端子間に並列接続し、スイッチン
グ素子Ｑ1 ，Ｑ2 の接続点と、スイッチング素子Ｑ3，
Ｑ4 の接続点の間に、インダクタＬ1 とコンデンサ
Ｃ11，Ｃ12の直列回路を接続したものである。コンデン
サＣ11，Ｃ12の直列回路には、出力トランスＴの１次巻
線が並列接続されている。出力トランスＴの２次巻線に
は、負荷Ｒ0 が並列接続されている。インバータ回路の
直流入力端子間には、ダイオードＤ3 ，Ｄ4の直列回路
が図示された極性で接続されている。ダイオードＤ3 ，
Ｄ4 の接続点は、コンデンサＣ11，Ｃ12の接続点に接続
されている。スイッチング素子Ｑ1 ，Ｑ4 がオンのとき
には、スイッチング素子Ｑ2 ，Ｑ3 はオフなり、スイッ
チング素子Ｑ1 ，Ｑ4 がオフのときには、スイッチング
素子Ｑ2 ，Ｑ3 はオンとなる。これにより、インダクタ
Ｌ1 とコンデンサＣ11，Ｃ12の共振回路には振動電流が
流れる。負荷Ｒ0 が放電灯である場合において、寿命末
期に半波放電状態となったり、放電灯が外れたりして、
負荷インピーダンスが急変すると、共振用のコンデンサ
Ｃ11，Ｃ12の電圧が上昇しようとするが、この電圧はダ
イオードＤ3 ，Ｄ 4 によりクランプされる。したがっ
て、異常な高電圧や過大な電流が生じることを防止でき
る。FIG. 12 is a circuit diagram of the ninth embodiment of the present invention.
It In this embodiment, an inverter circuit having a full bridge structure
Using a switching element Q1, Q2Series of
Path and switching element Q3, QFourThe series circuit of
Connect in parallel between the DC input terminals of the burner circuit and switch
Element Q1, Q2Connection point and switching element Q3，
QFourBetween the connection point of the inductor L1And capacitor
C11, C12Are connected in series. Conden
SA C11, C12The primary winding of the output transformer T
The wires are connected in parallel. On the secondary winding of the output transformer T
Is the load R0Are connected in parallel. Inverter circuit
A diode D is placed between the DC input terminals.3, DFourSeries circuit of
Are connected with the polarities shown. Diode D3，
DFourThe connection point is capacitor C11, C12Connect to the connection point
Has been done. Switching element Q1, QFourWhen is on
Is a switching element Q2, Q3Turns off and switches
Holding element Q1, QFourSwitch off when is off
Element Q2, Q3Turns on. This allows the inductor
L1And capacitor C11, C12There is an oscillating current in the resonance circuit of
Flowing. Load R0Is the discharge lamp,
Half-wave discharge state or the discharge lamp comes off during the period,
When the load impedance changes suddenly, a capacitor for resonance
C11, C12The voltage of the
Iodo D3, D FourClamped by. According to
Prevent the generation of abnormally high voltage or excessive current.
It
【００２０】図１３は本発明の第１０実施例の回路図で
ある。本実施例では、プッシュプル構成のインバータ回
路を使用しており、出力トランスＴの第１及び第２の１
次巻線に、それぞれコンデンサＣ11，Ｃ12の直列回路
と、コンデンサＣ13，Ｃ14の直列回路を並列接続してい
る。また、出力トランスＴの第１及び第２の１次巻線の
直列回路には、コンデンサＣ1 を並列接続している。イ
ンバータ回路の直流入力端子間には、ダイオードＤ3 ，
Ｄ4 の直列回路が図示された極性で接続されている。ダ
イオードＤ3 ，Ｄ4 の接続点には、コンデンサＣ11，Ｃ
12の接続点がダイオードＤ5 を介して接続されると共
に、コンデンサＣ13，Ｃ14の接続点がダイオードＤ6 を
介して接続されている。出力トランスＴの第１及び第２
の１次巻線の接続点は、インダクタＬ1 を介して直流入
力端子の正極に接続されている。また、第１及び第２の
１次巻線の他端は、それぞれ第１及び第２のスイッチン
グ素子Ｑ1 ，Ｑ2 を介して、直流入力端子の負極に接続
されている。出力トランスＴの２次巻線には、負荷Ｒ0
が並列接続されている。各スイッチング素子Ｑ1 ，Ｑ2
は交互にオン／オフされる。これにより、負荷Ｒ0 には
高周波電力が供給される。FIG. 13 is a circuit diagram of the tenth embodiment of the present invention. In the present embodiment, a push-pull configuration inverter circuit is used, and the first and second output transformers T
A series circuit of capacitors C 11 and C 12 and a series circuit of capacitors C 13 and C 14 are connected in parallel to the next winding. A capacitor C 1 is connected in parallel to the series circuit of the first and second primary windings of the output transformer T. Between the DC input terminals of the inverter circuit, a diode D 3 ,
A series circuit of D 4 is connected with the polarities shown. At the connection points of the diodes D 3 and D 4 , capacitors C 11 and C
The 12 connection points are connected via a diode D 5, and the connection points of the capacitors C 13 and C 14 are connected via a diode D 6 . First and second output transformer T
The connection point of the primary winding is connected to the positive electrode of the DC input terminal via the inductor L 1 . The other ends of the first and second primary windings are connected to the negative electrode of the DC input terminal via the first and second switching elements Q 1 and Q 2 , respectively. The secondary winding of the output transformer T has a load R 0
Are connected in parallel. Each switching element Q 1 , Q 2
Are alternately turned on / off. As a result, high frequency power is supplied to the load R 0 .
【００２１】図１４は本発明の第１１実施例の回路図で
ある。本実施例では、一石式のインバータ回路を使用し
ており、図８に示した第５実施例において、スイッチン
グ素子Ｑ1 に代えて、インダクタＬ5 とコンデンサＣ5
のＬＣ並列共振回路を接続したものである。コンデンサ
Ｃ5 は浮遊容量であっても良い。また、負荷Ｒ0 は出力
トランスＴを介さずに共振用のコンデンサＣ1 の両端に
直接に並列接続されている。FIG. 14 is a circuit diagram of the eleventh embodiment of the present invention. In the present embodiment, a one-stone type inverter circuit is used. In the fifth embodiment shown in FIG. 8, instead of the switching element Q 1 , an inductor L 5 and a capacitor C 5 are used.
The LC parallel resonance circuit is connected. The capacitor C 5 may be a stray capacitance. The load R 0 is directly connected in parallel to both ends of the resonance capacitor C 1 without the output transformer T.
【００２２】図１５は本発明の第１２実施例の回路図で
ある。本実施例では、図１４に示した第１１実施例にお
いて、インダクタＬ5 とコンデンサＣ5 のＬＣ並列共振
回路に、インダクタＬ1 を介して接続された負荷回路
を、スイッチング素子Ｑ2 の両端に接続したものであ
る。また、負荷Ｒ0 は出力トランスＴを介して共振用の
コンデンサＣ1 の両端に並列接続されている。FIG. 15 is a circuit diagram of the twelfth embodiment of the present invention. In the present embodiment, in the eleventh embodiment shown in FIG. 14, a load circuit connected to the LC parallel resonance circuit of the inductor L 5 and the capacitor C 5 via the inductor L 1 is provided across the switching element Q 2 . It is connected. The load R 0 is connected in parallel to both ends of the resonance capacitor C 1 via the output transformer T.
【００２３】図１６は本発明の第１３実施例の回路図で
ある。本実施例では、図１５に示した第１２実施例にお
いて、コンデンサＣ1 の両端に並列接続されたコンデン
サＣ 11，Ｃ12の直列回路を、インダクタＬ1 の両端に接
続したものである。分圧用のインピーダンスとしては、
コンデンサの直列回路に限らず、抵抗の直列回路やイン
ダクタの直列回路、インダクタとコンデンサの直列回路
を使用しても構わない。FIG. 16 is a circuit diagram of a thirteenth embodiment of the present invention.
is there. In this embodiment, the twelfth embodiment shown in FIG.
And capacitor C1Condenser connected in parallel at both ends of
SA C 11, C12The series circuit of inductor L1Touches both ends of
It is a continuation. As impedance for voltage division,
Not only the series circuit of capacitors but also the series circuit of resistors and
Ductor series circuit, inductor and capacitor series circuit
May be used.
【００２４】なお、図示実施例では、スイッチング素子
として、バイポーラトランジスタを例示したが、パワー
ＭＯＳＦＥＴを使用しても良い。In the illustrated embodiment, a bipolar transistor is shown as an example of the switching element, but a power MOSFET may be used.
【００２５】[0025]
【発明の効果】本発明によれば、ＬＣ共振回路とスイッ
チング素子を用いたインバータ回路により直流電源の電
圧を高周波に変換して負荷に供給するようにしたインバ
ータ装置において、直流電源の両端に一方向導通素子の
直列回路を逆並列接続し、負荷異常時にインバータ回路
に発生する異常電圧を分圧するためのインピーダンス素
子の直列回路を備え、前記インピーダンス素子の接続点
と前記一方向導通素子の接続点を接続したので、負荷の
異常時に共振電圧の上昇を防止でき、インバータ回路内
のスイッチング素子には、負荷時と略同一のスイッチン
グ電流が流れ、損失の増加を防止できる。また、出力ト
ランスや共振用のインダクタにタップを設ける必要がな
く、構造が簡単となり、コストを低減できるという効果
があり、さらに、クランプ動作中は、出力トランスや共
振用のインダクタには、クランプ電流が流れないので、
温度上昇を抑制できるという効果もある。According to the present invention, in the inverter device in which the voltage of the DC power supply is converted into a high frequency and supplied to the load by the inverter circuit using the LC resonance circuit and the switching element, one voltage is applied to both ends of the DC power supply. A series circuit of directional conducting elements is connected in anti-parallel, and a series circuit of impedance elements for dividing the abnormal voltage generated in the inverter circuit at the time of load abnormality is provided, and the connection point of the impedance element and the connection point of the one-way conducting element. Since the connection is connected, it is possible to prevent the resonance voltage from rising when the load is abnormal, and the switching element in the inverter circuit has a switching current that is substantially the same as that at the time of loading, and thus it is possible to prevent an increase in loss. In addition, there is no need to provide a tap on the output transformer or the resonance inductor, which has the effect of simplifying the structure and reducing the cost. Does not flow,
There is also an effect that the temperature rise can be suppressed.
【図１】本発明の基本構成を示す回路図である。FIG. 1 is a circuit diagram showing a basic configuration of the present invention.
【図２】本発明の第１実施例の回路図である。FIG. 2 is a circuit diagram of the first embodiment of the present invention.
【図３】本発明の第１実施例の負荷時における動作波形
図である。FIG. 3 is an operation waveform diagram under load of the first embodiment of the present invention.
【図４】本発明の第１実施例の無負荷時における動作波
形図である。FIG. 4 is an operation waveform diagram when no load is applied according to the first embodiment of this invention.
【図５】本発明の第２実施例の回路図である。FIG. 5 is a circuit diagram of a second embodiment of the present invention.
【図６】本発明の第３実施例の回路図である。FIG. 6 is a circuit diagram of a third embodiment of the present invention.
【図７】本発明の第４実施例の回路図である。FIG. 7 is a circuit diagram of a fourth embodiment of the present invention.
【図８】本発明の第５実施例の回路図である。FIG. 8 is a circuit diagram of a fifth embodiment of the present invention.
【図９】本発明の第６実施例の回路図である。FIG. 9 is a circuit diagram of a sixth embodiment of the present invention.
【図１０】本発明の第７実施例の回路図である。FIG. 10 is a circuit diagram of a seventh embodiment of the present invention.
【図１１】本発明の第８実施例の回路図である。FIG. 11 is a circuit diagram of an eighth embodiment of the present invention.
【図１２】本発明の第９実施例の回路図である。FIG. 12 is a circuit diagram of a ninth embodiment of the present invention.
【図１３】本発明の第１０実施例の回路図である。FIG. 13 is a circuit diagram of a tenth embodiment of the present invention.
【図１４】本発明の第１１実施例の回路図である。FIG. 14 is a circuit diagram of an eleventh embodiment of the present invention.
【図１５】本発明の第１２実施例の回路図である。FIG. 15 is a circuit diagram of a twelfth embodiment of the present invention.
【図１６】本発明の第１３実施例の回路図である。FIG. 16 is a circuit diagram of a thirteenth embodiment of the present invention.
【図１７】第１の従来例の回路図である。FIG. 17 is a circuit diagram of a first conventional example.
【図１８】第２の従来例の回路図である。FIG. 18 is a circuit diagram of a second conventional example.
【図１９】第３の従来例の回路図である。FIG. 19 is a circuit diagram of a third conventional example.
【図２０】第４の従来例の回路図である。FIG. 20 is a circuit diagram of a fourth conventional example.
Ｑ1 スイッチング素子 Ｑ2 スイッチング素子 Ｃ1 コンデンサ Ｌ1 インダクタ Ｒ0 負荷 Ｚ1 インピーダンス素子 Ｚ2 インピーダンス素子 Ｄ3 ダイオード Ｄ4 ダイオード Ｅ 直流電源Q 1 switching element Q 2 switching element C 1 capacitor L 1 inductors R 0 load Z 1 impedance element Z 2 impedance element D 3 diode D 4 diodes E DC power supply
───────────────────────────────────────────────────── フロントページの続き (72)発明者 五島 和宏 大阪府門真市大字門真1048番地 松下電工 株式会社内 ─────────────────────────────────────────────────── --- Continuation of the front page (72) Inventor Kazuhiro Goto 1048, Kadoma, Kadoma-shi, Osaka Prefecture Matsushita Electric Works, Ltd.
Claims (7)
直流電圧をスイッチング素子とＬＣ共振回路により高周
波電圧に変換するインバータ回路と、インバータ回路か
ら出力される高周波電圧を印加される負荷とから成るイ
ンバータ装置において、直流電源の両端に一方向導通素
子の直列回路を逆並列接続し、負荷異常時にインバータ
回路に発生する異常電圧を分圧するためのインピーダン
ス素子の直列回路を備え、前記インピーダンス素子の接
続点と前記一方向導通素子の接続点を接続したことを特
徴とするインバータ装置。1. A DC power supply, an inverter circuit for converting a DC voltage supplied from the DC power supply into a high frequency voltage by a switching element and an LC resonance circuit, and a load to which the high frequency voltage output from the inverter circuit is applied. In an inverter device, a series circuit of unidirectional conducting elements is connected in anti-parallel to both ends of a DC power supply, and a series circuit of impedance elements for dividing an abnormal voltage generated in the inverter circuit at the time of load abnormality is provided, and the impedance elements are connected. An inverter device in which a point and a connection point of the one-way conducting element are connected.
のスイッチング素子の直列回路を直流電源の両端に接続
し、第１又は第２のスイッチング素子の両端に、カップ
リング用のコンデンサを介して共振用のインダクタと共
振用のコンデンサの直列回路を接続し、共振用のインダ
クタ又は共振用のコンデンサのいずれか一方に負荷を並
列的に接続し、共振用のインダクタ又は共振用のコンデ
ンサのいずれか一方に異常電圧を分圧するためのインピ
ーダンス素子の直列回路を備え、直流電源の両端に一方
向導通素子の直列回路を逆並列接続し、前記インピーダ
ンス素子の接続点と前記一方向導通素子の接続点を接続
したことを特徴とするインバータ装置。2. A first and a second which are alternately turned on / off
A series circuit of switching elements is connected to both ends of a DC power supply, and a series circuit of a resonance inductor and a resonance capacitor is connected to both ends of the first or second switching element via a coupling capacitor. , A load is connected in parallel to either the resonance inductor or the resonance capacitor, and a series circuit of impedance elements for dividing the abnormal voltage is connected to either the resonance inductor or the resonance capacitor. An inverter device comprising a series circuit of unidirectional conducting elements connected in antiparallel to both ends of a DC power source, and connecting a connection point of the impedance element and a connection point of the unidirectional conducting element.
のスイッチング素子の直列回路を直流電源の両端に接続
し、第１又は第２のスイッチング素子の両端に、カップ
リング用のコンデンサを介して共振用のコンデンサの直
列回路を接続し、共振用のコンデンサの両端にリーケー
ジ型の出力トランスを介して負荷を並列的に接続し、出
力トランスの巻線に異常電圧を分圧するためのインピー
ダンス素子の直列回路を備え、直流電源の両端に一方向
導通素子の直列回路を逆並列接続し、前記インピーダン
ス素子の接続点と前記一方向導通素子の接続点を接続し
たことを特徴とするインバータ装置。3. A first and a second which are alternately turned on / off
Connecting a series circuit of switching elements to both ends of a DC power supply, and connecting a series circuit of resonance capacitors to both ends of the first or second switching element via a coupling capacitor. A load is connected in parallel to both ends of the output transformer via a leakage type output transformer, and a series circuit of impedance elements for dividing the abnormal voltage is provided in the winding of the output transformer. An inverter device characterized in that a series circuit is connected in anti-parallel, and a connection point of the impedance element and a connection point of the one-way conducting element are connected.
のインバータ装置において、ＬＣ共振回路に生じる異常
電圧を分圧するためのインピーダンス素子の直列回路を
備え、直流電源の両端に一方向導通素子の直列回路を逆
並列接続し、前記インピーダンス素子の接続点と前記一
方向導通素子の接続点を接続したことを特徴とするイン
バータ装置。4. A full-bridge type inverter device having an LC resonance circuit, comprising a series circuit of impedance elements for dividing an abnormal voltage generated in the LC resonance circuit, and a series circuit of unidirectional conducting elements at both ends of a DC power supply. Are connected in antiparallel, and the connection point of the impedance element and the connection point of the one-way conducting element are connected.
のインバータ装置において、ＬＣ共振回路に生じる異常
電圧を分圧するためのインピーダンス素子の直列回路を
備え、直流電源の両端に一方向導通素子の直列回路を逆
並列接続し、前記インピーダンス素子の接続点と前記一
方向導通素子の接続点を接続したことを特徴とするイン
バータ装置。5. A push-pull type inverter device having an LC resonance circuit, comprising a series circuit of impedance elements for dividing an abnormal voltage generated in the LC resonance circuit, and a series circuit of unidirectional conducting elements at both ends of a DC power supply. Are connected in antiparallel, and the connection point of the impedance element and the connection point of the one-way conducting element are connected.
ータ装置において、ＬＣ共振回路に生じる異常電圧を分
圧するためのインピーダンス素子の直列回路を備え、直
流電源の両端に一方向導通素子の直列回路を逆並列接続
し、前記インピーダンス素子の接続点と前記一方向導通
素子の接続点を接続したことを特徴とするインバータ装
置。6. A monolithic inverter device having an LC resonance circuit, comprising a series circuit of impedance elements for dividing an abnormal voltage generated in the LC resonance circuit, and a series circuit of unidirectional conducting elements at both ends of a DC power supply. An inverter device characterized in that the connection point of the impedance element and the connection point of the one-way conducting element are connected in reverse parallel connection.
ンデンサの直列回路よりなることを特徴とする請求項１
乃至６のいずれか１項に記載のインバータ装置。7. The series circuit of impedance elements comprises a series circuit of capacitors.
7. The inverter device according to any one of items 6 to 6.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25702792A JP3295978B2 (en) | 1992-09-25 | 1992-09-25 | Inverter device |
| US08/125,436 US5449979A (en) | 1992-09-25 | 1993-09-22 | Inverter power supply |
| CN93118095A CN1028274C (en) | 1992-09-25 | 1993-09-25 | Power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25702792A JP3295978B2 (en) | 1992-09-25 | 1992-09-25 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06111976A true JPH06111976A (en) | 1994-04-22 |
| JP3295978B2 JP3295978B2 (en) | 2002-06-24 |
Family
ID=17300730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25702792A Expired - Lifetime JP3295978B2 (en) | 1992-09-25 | 1992-09-25 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3295978B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003019991A1 (en) * | 2001-08-24 | 2003-03-06 | Mitsubishi Denki Kabushiki Kaisha | Discharge lamp lighting device |
| JP2008140768A (en) * | 2006-12-01 | 2008-06-19 | Taida Electronic Ind Co Ltd | Multi-lamp driving system and electric current balancing circuit therefor |
| CN112019055A (en) * | 2019-05-31 | 2020-12-01 | Abb电力电子公司 | Wide range gain converter |
-
1992
- 1992-09-25 JP JP25702792A patent/JP3295978B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003019991A1 (en) * | 2001-08-24 | 2003-03-06 | Mitsubishi Denki Kabushiki Kaisha | Discharge lamp lighting device |
| JP2008140768A (en) * | 2006-12-01 | 2008-06-19 | Taida Electronic Ind Co Ltd | Multi-lamp driving system and electric current balancing circuit therefor |
| CN112019055A (en) * | 2019-05-31 | 2020-12-01 | Abb电力电子公司 | Wide range gain converter |
| US11923761B2 (en) | 2019-05-31 | 2024-03-05 | Acleap Power Inc. | Wide-range gain converters |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3295978B2 (en) | 2002-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313142A (en) | Compact fluorescent lamp with improved power factor | |
| JPS6036710B2 (en) | power supply | |
| JP3280602B2 (en) | Lighting circuit of discharge lamp | |
| JP2579077B2 (en) | Inverter welding power supply | |
| US6914788B2 (en) | Power supply apparatus | |
| JP2513381B2 (en) | Power supply circuit | |
| JP3139607B2 (en) | DC converter device | |
| US6208086B1 (en) | Halogen power converter with complementary switches | |
| JP3295978B2 (en) | Inverter device | |
| JP3159261B2 (en) | Snubber circuit and switching power supply using the same | |
| US4322789A (en) | Static converter of symmetrical type | |
| JP2795872B2 (en) | Discharge lamp lighting device | |
| JPS6021659Y2 (en) | multiple spark igniter | |
| JPH11146645A (en) | Power supply equipment | |
| JPH114578A (en) | Voltage converter device | |
| JP3073792B2 (en) | Inverter device | |
| KR100301331B1 (en) | Stabilization circuits and compact fluorescent lamps containing them | |
| KR0127951Y1 (en) | Inverter circuit | |
| JPH05300753A (en) | Snubber circuit of switching circuit | |
| JP3235295B2 (en) | Power supply | |
| JPS6359772A (en) | Electric power converting device | |
| JPH0313831B2 (en) | ||
| JPH066972A (en) | Zero current switching dc-dc converter | |
| JPH07201482A (en) | Discharge lamp lighting device | |
| JPH07122380A (en) | Discharge lamp lighting apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080412 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090412 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100412 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110412 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |