JP3159261B2 - Snubber circuit and switching power supply using the same - Google Patents
Snubber circuit and switching power supply using the sameInfo
- Publication number
- JP3159261B2 JP3159261B2 JP16958099A JP16958099A JP3159261B2 JP 3159261 B2 JP3159261 B2 JP 3159261B2 JP 16958099 A JP16958099 A JP 16958099A JP 16958099 A JP16958099 A JP 16958099A JP 3159261 B2 JP3159261 B2 JP 3159261B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- diode
- switching element
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、整流回路において
整流素子に印加されるサージ電圧やサージ電流を抑制す
るスナバ回路、及びそれを用いた産業用や民生用の電子
機器に直流安定化電圧を供給するスイッチング電源装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a snubber circuit for suppressing a surge voltage or a surge current applied to a rectifier element in a rectifier circuit, and a DC stabilized voltage for an industrial or consumer electronic device using the same. The present invention relates to a switching power supply device for supplying.
【０００２】[0002]
【従来の技術】近年、スイッチング電源装置は、電子機
器の低価格化・小型化・高性能化・省エネルギー化に伴
い、より小型で出力の安定性が高く、かつ高い効率を有
することが強く求められている。スイッチング電源にお
いては、オンオフ動作を繰り返すスイッチング素子によ
り入力直流電圧を矩形波状の交流電圧に変換する。この
交流電圧を高周波のトランスなどを用いて変圧し、変圧
された交流電圧を整流素子と平滑回路により直流電圧に
変換して出力する。整流素子には、トランスの寄生イン
ダクタンスや配線のインダクタンスと、整流素子の寄生
キャパシタンスとの共振により発生する高い共振電圧が
印加されることがある。整流素子のターンオフ特性が悪
い場合、この共振電圧による電流の初期値が大きくなる
ために、整流素子に印加される電圧のピーク値は大きく
なる。2. Description of the Related Art In recent years, switching power supply devices have been required to be smaller, have higher output stability, and have higher efficiency as electronic devices are becoming lower in cost, smaller in size, higher in performance, and more energy efficient. Have been. In a switching power supply, an input DC voltage is converted into a rectangular-wave AC voltage by a switching element that repeats an ON / OFF operation. The AC voltage is transformed by using a high-frequency transformer or the like, and the transformed AC voltage is converted into a DC voltage by a rectifying element and a smoothing circuit and output. In some cases, a high resonance voltage generated by resonance between the parasitic inductance of the transformer or the inductance of the wiring and the parasitic capacitance of the rectifying element is applied to the rectifying element. When the turn-off characteristic of the rectifier is poor, the initial value of the current due to the resonance voltage increases, and the peak value of the voltage applied to the rectifier increases.
【０００３】以下、このピーク電圧を抑制するために用
いられる従来のＣＲスナバ回路３６について図５を参照
しつつ説明する。図５は従来のＣＲスナバ回路３６を含
む整流回路の回路図である。図５において、コンデンサ
３１と抵抗３２とが直列に接続されたＣＲスナバ回路３
６が整流ダイオード３０に並列に接続されている。整流
ダイオード３０に直列に接続されている寄生インダクタ
３３は、図示しない外部回路のトランスの漏れインダク
タンスや配線のインダクタンス等の合計のインダクタン
スを有している。また、コンデンサ３１は、整流ダイオ
ード３０の寄生容量よりも十分に大きな値を有してい
る。Hereinafter, a conventional CR snubber circuit 36 used for suppressing the peak voltage will be described with reference to FIG. FIG. 5 is a circuit diagram of a rectifier circuit including a conventional CR snubber circuit 36. In FIG. 5, a CR snubber circuit 3 in which a capacitor 31 and a resistor 32 are connected in series
6 is connected to the rectifier diode 30 in parallel. The parasitic inductor 33 connected in series to the rectifier diode 30 has a total inductance such as a leakage inductance of a transformer or an inductance of a wiring of an external circuit (not shown). The capacitor 31 has a value sufficiently larger than the parasitic capacitance of the rectifier diode 30.
【０００４】この構成の整流回路に矩形波電圧が印加さ
れ、矩形波電圧の零点で整流ダイオード３０がターンオ
フすると、寄生インダクタ３３とコンデンサ３１と抵抗
３２により直列共振回路が形成される。このため、矩形
波電圧の波形はこの直列共振回路により発生する共振電
圧が重畳され、減衰振動波形または減衰波形となる。こ
こで、抵抗３２の抵抗値を適切に設定することにより、
整流ダイオード３０に印加される電圧のピーク値を抑制
することができる。When a rectangular wave voltage is applied to the rectifier circuit having this configuration, and the rectifier diode 30 is turned off at the zero point of the rectangular wave voltage, a series resonance circuit is formed by the parasitic inductor 33, the capacitor 31, and the resistor 32. For this reason, the waveform of the rectangular wave voltage is superimposed on the resonance voltage generated by the series resonance circuit, and becomes a damped oscillation waveform or a damped waveform. Here, by appropriately setting the resistance value of the resistor 32,
The peak value of the voltage applied to the rectifier diode 30 can be suppressed.
【０００５】次に、整流ダイオード３０のターンオフ時
の整流回路の動作と抵抗３２で発生する損失について説
明する。図５において、整流ダイオード３０がオン状態
からターンオフする場合について考える。整流ダイオー
ド３０がターンオフする瞬間には、コンデンサ３１の印
加電圧は零であり、寄生インダクタ３３を流れる電流値
も零である。矩形波電圧の極性が反転して整流ダイオー
ド３０がターンオフした後は、寄生インダクタ３３とＣ
Ｒスナバ回路３６が直列に接続された直列共振回路が形
成される。この直列共振回路を流れる共振電流により、
整流ダイオード３０がターンオフするとき抵抗３２で消
費される損失Ｐoffは下記の式（１）で表される。Next, the operation of the rectifier circuit when the rectifier diode 30 is turned off and the loss generated by the resistor 32 will be described. In FIG. 5, the case where the rectifier diode 30 is turned off from the on state will be considered. At the moment when the rectifier diode 30 is turned off, the voltage applied to the capacitor 31 is zero, and the value of the current flowing through the parasitic inductor 33 is also zero. After the polarity of the square wave voltage is inverted and the rectifier diode 30 is turned off, the parasitic inductor 33 and C
A series resonance circuit in which the R snubber circuits 36 are connected in series is formed. Due to the resonance current flowing through this series resonance circuit,
The loss P off consumed by the resistor 32 when the rectifier diode 30 turns off is expressed by the following equation (1).
【０００６】[0006]
【数１】 (Equation 1)
【０００７】ここで、コンデンサ３１の容量をＣ、印加
されている電圧をＶin、整流ダイオード３０のオンオフ
繰り返し周波数をｆsとする。式（１）から、整流ダイ
オード３０がターンオフする時の抵抗３２で消費される
損失Ｐoffは、ＣＲスナバ回路３６のコンデンサ３１の
容量にのみ関係して、抵抗成分には無関係になることが
わかる。Here, the capacitance of the capacitor 31 is C, the applied voltage is V in , and the on / off repetition frequency of the rectifier diode 30 is f s . From equation (1), it can be seen that the loss P off consumed by the resistor 32 when the rectifier diode 30 turns off is related only to the capacitance of the capacitor 31 of the CR snubber circuit 36 and is independent of the resistance component. .
【０００８】次に、整流ダイオード３０がターンオンす
る時の整流回路の動作と損失について説明する。整流ダ
イオード３０がターンオンする時には、整流ダイオード
３０のオフ時に外部からの印加電流によってコンデンサ
３１に蓄えられた電荷は抵抗３２を通して放電される。
従って、整流ダイオード３０のオフ時にコンデンサ３１
に蓄積されたエネルギーの一部が抵抗３２で消費されこ
れが損失になる。まず、整流ダイオード３０のターンオ
ンの時刻ｔ0において、抵抗３２の抵抗値Ｒと印加電流
との積が印加されている電圧Ｖinより大きいときは、電
流の印加直後に整流ダイオード３０がオンとなるので、
コンデンサ３１が抵抗３２で短絡された回路になる。従
って、コンデンサ３１に蓄積されたエネルギーは全て抵
抗３２で消費され、損失になる。このときの抵抗３２で
発生する損失Ｐonは下記の式（２）で表される。Next, the operation and loss of the rectifier circuit when the rectifier diode 30 is turned on will be described. When the rectifier diode 30 is turned on, the electric charge stored in the capacitor 31 by the externally applied current when the rectifier diode 30 is turned off is discharged through the resistor 32.
Therefore, when the rectifier diode 30 is turned off, the capacitor 31
A part of the energy stored in the resistor 32 is consumed by the resistor 32, which results in a loss. First, rectified in time t0 turning on of the diode 30, when a larger voltage V in which the product of and the applied current resistance R of the resistor 32 is applied, since the rectifying diode 30 immediately after the application of the current is turned on ,
A circuit in which the capacitor 31 is short-circuited by the resistor 32 is obtained. Therefore, all the energy stored in the capacitor 31 is consumed by the resistor 32, resulting in a loss. At this time, the loss P on generated by the resistor 32 is expressed by the following equation (2).
【０００９】[0009]
【数２】 (Equation 2)
【００１０】次に、図６を参照して抵抗３２の抵抗値Ｒ
と印加電流との積が、印加されている電圧Ｖinより小さ
い場合について説明する。図６は従来のＣＲスナバ回路
３６の整流ダイオード３０がターンオンする時の電圧波
形図である。図６において、コンデンサ３１に印加され
る電圧をＶｃで示し、整流ダイオード３０に印加される
電圧をＶｄで示している。コンデンサ３１の初期電圧は
Ｖoffとする。Next, referring to FIG.
Product of the applied current, when explained applied in which the voltage V in is less than. FIG. 6 is a voltage waveform diagram when the rectifier diode 30 of the conventional CR snubber circuit 36 is turned on. In FIG. 6, the voltage applied to the capacitor 31 is indicated by Vc, and the voltage applied to the rectifier diode 30 is indicated by Vd. The initial voltage of the capacitor 31 is set to V off .
【００１１】図６に示すように、時刻ｔ0において、外
部から電流が印加されると、コンデンサ３１に蓄えられ
た電荷は電流によって放電され、コンデンサ３１に印加
される電圧Ｖｃは直線状に減少し、時刻ｔ2において０
になる。整流ダイオード３０に印加される電圧Ｖｄも減
少し、時刻ｔ1において０になる。整流ダイオード３０
に印加される電圧が０となると、整流ダイオード３０は
オンとなる。整流ダイオード３０がオンになると、コン
デンサ３１が抵抗３２によって短絡されるので、時刻ｔ
1においてコンデンサ３１に蓄積されているエネルギー
は抵抗３２で消費され、損失が発生する。図６の波形か
ら、損失になるエネルギーＰonは下記の式（３）で表さ
れる。As shown in FIG. 6, when a current is externally applied at time t0, the electric charge stored in the capacitor 31 is discharged by the current, and the voltage Vc applied to the capacitor 31 decreases linearly. 0 at time t2
become. The voltage Vd applied to the rectifier diode 30 also decreases and becomes zero at time t1. Rectifier diode 30
When the voltage applied to becomes zero, the rectifier diode 30 is turned on. When the rectifier diode 30 is turned on, the capacitor 31 is short-circuited by the resistor 32.
In 1, the energy stored in the capacitor 31 is consumed by the resistor 32, causing loss. From the waveform of FIG. 6, the energy P on which is a loss is expressed by the following equation (3).
【００１２】[0012]
【数３】 (Equation 3)
【００１３】図７は式(３)における抵抗３２の抵抗値Ｒ
と損失Ｐonの関係を示すグラフである。図７に示すよう
に、損失Ｐonは最大値が Ｃ・Ｖin 2／２で、抵抗値Ｒが
小さいほど損失Ｐonは小さくなることが分かる。ＣＲス
ナバ回路３６においては抵抗値Ｒを小さくすると、寄生
インダクタ３３とコンデンサ３１と抵抗３２の共振回路
による共振電圧波形が減衰しなくなる。従って、整流ダ
イオード３０の印加電圧を抑制するというスナバ回路の
基本能力が低下してしまう。このため、実際には抵抗値
Ｒを小さくできず、損失は大きくなる。FIG. 7 shows the resistance value R of the resistor 32 in the equation (3).
6 is a graph showing the relationship between the power and the loss P on . As shown in FIG. 7, the loss P on the maximum value in the C · V in 2/2, as the loss P on the resistance R is small is can be seen that small. In the CR snubber circuit 36, when the resistance value R is reduced, the resonance voltage waveform by the resonance circuit of the parasitic inductor 33, the capacitor 31, and the resistor 32 does not attenuate. Therefore, the basic capability of the snubber circuit for suppressing the voltage applied to the rectifier diode 30 is reduced. Therefore, the resistance value R cannot be actually reduced, and the loss increases.
【００１４】[0014]
【発明が解決しようとする課題】以上説明したように、
従来のＣＲスナバ回路においては、整流ダイオードがタ
ーンオンする時に抵抗で損失が発生するので抵抗の発熱
が大きくなる。その結果、ＣＲスナバ回路の抵抗の熱容
量を大きくするように抵抗の形状を大きくする必要があ
り、回路が大型になるという問題がある。また、損失も
大きくなり、整流回路の効率が低下するという問題があ
る。As described above,
In the conventional CR snubber circuit, when the rectifier diode is turned on, a loss occurs in the resistor, so that the heat generated by the resistor increases. As a result, it is necessary to increase the shape of the resistor so as to increase the heat capacity of the resistor of the CR snubber circuit, and there is a problem that the circuit becomes large. Further, there is a problem that the loss increases and the efficiency of the rectifier circuit decreases.
【００１５】本発明は、整流素子の印加電圧を抑制する
というスナバ回路の能力を低下させずにスナバ回路の抵
抗の発熱を小さくし、小型で低損失のスナバ回路を提供
することを目的とする。さらに、本発明の別の目的は、
このスナバ回路を用いることにより安定性が高く、かつ
高い効率を有するスイッチング電源装置を提供すること
にある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a small and low-loss snubber circuit that reduces the heat generated by the resistance of the snubber circuit without reducing the capability of the snubber circuit to suppress the voltage applied to the rectifier element. . Further, another object of the present invention is to
An object of the present invention is to provide a switching power supply having high stability and high efficiency by using the snubber circuit.
【００１６】[0016]
【課題を解決するための手段】本発明のスナバ回路は、
整流素子に並列に接続したコンデンサと抵抗との直列接
続体、及び前記整流素子が流す電流の方向と同じ方向の
電流を流すよう前記抵抗に並列に接続したダイオードを
有している。この構成のスナバ回路は、整流素子がター
ンオンする時、コンデンサに蓄えられた電荷は抵抗に並
列に接続されたダイオードを経て放電される。従って、
整流素子がオフになる瞬間の共振電圧を減衰させるため
に抵抗の値を大きくしても、抵抗で消費される損失を防
止できる。その結果、整流素子に印加されるサージ電圧
やサージ電流を抑制できるとともに、損失の少ないスナ
バ回路を実現できる。The snubber circuit according to the present invention comprises:
The rectifier has a series connection of a capacitor and a resistor connected in parallel to the rectifier, and a diode connected in parallel to the resistor so that a current flows in the same direction as the current flowing through the rectifier. In the snubber circuit having this configuration, when the rectifier is turned on, the charge stored in the capacitor is discharged through a diode connected in parallel with the resistor. Therefore,
Even if the value of the resistor is increased to attenuate the resonance voltage at the moment when the rectifying element is turned off, loss consumed by the resistor can be prevented. As a result, a surge voltage and a surge current applied to the rectifier can be suppressed, and a snubber circuit with less loss can be realized.
【００１７】また、本発明のスイッチング電源装置は、
入力直流電圧をスイッチング手段のオンオフ動作により
交流電圧に変換してトランスの１次巻線に印加するスイ
ッチング回路、前記トランスの２次巻線に誘起された交
流電圧を整流する整流素子、前記整流素子に並列に接続
したコンデンサと抵抗との直列接続体、及び前記整流素
子を流れる電流の方向と同じ方向の電流を流すように前
記抵抗と並列に接続したダイオードを有することを特徴
とする。この構成のスイッチング電源装置は、整流素子
に本発明のスナバ回路を付加することにより、整流素子
のオンオフ時に印加されるサージ電圧やサージ電流によ
るノイズの発生を防止できるとともに、スナバ回路の抵
抗成分による電力損失を抑制できる。その結果、低ノイ
ズで、高い効率を有するスイッチング電源装置を実現で
きる。なお、本発明のスナバ回路の効果は、入力直流電
圧をスイッチング手段のオンオフ動作により交流電圧に
変換する、トランスの１次側のスイッチング回路の構成
には影響されない。従って、本発明のスナバ回路は、ス
イッチング回路の構成に関係なく全てのスイッチング電
源装置の整流素子に対して適用できる。Further, the switching power supply of the present invention comprises:
A switching circuit for converting an input DC voltage into an AC voltage by an on / off operation of a switching means and applying the AC voltage to a primary winding of a transformer, a rectifying element for rectifying an AC voltage induced in a secondary winding of the transformer, and the rectifying element And a series-connected body of a capacitor and a resistor connected in parallel to each other, and a diode connected in parallel with the resistor so that a current flows in the same direction as the direction of the current flowing through the rectifying element. In the switching power supply device having this configuration, by adding the snubber circuit of the present invention to the rectifier element, it is possible to prevent the generation of noise due to a surge voltage or a surge current applied when the rectifier element is turned on and off, and to reduce the resistance component of the snubber circuit. Power loss can be suppressed. As a result, a switching power supply having low noise and high efficiency can be realized. The effect of the snubber circuit of the present invention is not affected by the configuration of the switching circuit on the primary side of the transformer, which converts the input DC voltage into an AC voltage by turning on and off the switching means. Therefore, the snubber circuit of the present invention can be applied to the rectifying elements of all switching power supply devices regardless of the configuration of the switching circuit.
【００１８】[0018]
【発明の実施の形態】以下、本発明のスナバ回路及びこ
れを備えたスイッチング電源装置の好適な実施例につい
て図１ないし図４を参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the snubber circuit of the present invention and a switching power supply device having the same will be described below with reference to FIGS.
【００１９】《実施例１》図１は、本発明の実施例１の
スナバ回路を備えたスイッチング電源装置の回路図であ
る。図１において、入力直流電源１は、入力端子２ａ、
２ｂ間に接続されている。第１のスイッチング素子３と
第２のスイッチング素子４の直列回路は、入力端子２
ａ、２ｂ間に接続されている。第３のスイッチング素子
５と第４のスイッチング素子６の直列回路は、入力端子
２ａ、２ｂ間に接続されている。Embodiment 1 FIG. 1 is a circuit diagram of a switching power supply device having a snubber circuit according to Embodiment 1 of the present invention. In FIG. 1, an input DC power supply 1 includes an input terminal 2a,
2b. The series circuit of the first switching element 3 and the second switching element 4 has an input terminal 2
a, 2b. The series circuit of the third switching element 5 and the fourth switching element 6 is connected between the input terminals 2a and 2b.
【００２０】トランス７は１次巻線７ａと第１の２次巻
線７ｂと第２の２次巻線７ｃを有しており、その巻数比
はＮ：１：１とする。トランス７の１次巻線７ａの一端
は、第１のスイッチング素子３と第２のスイッチング素
子４との接続点に接続され、他端は第３のスイッチング
素子５と第４のスイッチング素子６との接続点に接続さ
れている。第１の整流ダイオード８及び第２の整流ダイ
オード９は、それぞれのアノードを前記トランスの第１
の２次巻線７ｂと第２の２次巻線７ｃに接続し、カソー
ドは互いに接続されている。The transformer 7 has a primary winding 7a, a first secondary winding 7b and a second secondary winding 7c, and the turn ratio is N: 1: 1. One end of the primary winding 7a of the transformer 7 is connected to a connection point between the first switching element 3 and the second switching element 4, and the other end is connected to the third switching element 5 and the fourth switching element 6. Connected to the connection point. A first rectifier diode 8 and a second rectifier diode 9 have respective anodes connected to the first of the transformer.
Are connected to the secondary winding 7b and the second secondary winding 7c, and the cathodes are connected to each other.
【００２１】第１のコンデンサ１０と第１の抵抗１１と
の直列回路は、第１の整流ダイオード８の両端に接続さ
れている。第１のダイオード１２は、その極性を第１の
整流ダイオード８と同じ方向にして第１の抵抗１１の両
端に接続されている。第１のコンデンサ１０と第１の抵
抗１１と第１のダイオード１２とで第１の整流ダイオー
ド８の第１のスナバ回路３４を構成する。第２のコンデ
ンサ１３と第２の抵抗１４との直列回路は、第２の整流
ダイオード９の両端に接続されている。第２のダイオー
ド１５は、その極性を第２の整流ダイオード９と同じ方
向にして第２の抵抗１４の両端に接続されている。第２
のコンデンサ１３と第２の抵抗１４と第２のダイオード
１５とで第２の整流ダイオード９の第２のスナバ回路３
５を構成する。A series circuit of the first capacitor 10 and the first resistor 11 is connected to both ends of the first rectifier diode 8. The first diode 12 is connected to both ends of the first resistor 11 with the same polarity as that of the first rectifier diode 8. The first capacitor 10, the first resistor 11, and the first diode 12 form a first snubber circuit 34 of the first rectifier diode 8. A series circuit of the second capacitor 13 and the second resistor 14 is connected to both ends of the second rectifier diode 9. The second diode 15 is connected to both ends of the second resistor 14 with the same polarity as the second rectifier diode 9. Second
The second snubber circuit 3 of the second rectifier diode 9 includes the capacitor 13, the second resistor 14, and the second diode 15.
5 is constituted.
【００２２】インダクタンス素子１６と平滑コンデンサ
１７とは直列に接続され、一端を第１の整流ダイオード
８と第２の整流ダイオード９との接続点に接続し、他端
をトランス７の第１の２次巻線７ｂと前記第２の２次巻
線７ｃとの接続点に接続している。平滑コンデンサ１７
の両端は、出力端子１８ａ、１８ｂ間に接続されてい
る。平滑コンデンサ１７の静電容量値は十分大きく、出
力端子１８ａ、１８ｂには安定化された出力電圧Ｖout
が発生する。負荷１９は、出力端子１８ａ、１８ｂ間に
接続され、整流平滑された電力を消費する。制御回路２
０は、出力端子１８、１８ｂ間の電圧Ｖoutを検出し、
電圧Ｖoutが一定になるよう第１のスイッチング素子３
と第２のスイッチング素子４と第３のスイッチング素子
５と第４のスイッチング素子６のオンオフ比を調整して
制御する。The inductance element 16 and the smoothing capacitor 17 are connected in series, one end is connected to a connection point between the first rectifier diode 8 and the second rectifier diode 9, and the other end is connected to the first 2 It is connected to a connection point between the secondary winding 7b and the second secondary winding 7c. Smoothing capacitor 17
Are connected between the output terminals 18a and 18b. The capacitance value of the smoothing capacitor 17 is sufficiently large, and the stabilized output voltage V out is applied to the output terminals 18a and 18b.
Occurs. The load 19 is connected between the output terminals 18a and 18b, and consumes rectified and smoothed power. Control circuit 2
0 detects the voltage V out between the output terminals 18 and 18b,
First switching element 3 so that voltage V out is constant
And the on / off ratio of the second switching element 4, the third switching element 5, and the fourth switching element 6 is adjusted and controlled.
【００２３】以上のように構成されたスイッチング電源
装置の動作について図２を参照して説明する。図２の
（ａ）は、第１のスイッチング素子３および第４のスイ
ッチング素子６のオンオフを制御する信号Ｇ１の電圧波
形であり、（ｂ）は、第２のスイッチング素子４および
第３のスイッチング素子５のオンオフを制御する信号Ｇ
２の電圧波形である。図２の（ｃ）は、トランスの１次
巻線７ａに印加される電圧Ｖｐの波形であり、（ｄ）
は、第１の整流ダイオード８への印加電圧Ｖｄ１の波形
であり、（ｅ）は、第１の抵抗１１の印加電圧Ｖｒ１の
波形である。図２の（ｆ）は、第１のダイオード１２を
流れる電流Ｉｒ１の波形であり、（ｇ）は、第２の整流
ダイオード９への印加電圧Ｖｄ２の波形である。The operation of the switching power supply configured as described above will be described with reference to FIG. 2A shows a voltage waveform of a signal G1 for controlling on / off of the first switching element 3 and the fourth switching element 6, and FIG. 2B shows a voltage waveform of the second switching element 4 and the third switching. Signal G for controlling on / off of element 5
2 is a voltage waveform. FIG. 2C shows a waveform of the voltage Vp applied to the primary winding 7a of the transformer, and FIG.
(A) is a waveform of the voltage Vd1 applied to the first rectifier diode 8, and (e) is a waveform of the voltage Vr1 applied to the first resistor 11. FIG. 2F shows the waveform of the current Ir1 flowing through the first diode 12, and FIG. 2G shows the waveform of the voltage Vd2 applied to the second rectifier diode 9.
【００２４】時刻ｔ0において、制御回路２０からター
ンオン信号Ｇ１が出力されると、第２のスイッチング素
子４と第３のスイッチング素子５が同時にオンする。第
２のスイッチング素子４と第３のスイッチング素子５が
オンすると、トランス７の１次巻線７ａに負の入力電圧
−Ｖinが印加される。これにより、トランス７の第１の
２次巻線７ｂと第２の２次巻線７ｃに、第１の整流ダイ
オード８の極性に対して図中の矢印とは逆方向の電圧が
誘起され、第１の整流ダイオード８をオフとする。第１
の整流ダイオード８の両端には第１のコンデンサ１０と
第１の抵抗１１が接続されており、第１の整流ダイオー
ド８がターンオフした直後は、トランス７の第１の２次
巻線７ｂに寄生する直列漏れインダクタンスにより形成
されるインダクタと第１のコンデンサ１０と第１の抵抗
１１との直列共振回路になる。図２の（ｄ）に示すよう
に、この直列共振回路により、時刻ｔ1からｔ3の間の期
間に振動が生じる。、第１の抵抗１１の値を適切に設定
しておくことにより、第１の整流ダイオード８への印加
電圧Ｖｄ１は、上記の振動による共振電圧が重畳されて
減衰され、ピーク電圧の後に生じがちな振動は抑制され
る。At time t 0 , when the control circuit 20 outputs the turn-on signal G1, the second switching element 4 and the third switching element 5 are turned on at the same time. When the second switching element 4 and the third switching element 5 are turned on, a negative input voltage −V in is applied to the primary winding 7 a of the transformer 7. As a result, a voltage is induced in the first secondary winding 7b and the second secondary winding 7c of the transformer 7 in a direction opposite to the arrow in the figure with respect to the polarity of the first rectifier diode 8, The first rectifier diode 8 is turned off. First
A first capacitor 10 and a first resistor 11 are connected to both ends of the rectifier diode 8. Parasitic on the first secondary winding 7 b of the transformer 7 immediately after the first rectifier diode 8 is turned off. Thus, a series resonance circuit including the inductor formed by the series leakage inductance, the first capacitor 10 and the first resistor 11 is formed. As shown in (d) of FIG. 2, this series resonant circuit, the vibration in the period between t 3 from time t 1 occurs. By appropriately setting the value of the first resistor 11, the voltage Vd1 applied to the first rectifier diode 8 is attenuated by the superposition of the resonance voltage due to the above-described vibration, and the voltage Vd1 occurs after the peak voltage. Vibrations are suppressed.
【００２５】つまり、時刻ｔ1において、第１の整流ダ
イオード８の印加電圧Ｖｄ１が共振により、図２の
（ｄ）に示す波形のように、時刻（ｔ0ーｔ1）において
高くなる時は、第１のダイオード１２はオフとなる。こ
れにより、第１の整流ダイオード８の印加電圧Ｖｄ１の
ピーク値に対して第１のダイオード１２は無関係にな
る。従って、ＣＲスナバとしての効果は妨げられない。
第１の整流ダイオード８がオフになると、オンである第
２の整流ダイオード９を通してインダクタンス素子１６
にトランス７の第２の２次巻線に誘起された電圧が印加
される。インダクタンス素子１６にこの電圧が印加され
ると、インダクタンス素子１６を流れる電流は直線的に
増加する。この電流の変化は、トランス７の２次巻線７
ｃを介して１次側に伝達される。[0025] That is, at time t 1, the resonance applied voltages Vd1 of the first rectifier diode 8, such as the waveform shown in FIG. 2 (d), when the higher at time (t 0 over t 1) is , The first diode 12 is turned off. As a result, the first diode 12 becomes irrelevant to the peak value of the voltage Vd1 applied to the first rectifier diode 8. Therefore, the effect as the CR snubber is not hindered.
When the first rectifier diode 8 turns off, the inductance element 16 passes through the second rectifier diode 9 which is on.
, The voltage induced in the second secondary winding of the transformer 7 is applied. When this voltage is applied to the inductance element 16, the current flowing through the inductance element 16 increases linearly. This change in current is caused by the secondary winding 7 of the transformer 7.
c to the primary side.
【００２６】時刻ｔ4において、第２のスイッチング素
子４と第３のスイッチング素子５がオフすると、トラン
ス７の１次巻線７ａは開放され、トランス７の２次巻線
７ｂ、７ｃの誘起電圧はゼロになる。これにより、整流
ダイオード８への印加電圧Ｖｄ１により第１のコンデン
サ１０に充電された電荷は、第１のダイオード１２を通
して放電され、第１の整流ダイオード８の印加電圧Ｖｄ
１は減少する。この放電電流はトランス７の第１の２次
巻線７ｂを流れ、１次巻線７ａを流れる電流も急激に減
少するので、第２のスイッチング素子４と第３のスイッ
チング素子５のターンオフ時に発生するサージ電圧の発
生を抑制する。At time t 4 , when the second switching element 4 and the third switching element 5 are turned off, the primary winding 7 a of the transformer 7 is opened, and the induced voltage of the secondary windings 7 b and 7 c of the transformer 7 is changed. Becomes zero. As a result, the electric charge charged in the first capacitor 10 by the voltage Vd1 applied to the rectifier diode 8 is discharged through the first diode 12, and the voltage Vd applied to the first rectifier diode 8 is changed.
1 decreases. This discharge current flows through the first secondary winding 7b of the transformer 7, and the current flowing through the primary winding 7a also decreases sharply, so that the discharge current occurs when the second switching element 4 and the third switching element 5 are turned off. Surge voltage is suppressed.
【００２７】ここで、第１のコンデンサ１０の蓄積エネ
ルギーは、第１のダイオード１２を通して放電される電
流がインダクタンス素子１６に与える磁場エネルギーの
形に変換される。このとき、第１の整流ダイオード８が
オンして印加電圧Ｖｄ１をクランプしている。このた
め、ターンオフ時に発生するようなサージ電圧の発生は
無い。また、このときには、抵抗１１には電流が流れな
いため、エネルギーは消費されない。第１のコンデンサ
１０の電荷が放電され、時刻ｔ5において、第１の整流
ダイオード８の印加電圧Ｖｄ１が０になると、第１の整
流ダイオード８がオンとなる。これにより、トランス７
の磁束の連続性を保つように、電流がトランス７の第１
の２次巻線７ｂと第２の２次巻線７ｃに分流して流れ
る。Here, the energy stored in the first capacitor 10 is converted into the form of magnetic field energy applied to the inductance element 16 by the current discharged through the first diode 12. At this time, the first rectifier diode 8 is turned on to clamp the applied voltage Vd1. For this reason, there is no generation of a surge voltage that occurs at the time of turn-off. Further, at this time, no current flows through the resistor 11, so that no energy is consumed. Charge of the first capacitor 10 is discharged, at time t 5, when the applied voltage Vd1 of the first rectifier diode 8 becomes zero, the first rectifier diode 8 is turned on. Thereby, the transformer 7
The current flows through the first of the transformer 7 so as to maintain the continuity of the magnetic flux.
Of the secondary winding 7b and the second secondary winding 7c.
【００２８】時刻ｔ6において、第１のスイッチング素
子３と第４のスイッチング素子６がオンになると、トラ
ンス７の１次巻線７ａに入力電圧Ｖinが印加される。ト
ランス７の２次巻線７ｂにトランス７の巻数比倍Ｖin／
Ｎの電圧が誘起され、第１の整流ダイオード８をオンと
してインダクタンス素子１６にトランス７の２次巻線７
ｂに誘起された電圧に基づく電流を流す。インダクタン
ス素子１６に流れる電流は直線的に増加する。このと
き、トランス７の第１の２次巻線７ｂには、インダクタ
ンス素子１６を流れる電流が流れ、トランスの１次巻線
７ａには、トランスの巻数比倍の電流が流れる。[0028] At time t 6, the first switching element 3 fourth switching element 6 is turned on, the input voltage V in is applied to the primary winding 7a of the transformer 7. The secondary winding 7b of the transformer 7 has a turn ratio ratio V in /
N voltage is induced, the first rectifier diode 8 is turned on, and the secondary winding 7 of the transformer 7 is connected to the inductance element 16.
The current based on the voltage induced in b. The current flowing through the inductance element 16 increases linearly. At this time, a current flowing through the inductance element 16 flows through the first secondary winding 7b of the transformer 7, and a current having a multiple of the turns ratio of the transformer flows through the primary winding 7a of the transformer.
【００２９】以降、第２の整流ダイオード９のターンオ
フからターンオン時までの第２のコンデンサ１３と第２
の抵抗１４と第２のダイオード１５の動作の説明は、第
１の整流ダイオード８の場合と同じであるので説明は省
略する。Thereafter, the second capacitor 13 and the second capacitor 13 from the turn-off to the turn-on of the second rectifier diode 9 are turned on.
The description of the operation of the resistor 14 and the second diode 15 is the same as that of the case of the first rectifier diode 8, so that the description is omitted.
【００３０】このように、第１および第２の整流ダイオ
ード８、９がそれぞれオフする時の第１及び第２のスナ
バ回路３４、３５のそれぞれの整流ダイオード８、９に
印加されるサージ電圧を抑制する効果（以下、スナバ効
果と記す）は第１及び第２のダイオードがオフとなって
いるので妨げられない。さらに、整流ダイオード８、９
がそれぞれターンオンする時の、第１及び第２のコンデ
ンサ１０、１３の電荷の放電電流はそれぞれ第１及び第
２のダイオード１２、１５を通して流れる。従って、放
電電流は第１及び第２の抵抗１１、１４を経ずに流れ、
抵抗１１、１４による不用な損失の発生を無くすことが
できる。また、整流ダイオード８、９がそれぞれターン
オンする時の電流をトランス７の２次巻線７ｂ、７ｃに
流すことで、トランス７の１次巻線７ａに流れる電流を
小さくすることが可能である。以上説明したように、実
施例１のスイッチング電源装置によれば、抵抗１１、１
４によって発生する損失やスイッチング素子を流れる電
流を小さくすることができる。As described above, when the first and second rectifier diodes 8 and 9 are turned off, respectively, the surge voltage applied to the rectifier diodes 8 and 9 of the first and second snubber circuits 34 and 35 is reduced. The suppression effect (hereinafter referred to as snubber effect) is not hindered because the first and second diodes are off. Furthermore, rectifier diodes 8, 9
Are turned on, the discharge currents of the charges of the first and second capacitors 10 and 13 flow through the first and second diodes 12 and 15, respectively. Therefore, the discharge current flows without passing through the first and second resistors 11 and 14,
Unnecessary loss due to the resistors 11 and 14 can be eliminated. In addition, the current that flows when the rectifier diodes 8 and 9 are turned on flows through the secondary windings 7b and 7c of the transformer 7, so that the current flowing through the primary winding 7a of the transformer 7 can be reduced. As described above, according to the switching power supply of the first embodiment, the resistors 11 and 1
4 and the current flowing through the switching element can be reduced.
【００３１】なお、本実施例１のスイッチング電源装置
では、第１乃至第４のスイッチング素子を用いたフルブ
リッジ方式のスイッチング回路を例に説明している。し
かし、シングルエンドフォワード方式、フライバック方
式、ハーフブリッジ方式、プッシュプル方式のスイッチ
ング回路、またそれらの回路をベースにした各種のスイ
ッチング回路を備えたスイッチング電源装置においても
このスナバ回路は適用できる。すなわち、いずれの方式
のスイッチング回路を備えたスイッチング電源装置にお
いても整流回路を構成する整流ダイオードにこのスナバ
回路を用いれば、実施例１のスイッチング電源装置と同
様な効果が得られる。なお、本実施例１のスイッチング
電源装置では、整流素子として整流ダイオードを用いた
整流回路について説明したが、ＭＯＳＦＥＴなどを用い
た同期整流回路の場合でも、同様な効果があるのは言う
までもない。In the switching power supply of the first embodiment, a full-bridge type switching circuit using first to fourth switching elements is described as an example. However, the snubber circuit can be applied to a single-end forward system, a flyback system, a half-bridge system, a push-pull system, and a switching power supply device having various switching circuits based on these circuits. That is, in the switching power supply device provided with any type of switching circuit, if this snubber circuit is used for the rectifier diode constituting the rectifier circuit, the same effect as the switching power supply device of the first embodiment can be obtained. In the switching power supply according to the first embodiment, a rectifier circuit using a rectifier diode as a rectifier element has been described. However, it goes without saying that a synchronous rectifier circuit using a MOSFET or the like has similar effects.
【００３２】《実施例２》図３は、本発明のスナバ回路
を用いた実施例２のスイッチング電源装置の回路図であ
る。図３において、入力直流電源１は、入力端子２ａ、
２ｂ間に接続されている。第１のスイッチング素子２１
と第２のスイッチング素子２３の直列回路は、入力端子
２ａ、２ｂ間に接続されている。第３のダイオード２２
は、第１のスイッチング素子２１に並列に接続されてい
る。第４のダイオード２４は、第２のスイッチング素子
２３に並列に接続されている。第３のスイッチング素子
２５と第４のスイッチング素子２７の直列回路は、入力
端子２ａ、２ｂ間に接続されている。第５のダイオード
２６は第３のスイッチング素子２５に並列に接続されて
いる。第６のダイオード２８は第４のスイッチング素子
２７に並列に接続されている。Embodiment 2 FIG. 3 is a circuit diagram of a switching power supply according to Embodiment 2 using a snubber circuit of the present invention. 3, an input DC power supply 1 includes an input terminal 2a,
2b. First switching element 21
And the series circuit of the second switching element 23 is connected between the input terminals 2a and 2b. Third diode 22
Are connected in parallel to the first switching element 21. The fourth diode 24 is connected in parallel to the second switching element 23. The series circuit of the third switching element 25 and the fourth switching element 27 is connected between the input terminals 2a and 2b. The fifth diode 26 is connected in parallel to the third switching element 25. The sixth diode 28 is connected in parallel to the fourth switching element 27.
【００３３】トランス７は、１次巻線７ａと第１の２次
巻線７ｂと第２の２次巻線７ｃを有し、その巻数比は
Ｎ：１：１である。トランス７の１次巻線７ａの一端
は、第１のスイッチング素子２１と第２のスイッチング
素子２３との接続点に接続され、他端は、第３のスイッ
チング素子２５と第４のスイッチング素子２７との接続
点に接続されている。第１の整流ダイオード８及び第２
の整流ダイオード９は、それぞれのアノードがトランス
７の第１の２次巻線７ｂと第２の２次巻線７ｃに接続さ
れ、カソードは互いに接続されている。The transformer 7 has a primary winding 7a, a first secondary winding 7b, and a second secondary winding 7c, and the turns ratio is N: 1: 1. One end of the primary winding 7a of the transformer 7 is connected to a connection point between the first switching element 21 and the second switching element 23, and the other end is connected to the third switching element 25 and the fourth switching element 27. Is connected to the connection point. First rectifier diode 8 and second rectifier diode 8
Of the rectifier diode 9, each anode is connected to the first secondary winding 7b and the second secondary winding 7c of the transformer 7, and the cathodes are connected to each other.
【００３４】第１のコンデンサ１０と第１の抵抗１１の
直列回路は、第１の整流ダイオード８の両端に接続され
ている。第１のダイオード１２は、第１の整流ダイオー
ド８と極性を同じ方向にして第１の抵抗１１の両端に接
続されている。第１のコンデンサ１０と前記第１の抵抗
１１と第１のダイオード１２とで第１の整流ダイオード
８の第１のスナバ回路３４を構成する。第２のコンデン
サ１３と第２の抵抗１４との直列回路は、第２の整流ダ
イオード９の両端に接続されている。第２のダイオード
１５は、整流ダイオード９と極性を同じ方向にして第２
の抵抗１４の両端に接続されている。第２のコンデンサ
１３と第２の抵抗１４と第２のダイオード１５とで第２
の整流ダイオード９の第２のスナバ回路３５を構成す
る。The series circuit of the first capacitor 10 and the first resistor 11 is connected to both ends of the first rectifier diode 8. The first diode 12 is connected to both ends of the first resistor 11 with the same polarity as the first rectifier diode 8. The first capacitor 10, the first resistor 11, and the first diode 12 constitute a first snubber circuit 34 of the first rectifier diode 8. A series circuit of the second capacitor 13 and the second resistor 14 is connected to both ends of the second rectifier diode 9. The second diode 15 has the same polarity as the rectifier diode 9 and has a second polarity.
Are connected to both ends of the resistor 14. The second capacitor 13, the second resistor 14, and the second diode 15
Constitutes the second snubber circuit 35 of the rectifier diode 9 of FIG.
【００３５】インダクタンス素子１６と平滑コンデンサ
１７との直列接続体の一端は、第１の整流ダイオード８
と第２の整流ダイオード９との接続点に接続され、他端
はトランス７の第１の２次巻線７ｂと第２の２次巻線７
ｃとの接続点に接続されている。平滑コンデンサ１７
は、出力端子１８ａ、１８ｂ間に接続されている。前記
平滑コンデンサ１７の静電容量は十分大きく、出力端子
１８ａ、１８ｂ間には安定化された出力電圧Ｖoutが出
力される。負荷１９は、出力端子１８ａ、１８ｂ間に接
続され、電力を消費する。One end of a series connection of the inductance element 16 and the smoothing capacitor 17 is connected to the first rectifier diode 8.
The other end of the transformer 7 is connected to a first secondary winding 7 b and a second secondary winding 7 of the transformer 7.
c is connected to the connection point. Smoothing capacitor 17
Is connected between the output terminals 18a and 18b. The capacitance of the smoothing capacitor 17 is sufficiently large, and a stabilized output voltage Vout is output between the output terminals 18a and 18b. The load 19 is connected between the output terminals 18a and 18b and consumes power.
【００３６】制御回路２９は、出力端子１８ａ、１８ｂ
間の電圧Ｖoutを検出し、電圧Ｖoutが一定になるように
第１のスイッチング素子２１と第３のスイッチング素子
２５のオンオフ比を調整して制御する。また、制御回路
２９は、第２のスイッチング素子２３を微小な休止期間
を設けて第１のスイッチング素子２１と相補的にオンオ
フし、第４のスイッチング素子２７を微小な休止期間を
設けて第３のスイッチング素子２５と相補的にオンオフ
するよう制御する。The control circuit 29 includes output terminals 18a, 18b
A voltage Vout between the first switching element 21 and the third switching element 25 is adjusted and controlled so that the voltage Vout is constant. Further, the control circuit 29 turns on and off the second switching element 23 complementarily with the first switching element 21 by providing a minute pause, and sets the fourth switching element 27 to a third pause by providing a minute pause. Is controlled to be turned on / off complementarily with the switching element 25 of FIG.
【００３７】以上のように構成された実施例２のスイッ
チング電源装置の動作について図４を参照して説明す
る。図４の（ａ）は、第１のスイッチング素子３のオン
オフ信号Ｇ１の電圧波形であり、（ｂ）は第２のスイッ
チング素子４のオンオフ信号Ｇ２の電圧波形である。図
４の（ｃ）は、第３のスイッチング素子２５のオンオフ
信号Ｇ３の電圧波形であり、（ｄ）は第４のスイッチン
グ素子２７のオンオフ信号Ｇ４の電圧波形である。図４
の（ｅ）は、トランス７の１次巻線７ａに印加される電
圧Ｖｐの波形であり、（ｆ）はトランス７の１次巻線７
ａを流れる電流Ｉｐの波形である。図４の（ｇ）は、第
１の整流ダイオード８を流れる電流Ｉｄ１の波形であ
り、（ｈ）は第１の抵抗１１の印加電圧Ｖｒ１の波形で
ある。図４の（ｉ）は、第１のダイオード１２を流れる
電流Ｉｒ１の波形であり、（ｊ）は第２の整流ダイオー
ド９の電圧Ｖｄ２の波形である。The operation of the switching power supply of Embodiment 2 configured as described above will be described with reference to FIG. FIG. 4A shows the voltage waveform of the on / off signal G1 of the first switching element 3, and FIG. 4B shows the voltage waveform of the on / off signal G2 of the second switching element 4. FIG. 4C shows the voltage waveform of the on / off signal G3 of the third switching element 25, and FIG. 4D shows the voltage waveform of the on / off signal G4 of the fourth switching element 27. FIG.
(E) is a waveform of the voltage Vp applied to the primary winding 7a of the transformer 7, and (f) is a waveform of the primary winding 7a of the transformer 7.
3A is a waveform of a current Ip flowing through a. FIG. 4G shows the waveform of the current Id1 flowing through the first rectifier diode 8, and FIG. 4H shows the waveform of the voltage Vr1 applied to the first resistor 11. FIG. 4 (i) is a waveform of the current Ir1 flowing through the first diode 12, and FIG. 4 (j) is a waveform of the voltage Vd2 of the second rectifier diode 9.
【００３８】トランス７の２次側の動作は、実施例１の
スイッチング電源装置の動作と同じである。トランス７
の１次側の回路において、第１のスイッチング素子２１
と第３のスイッチング素子２５が共にオフしている期間
は、第２のスイッチング素子２３と第４のスイッチング
素子２７とでトランス７の１次巻線７ａを短絡してい
る。このように、この１次側の回路はトランス７の電流
を連続的に制御する機能を有しており、すべてのスイッ
チング素子２１、２３、２５、２７がターンオンする直
前にそれぞれのスイッチング素子に並列接続されたダイ
オード２２、２４、２６、２８がオンする。その結果、
各スイッチング素子２１、２３、２５、２７は、ゼロ電
圧でターンオンすることができるため、スイッチング損
失を低減できる。The operation of the secondary side of the transformer 7 is the same as the operation of the switching power supply of the first embodiment. Transformer 7
In the circuit on the primary side of the first switching element 21
During a period in which both the third switching element 25 and the third switching element 25 are off, the primary winding 7a of the transformer 7 is short-circuited by the second switching element 23 and the fourth switching element 27. As described above, this primary side circuit has a function of continuously controlling the current of the transformer 7, and is connected in parallel with each switching element immediately before all the switching elements 21, 23, 25, 27 are turned on. The connected diodes 22, 24, 26, 28 are turned on. as a result,
Since each of the switching elements 21, 23, 25, and 27 can be turned on at zero voltage, switching loss can be reduced.
【００３９】また、第１のスイッチング素子２１がター
ンオフする時、第２のコンデンサ１３の放電電流が第２
のダイオード１５を通して、第２の２次巻線７ｃを流れ
る。従って、その放電電流の分だけ、第１の２次巻線７
ｂの電流と１次巻線７ａの電流がそれぞれ減少し、トラ
ンス７の１次巻線７ａが短絡されている期間のトランス
７の１次巻線７ａを流れる電流が小さくなる。その結
果、第２のスイッチング素子２３と第４のスイッチング
素子２７を流れる電流が小さくなり、第２及び第４のス
イッチング素子がオン状態であるときに寄生的に存在す
る抵抗成分による損失の発生が抑制できる。同様に第３
のスイッチング素子２５のターンオフ後のトランス７の
一次巻線７ａに流れる短絡電流も小さくできる。参考ま
でに、第１のダイオード１２と第２のダイオード１５を
接続しない場合のトランス７の１次巻線７ａの電流波形
を図４の（ｆ）中に破線で示す。When the first switching element 21 is turned off, the discharge current of the second
Flows through the second secondary winding 7c through the diode 15 of FIG. Therefore, the first secondary winding 7 is provided by the discharge current.
The current b and the current of the primary winding 7a decrease, and the current flowing through the primary winding 7a of the transformer 7 during the period when the primary winding 7a of the transformer 7 is short-circuited decreases. As a result, the current flowing through the second switching element 23 and the fourth switching element 27 becomes small, and a loss due to a parasitic resistance component occurs when the second and fourth switching elements are in the ON state. Can be suppressed. Similarly the third
Short-circuit current flowing through the primary winding 7a of the transformer 7 after the switching element 25 is turned off. For reference, the current waveform of the primary winding 7a of the transformer 7 when the first diode 12 and the second diode 15 are not connected is shown by a broken line in FIG.
【００４０】また、２次側の回路は実施例１で説明した
ように、第１及び第２の整流ダイオード８、９がそれぞ
れオフする時は、第１及び第２のダイオード１２、１５
はオフとなっている。従って、第１及び第２のスナバ回
路３４、３５のスナバ効果を妨げることがない。また、
第１及び第２の整流ダイオード８、９がそれぞれターン
オンする時は、第１及び第２のコンデンサに蓄えられて
いる電荷は、それぞれ第１及び第２のダイオード１２、
１５を経て放電される。その結果、第１及び第２の抵抗
１１、１４にはこの放電電流が流れず、第１及び第２の
抵抗１１、１４による不用な損失の発生を無くすことが
できる。また、整流ダイオード８、９がそれぞれターン
オンする時の電流をトランス７の２次巻線７ｂ、７ｃに
流すことにより、トランス７の１次巻線７ａを短絡して
いる期間のトランス７の１次巻線７ａを流れる電流を小
さくすることが可能である。その結果、スイッチング素
子に寄生的に存在する抵抗成分によって発生する損失や
スイッチング素子に印加される電圧を小さくすることが
可能である。As described in the first embodiment, when the first and second rectifying diodes 8 and 9 are turned off, respectively, the secondary side circuit includes the first and second diodes 12 and 15.
Is off. Therefore, the snubber effect of the first and second snubber circuits 34 and 35 is not hindered. Also,
When the first and second rectifier diodes 8 and 9 are turned on, respectively, the electric charges stored in the first and second capacitors are changed to the first and second diodes 12 and 9, respectively.
It is discharged through 15. As a result, this discharge current does not flow through the first and second resistors 11 and 14, and the occurrence of unnecessary loss due to the first and second resistors 11 and 14 can be eliminated. Further, the current when the rectifier diodes 8 and 9 are turned on is caused to flow through the secondary windings 7b and 7c of the transformer 7, so that the primary winding of the The current flowing through the winding 7a can be reduced. As a result, it is possible to reduce the loss caused by the resistance component parasitically present in the switching element and the voltage applied to the switching element.
【００４１】なお、本実施例２のスイッチング電源装置
は、フルブリッジコンバータ方式のスイッチング回路を
有するもので説明した。しかし、主スイッチがオフの期
間、トランスの巻線を短絡する機能を有するハーフブリ
ッジコンバータ、プッシュプルコンバータ、及びそれら
の回路をベースにした各種の回路方式のスイッチング電
源装置における整流回路を構成する整流ダイオードに対
してこのスナバ回路を用いても、同様な効果が得られる
のは言うまでもない。なお、実施例２のスイッチング電
源装置では、整流素子としてダイオードを例に説明した
が、ＭＯＳＦＥＴなどによる同期整流回路を用いた場合
でも同様な効果が得られるのは言うまでもない。The switching power supply of the second embodiment has been described as having a full-bridge converter type switching circuit. However, while the main switch is off, a rectifier constituting a rectifier circuit in a half-bridge converter, a push-pull converter having a function of short-circuiting a winding of a transformer, and a switching power supply of various circuit types based on those circuits. It goes without saying that a similar effect can be obtained even if this snubber circuit is used for a diode. In the switching power supply device according to the second embodiment, the diode has been described as an example of the rectifying element. However, it is needless to say that a similar effect can be obtained even when a synchronous rectifying circuit such as a MOSFET is used.
【００４２】[0042]
【発明の効果】以上実施例で詳しく説明したように、本
発明のスナバ回路によれば、整流素子がオフする時にス
ナバ回路ののスナバ効果を妨げること無く、整流素子が
ターンオンする時にスナバ回路の抵抗に放電電流を流す
ことがないので不用な損失の発生を防止できる。また、
本発明のスイッチング電源装置によれば、整流回路の整
流素子がターンオンする時の電流をトランスの２次巻線
に流すことで、トランスの１次巻線の電流を小さくする
ことが可能である。その結果、スイッチング素子に寄生
的に存在する抵抗成分によって発生するジュール損失や
スイッチング素子に印加される電圧を小さくすることが
可能であり、ノイズの発生が小さく、かつ高い効率を有
するスイッチング電源装置を提供することができる。As described in detail in the above embodiments, according to the snubber circuit of the present invention, the snubber circuit does not hinder the snubber effect of the snubber circuit when the rectifier element is turned off, and the snubber circuit is turned on when the rectifier element is turned on. Since no discharge current flows through the resistor, unnecessary loss can be prevented. Also,
ADVANTAGE OF THE INVENTION According to the switching power supply of this invention, the electric current at the time of the turn-on of the rectifier of a rectifier circuit being passed through the secondary winding of a transformer can reduce the electric current of the primary winding of a transformer. As a result, it is possible to reduce the Joule loss generated by the resistance component parasitically present in the switching element and the voltage applied to the switching element, to reduce the generation of noise and to provide a switching power supply having high efficiency. Can be provided.
【図１】本発明の実施例１のスイッチング電源装置の回
路図。FIG. 1 is a circuit diagram of a switching power supply device according to a first embodiment of the present invention.
【図２】本発明の実施例１のスイッチング電源装置にお
ける各部の動作波形図で、（ａ）は第１及び第４のスイ
ッチング素子３、６をオンオフする信号Ｇ１の電圧波形
図、（ｂ）は第２及び第３のスイッチング素子４、５を
オンオフする信号Ｇ２の電圧波形図、（ｃ）はトランス
の１次巻線７ａに印加される電圧Ｖｐの電圧波形図、
（ｄ）は第１の整流ダイオード８への印加電圧Ｖｄ１の
電圧波形図、（ｅ）は第１の抵抗１１に印加される電圧
Ｖｒ１の電圧波形図、（ｆ）は第１のダイオード１２を
流れる電流Ｉｒ１の電流波形図、（ｇ）は第２の整流ダ
イオード９への印加電圧Ｖｄ２の電圧波形図。FIG. 2 is an operation waveform diagram of each part in the switching power supply device according to the first embodiment of the present invention. FIG. 2 (a) is a voltage waveform diagram of a signal G1 for turning on and off first and fourth switching elements 3 and 6, and FIG. Is a voltage waveform diagram of the signal G2 for turning on and off the second and third switching elements 4, 5, (c) is a voltage waveform diagram of the voltage Vp applied to the primary winding 7a of the transformer,
(D) is a voltage waveform diagram of a voltage Vd1 applied to the first rectifier diode 8, (e) is a voltage waveform diagram of a voltage Vr1 applied to the first resistor 11, and (f) is a voltage waveform diagram of the first diode 12. FIG. 7G is a current waveform diagram of a flowing current Ir1, and FIG. 7G is a voltage waveform diagram of a voltage Vd2 applied to a second rectifier diode 9.
【図３】本発明の実施例２のスイッチング電源装置の回
路図。FIG. 3 is a circuit diagram of a switching power supply device according to a second embodiment of the present invention.
【図４】本発明の実施例２のスイッチング電源装置にお
ける各部の動作波形図で、（ａ）は第１のスイッチング
素子３をオンオフする信号Ｇ１の電圧波形図、（ｂ）は
第２のスイッチング素子４をオンオフする信号Ｇ２の電
圧波形図、（ｃ）は第３のスイッチング素子５をオンオ
フする信号Ｇ３の電圧波形図、（ｄ）は第４のスイッチ
ング素子６をオンオフする信号Ｇ４の電圧波形図、
（ｅ）はトランスの１次巻線７ａに印加される電圧Ｖｐ
の電圧波形図、（ｆ）はトランスの１次巻線７ａを流れ
る電流Ｉｐの電流波形図、（ｇ）は第１の整流ダイオー
ド８を流れる電流Ｉｄ１の電流波形図、（ｈ）は第１の
抵抗１１に印加される電圧Ｖｒ１の電圧波形図、（ｉ）
は第１のダイオード１２を流れる電流Ｉｒ１の電流波形
図、（ｊ）は第２の整流ダイオード９への印加電圧Ｖｄ
２の電圧波形図。FIGS. 4A and 4B are operation waveform diagrams of respective units in a switching power supply device according to Embodiment 2 of the present invention, wherein FIG. 4A is a voltage waveform diagram of a signal G1 for turning on and off a first switching element 3, and FIG. A voltage waveform diagram of a signal G2 for turning on / off the element 4, (c) is a voltage waveform diagram of a signal G3 for turning on / off the third switching element 5, and (d) is a voltage waveform of a signal G4 for turning on / off the fourth switching element 6. Figure,
(E) shows the voltage Vp applied to the primary winding 7a of the transformer.
(F) is a current waveform diagram of the current Ip flowing through the primary winding 7a of the transformer, (g) is a current waveform diagram of the current Id1 flowing through the first rectifier diode 8, and (h) is a first waveform diagram. Of the voltage Vr1 applied to the resistor 11 of FIG.
Is a current waveform diagram of a current Ir1 flowing through the first diode 12, and (j) is a voltage Vd applied to the second rectifier diode 9.
2 is a voltage waveform diagram of FIG.
【図５】従来のスナバ回路の回路図。FIG. 5 is a circuit diagram of a conventional snubber circuit.
【図６】従来のスナバ回路における整流素子のターンオ
ン時の動作波形図。FIG. 6 is an operation waveform diagram when a rectifying element is turned on in a conventional snubber circuit.
【図７】従来のスナバ回路における整流素子のターンオ
ン時に発生する損失と抵抗値との関係を示すグラフ。FIG. 7 is a graph showing a relationship between a loss generated when a rectifying element is turned on and a resistance value in a conventional snubber circuit.
１ 入力直流電源 ２ａ、２ｂ 入力端子 ３ 第１のスイッチング素子 ４ 第２のスイッチング素子 ５ 第３のスイッチング素子 ６ 第４のスイッチング素子 ７ トランス ７ａ １次巻線 ７ｂ 第１の２次巻線 ７ｃ 第２の２次巻線 ８ 第１の整流ダイオード ９ 第２の整流ダイオード １０ 第１のコンデンサ １１ 第１の抵抗 １２ 第１のダイオード １３ 第２のコンデンサ １４ 第２の抵抗 １５ 第２のダイオード １６ インダクタンス素子 １７ 平滑コンデンサ １８ａ、１８ｂ 出力端子 １９ 負荷 ２０ 制御回路 ２１ 第１のスイッチング素子 ２２ 第３のダイオード ２３ 第２のスイッチング素子 ２４ 第４のダイオード ２５ 第３のスイッチング素子 ２６ 第５のダイオード ２７ 第４のスイッチング素子 ２８ 第６のスイッチング素子 ２９ 制御回路 ３０ 整流ダイオード ３１ コンデンサ ３２ 抵抗 ３３ 寄生インダクタ ３４ 第１のスナバ回路 ３５ 第２のスナバ回路 Reference Signs List 1 input DC power supply 2a, 2b input terminal 3 first switching element 4 second switching element 5 third switching element 6 fourth switching element 7 transformer 7a primary winding 7b first secondary winding 7c 2 secondary winding 8 1st rectifier diode 9 2nd rectifier diode 10 1st capacitor 11 1st resistor 12 1st diode 13 2nd capacitor 14 2nd resistor 15 2nd diode 16 inductance Element 17 Smoothing capacitor 18a, 18b Output terminal 19 Load 20 Control circuit 21 First switching element 22 Third diode 23 Second switching element 24 Fourth diode 25 Third switching element 26 Fifth diode 27 Fourth Switching element 28 sixth switching element 29 control circuit 3 0 Rectifier diode 31 Capacitor 32 Resistance 33 Parasitic inductor 34 First snubber circuit 35 Second snubber circuit
フロントページの続き (56)参考文献 特開 平10−285909（ＪＰ，Ａ) 特開 平９−224374（ＪＰ，Ａ) 特開 昭62−25877（ＪＰ，Ａ) 特開 昭61−280769（ＪＰ，Ａ) 特開 平７−222444（ＪＰ，Ａ) 特開 平10−295078（ＪＰ，Ａ) 特開 平６−54531（ＪＰ，Ａ) 特開 平６−233535（ＪＰ，Ａ) 実開 昭54−150847（ＪＰ，Ｕ)Continuation of front page (56) References JP-A-10-285909 (JP, A) JP-A-9-224374 (JP, A) JP-A-62-287769 (JP, A) JP-A-61-280769 (JP, A) JP-A-7-222444 (JP, A) JP-A-10-295078 (JP, A) JP-A-6-54531 (JP, A) JP-A-6-233535 (JP, A) 54-150847 (JP, U)
Claims (4)
オフ動作により交流電圧に変換して全波整流用のトラン
スの１次巻線に印加するスイッチング回路、 前記トランスの、一端が共通に接続された全波整流用の
２つの２次巻線に誘起された交流電圧を全波整流するよ
うに各２次巻線の一端に各端を接続したそれぞれの整流
素子、 前記整流素子にそれぞれ並列に接続した、コンデンサと
抵抗との直列接続体、 前記整流素子を流れる電流の方向と同じ方向の、前記コ
ンデンサの放電電流を流すように前記抵抗に並列に接続
したダイオード、及び 前記トランスの１次巻線に電圧が
印加されない期間を有し、前記期間に前記１次巻線を短
絡するように前記スイッチング回路を制御する制御回路
を備え、 前記１次巻線の電圧が低下して、前記スイッチング回路
が前記１次巻線を短絡するとき、前記コンデンサのそれ
ぞれの放電電流が、前記コンデンサに直列に接続された
前記ダイオードを経てそれぞれの２次巻線を流れ、前記
放電電流に相当する分だけ１次巻線の電流を減少させる
ことを特徴とするスイッチング電源装置。A switching circuit for converting an input DC voltage into an AC voltage by an on / off operation of a switching means and applying the AC voltage to a primary winding of a full-wave rectifying transformer ; For full-wave rectification connected to
Full-wave rectification of the induced alternating voltage to the two secondary windings
Each of the rectifying elements connected to each end to one end of each secondary winding cormorants and connected in parallel to said rectifying element in series connection of a capacitor and a resistor, the same direction as the direction of the current flowing through the rectifying element , Said co
Capacitor discharge current flows as the connected in parallel with the resistor diode, and the voltage to the primary winding of the transformer
A period during which no voltage is applied, and the primary winding is shortened during the period.
Control circuit for controlling the switching circuit so that the
The provided voltage of the primary winding is reduced, the switching circuit
Shorts the primary winding when the
Each discharge current was connected in series with the capacitor
Flow through each secondary winding via the diode,
Reduce the current in the primary winding by the amount corresponding to the discharge current
Switching power supply unit, characterized in that.
電圧に変換する前記スイッチング回路がフルブリッジ型
構成であることを特徴とする請求項１記載のスイッチン
グ電源装置。2. The switching power supply device according to claim 1, wherein said switching circuit for converting an input DC voltage into an AC voltage by an on / off operation has a full-bridge type configuration.
電圧に変換する前記スイッチング回路がハーフブリッジ
型構成であることを特徴とする請求項１記載のスイッチ
ング電源装置。3. The switching power supply device according to claim 1, wherein said switching circuit for converting an input DC voltage into an AC voltage by an on / off operation has a half-bridge type configuration.
電圧に変換する前記スイッチング回路がプッシュプル型
構成であることを特徴とする請求項１記載のスイッチン
グ電源装置。4. The switching power supply device according to claim 1, wherein said switching circuit for converting an input DC voltage into an AC voltage by an on / off operation has a push-pull type configuration.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16958099A JP3159261B2 (en) | 1999-06-16 | 1999-06-16 | Snubber circuit and switching power supply using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16958099A JP3159261B2 (en) | 1999-06-16 | 1999-06-16 | Snubber circuit and switching power supply using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001008447A JP2001008447A (en) | 2001-01-12 |
| JP3159261B2 true JP3159261B2 (en) | 2001-04-23 |
Family
ID=15889123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16958099A Expired - Lifetime JP3159261B2 (en) | 1999-06-16 | 1999-06-16 | Snubber circuit and switching power supply using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3159261B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304868B2 (en) | 2005-02-25 | 2007-12-04 | Sanken Electric Co., Ltd. | DC converter |
| US7525822B2 (en) | 2005-02-25 | 2009-04-28 | Sanken Electric Co., Ltd. | DC converter including a tertiary winding for driving synchronous rectifiers |
| KR101598838B1 (en) | 2014-07-28 | 2016-03-02 | (주)콤파스 | Grounding appliance of Box packaging unit |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012005249A (en) | 2010-06-17 | 2012-01-05 | Sanken Electric Co Ltd | Switching power supply circuit |
| JP5641368B2 (en) | 2012-04-12 | 2014-12-17 | 株式会社村田製作所 | Switching power supply |
| CN102664526B (en) * | 2012-05-15 | 2015-12-16 | 迈象电子科技（上海）有限公司 | The method of reverse excitation circuit and the loss of reduction reverse excitation circuit transformer leakage inductance |
| CN104124865A (en) * | 2013-04-27 | 2014-10-29 | 海洋王（东莞）照明科技有限公司 | Boost circuit |
-
1999
- 1999-06-16 JP JP16958099A patent/JP3159261B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304868B2 (en) | 2005-02-25 | 2007-12-04 | Sanken Electric Co., Ltd. | DC converter |
| US7525822B2 (en) | 2005-02-25 | 2009-04-28 | Sanken Electric Co., Ltd. | DC converter including a tertiary winding for driving synchronous rectifiers |
| KR101598838B1 (en) | 2014-07-28 | 2016-03-02 | (주)콤파스 | Grounding appliance of Box packaging unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001008447A (en) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6587358B1 (en) | Switching power supply circuit | |
| JP3132093B2 (en) | Power supply circuit | |
| EP1189333A1 (en) | Switching power supply | |
| JP3475892B2 (en) | Switching power supply | |
| US6185111B1 (en) | Switching power supply apparatus | |
| US11296607B2 (en) | DC-DC converter | |
| US7184287B2 (en) | Rectifier clamping circuit with reverse energy recovery | |
| JP3221185B2 (en) | Switching power supply | |
| JP3159261B2 (en) | Snubber circuit and switching power supply using the same | |
| US6252782B1 (en) | Switching power supply utilizing magnetically coupled series inductors | |
| JP2513381B2 (en) | Power supply circuit | |
| JP3575465B2 (en) | Switching power supply circuit | |
| EP0964504B1 (en) | Switching power source apparatus | |
| JP3175388B2 (en) | Switching power supply | |
| US20020000923A1 (en) | Switching power supply circuit | |
| JP3100526B2 (en) | Switching power supply | |
| JP3069565B1 (en) | Switching power supply | |
| JPH07284271A (en) | Switching power supply apparatus | |
| JPH0678537A (en) | Switching power supply equipment | |
| JP3590153B2 (en) | Switching power supply | |
| JPH0686548A (en) | Switching power supply equipment | |
| JPH09163740A (en) | Switching power supply | |
| JPH114578A (en) | Voltage converter device | |
| JPH099615A (en) | Switching power supply apparatus | |
| JP2002010643A (en) | Switching power unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3159261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |