JPH06110848A - 共有メモリのアクセス方法 - Google Patents
共有メモリのアクセス方法Info
- Publication number
- JPH06110848A JPH06110848A JP26101592A JP26101592A JPH06110848A JP H06110848 A JPH06110848 A JP H06110848A JP 26101592 A JP26101592 A JP 26101592A JP 26101592 A JP26101592 A JP 26101592A JP H06110848 A JPH06110848 A JP H06110848A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- shared memory
- flag
- turned
- cpus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 複数のＣＰＵで１つの共有メモリを用いても
デッドロックなくメモリアクセスができるようにする。 【構成】 ＣＰＵ Ａ及びＣＰＵ Ｂにそれぞれ対応し
てフラグＦＡ及びフラグＦＢを備える。ＣＰＵ Ａは共
有メモリＭを使用するに先だちフラグＦＡをＯＮにし、
このときフラグＦＢをＯＦＦであることを条件に共有メ
モリＭを使用する一方、フラグＦＢがＯＮであるときに
はフラグＦＡをＯＦＦにし一定クロック経過後に動作を
再度行う。ＣＰＵ Ｂも、ＣＰＵ Ａと同様に、フラグ
ＦＢをＯＮにしたときにフラグＦＡがＯＦＦとなってい
るときに共有メモリＭを使用する。
デッドロックなくメモリアクセスができるようにする。 【構成】 ＣＰＵ Ａ及びＣＰＵ Ｂにそれぞれ対応し
てフラグＦＡ及びフラグＦＢを備える。ＣＰＵ Ａは共
有メモリＭを使用するに先だちフラグＦＡをＯＮにし、
このときフラグＦＢをＯＦＦであることを条件に共有メ
モリＭを使用する一方、フラグＦＢがＯＮであるときに
はフラグＦＡをＯＦＦにし一定クロック経過後に動作を
再度行う。ＣＰＵ Ｂも、ＣＰＵ Ａと同様に、フラグ
ＦＢをＯＮにしたときにフラグＦＡがＯＦＦとなってい
るときに共有メモリＭを使用する。
Description
【０００１】
【産業上の利用分野】本発明は複数の電子計算機又は複
数のマイクロプロセッサを用いた製品の共有メモリのア
クセス方法に関する。
数のマイクロプロセッサを用いた製品の共有メモリのア
クセス方法に関する。
【０００２】
【従来の技術】図８に示すようにＣＰＵ ＡとＣＰＵ
Ｂの２つのＣＰＵで共有の共有メモリＭを使用する場
合、共有メモリＭを使用していることを示すフラグＦを
設ける。ＣＰＵ ＡとＣＰＵ Ｂからこの共有メモリＭ
を使用する場合、図９に示すように、まずフラグＦがＯ
ＦＦである（使用中でない）ことを確認し、（ステップ
１）、次にフラグＦをＯＮにし（ステップ２）、共有メ
モリＭを使用する（ステップ３）。フラグＦがＯＮであ
ればＯＦＦになるまで待つ。共有メモリＭの使用が終っ
たら、フラグＦをＯＦＦにする（ステップ４）。
Ｂの２つのＣＰＵで共有の共有メモリＭを使用する場
合、共有メモリＭを使用していることを示すフラグＦを
設ける。ＣＰＵ ＡとＣＰＵ Ｂからこの共有メモリＭ
を使用する場合、図９に示すように、まずフラグＦがＯ
ＦＦである（使用中でない）ことを確認し、（ステップ
１）、次にフラグＦをＯＮにし（ステップ２）、共有メ
モリＭを使用する（ステップ３）。フラグＦがＯＮであ
ればＯＦＦになるまで待つ。共有メモリＭの使用が終っ
たら、フラグＦをＯＦＦにする（ステップ４）。
【０００３】３以上のＣＰＵが共有メモリを使用する場
合も、上述したのと同様に、共有メモリが使用中を示す
フラグを１個設け、共有メモリを使用したいＣＰＵが、
このフラグがＯＦＦであることを確認後フラグをＯＮに
して共有メモリを使用する。共有メモリの使用が終了し
たらこのフラグをＯＦＦにする。
合も、上述したのと同様に、共有メモリが使用中を示す
フラグを１個設け、共有メモリを使用したいＣＰＵが、
このフラグがＯＦＦであることを確認後フラグをＯＮに
して共有メモリを使用する。共有メモリの使用が終了し
たらこのフラグをＯＦＦにする。
【０００４】
【発明が解決しようとする課題】共有メモリＭが使用中
であることを示すフラグＦを両ＣＰＵから全く同時に読
込み判断した場合、各々のＣＰＵは共有メモリＭが使用
中でないと判断し、両ＣＰＵから同時に共有メモリを参
照／変更する可能性がある。通常、共有メモリは複数Ｃ
ＰＵ間のインターフェイスデータの受け渡し場所として
使われる為、複数ＣＰＵから同時に共有メモリを参照／
変更した場合、インターフェイスデータが意図された通
りに受け渡しされない可能性がある。
であることを示すフラグＦを両ＣＰＵから全く同時に読
込み判断した場合、各々のＣＰＵは共有メモリＭが使用
中でないと判断し、両ＣＰＵから同時に共有メモリを参
照／変更する可能性がある。通常、共有メモリは複数Ｃ
ＰＵ間のインターフェイスデータの受け渡し場所として
使われる為、複数ＣＰＵから同時に共有メモリを参照／
変更した場合、インターフェイスデータが意図された通
りに受け渡しされない可能性がある。
【０００５】本発明は、上記従来技術に鑑み、複数ＣＰ
Ｕで１台の共有メモリを使用しても、良好な動作を確保
できる共有メモリのアクセス方法を提供することを目的
とする。
Ｕで１台の共有メモリを使用しても、良好な動作を確保
できる共有メモリのアクセス方法を提供することを目的
とする。
【０００６】
【課題を解決するための手段】本発明では、複数のＣＰ
Ｕから共有メモリを使用する場合、各ＣＰＵが共有メモ
リを使用していることを示すフラグをＣＰＵ台数分設け
る。各ＣＰＵで共有メモリを使用する場合は、自ＣＰＵ
用のフラグをまずＯＮにする。次に他ＣＰＵが使用中か
否かを他ＣＰＵ用のフラグで確認することにより、複数
のＣＰＵから同時に共有メモリを使用する（参照／変更
する）ことを防ぐ。
Ｕから共有メモリを使用する場合、各ＣＰＵが共有メモ
リを使用していることを示すフラグをＣＰＵ台数分設け
る。各ＣＰＵで共有メモリを使用する場合は、自ＣＰＵ
用のフラグをまずＯＮにする。次に他ＣＰＵが使用中か
否かを他ＣＰＵ用のフラグで確認することにより、複数
のＣＰＵから同時に共有メモリを使用する（参照／変更
する）ことを防ぐ。
【０００７】自ＣＰＵ用のフラグをＯＮにした後、他Ｃ
ＰＵ用フラグのＯＮ／ＯＦＦを確認し、他ＣＰＵ用フラ
グがＯＮであれば他ＣＰＵが共有メモリを使用中と判断
し、自ＣＰＵ用フラグをＯＦＦにして再度試みるが、こ
の際、複数ＣＰＵ間で再試行のタイミングを少しずら
す。これは複数ＣＰＵが全く同じタイミングで自ＣＰＵ
用フラグをＯＮにし、他ＣＰＵ用フラグのＯＮ又はＯＦ
Ｆを判定した場合のデッドロック（同じ処理をお互いに
行ない、その処理から抜け出せなくなる現象）を防止す
るためである。
ＰＵ用フラグのＯＮ／ＯＦＦを確認し、他ＣＰＵ用フラ
グがＯＮであれば他ＣＰＵが共有メモリを使用中と判断
し、自ＣＰＵ用フラグをＯＦＦにして再度試みるが、こ
の際、複数ＣＰＵ間で再試行のタイミングを少しずら
す。これは複数ＣＰＵが全く同じタイミングで自ＣＰＵ
用フラグをＯＮにし、他ＣＰＵ用フラグのＯＮ又はＯＦ
Ｆを判定した場合のデッドロック（同じ処理をお互いに
行ない、その処理から抜け出せなくなる現象）を防止す
るためである。
【０００８】
【作用】複数のＣＰＵ台数分設けたフラグは各々のＣＰ
Ｕが共有メモリを使用中であることを示す。あるＣＰＵ
から共有メモリを使用（参照／変更）する場合、自ＣＰ
Ｕ用のフラグをＯＮにし、次に他ＣＰＵ用フラグのＯＮ
／ＯＦＦを判定する。他ＣＰＵ用フラグがＯＦＦであれ
ば自ＣＰＵが共有メモリを使用し、他ＣＰＵ用フラグが
ＯＮであれば他ＣＰＵが共有メモリを使用中と判断し、
自ＣＰＵ用フラグをＯＦＦにし、再試行する。
Ｕが共有メモリを使用中であることを示す。あるＣＰＵ
から共有メモリを使用（参照／変更）する場合、自ＣＰ
Ｕ用のフラグをＯＮにし、次に他ＣＰＵ用フラグのＯＮ
／ＯＦＦを判定する。他ＣＰＵ用フラグがＯＦＦであれ
ば自ＣＰＵが共有メモリを使用し、他ＣＰＵ用フラグが
ＯＮであれば他ＣＰＵが共有メモリを使用中と判断し、
自ＣＰＵ用フラグをＯＦＦにし、再試行する。
【０００９】他ＣＰＵが共有メモリを使用中の場合、自
ＣＰＵ用フラグをＯＦＦにし再試行するが、このタイミ
ングを複数ＣＰＵ間で互いに異なるようにするのは複数
ＣＰＵが同時に共有メモリを使用しようとした時のデッ
ドロックを防止する為である。
ＣＰＵ用フラグをＯＦＦにし再試行するが、このタイミ
ングを複数ＣＰＵ間で互いに異なるようにするのは複数
ＣＰＵが同時に共有メモリを使用しようとした時のデッ
ドロックを防止する為である。
【００１０】
【実施例】以下に本発明の実施例を図面に基づき詳細に
説明する。
説明する。
【００１１】＜実施例１＞図１に示すようにＣＰＵ Ａ
とＣＰＵ Ｂの２つのＣＰＵで共有の共有メモリＭを使
用する場合、ＣＰＵ Ａが共有メモリＭを使用している
ことを示すフラグＦＡとＣＰＵ Ｂが共有メモリＭを使
用していることを示すフラグＦＢを設ける。
とＣＰＵ Ｂの２つのＣＰＵで共有の共有メモリＭを使
用する場合、ＣＰＵ Ａが共有メモリＭを使用している
ことを示すフラグＦＡとＣＰＵ Ｂが共有メモリＭを使
用していることを示すフラグＦＢを設ける。
【００１２】ＣＰＵ Ａが共有メモリＭを使用する場合
の流れ図を図２に示す。ＣＰＵ ＡでまずフラグＦＡを
ＯＮにし（ステップ１１）、次にフラグＦＢがＯＮかＯ
ＦＦかを判定する（ステップ１２）。フラグＦＢがＯＮ
であればＣＰＵ Ｂが共有メモリＭを使用していると判
断し、フラグＦＡをＯＦＦにした後（ステップ１３）、
再度試みる。フラグＦＢがＯＦＦであればＣＰＵ Ｂが
共有メモリＭを使用していないと判断し、ＣＰＵ Ａが
共有メモリＭを使用（参照又は変更）する（ステップ１
４）。共有メモリＭの使用が終了したらフラグＦＡをＯ
ＦＦにしておく（ステップ１５）。
の流れ図を図２に示す。ＣＰＵ ＡでまずフラグＦＡを
ＯＮにし（ステップ１１）、次にフラグＦＢがＯＮかＯ
ＦＦかを判定する（ステップ１２）。フラグＦＢがＯＮ
であればＣＰＵ Ｂが共有メモリＭを使用していると判
断し、フラグＦＡをＯＦＦにした後（ステップ１３）、
再度試みる。フラグＦＢがＯＦＦであればＣＰＵ Ｂが
共有メモリＭを使用していないと判断し、ＣＰＵ Ａが
共有メモリＭを使用（参照又は変更）する（ステップ１
４）。共有メモリＭの使用が終了したらフラグＦＡをＯ
ＦＦにしておく（ステップ１５）。
【００１３】ＣＰＵ Ｂが共有メモリＭを使用する場合
の流れ図を図３に示す。基本的にＣＰＵ Ａが共有メモ
リＭを参照する場合と同じであるが、フラグＦＡがＯＮ
のとき（フラグＦＢがＯＦＦか否かの判定でＮＯの場
合）フラグＦＢをＯＦＦにして少し時間を待って（１ク
ロック待って）から再度試みる。これはＣＰＵ Ａがフ
ラグＦＡをＯＮにしてからフラグＦＢを判定するタイミ
ングと、ＣＰＵ ＢがフラグＦＢをＯＮにしてからフラ
グＦＡを判定するタイミングが全く同じ場合に生じるデ
ッドロックを解消する為である。
の流れ図を図３に示す。基本的にＣＰＵ Ａが共有メモ
リＭを参照する場合と同じであるが、フラグＦＡがＯＮ
のとき（フラグＦＢがＯＦＦか否かの判定でＮＯの場
合）フラグＦＢをＯＦＦにして少し時間を待って（１ク
ロック待って）から再度試みる。これはＣＰＵ Ａがフ
ラグＦＡをＯＮにしてからフラグＦＢを判定するタイミ
ングと、ＣＰＵ ＢがフラグＦＢをＯＮにしてからフラ
グＦＡを判定するタイミングが全く同じ場合に生じるデ
ッドロックを解消する為である。
【００１４】＜実施例２＞図４に示すようにＣＰＵ
Ａ、ＣＰＵ Ｂ、ＣＰＵ Ｃの３つのＣＰＵで共有の共
有メモリＭを使用する場合、ＣＰＵ Ａが共有メモリＭ
を使用していることを示すフラグＦＡと、ＣＰＵ Ｂが
共有メモリＭを使用していることを示すフラグＦＢと、
ＣＰＵ Ｃが共有メモリＭを使用していることを示すフ
ラグＦＣを設ける。
Ａ、ＣＰＵ Ｂ、ＣＰＵ Ｃの３つのＣＰＵで共有の共
有メモリＭを使用する場合、ＣＰＵ Ａが共有メモリＭ
を使用していることを示すフラグＦＡと、ＣＰＵ Ｂが
共有メモリＭを使用していることを示すフラグＦＢと、
ＣＰＵ Ｃが共有メモリＭを使用していることを示すフ
ラグＦＣを設ける。
【００１５】ＣＰＵ Ａが共有メモリＭを使用する場合
の流れ図を図５に示す。ＣＰＵ ＡはまずフラグＦＡを
ＯＮにし（ステップ２１）、次にフラグＦＢとフラグＦ
ＣがＯＮかＯＦＦかを判定する（ステップ２２，２
３）。フラグＦＢ又はフラグＦＣがＯＮであればＣＰＵ
Ｂ又はフラグＦＣが共有メモリＭを使用中と判断し、
フラグＦＡをＯＦＦにした後（ステップ２４）、再度試
みる。フラグＦＢがＯＦＦかつフラグＦＣがＯＦＦであ
ればＣＰＵ ＢとＣＰＵ Ｃは共有メモリＭを使用して
いないと判断し、ＣＰＵ Ａが共有メモリＭを使用（ス
テップ２５）する。共有メモリＭの使用が終了したらフ
ラグＦＡをＯＦＦにしておく（ステップ２６）。
の流れ図を図５に示す。ＣＰＵ ＡはまずフラグＦＡを
ＯＮにし（ステップ２１）、次にフラグＦＢとフラグＦ
ＣがＯＮかＯＦＦかを判定する（ステップ２２，２
３）。フラグＦＢ又はフラグＦＣがＯＮであればＣＰＵ
Ｂ又はフラグＦＣが共有メモリＭを使用中と判断し、
フラグＦＡをＯＦＦにした後（ステップ２４）、再度試
みる。フラグＦＢがＯＦＦかつフラグＦＣがＯＦＦであ
ればＣＰＵ ＢとＣＰＵ Ｃは共有メモリＭを使用して
いないと判断し、ＣＰＵ Ａが共有メモリＭを使用（ス
テップ２５）する。共有メモリＭの使用が終了したらフ
ラグＦＡをＯＦＦにしておく（ステップ２６）。
【００１６】ＣＰＵ Ｂが共有メモリＭを使用する場合
の流れ図を図６に示す。基本的にＣＰＵ Ａが共有メモ
リＭを参照する場合と同じであるが、フラグＦＡ又はフ
ラグＦＣがＯＮのとき、フラグＦＢをＯＦＦにして少し
時間（１クロック）を待って再度試みる。これはＣＰＵ
ＡとＣＰＵ ＢとＣＰＵ Ｃで、自分のフラグをＯＮ
にしてから他ＣＰＵのフラグを判定するタイミングが全
く同じ場合に生じるデッドロックを解消する為である。
の流れ図を図６に示す。基本的にＣＰＵ Ａが共有メモ
リＭを参照する場合と同じであるが、フラグＦＡ又はフ
ラグＦＣがＯＮのとき、フラグＦＢをＯＦＦにして少し
時間（１クロック）を待って再度試みる。これはＣＰＵ
ＡとＣＰＵ ＢとＣＰＵ Ｃで、自分のフラグをＯＮ
にしてから他ＣＰＵのフラグを判定するタイミングが全
く同じ場合に生じるデッドロックを解消する為である。
【００１７】ＣＰＵ Ｃが共有メモリＭを使用する場合
の流れ図を図７に示す。前述したＣＰＵ Ｂの場合と考
え方は同じであるが、フラグＦＡ又はフラグＦＢがＯＮ
のとき、デッドロック防止の為、待つ時間を２クロック
としＣＰＵ Ｂの時より少し遅らせる。
の流れ図を図７に示す。前述したＣＰＵ Ｂの場合と考
え方は同じであるが、フラグＦＡ又はフラグＦＢがＯＮ
のとき、デッドロック防止の為、待つ時間を２クロック
としＣＰＵ Ｂの時より少し遅らせる。
【００１８】
【発明の効果】本発明によれば、複数のＣＰＵが共有メ
モリを介してインターフェイスデータを受け渡ししてい
る場合、複数ＣＰＵから同時に共有メモリの参照又は変
更を行なおうとしたときのインターフェイスデータの不
整合（あるデータは新しく、あるデータは古いという不
整合）が防止できる。
モリを介してインターフェイスデータを受け渡ししてい
る場合、複数ＣＰＵから同時に共有メモリの参照又は変
更を行なおうとしたときのインターフェイスデータの不
整合（あるデータは新しく、あるデータは古いという不
整合）が防止できる。
【図１】本発明の第１実施例を示すシステム構成図。
【図２】第１実施例におけるＣＰＵ Ａの動作を示すフ
ロー図。
ロー図。
【図３】第１実施例におけるＣＰＵ Ｂの動作を示すフ
ロー図。
ロー図。
【図４】本発明の第２実施例を示すシステム構成図。
【図５】第２実施例におけるＣＰＵ Ａの動作を示すフ
ロー図。
ロー図。
【図６】第２実施例におけるＣＰＵ Ｂの動作を示すフ
ロー図。
ロー図。
【図７】第２実施例におけるＣＰＵ Ｃの動作を示すフ
ロー図。
ロー図。
【図８】従来技術を示すシステム構成図。
【図９】従来技術におけるＣＰＵの動作を示すフロー
図。
図。
Ａ，Ｂ，Ｃ ＣＰＵ ＦＡ，ＦＢ，ＦＣ，Ｆ フラグ Ｍ 共有メモリ
Claims (1)
- 【請求項１】 複数の処理装置と、各処理装置がデータ
の受け渡しに使用する共有の１つの共有メモリと、前記
各処理装置に一対一に対応して設置され対応する処理装
置が共有メモリを使用しようとするとき又は使用してい
るときに使用状態が保持される複数のフラグとを備えた
データ処理システムにおけるアクセス方法であって、 各処理装置は、共有メモリを使用しようとするときには
まず対応するフラグを使用状態とし、次に、対応してい
ないフラグの状態が使用状態となっていないことを条件
に共有メモリを使用する一方、対応していないフラグの
状態が使用状態となっているときには対応するフラグを
非使用状態に戻し一定時間経過後に再び始めから動作を
行うことを特徴とする共有メモリのアクセス方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26101592A JPH06110848A (ja) | 1992-09-30 | 1992-09-30 | 共有メモリのアクセス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26101592A JPH06110848A (ja) | 1992-09-30 | 1992-09-30 | 共有メモリのアクセス方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06110848A true JPH06110848A (ja) | 1994-04-22 |
Family
ID=17355872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26101592A Withdrawn JPH06110848A (ja) | 1992-09-30 | 1992-09-30 | 共有メモリのアクセス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06110848A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328626B1 (ko) * | 1995-12-29 | 2002-08-13 | 엘지전자주식회사 | 버스방향 다중처리 시스템의 데드록 방지 방법 |
| JP2006018669A (ja) * | 2004-07-02 | 2006-01-19 | Ricoh Co Ltd | メモリ排他制御装置、画像処理装置、及び画像形成装置 |
-
1992
- 1992-09-30 JP JP26101592A patent/JPH06110848A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328626B1 (ko) * | 1995-12-29 | 2002-08-13 | 엘지전자주식회사 | 버스방향 다중처리 시스템의 데드록 방지 방법 |
| JP2006018669A (ja) * | 2004-07-02 | 2006-01-19 | Ricoh Co Ltd | メモリ排他制御装置、画像処理装置、及び画像形成装置 |
| JP4669673B2 (ja) * | 2004-07-02 | 2011-04-13 | 株式会社リコー | メモリ排他制御装置、画像処理装置、及び画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6490642B1 (en) | Locked read/write on separate address/data bus using write barrier | |
| CN100440124C (zh) | 用于选择命令发送到存储器的方法、存储器控制器和*** | |
| JP3057934B2 (ja) | 共有バス調停機構 | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| US5313591A (en) | Computer bus arbitration for N processors requiring only N unidirectional signal leads | |
| JP2634130B2 (ja) | バスの使用を制御する方法及びコンピュータ・システム | |
| JP2007508607A (ja) | 複数のプロセッサと１つのメモリシステムを有するシステムのためのメモリインタフェース | |
| US6085261A (en) | Method and apparatus for burst protocol in a data processing system | |
| JP3092566B2 (ja) | パイプライン方式のバスを用いたメモリ制御方式 | |
| JPH06110848A (ja) | 共有メモリのアクセス方法 | |
| US6502150B1 (en) | Method and apparatus for resource sharing in a multi-processor system | |
| US20050086463A1 (en) | Accessing configuration registers by automatically changing an index | |
| JP2972491B2 (ja) | バス制御機構及び計算機システム | |
| JPS5914775B2 (ja) | 共通メモリロツク方式 | |
| US6269360B1 (en) | Optimization of ordered stores on a pipelined bus via self-initiated retry | |
| US20030097515A1 (en) | Circuit system and method for data transmission between LPC devices | |
| JPH10283302A (ja) | 複数のプロセッサに接続されたバスにデータを供給する方法およびシステム | |
| US5765217A (en) | Method and apparatus to perform bus reflection operation using a data processor | |
| JPH0562384B2 (ja) | ||
| JPH05250250A (ja) | デュアルポートｒａｍのアクセス制御方法 | |
| JP4062478B2 (ja) | デバイスアクセス方法 | |
| JP3236459B2 (ja) | 共通バスのデータ転送における異常処理装置 | |
| JPH0351017B2 (ja) | ||
| JPH07109599B2 (ja) | 処理システムの情報転送装置 | |
| JPH06259376A (ja) | データ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |