JPH06105135A - 集積回路装置およびそれを用いた画像読取装置もしくは画像形成装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、スキャナを備えるデジタル複写装置
において、ＣＣＤラインセンサからのアナログ出力信号
の処理を行う画像処理用ＬＳＩの、信号のゲイン設定を
外部より自動的に調整できるようにすることを最も主要
な特徴とする。 【構成】たとえば、ＣＣＤラインセンサから出力される
アナログ画像信号の直流出力電圧を、アナログ信号処理
回路１０内のクランプ補正回路１１で除去し、サンプル
・ホールド回路１２で安定したアナログ信号に変換す
る。この後、後段のＡ／Ｄ変換器１４の入力レンジに合
うように、可変アンプ１３によってゲイン調整する。そ
して、ピーク検出回路１５からの出力をＣＰＵ２１に取
り込んで最適なるゲイン設定値を算出し、このゲイン設
定値により可変アンプ１３のゲイン設定を変更する構成
となっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえばＣＣＤライ
ンセンサの出力を受けて正規化した画像データを出力す
る画像信号処理用の素子として有用な集積回路装置、お
よびそれを用いて原稿上の画像情報の読み取りを行う画
像読取装置、さらにはその読取結果を使って画像形成を
行う画像形成装置に関する。

【０００２】

【従来の技術】近年、スキャナ装置としての画像読取装
置もしくはファクシミリ装置やデジタル複写装置などに
用いられる画像読取装置には、光電変換素子としてＣＣ
Ｄラインセンサが広く用いられている。

【０００３】そして、これらの装置では、高速化、高画
質化、およびカラー化などの要求が急速に高まってお
り、このためＣＣＤラインセンサの出力の信号処理が重
要性を増し、各種の大規模集積回路（ＬＳＩ）の開発が
進められている。

【０００４】たとえば、ＣＣＤラインセンサから出力さ
れるアナログ画像信号に対し、クランプ補正、サンプル
ホールド処理、およびＡ／Ｄ変換処理を施す専用のＬＳ
Ｉがすでに開発されている。

【０００５】しかしながら、このＬＳＩにあっては、ク
ランプ回路のオフセット成分を除去するための微調整
や、Ａ／Ｄ変換器の入力レンジにアナログ画像信号の信
号振幅を減衰または増幅させて最適化するための調整
は、可変抵抗器などを用いて手動にて行われるものであ
った。

【０００６】しかも、その調整作業には、オシロスコー
プなどの測定器を用いる必要があったため、調整に時間
を要し、かつ正確性に欠けるなど、調整後の装置間にお
ける性能の均一化を図るのが難しいという欠点があっ
た。

【０００７】また、２系統出力型（２ｃｈ）のＣＣＤラ
インセンサには、出力される２系統の信号の位相差が０
度（同位相出力型）のものと１８０度（逆位相出力型）
のものがあり、この２タイプのＣＣＤラインセンサを回
路変更などなしに接続することができるＬＳＩの開発が
熱望されていた。

【０００８】

【発明が解決しようとする課題】上記したように、従来
においては、ＣＣＤラインセンサから出力されるアナロ
グ画像信号に対し、クランプ補正、サンプルホールド処
理、およびＡ／Ｄ変換処理を施す目的で開発されたＬＳ
Ｉであっても、クランプ補正の微調整やＡ／Ｄ変換器に
入力するアナログ画像信号の振幅を最適化するための調
整は、可変抵抗器などを用いて手動にて行うものであっ
たため、装置ごとの調整のばらつきが大きいという欠点
があった。

【０００９】また、調整には測定器を使用しなければな
らないため、時間を要し、調整のための環境を充実させ
る必要があった。

【００１０】さらに、従来のＬＳＩには、ＣＣＤライン
センサとの接続を考えた場合に、接続するＣＣＤライン
センサの種類により、ＬＳＩの外部に他の回路を設けな
ければならないという欠点があった。

【００１１】すなわち、タイプの異なる２種のＣＣＤラ
インセンサ、たとえば同位相／逆位相出力型のＣＣＤラ
インセンサを使用する場合にはＬＳＩの外部にアナログ
遅延線などのタイミング合わせのための回路が必要とな
り、正極性／負極性出力型のＣＣＤラインセンサを使用
する場合にはＬＳＩの外部に出力の極性を反転させるた
めの回路を設ける必要があった。

【００１２】そこで、この発明は、アナログ画像信号の
振幅の調整を自動化でき、装置間における調整のばらつ
きを最小限に抑えることが可能な集積回路装置およびそ
れを用いた画像読取装置もしくは画像形成装置を提供す
ることを目的としている。

【００１３】また、この発明の第２の目的は、他の回路
を設けることなく、タイプの異なる光電変換素子を接続
することが可能な集積回路装置およびそれを用いた画像
読取装置もしくは画像形成装置を提供することにある。

【００１４】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の集積回路装置にあっては、多数の光電
変換素子から各素子ごとに取り出されるアナログ電気信
号をデジタル値に変換するアナログ／デジタル変換手段
と、このアナログ／デジタル変換手段からの出力にもと
づいて前記各素子ごとの基準信号レベルを生成する生成
手段と、この生成手段で生成された前記基準信号により
前記光電変換素子の有効画素信号をクランプするクラン
プ手段と、このクランプ手段からの出力信号をサンプル
ホールドするサンプルホールド手段と、このサンプルホ
ールド手段からの出力信号のゲインを可変する可変ゲイ
ンアンプ手段とを備え、前記アナログ／デジタル変換手
段、生成手段、クランプ手段、サンプルホールド手段、
および可変ゲインアンプ手段を１チップの回路素子とし
て構成し、かつ前記可変ゲインアンプ手段から出力さ
れ、前記アナログ／デジタル変換手段で変換されたデジ
タル値に応じて、前記可変ゲインアンプ手段のゲイン調
整を前記チップ外より行うような構成とされている。

【００１５】また、この発明の集積回路装置を用いた画
像読取装置にあっては、原稿画像が結像される多数の光
電変換素子を有する読取手段と、この読取手段の各素子
ごとに取り出されるアナログ電気信号をデジタル値に変
換するアナログ／デジタル変換手段、このアナログ／デ
ジタル変換手段からの出力にもとづいて前記各素子ごと
の基準信号レベルを生成する生成手段、この生成手段で
生成された前記基準信号により前記光電変換素子の有効
画素信号をクランプするクランプ手段、このクランプ手
段からの出力信号をサンプルホールドするサンプルホー
ルド手段、およびこのサンプルホールド手段からの出力
信号のゲインを可変する可変ゲインアンプ手段を、１チ
ップの回路素子として構成してなる集積回路装置と、こ
の集積回路装置の前記可変ゲインアンプ手段のゲイン調
整を、前記アナログ／デジタル変換手段で変換されたデ
ジタル値に応じて前記チップ外より行うゲイン調整手段
と、このゲイン調整手段で前記可変ゲインアンプ手段の
ゲイン調整の行われた前記集積回路装置からの出力信号
に各種の画像処理を施すことにより、前記原稿画像に対
応する読取信号を得る処理手段とから構成されている。

【００１６】また、この発明の集積回路装置を用いた画
像形成装置にあっては、原稿画像が結像される多数の光
電変換素子を有する読取手段と、この読取手段の各素子
ごとに取り出されるアナログ電気信号をデジタル値に変
換するアナログ／デジタル変換手段、このアナログ／デ
ジタル変換手段からの出力にもとづいて前記各素子ごと
の基準信号レベルを生成する生成手段、この生成手段で
生成された前記基準信号により前記光電変換素子の有効
画素信号をクランプするクランプ手段、このクランプ手
段からの出力信号をサンプルホールドするサンプルホー
ルド手段、およびこのサンプルホールド手段からの出力
信号のゲインを可変する可変ゲインアンプ手段を、１チ
ップの回路素子として構成してなる集積回路装置と、こ
の集積回路装置の前記可変ゲインアンプ手段のゲイン調
整を、前記アナログ／デジタル変換手段で変換されたデ
ジタル値に応じて前記チップ外より行うゲイン調整手段
と、このゲイン調整手段で前記可変ゲインアンプ手段の
ゲイン調整の行われた前記集積回路装置からの出力信号
に各種の画像処理を施すことにより、前記原稿画像に対
応する読取信号を得る処理手段と、この処理手段によっ
て処理された読取信号によって像担持体上に原稿画像に
対応した像を形成する像形成手段とから構成されてい
る。

【００１７】また、この発明の集積回路装置にあって
は、多数の光電変換素子から各素子ごとに取り出される
アナログ電気信号をデジタル値に変換するアナログ／デ
ジタル変換手段と、このアナログ／デジタル変換手段か
らの出力にもとづいて前記各素子ごとの基準信号レベル
を生成する生成手段と、この生成手段で生成された前記
基準信号により前記光電変換素子の有効画素信号をクラ
ンプするクランプ手段と、このクランプ手段からの出力
信号をサンプルホールドするサンプルホールド手段と、
このサンプルホールド手段からの出力信号のゲインを可
変する可変ゲインアンプ手段とを備え、前記アナログ／
デジタル変換手段、生成手段、クランプ手段、サンプル
ホールド手段、および可変ゲインアンプ手段を１チップ
の回路素子として構成し、かつ前記光電変換素子から同
相駆動方式または逆相駆動方式で読み取られたアナログ
電気信号に対して、クランプ補正、サンプルホールド処
理、ゲイン可変処理、およびアナログ／デジタル変換処
理を、外部からの指示に応じて個々に実行するような構
成とされている。

【００１８】さらに、この発明の集積回路装置にあって
は、多数の光電変換素子から各素子ごとに取り出される
アナログ電気信号をデジタル値に変換するアナログ／デ
ジタル変換手段と、このアナログ／デジタル変換手段か
らの出力にもとづいて前記各素子ごとの基準信号レベル
を生成する生成手段と、この生成手段で生成された前記
基準信号により前記光電変換素子の有効画素信号をクラ
ンプするクランプ手段と、このクランプ手段からの出力
信号をサンプルホールドするサンプルホールド手段と、
このサンプルホールド手段からの出力信号のゲインを可
変する可変ゲインアンプ手段とを備え、前記アナログ／
デジタル変換手段、生成手段、クランプ手段、サンプル
ホールド手段、および可変ゲインアンプ手段を１チップ
の回路素子として構成し、かつ前記光電変換素子からの
正極性または負極性のいずれのアナログ電気信号に対し
ても、外部からの指示に応じて、クランプ補正、サンプ
ルホールド処理、ゲイン可変処理、およびアナログ／デ
ジタル変換処理を実行するような構成とされている。

【００１９】

【作用】この発明は、上記した手段により、アナログ電
気信号の振幅の調整を外部より自動的に調整できるよう
になるため、ばらつきのない安定した調整が可能となる
ものである。

【００２０】また、外部より接続のモードを設定できる
ようになるため、回路などの変更なしに、異なるタイプ
の光電変換素子の接続が可能となるものである。

【００２１】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。

【００２２】図１は、本発明にかかるデジタル複写装置
の構成を示すものである。

【００２３】すなわち、このデジタル複写装置は、たと
えば画像読取装置としてのスキャナ４１、および画像形
成装置としてのプリンタ４３からなっている。

【００２４】上記スキャナ４１は、図示矢印Ｂ方向に移
動可能な第１キャリッジ２２１と第２キャリッジ２２
２、結像レンズ２２７、ＣＣＤラインセンサ２２８、お
よびこれらの電気的／機械的な制御を行う制御ボード２
２９などから構成されている。

【００２５】図１において、原稿ＯＧは原稿台ガラス２
２０上に下向きに置かれ、その原稿ＯＧの載置基準は原
稿台ガラス２２０の短手方向の正面右側がセンタ基準に
なっている。その原稿ＯＧは、開閉自在に設けられた原
稿固定カバー２１２によって原稿台ガラス２２０上に押
え付けられる。

【００２６】原稿ＯＧは蛍光灯ランプ（光源）２２３に
より照明され、その反射光はミラー２２４，２２５，２
２６、および結像レンズ２２７を介して、列状に配置さ
れた複数の受光素子を有したＣＣＤラインセンサ２２８
の面上に集光されるように構成されている。

【００２７】また、上記した原稿台ガラス２２０の近傍
には、白基準板２１５が設けられている。

【００２８】ここで、上記ミラー２２４と、蛍光灯ラン
プ２２３と、その光量を検知する図示しない光量センサ
（光量検知回路）と、蛍光灯ランプ２２３の温度を一定
に保つ保温ヒータとを具備した第１キャリッジ２２１、
およびミラー２２５，２２６を具備した第２キャリッジ
２２２は、光路長を一定とするよう、２：１の相対速度
で移動するようになっている。

【００２９】第１キャリッジ２２１と第２キャリッジ２
２２は、ステッピングモータとしてのパルスモータ（図
示せず）によって読み取りタイミング信号に同期して右
から左へ移動され、副走査する。

【００３０】副走査の速度は、読み取り倍率によって２
相パルスモータの励磁方法を１／２相励磁、マイクロス
テップ駆動により切り換わるように構成されている。特
に、低速域においては、駆動系の固有振動を相殺する電
流波形がパルスモータに入力されるように、パルスモー
タドライバ（図示せず）が構成されている。

【００３１】以上のようにして、原稿台ガラス２２０上
に載置された原稿ＯＧの画像は１ラインごとに順に読み
取られ、上記制御ボード２２９より画像の濃淡を示す８
ビットのデジタル画像データとして出力される。

【００３２】プリンタ４３は、レーザ光学系２４０と、
転写紙（被転写材）Ｐ上に画像形成が可能な電子写真方
式を組み合せた画像形成部２３９と、これらの駆動を制
御する制御ボード２４３から構成されている。

【００３３】すなわち、原稿ＯＧより上記スキャナ４１
によって読み取られた画像データは、上記制御ボード２
４３上の画像処理回路（図示せず）で同期がとられ、半
導体レーザ発振器２４１からのレーザ光に変換される。

【００３４】出力されたレーザ光は、たとえばシリンド
リカルレンズなどからなるビーム整形光学系によって整
形され、空気軸受を利用した高速回転モータにより回転
駆動させられる多面体回転鏡２４２によって偏向され
る。

【００３５】偏向されたレーザ光はｆθレンズ（図示せ
ず）を通して、ミラー２４４によって反射される。そし
て、感光体ドラム２４６上の露光位置２４６Ａの地点
に、必要な解像度を持つスポットとして結像され、走査
露光される。これによって、感光体ドラム２４６上に画
像データに応じた潜像が形成される。

【００３６】なお、この偏向されたレーザ光は、フォト
ダイオードからなるビームディテクタ（図示せず）で検
知されることにより、同期がとられるようになってい
る。

【００３７】上記感光体ドラム２４６の周囲には、その
ドラム面を帯電する帯電チャージャ２４７、現像器２４
８、転写チャージャ２４９、剥離チャージャ２５０、お
よびクリーナ２５１などが配設されている。

【００３８】この感光体ドラム２４６は、そのドラム面
が、駆動モータ（図示せず）によりＶ０の外周速度で回
転駆動され、グリッド電極を有する感光体ドラム面に対
向して設けられている帯電チャージャ２４７により帯電
される。

【００３９】この帯電された感光体ドラム２４６上の露
光位置２４６Ａの地点にレーザ光がスポット結像され、
これにより潜像が形成された感光体ドラム２４６は、現
像位置までＶ０の速度で回転される。そして、この位置
で、感光体ドラム２４６上の潜像は、現像器２４８から
のトナーにより現像される。

【００４０】トナー像の形成された感光体ドラム２４６
は、引き続きＶ０で回転される。そして、感光体ドラム
２４６のトナー像は、転写位置の地点で、給紙系により
タイミングをとって供給される転写紙Ｐ上に、転写チャ
ージャ２４９によって転写される。

【００４１】ここで、上記した給紙系は、たとえばカセ
ット２５２から転写紙Ｐを選択的に給紙できる手段によ
り構成されている。

【００４２】すなわち、上記のカセット２５２内の転写
紙Ｐは、選択的に、たとえば給紙ローラ２５３および分
離ローラ２５４により１枚ずつ分離されて給送される。
そして、レジストローラ２５５まで送られ、所定のタイ
ミングで転写部（転写位置）へ給送される。

【００４３】また、上記転写チャージャ２４９の下流側
には、用紙搬送機構２５６、定着器２５７、画像形成済
の転写紙Ｐを機外に排出する排紙ローラ２５８、および
排紙トレイ２５９が配設されている。

【００４４】これにより、定着器２５７によりトナー像
の定着された転写紙Ｐは、排紙ローラ２５８を経て、排
紙トレイ２５９に排紙される。

【００４５】また、転写紙Ｐへの転写が終了した感光体
ドラム２４６は、クリーナ２５１によって残留トナーな
どが除去されることにより、初期状態に復帰、つまり次
の画像形成に待機される。

【００４６】次に、上記のデジタル複写装置の動作につ
いて説明する。

【００４７】たとえば今、原稿台ガラス２２０上に原稿
ＯＧがセットされ、オペレータによって動作開始の指示
が与えられたとする。すると、まず、上記制御ボード２
２９からの指示により図示していないステッピングモー
タなどが動作され、上記スキャナ４１による原稿画像の
読み取りが行われる。

【００４８】すなわち、第１キャリッジ２２１と第２キ
ャリッジ２２２とが所定の速度にて原稿ＯＧの下面を図
示矢印Ｂ方向に移動され、その副走査時に、原稿ＯＧが
蛍光灯ランプ２２３により照明される。

【００４９】そして、原稿ＯＧからの反射光が、ミラー
２２４，２２５，２２６および結像レンズ２２７を介し
てＣＣＤラインセンサ２２８上に結像されることで、１
ラインごとに光の明暗に応じたアナログ電気信号（イメ
ージ信号）が出力される。

【００５０】この電気信号は制御ボード２２９に供給さ
れ、ここで所定の処理、たとえばアナログ画像処理、デ
ジタル画像処理、シェーディング補正処理、および各種
の画像処理などが施される（詳細については後述する）
ことにより、画像の濃淡を示す８ビットのデジタル画像
データとして発生される。

【００５１】こうして、上記スキャナ４１によって原稿
ＯＧより画像データが読み取られると、上記制御ボード
２４３からの指示により上記プリンタ４３による画像形
成が行われる。

【００５２】すなわち、上記画像データにもとづいて、
上記半導体レーザ発振器２４１からレーザ光が発生され
る。そして、そのレーザ光は、多面体回転鏡２４２によ
って偏向され、さらにミラー２４４によって反射され
て、感光体ドラム２４６上に結像される。

【００５３】このレーザ光により、図示矢印方向に回転
され、さらに帯電チャージャ２４７によって一様に帯電
されているドラム表面が走査露光されることにより、感
光体ドラム２４６上に画像データに応じた潜像が形成さ
れる。

【００５４】感光体ドラム２４６上に形成された潜像
は、現像器２４８からのトナーによって現像され、転写
位置へ送られる。

【００５５】そして、この転写位置へのトナー像の送り
にタイミングを合わせて上記カセット２５２から転写紙
Ｐが給紙されることにより、転写チャージャ２４９の作
用によって感光体ドラム２４６上のトナー像が転写紙Ｐ
上に転写される。

【００５６】この後、転写紙Ｐは、剥離チャージャ２５
０の作用によって感光体ドラム２４６より剥離され、用
紙搬送機構２５６により搬送されて定着器２５７に送ら
れ、ここでトナー像の定着が行われる。

【００５７】そして、この定着器２５７を通過した転写
紙Ｐは、排紙ローラ２５８によって排紙トレイ２５９上
に排紙され、これにより一連の画像形成にかかる動作は
終了される。

【００５８】このようなプロセスを繰り返すことによ
り、スキャナ４１からなる画像読取装置とプリンタ４３
からなる画像形成装置とを復合してなるデジタル複写装
置の画像形成動作は行われる。

【００５９】図２は、ＣＣＤラインセンサ（多出力型光
電変換素子）２２８の一構成例を示すものである。

【００６０】すなわち、このＣＣＤラインセンサ２２８
は、中央にフォトダイオードアレイ２２８ａを有してお
り、その両側にそれぞれ蓄積電極２２８ｂ，２２８ｃ、
シフトゲート２２８ｄ，２２８ｅ、およびＣＣＤアナロ
グシフトレジスタ２２８ｆ，２２８ｇなどが設けられた
構成となっている。

【００６１】上記フォトダイオードアレイ２２８ａは、
中央部の素子（フォトダイオード）Ｓ１〜Ｓ５０００が
有効画像信号用として用いられ、その前後の素子Ｄ１３
〜Ｄ６４，Ｄ６５〜Ｄ９２がダミー用となっている。

【００６２】有効画像信号用の素子Ｓ１〜Ｓ５０００の
全長は主走査幅に一致するよう、前記結像レンズ２２７
などの光学系の倍率により定められている。たとえば、
本実施例では、Ａ３サイズの原稿を、１６ｄｏｔ／ｍｍ
の解像度で読み取るようになっている。

【００６３】ダミー用の素子Ｄ１３〜Ｄ６４のうち、素
子Ｄ１３〜Ｄ２９のフォトダイオード受光面にはアルミ
蒸着膜を付けて光を遮断してなり、センサ出力の基準電
圧を作成するためのリファレンスビット（黒基準画素）
となっている。

【００６４】一方、２２８ｈは、ゲート信号の入力端子
であり、上記蓄積電極２２８ｂ，２２８ｃの電荷を上記
ＣＣＤアナログシフトレジタ２２８ｆ，２２８ｇへ転送
するための、１周期が主走査周期の光蓄積時間と呼ばれ
る信号が加えられるものである。

【００６５】２２８ｉ，２２８ｊは、転送クロック信号
の入力端子であり、上記ＣＣＤアナログシフトレジスタ
２２８ｆ，２２８ｇへ転送された前記電荷を出力端子方
向へ転送するための信号が入力されるものである。

【００６６】２２８ｋは、リセット信号の入力端子であ
り、出力ゲートに加えることによって出力段のフローテ
ィングキャパシタの電圧を初期化し、ＣＣＤアナログシ
フトレジスタ２２８ｆ，２２８ｇにより転送された画素
信号にセンサ出力を正しく対応させるための信号が加え
られるものである。

【００６７】ここで、ＣＣＤアナログシフトレジスタ２
２８ｆ，２２８ｇに加えられた上記端子２２８ｉ，２２
８ｊからの転送クロック信号、および端子２２８ｋに加
えられたリセット信号の各パルス信号は、上記フォトダ
イオードアレイ２２８ａの各素子に対応して時系列的に
割り当てられるようになっている。

【００６８】２２８ｍ，２２８ｎは、出力端子であり、
このＣＣＤラインセンサ２２８で受光されて、その受光
（入力光）に比例した電荷（電気信号）を時系列的に出
力するものである。

【００６９】このように、最近では、出力信号を高速で
転送する目的で、フォトダイオードアレイの各素子を偶
数画素と奇数画素とに分け、２系統（２ｃｈ）またはそ
れ以上の出力系統を有するＣＣＤラインセンサが主流と
なっている。

【００７０】図３は、上記したＣＣＤラインセンサ２２
８の出力信号波形の例を示すものである。

【００７１】同図（ａ）は、電圧０Ｖ（ＧＮＤ）を基準
に、直流出力電圧のある一定の直流成分のオフセットを
履き、その直流出力電圧からＧＮＤ方向に光電変換され
たアナログ信号の出力例であり、この形態の信号を発生
するタイプを、負極性出力型のＣＣＤラインセンサとこ
こでは記すことにする。

【００７２】同図（ｂ）は、電圧０Ｖ（ＧＮＤ）を基準
に、直流出力電圧のある一定の直流成分のオフセットを
履き、その直流出力電圧からＧＮＤとは逆の方向に光電
変換されたアナログ信号の出力例であり、この形態の信
号を発生するタイプを、正極性出力型のＣＣＤラインセ
ンサとここでは記すことにする。

【００７３】図４は、２系統出力型のＣＣＤラインセン
サの出力タイミングを示すものである。

【００７４】同図（ａ）は、２系統出力型ＣＣＤライン
センサの出力信号ＯＳ１，ＯＳ２の位相が１８０度ずれ
ている場合の出力信号波形の例を示すものであり、この
形態の信号を発生するタイプを、逆位相出力型のＣＣＤ
ラインセンサとここでは記すことにする。

【００７５】同図（ｂ）は、２系統出力型ＣＣＤライン
センサの出力信号ＯＳ１，ＯＳ２の位相が一致している
場合の出力信号波形の例を示すものであり、この形態の
信号を発生するタイプを、同位相出力型のＣＣＤライン
センサとここでは記すことにする。

【００７６】このように、本実施例での使用が可能なＣ
ＣＤラインセンサは、その出力信号の極性や出力のタイ
ミングにより、正極性／負極性、および逆位相／同位相
に分類される。

【００７７】図５は、上記スキャナ４１に配設された制
御ボード２２９の構成を示すものである。

【００７８】すなわち、この制御ボード２２９には、ア
ナログ信号処理回路（画像処理用ＬＳＩ）１０と画像読
取制御部２０とが設けられている。

【００７９】画像読取制御部２０は、スキャナ４１の全
体的な制御を司るＣＰＵ２１、シェーディング補正回路
２２、各種画像処理回路２３、インターフェース回路２
４、ＲＯＭ２５、ワーキングＲＡＭ（ＷＯＲＫＩＮＧ・
ＲＡＭ）２６、入出力回路（Ｉ／Ｏ）２７，２８，２
９、および画像信号制御回路３０などが、アドレス・バ
ス３１およびデータ・バス３２を介して接続された構成
となっている。

【００８０】シェーディング補正回路２２は、ＲＡＭで
構成される黒シェーディングメモリと白シェーディング
メモリとを有し、これらに格納される黒シェーディング
データおよび白シェーディングデータにより、アナログ
信号処理回路１０からのデジタル画像データに含まれる
ＣＣＤラインセンサ２２８のビット間のばらつきの高周
波歪や光学系の低周波歪などのシェーディング歪を補正
するものである。

【００８１】各種画像処理回路２３は、上記シェーディ
ング補正回路２２でシェーディング歪の補正されたデジ
タル画像データにγ補正やエッジ強調などの画像処理を
施すものである。

【００８２】インターフェース回路２４は、上記各種画
像処理回路２３から出力される画像データを、ホストコ
ンピュータやプリンタ４３などの外部周辺機器１に出力
するものである。また、このインターフェース回路２４
は、外部周辺機器１からの動作制御コマンドを受信し、
スキャナ４１の状態をステータスとして返送するように
なっている。

【００８３】ＲＯＭ２５は、スキャナ４１を動作させる
ための制御プログラムおよびデータテーブルなどを記憶
するものである。

【００８４】ワーキングＲＡＭ２６は、一時保存用の制
御データや演算データなどを格納するためのものであ
る。

【００８５】Ｉ／Ｏ２７は、上記ＣＰＵ２１とアナログ
信号処理回路１０との間で、制御信号およびデータ信号
などの情報の交換を行うものである。

【００８６】Ｉ／Ｏ２８は、上記ＣＰＵ２１とキャリッ
ジモータとしてのパルスモータ２およびエンコーダ３と
の間で、第１，第２キャリッジ２２１，２２２の駆動制
御を行うためのモータ制御回路として機能するものであ
る。

【００８７】Ｉ／Ｏ２９は、上記ＣＰＵ２１と蛍光灯ラ
ンプとしての光源２２３および光量検知回路４との間
で、蛍光灯ランプ２２３の点灯，消灯，光量などの制御
を行うためのランプ制御回路として機能するものであ
る。

【００８８】次に、上記した画像読取制御部２０の動作
について説明する。

【００８９】たとえば、外部周辺機器１からの用紙サイ
ズ設定コマンド、倍率設定コマンド、移動設定コマンド
などの各種の設定コマンドは、上記インターフェース回
路２４により受信され、そして、ＣＰＵ２１により解読
される。

【００９０】すると、ＣＰＵ２１によってスキャナ４１
の機能が再設定され、その状態がステータスとして上記
インターフェース回路２４を介して外部周辺機器１に返
される。

【００９１】これにより、外部周辺機器１では、前記ス
テータスを受信することで、スキャナ１の状態を検出す
ることができる。

【００９２】そして、外部周辺機器１からの原稿読取開
始コマンドを、上記インターフェース回路２４を介して
上記ＣＰＵ２１が受信することにより、スキャナ４１に
よる原稿ＯＧの読み取りが開始される。

【００９３】まず、ＣＰＵ２１により上記Ｉ／Ｏ２７を
介して上記アナログ信号処理回路１０に指示が与えら
れ、その内部が所定の状態に設定される（詳細について
は後述する）。

【００９４】ついで、ＣＰＵ２１により上記Ｉ／Ｏ２８
に対して指示が与えられ、モータ２およびエンコーダ３
によって上記第１，第２キャリッジ２２１，２２２の駆
動が制御される。

【００９５】この場合、ミラー２２４が白基準板２１５
の下に位置するように、第１キャリッジ２２１が移動さ
れる。

【００９６】そして、ＣＰＵ２１により上記Ｉ／Ｏ２９
に対して指示が与えられ、蛍光灯ランプ２２３を消灯さ
せた状態で、白基準板２１５の表面イメージをＣＣＤラ
インセンサ２２８に結像させ、その読み取りが行われ
る。

【００９７】このＣＣＤラインセンサ２２８で読み取ら
れた、そのイメージデータは、黒シェーディングデータ
として上記シェーディング補正回路２２内の黒シェーデ
ィングメモリに格納される。

【００９８】この黒シェーディングデータは、上記ＣＣ
Ｄラインセンサ２２８がもつ固有の暗レベルノイズを除
去するための補正データとして使用される。

【００９９】黒シェーディングデータの読み取りが終わ
ると、ＣＰＵ２１により上記Ｉ／Ｏ２８およびＩ／Ｏ２
９に対して指示が与えられる。

【０１００】すなわち、モータ２およびエンコーダ３に
よって上記第１キャリッジ２２１が白基準板２１５の下
を移動されながら、蛍光灯ランプ２２３が点灯されるこ
とにより、白基準板２１５の表面イメージをＣＣＤライ
ンセンサ２２８に結像させ、その読み取りが行われる。

【０１０１】このＣＣＤラインセンサ２２８で読み取ら
れた、そのイメージデータは、白シェーディングデータ
として上記シェーディング補正回路２２内の白シェーデ
ィングメモリに格納される。

【０１０２】この白シェーディングデータは、上記ＣＣ
Ｄラインセンサ２２８の固有の明レベルノイズ（高周波
ノイズ）および蛍光灯ランプ２２３や結像レンズ２２７
などの光学系による低周波歪を除去するための補正デー
タとして用いられる。

【０１０３】なお、何らかの要因で、第１キャリッジ２
２１を所定時間内に白基準板２１５の下に移動できなか
った場合には、ＣＰＵ２１はエラー動作に移り、キャリ
ッジ動作エラーに対応するコード信号をステータスとし
て上記インターフェース回路２４より外部周辺機器１に
送信するようになっている。

【０１０４】一方、白シェーディングデータの読み取り
が終わると、蛍光灯ランプ２２３が点灯されたままの状
態で、第１キャリッジ２２１が原稿台ガラス２２０の下
まで移動され、停止される。

【０１０５】これにより、スキャナ４１は、外部周辺機
器１からのＶＳＹＮＣコマンド待ちの状態となる。

【０１０６】この状態で、ＣＰＵ２１が、上記外部周辺
機器１からのＶＳＹＮＣコマンドを上記インターフェー
ス回路２４を介して受信すると、原稿ＯＧの読み取り走
査が開始される。

【０１０７】すなわち、ＣＰＵ２１により上記Ｉ／Ｏ２
８に対して指示が与えられ、モータ２およびエンコーダ
３によって上記第１，第２キャリッジ２２１，２２２の
駆動が制御される。

【０１０８】この場合、すでに設定されている倍率に応
じた回転数に達すると、第１，第２キャリッジ２２１，
２２２は定速動作に切り換えられ、所定の速度で原稿台
ガラス２２０の下を移動される。

【０１０９】第１，第２キャリッジ２２１，２２２が定
速で原稿ＯＧを走査する間、ＣＣＤラインセンサ２２８
は、上記画像信号制御回路３０からの水平同期信号（Ｃ
ＣＤラインセンサを駆動させるための光蓄積時間）によ
って制御され、結像された光信号をアナログ画像信号に
変換して上記アナログ信号処理回路１０に送るようにな
っている。

【０１１０】上記アナログ画像信号は、上記アナログ信
号処理回路１０によりゲイン増幅やＡ／Ｄ変換などの処
理が施された後、デジタル画像データとして上記シェー
ディング補正回路２２に送られる。

【０１１１】そして、このシェーディング補正回路２２
にて、前記黒シェーディングデータおよび白シェーディ
ングデータによるシェーディング歪の補正が行われる。

【０１１２】シェーディング歪の補正されたデジタル画
像データは、上記各種画像処理回路２３にてすでに設定
されているγ補正やエッジ強調などの画像処理が行わ
れ、原画像の再現性が確保される。

【０１１３】すなわち、ＣＣＤラインセンサ２２８で読
み取った画像データを外部周辺機器１で再現する、つま
りプリンタ４３で画像形成する際に、原画像に近い再生
画の出力が可能とされる。

【０１１４】こうした処理の施された画像データは、上
記インターフェース回路２４を介して上記外部周辺機器
１に出力され、たとえばプリンタ４３による前述した画
像形成動作に供される。

【０１１５】原稿ＯＧの読み取り領域について、ＣＣＤ
ラインセンサ２２８の長手方向に対する主走査方向の動
作と、キャリッジ２２１，２２２の移動方向に対する副
走査方向の動作とを同時に実行することで、原稿ＯＧ上
の画像情報を連続的に読み取ることができる。

【０１１６】さて、原稿ＯＧの読み取りが終了すると、
ＣＰＵ２１により上記Ｉ／Ｏ２８に対して指示が与えら
れ、モータ２およびエンコーダ３によって上記第１，第
２キャリッジ２２１，２２２の駆動が制御される。

【０１１７】この場合、上記第１，第２キャリッジ２２
１，２２２が読み取りとは逆の方向に高速度で移動さ
れ、初期位置に復帰される。

【０１１８】そして、初期位置への復帰により、ＣＰＵ
２１により上記Ｉ／Ｏ２８に対して停止の指示が与えら
れ、上記第１，第２キャリッジ２２１，２２２の駆動が
停止される。

【０１１９】すなわち、ＣＰＵ２１が、上記外部周辺機
器１からの読み取り終了コマンドを上記インターフェー
ス回路２４を介して受信すると、上記第１キャリッジ２
２１が白基準板２１５の近辺で停止される。

【０１２０】また、ＣＰＵ２１により上記Ｉ／Ｏ２９に
対して指示が与えられ、上記蛍光灯ランプ２２３が消灯
される。

【０１２１】そして、外部周辺機器１からの次のコマン
ド受信状態とされることにより、スキャナ４１はレディ
（新たな指示待ち）の状態となる。

【０１２２】なお、連続した読み取り動作に移る場合に
は、上記第１，第２キャリッジ２２１，２２２が初期位
置に復帰された状態で、引き続き外部周辺機器１からの
ＶＳＹＮＣコマンド待ちの状態となり、ＣＰＵ２１がＶ
ＳＹＮＣコマンドを再受信することによって、上述した
動作が繰り返される。

【０１２３】図６および図７は、上記したアナログ信号
処理回路（画像処理用ＬＳＩ）１０の構成例を示すもの
である。

【０１２４】図６において、このアナログ信号処理回路
１０は、特に１系統（１ｃｈ）出力型のＣＣＤラインセ
ンサの場合に使用されるものであり、クランプ補正回路
１１、サンプル・ホールド回路１２、可変アンプ１３、
Ａ／Ｄ変換器１４、ピーク検出回路１５、および直流信
号成分演算・除去回路１６から構成されている。

【０１２５】クランプ補正回路１１は、上記ＣＣＤライ
ンセンサ２２８からのアナログ画像信号の直流信号成分
の補正を行うものである。

【０１２６】サンプル・ホールド回路１２は、上記クラ
ンプ補正回路１１からの出力信号をサンプルホールドす
るものである。

【０１２７】可変アンプ１３は、上記サンプル・ホール
ド回路１２からの出力信号のゲインを調整するものであ
り、前記した画像読取制御部２０のＣＰＵ２１や画像信
号制御回路３０などの外部制御回路からのゲイン設定信
号によってゲインを設定することが可能となっている。

【０１２８】Ａ／Ｄ変換器１４は、上記可変アンプ１３
からの出力信号をＡ／Ｄ変換し、前記した画像読取制御
部２０のシェーディング補正回路２２などに出力するも
のである。

【０１２９】ピーク検出回路１５は、上記Ａ／Ｄ変換器
１４からの出力信号のピーク値を検出し、これを前記し
た画像読取制御部２０のＣＰＵ２１や画像信号制御回路
３０などの外部制御回路に出力するものである。

【０１３０】直流信号成分演算・除去回路１６は、上記
Ａ／Ｄ変換器１４からの出力信号の直流信号成分を算出
するとともに、その算出結果に応じて上記クランプ補正
回路１１の微調整を行うものである。

【０１３１】図７において、このアナログ信号処理回路
１０は、特に２系統（２ｃｈ）出力型のＣＣＤラインセ
ンサの接続に適したものであり、２系統分のクランプ補
正回路１１ａ，１１ｂ、サンプル・ホールド回路１２
ａ，１２ｂ、可変アンプ１３ａ，１３ｂ、直流信号成分
演算・除去回路１６ａ，１６ｂ、並びにＡ／Ｄ変換器１
４、ピーク検出回路１５、およびＭＰＸ回路１７から構
成されている。

【０１３２】ＭＰＸ回路１７は、上記２系統の各可変ア
ンプ１３ａ，１３ｂからの出力信号を合成してＡ／Ｄ変
換器１４に出力するものである。

【０１３３】この場合、クランプ補正回路から可変アン
プまでの回路を２系統もつことにより、ＣＣＤラインセ
ンサからの出力信号の偶数画素と奇数画素とを各系統に
より別処理する際に、たとえ各系統の信号にばらつきが
あっとしても、各系統ごとに独立した処理が行えるた
め、２系統出力型のＣＣＤラインセンサの各出力信号の
ばらつきを補正することができる。

【０１３４】なお、このアナログ信号処理回路１０は、
２系統出力型のＣＣＤラインセンサが接続される場合に
限らず、１系統出力型のＣＣＤラインセンサを接続する
こともできる。

【０１３５】また、図６に示したアナログ信号処理回路
を２つ用意することで、２系統出力型のＣＣＤラインセ
ンサを接続することも可能である。

【０１３６】図８は、上記したクランプ補正回路１１の
構成の具体例を示すものである。

【０１３７】同図（ａ）の場合は、ＣＣＤラインセンサ
２２８からの出力信号が、カップリングコンデンサ１１
₁ を介して差動アンプ１１₂ の（＋）端子に入力される
ように構成されている。

【０１３８】そして、差動アンプ１１₂ の（−）端子に
は、基準電圧が入力されるようになっている。

【０１３９】この場合、差動アンプ１１₂ には、カップ
リングコンデンサ１１₁ によりＣＣＤラインセンサ２２
８の出力信号の変化分、つまり直流出力電圧成分の除去
された出力信号が入力される。

【０１４０】同図（ｂ）の場合は、ＣＣＤラインセンサ
２２８からの出力信号が、差動アンプ１１₃ の（＋）端
子に直に入力されるように構成されている。そして、差
動アンプ１１₃ の（−）端子には、上記直流信号成分演
算・除去回路１６からの出力が入力されるようになって
いる。

【０１４１】この場合、直流出力電圧成分の除去は、差
動アンプ１１₃ の（−）端子に印加される電圧レベル
（直流信号成分演算・除去回路１６からの出力）に応じ
て制御される。

【０１４２】図９は、上記した画像信号制御回路３０の
概略構成を示すものである。

【０１４３】すなわち、この画像信号制御回路３０は、
バッファ３０ａ，３０ｂ，３０ｃ、各種タイミング発生
回路３０ｄ、およびデコーダ回路３０ｅによって構成さ
れている。

【０１４４】バッファ３０ａは、上記アナログ信号処理
回路１０内のＡ／Ｄ変換器１４からの出力信号を、上記
画像読取制御部２０内のシェーディング補正回路２２に
出力するためのものである。

【０１４５】バッファ３０ｂは、上記アナログ信号処理
回路１０内のＡ／Ｄ変換器１４からの出力信号を、上記
ピーク検出回路１５を介して、上記画像読取制御部２０
内のＣＰＵ２１などに出力するためのものである。

【０１４６】バッファ３０ｃは、上記ＣＰＵ２１などか
らのモードおよびゲイン設定信号を、上記アナログ信号
処理回路１０内に導くためのものである。

【０１４７】各種タイミング発生回路３０ｄは、上記Ｃ
ＣＤラインセンサ２２８を駆動するための水平同期信号
や、アナログ信号処理回路１０の動作を制御するための
タイミング信号を発生するものである。

【０１４８】デコーダ回路３０ｅは、上記ＣＰＵ２１な
どからのアドレス信号、書き込み信号ＷＴまたは読み込
み信号ＲＤを入力し、上記バッファ３０ｂ，３０ｃの制
御信号を生成するものである。

【０１４９】次に、上記図６に示したアナログ信号処理
回路（１系統出力型）１０を例に、基本的動作について
説明する。

【０１５０】ＣＣＤラインセンサ２２８から出力される
アナログ画像信号は、アナログ信号処理回路１０内のク
ランプ補正回路１１に入力され、上記アナログ画像信号
に含まれる直流出力電圧が除去される。

【０１５１】クランプ補正回路１１から出力される信号
は、リセットノイズや誘導ノイズなどを含んだ安定して
いないアナログ信号であり、この信号がサンプル・ホー
ルド回路１２に供給されることにより、安定したアナロ
グ信号に変換される。

【０１５２】このサンプル・ホールド回路１２から出力
される安定したアナログ信号は、後段のＡ／Ｄ変換器１
４の入力レンジに合うように、可変アンプ１３によって
ゲイン調整される。

【０１５３】ここで、実際のゲイン調整の手順につい
て、図１０，図１１を参照して説明する。

【０１５４】すなわち、まず、蛍光灯ランプ２２３が点
灯され、白基準板２１５の読み取りが行われる。そし
て、そのときのＣＣＤラインセンサ２２８の出力信号の
レベルが、Ａ／Ｄ変換器１４の最適な入力レベルとなる
ように、可変アンプ１３のゲイン調整が行われる。

【０１５５】この例では、ゲイン設定を減衰量という形
で示したが、高速度で原稿ＯＧを読み取る場合には、Ｃ
ＣＤラインセンサ２２８からの出力信号の振幅が小さく
なるため、このような場合には、ゲイン設定を増幅させ
ることで対応する。

【０１５６】また、ゲイン設定のための制御信号を３ｂ
ｉｔで示したが、このｂｉｔ数を増やすことにより、減
衰または増幅の割合を大きくすることや、逆に、より細
かい精密なゲイン設定を行うこともできる。

【０１５７】本実施例では、ゲイン設定の方法として、
上記したピーク検出回路１５からの出力を、バッファ３
０ｂを介してデータ・バス３２上に出力し、現在、設定
されているゲイン設定値と白基準板２１５を読み取った
ときの信号とをＣＰＵ２１に送ることで最適なるゲイン
設定値を算出するとともに、この算出されたゲイン設定
値をバッファ３０ｃを介してアナログ信号処理回路１０
に送ることにより、可変アンプ１３のゲイン設定値を変
更するようになっている。

【０１５８】この他、別の方法として、たとえば図１２
（ａ）に示すように、ピーク検出回路１５からの出力信
号を演算ＲＯＭなどで構成されるゲイン設定演算回路１
８に入力することで、可変アンプ１３のゲイン設定値を
変更する、テーブルデータを用いた自動ゲイン設定方法
も適用できる。

【０１５９】また、図１２（ｂ）に示すように、ピーク
検出回路１５からの出力信号をバッファ３０ｂを介して
出力させ、その出力に応じてディップスイッチなどで構
成される外部設定回路スイッチ１９を手動にて切り換え
ることで、可変アンプ１３のゲイン設定を行う方法など
も適用できる。

【０１６０】さて、上記可変アンプ１３から出力される
信号は、Ａ／Ｄ変換器１４に供給され、ここでデジタル
信号に変換される。そして、後続のピーク検出回路１
５、および直流信号成分演算・除去回路１６、または上
記画像読取制御部２０内のシェーディング補正回路２２
に出力される。

【０１６１】上記Ａ／Ｄ変換器１４からのデジタル信号
が供給される直流信号成分演算・除去回路１６では、黒
シェーディングデータ読み取り時の出力信号レベル（ク
ランプレベル）を一定とするように、クランプ補正回路
１１が制御される。

【０１６２】たとえば、上記クランプ補正回路１１が図
８（ａ）に示した構成の場合には、カップリングコンデ
ンサ１１₁ の電荷量の制御が行われ、図８（ｂ）に示し
た構成の場合には、差動アンプ１１₃ の（−）端子に印
加する電圧レベルの制御が行われる。

【０１６３】こうして、Ａ／Ｄ変換器１４からのデジタ
ル信号が上記画像読取制御部２０内のシェーディング補
正回路２２に出力されることにより、前述した外部周辺
機器１による画像形成のためのデジタル画像データの生
成に供される。

【０１６４】上記したように、ＣＣＤラインセンサから
のアナログ出力信号の処理を行う画像処理用ＬＳＩにお
ける、信号のゲイン設定を外部より自動的に調整できる
ようにしているため、簡単に、しかも安定した調整が可
能となるものである。

【０１６５】また、外部より接続のモードを設定できる
ようにしているため、回路の変更や外部回路などを設け
ることなしに、異なるタイプのＣＣＤラインセンサを容
易に接続することが可能となっている。

【０１６６】なお、上記実施例においては、画像処理用
ＬＳＩを１チップ構成とした場合について説明したが、
これに限らず、たとえば機能ごとに分割することで２チ
ップ以上で構成することも可能である。

【０１６７】また、デジタル複写装置に限らず、たとえ
ばファクシミリ装置やスキャナ装置などにも適用でき
る。

【０１６８】図１３は、本発明の画像処理用ＬＳＩをス
キャナ装置に適用した場合を示すものである。

【０１６９】この場合、スキャナ装置１００は、原稿Ｏ
Ｇがセットされる原稿ガラス１０１、白基準板１０２、
光源１０４およびミラー１０５が設けられた第１キャリ
ッジ１０６、ミラー１０７，１０８の設けられた第２キ
ャリッジ１０９、結像レンズ１１０、光電変換素子とし
てのＣＣＤラインセンサ１１１、アナログ信号処理回路
としてのアナログ処理部（画像処理用ＬＳＩ）１１２、
画像読取制御部としてのデジタル処理部１１３によって
構成され、上記したデジタル複写装置のスキャナ４１と
ほぼ同様な動作制御により原稿画像を読み取るようにな
っている。

【０１７０】その他、この発明の要旨を変えない範囲に
おいて、種々変形実施可能なことは勿論である。

【０１７１】

【発明の効果】以上、詳述したようにこの発明によれ
ば、アナログ画像信号の振幅の調整を自動化でき、装置
間における調整のばらつきを最小限に抑えることが可能
な集積回路装置およびそれを用いた画像読取装置もしく
は画像形成装置を提供できる。

【０１７２】また、この発明によれば、他の回路を設け
ることなく、タイプの異なる光電変換素子を接続するこ
とが可能な集積回路装置およびそれを用いた画像読取装
置もしくは画像形成装置を提供できる。

【図面の簡単な説明】

【図１】この発明の一実施例にかかるデジタル複写装置
の概略を示す構成図。

【図２】同じく、２系統出力型ＣＣＤラインセンサの概
略を示す構成図。

【図３】同じく、ＣＣＤラインセンサの出力信号波形を
示す図。

【図４】同じく、２系統出力型ＣＣＤラインセンサの出
力タイミングを示すタイミングチャート。

【図５】同じく、制御ボードの構成を示すブロック図。

【図６】同じく、アナログ信号処理回路（１系統処理）
の構成を示すブロック図。

【図７】同じく、アナログ信号処理回路（２系統処理）
の構成を示すブロック図。

【図８】同じく、クランプ補正回路の構成例を示す図。

【図９】同じく、画像信号制御回路の構成を示すブロッ
ク図。

【図１０】同じく、実際のゲイン調整の手順について説
明するために示すフローチャート。

【図１１】同じく、制御信号と減衰量との関係を説明す
るために示す図。

【図１２】同じく、ゲイン設定の他の方法について説明
するために示すブロック図。

【図１３】この発明の他の実施例を示すスキャナ装置の
構成図。

【符号の説明】

１…外部周辺機器、１０…アナログ信号処理回路（画像
処理用ＬＳＩ）、１１…クランプ回路、１２…サンプル
・ホールド回路、１３…可変アンプ、１４…Ａ／Ｄ変換
器、１５…ピーク検出回路、１６…直流信号成分演算・
除去回路、２０…画像読取制御部、２１…ＣＰＵ、２２
…シェーディング補正回路、３０…画像信号制御回路、
４１…スキャナ、２１５…白基準板、２２０…原稿台ガ
ラス、２２１…第１キャリッジ、２２２…第２キャリッ
ジ、２２３…蛍光灯ランプ（光源）、２２４，２２５，
２２６…ミラー、２２８…ＣＣＤラインセンサ（光電変
換素子）、２２９…制御ボード。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 多数の光電変換素子から各素子ごとに取
   り出されるアナログ電気信号をデジタル値に変換するア
   ナログ／デジタル変換手段と、 このアナログ／デジタル変換手段からの出力にもとづい
   て前記各素子ごとの基準信号レベルを生成する生成手段
   と、 この生成手段で生成された前記基準信号により前記光電
   変換素子の有効画素信号をクランプするクランプ手段
   と、 このクランプ手段からの出力信号をサンプルホールドす
   るサンプルホールド手段と、 このサンプルホールド手段からの出力信号のゲインを可
   変する可変ゲインアンプ手段とを備え、 前記アナログ／デジタル変換手段、生成手段、クランプ
   手段、サンプルホールド手段、および可変ゲインアンプ
   手段を１チップの回路素子として構成し、 かつ前記可変ゲインアンプ手段から出力され、前記アナ
   ログ／デジタル変換手段で変換されたデジタル値に応じ
   て、前記可変ゲインアンプ手段のゲイン調整を前記チッ
   プ外より行うように構成したことを特徴とする集積回路
   装置。
2. 【請求項２】 原稿画像が結像される多数の光電変換素
   子を有する読取手段と、 この読取手段の各素子ごとに取り出されるアナログ電気
   信号をデジタル値に変換するアナログ／デジタル変換手
   段、このアナログ／デジタル変換手段からの出力にもと
   づいて前記各素子ごとの基準信号レベルを生成する生成
   手段、この生成手段で生成された前記基準信号により前
   記光電変換素子の有効画素信号をクランプするクランプ
   手段、このクランプ手段からの出力信号をサンプルホー
   ルドするサンプルホールド手段、およびこのサンプルホ
   ールド手段からの出力信号のゲインを可変する可変ゲイ
   ンアンプ手段を、１チップの回路素子として構成してな
   る集積回路装置と、 この集積回路装置の前記可変ゲインアンプ手段のゲイン
   調整を、前記アナログ／デジタル変換手段で変換された
   デジタル値に応じて前記チップ外より行うゲイン調整手
   段と、 このゲイン調整手段で前記可変ゲインアンプ手段のゲイ
   ン調整の行われた前記集積回路装置からの出力信号に各
   種の画像処理を施すことにより、前記原稿画像に対応す
   る読取信号を得る処理手段とを具備したことを特徴とす
   る集積回路装置を用いた画像読取装置。
3. 【請求項３】 原稿画像が結像される多数の光電変換素
   子を有する読取手段と、 この読取手段の各素子ごとに取り出されるアナログ電気
   信号をデジタル値に変換するアナログ／デジタル変換手
   段、このアナログ／デジタル変換手段からの出力にもと
   づいて前記各素子ごとの基準信号レベルを生成する生成
   手段、この生成手段で生成された前記基準信号により前
   記光電変換素子の有効画素信号をクランプするクランプ
   手段、このクランプ手段からの出力信号をサンプルホー
   ルドするサンプルホールド手段、およびこのサンプルホ
   ールド手段からの出力信号のゲインを可変する可変ゲイ
   ンアンプ手段を、１チップの回路素子として構成してな
   る集積回路装置と、 この集積回路装置の前記可変ゲインアンプ手段のゲイン
   調整を、前記アナログ／デジタル変換手段で変換された
   デジタル値に応じて前記チップ外より行うゲイン調整手
   段と、 このゲイン調整手段で前記可変ゲインアンプ手段のゲイ
   ン調整の行われた前記集積回路装置からの出力信号に各
   種の画像処理を施すことにより、前記原稿画像に対応す
   る読取信号を得る処理手段と、 この処理手段によって処理された読取信号によって像担
   持体上に原稿画像に対応した像を形成する像形成手段と
   を具備したことを特徴とする集積回路装置を用いた画像
   形成装置。
4. 【請求項４】 多数の光電変換素子から各素子ごとに取
   り出されるアナログ電気信号をデジタル値に変換するア
   ナログ／デジタル変換手段と、 このアナログ／デジタル変換手段からの出力にもとづい
   て前記各素子ごとの基準信号レベルを生成する生成手段
   と、 この生成手段で生成された前記基準信号により前記光電
   変換素子の有効画素信号をクランプするクランプ手段
   と、 このクランプ手段からの出力信号をサンプルホールドす
   るサンプルホールド手段と、 このサンプルホールド手段からの出力信号のゲインを可
   変する可変ゲインアンプ手段とを備え、 前記アナログ／デジタル変換手段、生成手段、クランプ
   手段、サンプルホールド手段、および可変ゲインアンプ
   手段を１チップの回路素子として構成し、 かつ前記光電変換素子から同相駆動方式または逆相駆動
   方式で読み取られたアナログ電気信号に対して、クラン
   プ補正、サンプルホールド処理、ゲイン可変処理、およ
   びアナログ／デジタル変換処理を、外部からの指示に応
   じて個々に実行するように構成したことを特徴とする集
   積回路装置。
5. 【請求項５】 多数の光電変換素子から各素子ごとに取
   り出されるアナログ電気信号をデジタル値に変換するア
   ナログ／デジタル変換手段と、 このアナログ／デジタル変換手段からの出力にもとづい
   て前記各素子ごとの基準信号レベルを生成する生成手段
   と、 この生成手段で生成された前記基準信号により前記光電
   変換素子の有効画素信号をクランプするクランプ手段
   と、 このクランプ手段からの出力信号をサンプルホールドす
   るサンプルホールド手段と、 このサンプルホールド手段からの出力信号のゲインを可
   変する可変ゲインアンプ手段とを備え、 前記アナログ／デジタル変換手段、生成手段、クランプ
   手段、サンプルホールド手段、および可変ゲインアンプ
   手段を１チップの回路素子として構成し、 かつ前記光電変換素子からの正極性または負極性のいず
   れのアナログ電気信号に対しても、外部からの指示に応
   じて、クランプ補正、サンプルホールド処理、ゲイン可
   変処理、およびアナログ／デジタル変換処理を実行する
   ように構成したことを特徴とする集積回路装置。