JPH06104337A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH06104337A JPH06104337A JP25117292A JP25117292A JPH06104337A JP H06104337 A JPH06104337 A JP H06104337A JP 25117292 A JP25117292 A JP 25117292A JP 25117292 A JP25117292 A JP 25117292A JP H06104337 A JPH06104337 A JP H06104337A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- power supply
- potential
- bus driver
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＣＭＯＳ構造のＩＣや
ＬＳＩなどの集積回路の内部バスを駆動するためのバス
ドライバを含む半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device including a bus driver for driving an internal bus of an integrated circuit such as IC or LSI having a CMOS structure.
【０００２】[0002]
【従来の技術】ＣＭＯＳ構造のＩＣやＬＳＩなどの集積
回路は、消費電力が極めて少ないことに加え動作速度が
比較的高速であることから様々な用途に広く使用されて
いる。このようなＩＣやＬＳＩなどの半導体装置の内部
には機能モジュールが複数個設けられ、これらの機能モ
ジュールに対してパワーバスやデータバスなどの内部バ
スが設けられている。2. Description of the Related Art Integrated circuits such as ICs and LSIs having a CMOS structure are widely used for various purposes because of their extremely low power consumption and relatively high operating speed. A plurality of functional modules are provided inside a semiconductor device such as an IC or LSI, and an internal bus such as a power bus or a data bus is provided for these functional modules.
【０００３】図６に従来の半導体装置を示す。このよう
に従来の半導体装置６０は、複数の機能モジュール６２
1 ，…，６２n と、これらの複数の機能モジュール６２
1 ，…，６２n が接続されるパワーバス６４およびバス
６６とを有し、１つの機能モジュール６２（例えば、６
２1 ）内には、複数のバスドライバ７０0 ，７０1 ，
…，７０m を有している。ところで、従来のバス６６
は、データバスＤ０，Ｄ１，…，Ｄｍからなり、これら
のバス６６は、各機能モジュール６２（６２1 ）内のバ
スドライバ７０（７０0 ，７０1 ，…７０m ）によって
駆動されるが、このバスドライバ７０には、機能モジュ
ール６２にパワーバス６４から供給される電源ＶＤＤ１
を供給している。すなわちバスドライバ７０と、機能モ
ジュール６２とは同一の電源ＶＤＤ１を共用している。FIG. 6 shows a conventional semiconductor device. As described above, the conventional semiconductor device 60 includes the plurality of functional modules 62.
1 , ..., 62 n and a plurality of these functional modules 62
1 , ..., 62 n to which a power bus 64 and a bus 66 are connected, and one functional module 62 (for example, 6
2 1 ) includes a plurality of bus drivers 70 0 , 70 1 ,
..., 70 m . By the way, the conventional bus 66
, Dm, and these buses 66 are driven by bus drivers 70 (70 0 , 70 1 , ... 70 m ) in each functional module 62 (62 1 ). The bus driver 70 includes a power supply VDD1 supplied from the power bus 64 to the functional module 62.
Is being supplied. That is, the bus driver 70 and the functional module 62 share the same power supply VDD1.
【０００４】ここで、図７に従来のバスドライバ７０
（７０0 ）のＭＩＬ記号による構成を示し、図８にその
具体的構成を示す。図示のバスドライバ７０は、ＮＡＮ
Ｄゲート７２，ＮＯＲゲート７４，インバータ７６，電
源ＶＤＤ１に接続されるＰチャンネルＭＯＳトランジス
タ（以下、ＰＭＯＳという）７８および接地（ＧＮＤ）
されるＮチャンネルＭＯＳトランジスタ（以下、ＮＭＯ
Ｓという）８０とを有し、ＮＡＮＤゲート７２およびＮ
ＯＲゲート７４の各入力の一端には入力Ｉ０が入力さ
れ、ＮＡＮＤゲート７２の入力の他端にはインバータ７
６によって反転されたイネーブル信号ＥＮバーが入力さ
れ、ＮＯＲゲート７４の入力の他端にはイネーブル信号
ＥＮが直接入力される。ＮＡＮＤゲート７２の出力がＰ
ＭＯＳ７８のゲート電極に接続され、一方、ＮＯＲゲー
ト７４の出力がＮＭＯＳ８０のゲート電極に接続され、
ＰＭＯＳ７８とＮＭＯＳ８０の接続点から出力Ｄ０を取
り出すようになっている。Here, a conventional bus driver 70 is shown in FIG.
The structure of the (70 0 ) by the MIL symbol is shown, and its specific structure is shown in FIG. The illustrated bus driver 70 is a NAN.
D gate 72, NOR gate 74, inverter 76, P channel MOS transistor (hereinafter referred to as PMOS) 78 connected to power supply VDD1, and ground (GND)
N-channel MOS transistor (hereinafter referred to as NMO
80), and NAND gates 72 and N
The input I0 is input to one end of each input of the OR gate 74, and the inverter 7 is connected to the other end of the input of the NAND gate 72.
The enable signal EN bar inverted by 6 is input, and the enable signal EN is directly input to the other end of the input of the NOR gate 74. The output of the NAND gate 72 is P
Connected to the gate electrode of the MOS 78, while the output of the NOR gate 74 is connected to the gate electrode of the NMOS 80,
The output D0 is taken out from the connection point between the PMOS 78 and the NMOS 80.
【０００５】ここで、バスドライバ７０は、イネーブル
信号ＥＮがＬ（ロウ，“０”）で能動状態になり、入力
信号Ｉ０がＨ（ハイ，“１”）の時、ＮＡＮＤゲート７
２の出力はＬ（“０”）となるのでＰＭＯＳ７８がオン
し、ＮＯＲゲート７４の出力もＬ（“０”）となるので
ＮＭＯＳ８０はオフとなる。一方、イネーブル信号ＥＮ
がＬ（“０”）で入力信号Ｉ０がＬ（“０”）の時、Ｎ
ＡＮＤゲート７２の出力はＨ（“１”）となってＰＭＯ
Ｓ７８はオフとなり、ＮＯＲゲート７４の出力もＨ
（“１”）となってＮＭＯＳ８０はオンする。このよう
にしてバスドライバ７０によるバスドライブが行われ
る。The bus driver 70 becomes active when the enable signal EN is L (low, "0") and the input signal I0 is H (high, "1").
Since the output of 2 becomes L (“0”), the PMOS 78 turns on, and the output of the NOR gate 74 also becomes L (“0”), so the NMOS 80 turns off. On the other hand, enable signal EN
Is L (“0”) and the input signal I0 is L (“0”), N
The output of the AND gate 72 becomes H (“1”) and PMO
S78 is turned off and the output of the NOR gate 74 is also H.
(“1”) and the NMOS 80 is turned on. In this way, the bus drive by the bus driver 70 is performed.
【０００６】ここで、図８に示すように、ＮＡＮＤゲー
ト７２は電源ＶＤＤ１にパラレルに接続されるＰＭＯＳ
８４および８６と、シリーズに接続されるＮＭＯＳ８８
および９０とから構成することができ、シリーズ接続さ
れたＮＭＯＳ８８の他端はＰＭＯＳ８４と８６との接続
点Ａと接続され、シリーズ接続されたＮＭＯＳ９０の他
端は接地され、接続点ＡからはＮＡＮＤゲート７２の出
力が取り出される。一方、ＮＯＲゲート７４は、一端が
電源ＶＤＤ１に接続されるＰＭＯＳ９２と、ＰＭＯＳ９
２にシリーズに接続されるＰＭＯＳ９４と、それぞれ一
端がグランド（ＧＮＤ）にパラレルに接続されるＮＭＯ
Ｓ９６および９８とから構成することができ、ＮＭＯＳ
９６と９８との接続点Ｂはシリーズ接続されたＰＭＯＳ
９４の他端に接続され、この接続点ＢからＮＯＲゲート
７４の出力が取り出される。Here, as shown in FIG. 8, the NAND gate 72 is a PMOS connected in parallel to the power supply VDD1.
84 and 86, and NMOS 88 connected in series
And 90, the other end of the series-connected NMOS 88 is connected to the connection point A between the PMOS 84 and 86, the other end of the series-connected NMOS 90 is grounded, and the NAND gate is connected from the connection point A. The output of 72 is taken. On the other hand, the NOR gate 74 includes a PMOS 92 and a PMOS 9 whose one end is connected to the power supply VDD1.
2 and the PMOS 94 connected in series, and the NMO whose one end is connected in parallel to the ground (GND)
S96 and 98, and an NMOS
Connection point B between 96 and 98 is a series connected PMOS
It is connected to the other end of 94 and the output of the NOR gate 74 is taken out from this connection point B.
【０００７】[0007]
【発明が解決しようとする課題】上記のような構成によ
って、複数の機能モジュール６２を有する半導体装置６
０においては、多数の機能モジュール６２が接続される
負荷の重い内部バス６６であっても機能モジュール６２
に供給される電源と同電位の電源が供給されるバスドラ
イバ７０によって内部バス（データバス）６６を駆動し
ている。With the above structure, the semiconductor device 6 having a plurality of functional modules 62 is provided.
0, even if the internal bus 66 with a heavy load, to which a large number of functional modules 62 are connected,
The internal bus (data bus) 66 is driven by the bus driver 70 that is supplied with the same power as the power supplied to the.
【０００８】ところで、最近プロセスの微細化により半
導体チップに搭載可能な機能モジュールの数が増加して
いることや、チップサイズの増加によりバス配線長が増
加していることなどから、バスラインの駆動負荷がます
ます増大している。その一方で、チップ内部は、微細化
などに伴って、通常の５Ｖよりも低い低電圧、例えば３
Ｖや２Ｖなどでの動作が要求されるようになってきてい
る。このため、バスドライバによる内部バスの駆動を確
実なものとするためには、バスドライバの駆動能力を向
上させる必要があるが、こうするとバスドライバのサイ
ズが増大し、その結果、チップサイズが増大してしまう
という問題があった。By the way, recently, the number of functional modules that can be mounted on a semiconductor chip is increasing due to the miniaturization of the process, and the bus wiring length is increasing due to the increase in the chip size. The load is increasing. On the other hand, the inside of the chip has a low voltage lower than the usual 5V, such as 3
There is a growing demand for operation at V or 2V. Therefore, in order to ensure the driving of the internal bus by the bus driver, it is necessary to improve the driving capability of the bus driver, but this increases the size of the bus driver and, as a result, increases the chip size. There was a problem of doing.
【０００９】本発明の目的は、上記従来技術の問題点を
解消し、バスとこのバスに接続される複数の機能モジュ
ールを有するＣＭＯＳ構造のＩＣやＬＳＩなどの半導体
装置において、前記バスを駆動するバスドライバのサイ
ズ（レイアウト面積）を増大させることなく、その駆動
能力を向上させることができ、その結果、微細化に伴う
機能モジュールの増加やバス配線長の増加による内部バ
スの駆動負荷の増大に対してもバスドライバのサイズ増
大によるチップサイズの増大なしに適応することが可能
な半導体装置を提供するにある。An object of the present invention is to solve the above problems of the prior art and to drive the bus in a semiconductor device such as an IC or LSI having a CMOS structure having a bus and a plurality of functional modules connected to the bus. The drive capability can be improved without increasing the size (layout area) of the bus driver, and as a result, the drive load of the internal bus is increased due to an increase in the number of functional modules and an increase in the bus wiring length due to miniaturization. Another object of the present invention is to provide a semiconductor device which can be adapted without increasing the chip size due to the increase in the size of the bus driver.
【００１０】[0010]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、バスとバスに接続される複数の機能モジ
ュールとを有するＣＭＯＳ構造の半導体装置において、
前記バスに設けられるバスドライバ用電源線と、前記機
能モジュールに供給される電源とは異なる電位の電源
と、この機能モジュールに供給される電源とは異なる電
位の電源によって駆動されるバスドライバと、を有する
ことを特徴とする半導体装置を提供するものである。To achieve the above object, the present invention provides a CMOS structure semiconductor device having a bus and a plurality of functional modules connected to the bus.
A bus driver power supply line provided on the bus; a power supply having a potential different from that supplied to the functional module; and a bus driver driven by a power supply having a potential different from the power supplied to the functional module, The present invention provides a semiconductor device having:
【００１１】また、本発明は、バスとバスに接続される
複数の機能モジュールとを有するＣＭＯＳ構造の半導体
装置において、前記バスに設けられるバスドライバ用接
地線と、前記機能モジュールに接続される接地とは異な
る電位の接地と、この機能モジュールに接続される異な
る電位の接地に接続されるバスドライバとを有すること
を特徴とする半導体装置を提供するものである。Further, according to the present invention, in a semiconductor device having a CMOS structure having a bus and a plurality of functional modules connected to the bus, a bus driver ground line provided in the bus and a ground connected to the functional module. And a bus driver connected to the ground of different potential and connected to this functional module.
【００１２】さらに、バスとバスに接続される複数の機
能モジュールとを有するＣＭＯＳ構造の半導体装置にお
いて、前記バスに設けられるバスドライバ用電源線およ
び接地線と、前記機能モジュールに供給される電源と異
なる電位の電源と、前記機能モジュールに接続される接
地と異なる電位の接地と、この機能モジュールに接続さ
れる接地と異なる電位の接地に接続され、前記機能モジ
ュールに供給される電源と異なる電位の電源によって駆
動されるバスドライバと、を有することを特徴とする半
導体装置を提供するものである。Further, in a semiconductor device having a CMOS structure having a bus and a plurality of functional modules connected to the bus, a bus driver power supply line and a ground line provided on the bus, and a power supply supplied to the functional module. A power source having a different potential, a ground having a potential different from the ground connected to the functional module, and a ground having a potential different from the ground connected to the functional module, and having a potential different from the power supplied to the functional module. And a bus driver driven by a power supply.
【００１３】[0013]
【発明の作用】本発明の半導体装置は、バスとバスに接
続された複数の機能モジュールを有するＣＭＯＳ構造の
半導体装置であって、前記機能モジュール内の複数のバ
スドライバに前記バスに設けられたバスドライバ用電源
線を介して機能モジュールに供給される電源とは異なる
電位の電源を供給し、もしくは、前記バスに設けられた
バスドライバ用接地線を介して機能モジュールが接続さ
れる接地とは異なる電位の接地に接続してあるいはこれ
らの異なる電源を供給するとともに異なる接地を接続し
て、前記バスドライバを駆動するように構成されてい
る。このため、前記機能モジュール内のバスドライバの
サイズを増大させることなく、バスドライバのバス駆動
能力を向上させることができる。従って、機能モジュー
ルの数は配線長の増加によるバスの駆動負荷の増大に対
してもバスドライバサイズの増大やその結果であるチッ
プサイズの増大を押さえることができる。The semiconductor device of the present invention is a semiconductor device of CMOS structure having a bus and a plurality of functional modules connected to the bus, and a plurality of bus drivers in the functional module are provided on the bus. A power supply having a potential different from that supplied to the functional module via the bus driver power supply line, or a ground to which the functional module is connected via the bus driver ground line provided on the bus The bus driver is configured to be connected to grounds of different potentials or to supply these different power sources and connect different grounds. Therefore, the bus driving capability of the bus driver can be improved without increasing the size of the bus driver in the functional module. Therefore, the number of functional modules can suppress the increase in bus driver size and the resulting increase in chip size even if the bus driving load increases due to the increase in wiring length.
【００１４】[0014]
【実施例】本発明に係る半導体装置を添付の図面に示す
好適実施例に基づいて詳細に説明する。図１は、本発明
の半導体装置の一実施例の構成図であり、図２は、図１
に示す半導体装置に用いられるバスドライバの一実施例
のＭＩＬ記号を用いて示す構成図であり、図３は、図２
に示すバスドライバの一実施例の具体的構成を示す回路
図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device according to the present invention will be described in detail with reference to the preferred embodiments shown in the accompanying drawings. 1 is a block diagram of an embodiment of the semiconductor device of the present invention, and FIG.
2 is a configuration diagram showing an example of a bus driver used in the semiconductor device shown in FIG.
3 is a circuit diagram showing a specific configuration of an embodiment of the bus driver shown in FIG.
【００１５】図１に示すように半導体装置１０は、複数
の機能モジュール１２1 ，…，１２ n と、これらの複数
の機能モジュール１２1 ，…，１２n が接続されるパワ
ーバス１４およびバス１６とを有し、１つの機能モジュ
ール１２（例えば、１２1 ）は、その中に複数のバスド
ライバ２０0 ，２０1 ，…，２０m を有している。ここ
で、パワーバス１４は機能モジュールを駆動するために
供給される電源ＶＤＤ１の電源線と、接地（ＧＮＤ）線
とからなる。また、内部バス１６は、データ線Ｄ０，Ｄ
１，…，Ｄｍを含むデータバス１７と、バスドライバ２
０（２０0 ，２０1 ，…，２０m ）に機能モジュール１
２（１２1 ，…，１２n ）に供給される電源ＶＤＤ１と
異なる電位の電源ＶＤＤ２を供給するために設けられる
バスドライバ用電源線１８とからなる。従って、このバ
ス１６の内部バス１７は、各機能モジュール１２（１２
1 ）内のバスドライバ２０（２０0 ，２０1 ，…，２０
m）によって駆動されるので、このバスドライバ２０に
供給される電源ＶＤＤ２、すなわち機能モジュール１２
にパワーバス１４から供給される電源ＶＤＤ１と異なる
電位の電源ＶＤＤ２によって駆動されることになる。こ
こで、バスドライバ２０を駆動する電源電圧ＶＤＤ２
は、内部バス１６を確実に駆動するため、機能モジュー
ル１２に供給される電源電圧ＶＤＤ１よりも高く設定さ
れる。例えば電源ＶＤＤ１の電圧を３Ｖとすると、電源
ＶＤＤ２の電圧は５Ｖに設定される。As shown in FIG. 1, a plurality of semiconductor devices 10 are provided.
Function module 121 , ..., 12 n And some of these
Function module 121 , ..., 12n Power connected to
Bus 14 and bus 16 and one functional module
12 (for example, 121 ) Has multiple busses in it
Driver 200 , 201 , ..., 20m have. here
In order to drive the functional modules, the power bus 14
Power supply line for power supply VDD1 and ground (GND) line
Consists of. Further, the internal bus 16 has data lines D0, D
Data bus 17 including 1, ..., Dm, and bus driver 2
0 (200 , 201 , ..., 20m ) Function module 1
2 (121 , ..., 12n Power supply VDD1 supplied to
Provided to supply power supply VDD2 of different potential
And a bus driver power supply line 18. Therefore, this
The internal bus 17 of the switch 16 is connected to each functional module 12 (12
1 ) Inside bus driver 20 (200 , 201 , ..., 20
m), The bus driver 20
Power supply VDD2 supplied, that is, functional module 12
Different from the power supply VDD1 supplied from the power bus 14
It is driven by the power supply VDD2 of the potential. This
Here, the power supply voltage VDD2 for driving the bus driver 20
Is a functional module for reliably driving the internal bus 16.
Set higher than the power supply voltage VDD1 supplied to
Be done. For example, if the voltage of the power supply VDD1 is 3V, the power supply
The voltage of VDD2 is set to 5V.
【００１６】本発明の半導体装置としては、ＣＭＯＳ構
造のＩＣやＬＳＩなどの集積回路などであって、複数
の、好ましくは多数の、例えば１０個程度、もしくは１
０個以上の機能モジュールを有するチップであり、バス
の総延長も比較的長く、例えば、１０ｍｍ程度もしくは
１０ｍｍ以上の比較的大きなチップであるのが好まし
い。例えば、１０個以上の機能モジュールを有し、２０
ｍｍ程度のバス配線長を持つ１６ｍｍ角のチップなどを
本発明の半導体装置の対象とすることができる。The semiconductor device of the present invention is an integrated circuit such as an IC or an LSI having a CMOS structure, and a plurality, preferably a large number, for example, about 10 or one.
It is preferable that the chip is a chip having zero or more functional modules, and the total length of the bus is relatively long, for example, a relatively large chip of about 10 mm or 10 mm or more. For example, with 10 or more functional modules, 20
A 16 mm square chip or the like having a bus wiring length of about mm can be a target of the semiconductor device of the present invention.
【００１７】ここで図２に本発明の半導体装置１０の機
能モジュール１２（１２1 ）に適用されるバスドライバ
２０（２０0 ）の一実施例の構成をＭＩＬ記号を用いて
示し、図３にその具体的構成を示す。図示のバスドライ
バ２０は、ＮＡＮＤゲート２２，ＮＯＲゲート２４，イ
ンバータ２６，電源ＶＤＤ２に接続されるバスドライブ
用ＰチャンネルＭＯＳトランジスタ（以下、ＰＭＯＳと
いう）２８および接地（ＧＮＤ）されるバスドライブ用
ＮチャンネルＭＯＳトランジスタ（以下、ＮＭＯＳとい
う）３０と、ＰＭＯＳ２８のゲート電極の電位をプルア
ップするためのＰＭＯＳ３２とを有し、ＮＡＮＤゲート
２２およびＮＯＲゲート２４の各入力の一端には入力Ｉ
０が入力され、ＮＡＮＤゲート２２の入力の他端にはイ
ンバータ２６によって反転されたイネーブル信号ＥＮバ
ーが入力され、ＮＯＲゲート２４の入力の他端にはイネ
ーブル信号ＥＮが直接入力される。ＮＡＮＤゲート２２
の出力がＰＭＯＳ２８のゲート電極に接続され、一方、
ＮＯＲゲート２４の出力がＮＭＯＳ３０のゲート電極に
接続され、ＰＭＯＳ２８とＮＭＯＳ３０の接続点から出
力Ｄ０を取り出すようになっている。また、ＰＭＯＳ２
８の一端は電源ＶＤＤ２に接続され、他端はＰＭＯＳ２
８のゲート電極に接続され、ゲート電極は出力Ｄ０に接
続される。FIG. 2 shows the configuration of an embodiment of the bus driver 20 (20 0 ) applied to the functional module 12 (12 1 ) of the semiconductor device 10 of the present invention using MIL symbols, and FIG. 3 is shown. The specific configuration is shown. The illustrated bus driver 20 includes a NAND gate 22, a NOR gate 24, an inverter 26, a bus drive P-channel MOS transistor (hereinafter referred to as PMOS) 28 connected to the power supply VDD2, and a ground (GND) bus drive N-channel. It has a MOS transistor (hereinafter referred to as NMOS) 30 and a PMOS 32 for pulling up the potential of the gate electrode of the PMOS 28. One end of each input of the NAND gate 22 and the NOR gate 24 has an input I
0 is input, the enable signal EN bar inverted by the inverter 26 is input to the other end of the input of the NAND gate 22, and the enable signal EN is directly input to the other end of the input of the NOR gate 24. NAND gate 22
Output is connected to the gate electrode of PMOS 28, while
The output of the NOR gate 24 is connected to the gate electrode of the NMOS 30, and the output D0 is taken out from the connection point of the PMOS 28 and the NMOS 30. Also, PMOS2
One end of 8 is connected to power supply VDD2, the other end is PMOS2
8 gate electrodes, which are connected to the output D0.
【００１８】ここで、バスドライバ２０は、イネーブル
信号ＥＮがＬ（ロウ，“０”）で能動状態になり、入力
信号Ｉ０がＨ（ハイ，“１”）の時、ＮＡＮＤゲート２
２の出力はＬ（“０”）となるのでＰＭＯＳ２８がオン
し、ＮＯＲゲート２４の出力もＬ（“０”）となるので
ＮＭＯＳ３０はオフとなり、出力Ｄ０はＨ（“１”）と
なり、電源ＶＤＤ２の電圧レベルを持つ信号となる。こ
こで、プルアップトランジスタであるＰＭＯＳ３２はオ
フしている。一方、イネーブル信号ＥＮがＬ（“０”）
で入力信号Ｉ０がＬ（“０”）の時、ＮＡＮＤゲート２
２の出力はＨ（“１”）となってＰＭＯＳ２８はオフと
なり、ＮＯＲゲート２４の出力もＨ（“１”）となって
ＮＭＯＳ３０はオンし、出力Ｄ０はＬ（“０”）とな
り、接地電圧レベルを持つ信号として出力される。ここ
で、プルアップトランジスタとして機能するＰＭＯＳＦ
ＥＴ３２はオンして、ＰＭＯＳ２８のゲート電圧を電源
ＶＤＤ２の電圧レベル近くにプルアップし、ＰＭＯＳ２
８を確実にオフするように働く。なお、イネーブル信号
ＥＮがＨの時には、入力Ｉ０の状態にかかわらず、すな
わちＨであってもＬであっても、ＰＭＯＳ２８およびＮ
ＭＯＳ３０の両方共にオフとなり、出力Ｄ０はフローテ
ィング状態すなわちハイインピーダンスとなる。このよ
うにしてバスドライバ２０によるバスドライブが行われ
る。Here, the bus driver 20 becomes active when the enable signal EN is L (low, "0"), and the input signal I0 is H (high, "1"), the NAND gate 2
Since the output of 2 becomes L (“0”), the PMOS 28 turns on, the output of the NOR gate 24 also becomes L (“0”), the NMOS 30 turns off, and the output D0 becomes H (“1”) The signal has a voltage level of VDD2. Here, the PMOS 32, which is a pull-up transistor, is off. On the other hand, the enable signal EN is L (“0”)
When the input signal I0 is L (“0”), the NAND gate 2
The output of 2 becomes H (“1”), the PMOS 28 turns off, the output of the NOR gate 24 also becomes H (“1”), the NMOS 30 turns on, the output D0 becomes L (“0”), and it is grounded. It is output as a signal having a voltage level. Here, the PMOSF that functions as a pull-up transistor
The ET32 is turned on, pulling up the gate voltage of the PMOS 28 near the voltage level of the power supply VDD2,
It works to ensure that 8 is turned off. When the enable signal EN is H, regardless of the state of the input I0, that is, whether it is H or L, the PMOS 28 and N
Both of the MOSs 30 are turned off, and the output D0 is in a floating state, that is, high impedance. In this way, the bus drive by the bus driver 20 is performed.
【００１９】次に、バスドライバ２０のより具体的な実
施例を以下に説明する。ここで、図３に示すように、Ｎ
ＡＮＤゲート２３は電源ＶＤＤ１にパラレルに接続され
るＮＭＯＳ３４および３６と、シリーズに接続されるＮ
ＭＯＳ３８および４０とから構成することができ、シリ
ーズ接続されたＮＭＯＳ３８の他端はＮＭＯＳ３４と３
６との接続点Ａと接続され、シリーズ接続されたＮＭＯ
Ｓ４０の他端は接地され、接続点ＡからはＮＡＮＤゲー
ト２３の出力が取り出され、ＰＭＯＳ２８のゲートに接
続される。図３に示すＮＡＮＤゲート２３は、図２に示
すＮＡＮＤゲート２２と同一の機能を有するが、ＮＡＮ
Ｄゲート２３を構成するトランジスタ３４および３６を
ＮＭＯＳとしていることから、ＮＭＯＳ３４への入力は
イネーブル信号ＥＮとなり、ＮＭＯＳ３６への入力は接
続点Ｂの信号となる点が異なっている。Next, a more specific embodiment of the bus driver 20 will be described below. Here, as shown in FIG.
The AND gate 23 has NMOSs 34 and 36 connected in parallel to the power supply VDD1 and N connected in series.
The other end of the series-connected NMOS 38 can be composed of the MOSs 38 and 40, and
NMO connected in series with the connection point A with 6
The other end of S40 is grounded, the output of the NAND gate 23 is taken out from the connection point A, and connected to the gate of the PMOS 28. The NAND gate 23 shown in FIG. 3 has the same function as the NAND gate 22 shown in FIG.
Since the transistors 34 and 36 forming the D gate 23 are NMOS, they are different in that the input to the NMOS 34 is the enable signal EN and the input to the NMOS 36 is the signal at the connection point B.
【００２０】一方、ＮＯＲゲート２４は、図８に示す従
来のバスドライバ７０のＮＯＲゲート７４と全く同様な
構成を有するもので、一端が電源ＶＤＤ１に接続される
ＰＭＯＳ４２と、ＰＭＯＳ４２にシリーズに接続される
ＰＭＯＳ４４と、それぞれ一端がグランド（ＧＮＤ）に
パラレルに接続されるＮＭＯＳ４６および４８とから構
成することができ、ＮＭＯＳ４６と４８との接続点Ｂは
シリーズ接続されたＰＭＯＳ４４の他端に接続され、こ
の接続点ＢからＮＯＲゲート２４の出力が取り出され、
ＮＭＯＳ３０のゲートに接続される。なお、ゲートを構
成するＮＭＯＳ３４，３６，３８，４０，４６，４８お
よびＰＭＯＳ４２，４４ならびにプルアップトランジス
タ３２は、バスドライブ用ＰＭＯＳ２８およびＮＭＯＳ
３０に比べて小容量のトランジスタでよいことはもちろ
んである。On the other hand, the NOR gate 24 has exactly the same structure as the NOR gate 74 of the conventional bus driver 70 shown in FIG. 8, and one end thereof is connected to the power supply VDD1 and the PMOS 42 is connected in series to the PMOS 42. And a NMOS 44 and an NMOS 46 and 48 each having one end connected in parallel to the ground (GND). A connection point B between the NMOS 46 and 48 is connected to the other end of the series-connected PMOS 44. The output of the NOR gate 24 is taken out from the connection point B,
It is connected to the gate of the NMOS 30. The NMOSs 34, 36, 38, 40, 46, 48 and the PMOSs 42, 44 and the pull-up transistor 32 which form the gates are the bus drive PMOS 28 and NMOS.
Needless to say, a transistor having a smaller capacity than that of 30 may be used.
【００２１】このように構成されるバスドライバ２０に
おける真理値表と各トランジスタの作動状態を表１およ
び表２に示す。なお表１はバス駆動用ＰＭＯＳ２８に関
するもので、表２はバス駆動用ＮＭＯＳ３０に関するも
のである。Tables 1 and 2 show the truth table and the operating states of the respective transistors in the bus driver 20 thus constructed. Table 1 relates to the bus driving PMOS 28, and Table 2 relates to the bus driving NMOS 30.
【００２２】[0022]
【表１】 [Table 1]
【００２３】 [0023]
【００２４】なお、上述したように、接続点Ａには、Ｐ
ＭＯＳ２８のゲートを電源ＶＤＤ２の電圧レベル近傍ま
でプルアップするためのプルアップトランジスタ（ＰＭ
ＯＳ）３２が接続されている。このプルアップトランジ
スタ３２を設ける理由は、次の通りである。入力Ｉ０＝
Ｌ、ＥＮ＝Ｌの時ＰＭＯＳ２８はオフ、ＮＭＯＳ３０は
オンとなって、ＰＭＯＳ２８のソース−ドレイン間に印
加される電圧はほぼ電源電圧ＶＤＤ２であるのに対し、
ＰＭＯＳ２８のゲート電極に印加される電圧は、この時
ＮＭＯＳ３６がオンしており、ＮＭＯＳ４０がオフであ
るのでその電源電圧ＶＤＤ１にほぼ等しい。ここでＶＤ
Ｄ２＞ＶＤＤ１だとすると、ＰＭＯＳ２８のソース−ゲ
ート間に電位差ＶＤＤ２−ＶＤＤ１が生じるため、ＰＭ
ＯＳ２８を完全にオフにすることができなくなる。従っ
て電源ＶＤＤ２に接続され、そのゲートが出力Ｄ０に接
続されるＰＭＯＳＦＥＴ３２をＰＭＯＳ２８のゲートに
接続してその電位をＰＭＯＳ２８のソースの電位ＶＤＤ
２近傍まで引き上げることで、ＰＭＯＳ２８を完全にオ
フするようにしているのである。As described above, the connection point A has P
A pull-up transistor (PM for pulling up the gate of the MOS 28 to near the voltage level of the power supply VDD2
OS) 32 is connected. The reason for providing the pull-up transistor 32 is as follows. Input I0 =
When L and EN = L, the PMOS 28 is turned off and the NMOS 30 is turned on, and the voltage applied between the source and drain of the PMOS 28 is approximately the power supply voltage VDD2.
The voltage applied to the gate electrode of the PMOS 28 is almost equal to the power supply voltage VDD1 thereof because the NMOS 36 is on and the NMOS 40 is off at this time. VD here
If D2> VDD1, a potential difference VDD2-VDD1 is generated between the source and gate of the PMOS 28, and therefore PM
The OS 28 cannot be completely turned off. Therefore, the PMOSFET 32 connected to the power supply VDD2 and the gate of which is connected to the output D0 is connected to the gate of the PMOS 28 and the potential thereof is set to the source potential VDD of the PMOS 28.
By pulling it up to around 2, the PMOS 28 is completely turned off.
【００２５】その結果、ＰＭＯＳ３２がオンしている
時、ＮＭＯＳ３８および４０のいずれか一方がオフで、
ＮＭＯＳ３４および３６の少なくとも一方がオンしてい
ると、ＶＤＤ２＞ＶＤＤ１であれば、両者に電位差があ
るので電源ＶＤＤ２から電源ＶＤＤ１に向って電流が流
れることになる。従って、図８に示す従来のバスドライ
バ７０と異なり、電源ＶＤＤ１にパラレルに接続される
トランジスタを従来のＰＭＯＳ８４，８６からＮＭＯＳ
３４，３６に変更することで、電流が流れるのを防止し
ている。As a result, when PMOS 32 is on, one of NMOS 38 and 40 is off,
When at least one of the NMOSs 34 and 36 is on, if VDD2> VDD1, there is a potential difference between the two, so that a current flows from the power supply VDD2 toward the power supply VDD1. Therefore, unlike the conventional bus driver 70 shown in FIG. 8, a transistor connected in parallel to the power supply VDD1 is changed from the conventional PMOS 84, 86 to NMOS.
By changing to 34, 36, the current is prevented from flowing.
【００２６】ここで、図１に示す本発明の半導体装置１
０が図６に示す従来の半導体装置６０と異なる点は、大
きくは、機能モジュール１２に供給される電源ＶＤＤ１
と異なる電位の電源ＶＤＤ２が設けられている点と、バ
ス１６中にデータバス１７の他にこの電源ＶＤＤ２から
のバスドライバ用電源線１８が設けられている点と、バ
スドライバ２０が電源ＶＤＤ２から供給される電源電圧
で駆動される回路である点の３点である。すなわち後述
するが、図２および図３に示す本発明のバスドライバ２
０は、図７および図８に示すバスドライバ７０とは、バ
スドライブ用トランジスタであるシリーズに接続された
ＰＭＯＳ２８とＮＭＯＳ３０には電源電圧ＶＤＤ２が印
加される点と、電源ＶＤＤ２に接続されるプルアップト
ランジスタ３２が設けられている点と、電源ＶＤＤ１に
パラレルに接続されるトランジスタ３４および３６がＰ
ＭＯＳからＮＭＯＳに変更されている点である。このよ
うな構成により本発明のバスドライバ２０のバスドライ
ブ用ＰＭＯＳ２８を従来のバスドライバ７０のバスドラ
イブ用ＰＭＯＳ７８より大きくすることなく、すなわち
ＰＭＯＳ２８のサイズを増大させることなく、ＰＭＯＳ
２８の駆動能力を増大することができる。Here, the semiconductor device 1 of the present invention shown in FIG.
0 is different from the conventional semiconductor device 60 shown in FIG. 6 mainly in that the power supply VDD1 supplied to the functional module 12 is
A power supply VDD2 having a potential different from that of the power supply VDD2 is provided, a bus driver power supply line 18 from the power supply VDD2 is provided in the bus 16 in addition to the data bus 17, and a bus driver 20 is provided from the power supply VDD2. There are three points: a circuit driven by the supplied power supply voltage. That is, as will be described later, the bus driver 2 of the present invention shown in FIGS. 2 and 3
0 is the bus driver 70 shown in FIG. 7 and FIG. 8 is that the power supply voltage VDD2 is applied to the PMOS 28 and the NMOS 30 connected in series as the bus drive transistors, and the pull-up connected to the power supply VDD2. The point at which the transistor 32 is provided and the transistors 34 and 36 connected in parallel to the power supply VDD1 are
The point is that the MOS is changed to the NMOS. With such a configuration, the bus drive PMOS 28 of the bus driver 20 of the present invention is not made larger than the bus drive PMOS 78 of the conventional bus driver 70, that is, without increasing the size of the PMOS 28.
The drive capacity of 28 can be increased.
【００２７】上述した本発明の半導体装置１０およびこ
れに用いられるバスドライバ２０は、図１、図２および
図３に示すように、機能モジュール１２に供給される電
源ＶＤＤ１と異なる電位の電源ＶＤＤ２を用いて、バス
ドライバ２０のバスドライブ用ＰＭＯＳ２８に印加され
る電圧を変え、例えば高くすることにより、より小さい
ＰＭＯＳ２８を確実にドライブするものであるが、本発
明はこれに限定されず、図示しないが、バス１６にバス
ドライバ用電極線１８に加え、バスドライバ用接地線
（ＧＮＤ２）を設け、図４に示すように、機能モジュー
ル１２を接地するための接地ＧＮＤ１と異なる電位の接
地ＧＮＤ２と電源ＶＤＤ２とを用いるバスドライバ５０
を用いてもよい。The above-described semiconductor device 10 of the present invention and the bus driver 20 used therein have a power supply VDD2 having a potential different from the power supply VDD1 supplied to the functional module 12, as shown in FIGS. By using this, the voltage applied to the bus driving PMOS 28 of the bus driver 20 is changed, for example, increased to reliably drive the smaller PMOS 28, but the present invention is not limited to this and is not shown. , A bus driver ground line (GND2) is provided on the bus 16 in addition to the bus driver electrode line 18, and as shown in FIG. 4, a ground GND2 and a power supply VDD2 having a potential different from the ground GND1 for grounding the functional module 12 are provided. Bus driver 50 using
May be used.
【００２８】バスドライバ５０では、バスドライブ用Ｐ
ＭＯＳ２８およびＮＭＯＳ３０に印加される電圧をＶＤ
Ｄ２とＧＮＤ２との間の電位差として、機能モジュール
１２に印加されるＶＤＤ１とＧＮＤ１との間の電位差と
異なるものとしてもよい。この時、ＮＯＲゲート２５の
出力（接続点Ｂ）が接続されるＮＭＯＳ３０のゲートを
ＮＭＯＳ３０の接地側電極の電位ＧＮＤ２と同電位レベ
ルとするためのプルダウントランジスタ（ＮＭＯＳ）５
２を設け、その一端を接続点Ｂに、他端を接地ＧＮＤ２
に接続し、そのゲートを出力Ｄ０に接続する構成として
もよい。ここでＮＯＲゲート２５は、図２、図３に示す
ＮＯＲゲート２４と同一の機能を有しているが、ＮＯＲ
ゲート２５を構成するトランジスタ５６および５８をＰ
ＭＯＳとしていることから、入力信号をＮＭＯＳの反転
信号とするため、ＰＭＯＳ５８の入力はインバータ２６
の出力となり、ＰＭＯＳ５６の入力が接続点Ａの信号と
なる点において異なっている。In the bus driver 50, the P for bus drive is used.
The voltage applied to the MOS 28 and the NMOS 30 is VD
The potential difference between D2 and GND2 may be different from the potential difference between VDD1 and GND1 applied to the functional module 12. At this time, the pull-down transistor (NMOS) 5 for setting the gate of the NMOS 30 to which the output (connection point B) of the NOR gate 25 is connected to the same potential level as the potential GND2 of the ground side electrode of the NMOS 30.
2 is provided, one end of which is connected to the connection point B and the other end of which is grounded GND2
, And its gate may be connected to the output D0. Here, the NOR gate 25 has the same function as the NOR gate 24 shown in FIG. 2 and FIG.
The transistors 56 and 58 forming the gate 25 are set to P
Since the input signal is an inverted signal of the NMOS because it is a MOS, the input of the PMOS 58 is the inverter 26.
And the input of the PMOS 56 becomes the signal at the connection point A.
【００２９】こうすることにより、入力Ｉ０＝Ｈ、イネ
ーブル信号ＥＮ＝Ｌの時Ｄ０＝Ｈとなるが、ＧＮＤ１の
電位がＧＮＤ２の電位よりも高いとしても、接続点Ｂ、
すなわちＮＭＯＳ３０のゲートに接続されたプルダウン
トランジスタ５２はＮチャンネルトランジスタであるの
でオンし、ＮＭＯＳ３０のゲートの電位を機能モジュー
ルの接地電位ＧＮＤ１からＮＭＯＳ３０の接地ＧＮＤ２
のレベルまで引き下げることができる。こうすることに
よりバスドライバ５０の駆動電圧は電源ＶＤＤ２と接地
ＧＮＤ２との間の電位差となり、例えばＧＮＤ２＜ＧＮ
Ｄ１、ＶＤＤ２＞ＶＤＤ１であるとすると、機能モジュ
ール１２を駆動する電位差、すなわちＶＤＤ１とＧＮＤ
１との間の電位差よりもいっそう大きくすることがで
き、確実なバスドライブが可能となる。By doing so, when the input I0 = H and the enable signal EN = L, D0 = H, but even if the potential of GND1 is higher than the potential of GND2, the connection point B,
That is, since the pull-down transistor 52 connected to the gate of the NMOS 30 is an N-channel transistor, it is turned on, and the potential of the gate of the NMOS 30 is changed from the ground potential GND1 of the functional module to the ground GND2 of the NMOS 30.
Can be lowered to the level of. By doing so, the drive voltage of the bus driver 50 becomes a potential difference between the power supply VDD2 and the ground GND2, and for example, GND2 <GN.
Assuming that D1 and VDD2> VDD1, the potential difference for driving the functional module 12, that is, VDD1 and GND
It is possible to further increase the potential difference with respect to 1 and reliable bus drive becomes possible.
【００３０】さらに、図５に示すように、電源として機
能モジュール１２に供給される電源ＶＤＤ１の他は用い
ず、ＮＡＮＤゲート５３として、図７および図８に示す
従来のＮＡＮＤゲート７２と同様な構成とし、プルアッ
プトランジスタなども設けず、機能モジュール側の接地
ＧＮＤ１と異なる電位の接地ＧＮＤ２のみを設ける構成
とするバスドライバ５４を用いてもよい。このバスドラ
イバ５４のＮＯＲゲート５５、プルダウントランジスタ
５２の説明は省略するが、ＮＯＲゲート５５の代りに図
４に示すバスドイライバ５０のＮＯＲゲート２５と同様
なＮＯＲゲートを用いてもよい。Further, as shown in FIG. 5, the power supply VDD1 supplied to the functional module 12 is not used as the power supply, and the NAND gate 53 has the same structure as the conventional NAND gate 72 shown in FIGS. However, the bus driver 54 may be used in which a pull-up transistor or the like is not provided and only the ground GND2 having a potential different from the ground GND1 on the functional module side is provided. Although description of the NOR gate 55 and the pull-down transistor 52 of the bus driver 54 is omitted, a NOR gate similar to the NOR gate 25 of the bus driver 50 shown in FIG. 4 may be used instead of the NOR gate 55.
【００３１】本発明の半導体装置は基本的に以上のよう
に構成されるが、本発明は、上述した機能モジュールの
電源や接地と異なる電位の電源や接地を用いて、バスド
ライバの駆動電圧を機能モジュールの駆動電圧と異なら
しめ、バスドライバの駆動を確実にするものであるが、
本発明はこれに限定されず、バスドライバのサイズの増
大を招かなければクロックドインバータやレベルシフタ
を用いてバスドライバの駆動電圧を変えるものであって
もよい。Although the semiconductor device of the present invention is basically configured as described above, the present invention uses a power supply or ground having a potential different from the power supply or ground of the functional module described above to determine the drive voltage of the bus driver. Although it is different from the drive voltage of the functional module to ensure the drive of the bus driver,
The present invention is not limited to this, and the driving voltage of the bus driver may be changed by using a clocked inverter or a level shifter as long as the size of the bus driver is not increased.
【００３２】[0032]
【発明の効果】以上詳述したように、本発明によれば、
機能モジュール内のバスドライバのサイズ（レイアウト
面積）を増大させることなく、バスドライバのバス駆動
能力を向上させることができる。従って、微細化に伴う
機能モジュールの増加やバス配線長の増加による内部バ
スの駆動負荷の増大に対してもバスドライバやチップサ
イズを増大させずに、対応することができる。As described in detail above, according to the present invention,
The bus driving capability of the bus driver can be improved without increasing the size (layout area) of the bus driver in the functional module. Therefore, it is possible to cope with an increase in the drive load of the internal bus due to an increase in functional modules and an increase in bus wiring length accompanying miniaturization without increasing the bus driver and chip size.
【図１】本発明に係る半導体装置の一実施例の構成図で
ある。FIG. 1 is a configuration diagram of an embodiment of a semiconductor device according to the present invention.
【図２】図１に示す半導体装置に用いられるバスドライ
バの一実施例の構成図である。FIG. 2 is a configuration diagram of an embodiment of a bus driver used in the semiconductor device shown in FIG.
【図３】図１に示す半導体装置に用いられるバスドイラ
イバの別の実施例の具体的構成を示す回路図である。3 is a circuit diagram showing a specific configuration of another embodiment of the bus eliver used in the semiconductor device shown in FIG.
【図４】図１に示す半導体装置に用いられるバスドライ
バの別の実施例の具体的構成を示す回路図である。FIG. 4 is a circuit diagram showing a specific configuration of another embodiment of the bus driver used in the semiconductor device shown in FIG.
【図５】図１に示す半導体装置に用いられるバスドライ
バの別の実施例の構成図である。5 is a configuration diagram of another embodiment of a bus driver used in the semiconductor device shown in FIG.
【図６】従来の半導体装置の構成図である。FIG. 6 is a configuration diagram of a conventional semiconductor device.
【図７】図６に示す半導体装置に用いられるバスドライ
バの構成図である。7 is a configuration diagram of a bus driver used in the semiconductor device shown in FIG.
【図８】図７に示すバスドライバの具体的構成を示す回
路図である。8 is a circuit diagram showing a specific configuration of the bus driver shown in FIG.
１０ 半導体装置 １２，１２1 ，…，１２n 機能モジュール １４ パワーバス １６ バス １７ データバス １８ 電源線 ２０（２０0 ，２０1 ，…，２０m ），５０，５４ バ
スドライバ ２２，２３，５３ ＮＡＮＤゲート ２４，２５，５５ ＮＯＲゲート ２６ インバータ ２８ ＰチャンネルＭＯＳトランジスタ（ＰＭＯＳ） ３０ ＮチャンネルＭＯＳトランジスタ（ＮＭＯＳ） ３２ プルアップトランジスタ（ＰＭＯＳ） ３４，３６，３８，４０，４６，４８ ＮＭＯＳ ４２，４４，５６，５８ ＰＭＯＳ ５２ プルダウントランジスタ（ＮＭＯＳ）10 semiconductor devices 12, 12 1 , ..., 12 n functional module 14 power bus 16 bus 17 data bus 18 power supply line 20 (20 0 , 20 1 , ..., 20 m ), 50, 54 bus driver 22, 23, 53 NAND Gate 24, 25, 55 NOR gate 26 Inverter 28 P-channel MOS transistor (PMOS) 30 N-channel MOS transistor (NMOS) 32 Pull-up transistor (PMOS) 34, 36, 38, 40, 46, 48 NMOS 42, 44, 56 , 58 PMOS 52 Pull-down transistor (NMOS)
Claims (3)
ールとを有するＣＭＯＳ構造の半導体装置において、 前記バスに設けられるバスドライバ用電源線と、 前記機能モジュールに供給される電源とは異なる電位の
電源と、 この機能モジュールに供給される電源とは異なる電位の
電源によって駆動されるバスドライバと、を有すること
を特徴とする半導体装置。1. A semiconductor device having a CMOS structure having a bus and a plurality of functional modules connected to the bus, wherein a bus driver power supply line provided in the bus and a power supply supplied to the functional module have different potentials. And a bus driver driven by a power supply having a potential different from that of the power supplied to the functional module.
ールとを有するＣＭＯＳ構造の半導体装置において、 前記バスに設けられるバスドライバ用接地線と、 前記機能モジュールに接続される接地とは異なる電位の
接地と、 この機能モジュールに接続される異なる電位の接地に接
続されるバスドライバとを有することを特徴とする半導
体装置。2. In a semiconductor device having a CMOS structure having a bus and a plurality of functional modules connected to the bus, a bus driver ground line provided in the bus and a ground different from the ground connected to the functional module. And a bus driver connected to grounds of different potentials connected to this functional module.
ールとを有するＣＭＯＳ構造の半導体装置において、 前記バスに設けられるバスドライバ用電源線および接地
線と、 前記機能モジュールに供給される電源と異なる電位の電
源と、 前記機能モジュールに接続される接地と異なる電位の接
地と、 この機能モジュールに接続される接地と異なる電位の接
地に接続され、 前記機能モジュールに供給される電源と異なる電位の電
源によって駆動されるバスドライバと、を有することを
特徴とする半導体装置。3. A semiconductor device having a CMOS structure having a bus and a plurality of functional modules connected to the bus, wherein a bus driver power supply line and a ground line provided on the bus, and a power supply supplied to the functional module. A power source having a different potential, a ground having a potential different from the ground connected to the functional module, and a ground having a potential different from the ground connected to the functional module, and having a potential different from the power supplied to the functional module. A bus driver driven by a power supply, and a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25117292A JPH06104337A (en) | 1992-09-21 | 1992-09-21 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25117292A JPH06104337A (en) | 1992-09-21 | 1992-09-21 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104337A true JPH06104337A (en) | 1994-04-15 |
Family
ID=17218757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25117292A Withdrawn JPH06104337A (en) | 1992-09-21 | 1992-09-21 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104337A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661413A (en) * | 1994-06-06 | 1997-08-26 | Matsushita Electric Industrial Co., Ltd. | Processor utilizing a low voltage data circuit and a high voltage controller |
-
1992
- 1992-09-21 JP JP25117292A patent/JPH06104337A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661413A (en) * | 1994-06-06 | 1997-08-26 | Matsushita Electric Industrial Co., Ltd. | Processor utilizing a low voltage data circuit and a high voltage controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3435007B2 (en) | Buffer that outputs high voltage swing by low voltage technology | |
| KR100212585B1 (en) | Circuits systems and methods for reducing power loss during transfer of data across a conductive line | |
| JP3258866B2 (en) | Integrated circuit | |
| JP3796034B2 (en) | Level conversion circuit and semiconductor integrated circuit device | |
| US5917348A (en) | CMOS bidirectional buffer for mixed voltage applications | |
| JPH0334719A (en) | Semiconductor integrated circuit | |
| US6300800B1 (en) | Integrated circuit I/O buffer with series P-channel and floating well | |
| US7154309B1 (en) | Dual-mode output driver configured for outputting a signal according to either a selected high voltage/low speed mode or a low voltage/high speed mode | |
| EP0260389A2 (en) | Off-chip driver circuits | |
| KR100218843B1 (en) | Semiconductor device capable of outputing multiple interface level | |
| US7449940B2 (en) | Buffer circuit | |
| EP0459422A2 (en) | Data output circuit of semiconductor device | |
| US6489804B1 (en) | Method for coupling logic blocks using low threshold pass transistors | |
| JP3400294B2 (en) | Pull-up circuit and semiconductor device | |
| US6313661B1 (en) | High voltage tolerant I/O buffer | |
| US4893031A (en) | Logical circuits for performing logical functions without a power supply | |
| US20060066355A1 (en) | Voltage tolerant structure for I/O cells | |
| CA2171052C (en) | A tristatable output driver for use with 3.3 or 5 volt cmos logic | |
| US6345380B1 (en) | Interconnected integrated circuits having reduced inductance during switching and a method of interconnecting such circuits | |
| JPH06104337A (en) | Semiconductor device | |
| US5682116A (en) | Off chip driver having slew rate control and differential voltage protection circuitry | |
| JPH08102655A (en) | Semiconductor integrated circuit | |
| JP2565076B2 (en) | Semiconductor device | |
| JP3402947B2 (en) | Address decoder | |
| US20040004499A1 (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |