JPH059812B2 - - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、メモリカード等に応用されるメモリ
バツクアツプ回路に関するものである。

〔背景技術〕

従来よりメモリに対する読み書き、即ちメモリ
の動作状態を保持するための外部電源からバツク
アツプ電池に切り換え、メモリをデータ保持状態
に保持するようにしたメモリバツクアツプ回路は
多数公知となつていた。

このデータ保持状態では、メモリICのCS（チツ
プセレクト）入力が“Ｌ”（低レベル）となつて
おり、これにより、メモリICは読み書き不能状
態となつている。

この従来のメモリバツクアツプ回路は、外部電
源に対して、整流用ダイオードと突流防止用ダイ
オードを並列に接続し、且つこの突流防止用ダイ
オードに対して順方向であり、外部電源に対して
並列にバツクアツプ電池を設けて構成されてい
た。

そして例えばメモリICの動作電圧が4.5Vだと
すると、メモリバツクアツプ電池としては4.5V
をキープ出来る定格のものを使用していた。

しかしながら近時、メモリを長時間バツクアツ
プする必要から、バツクアツプ電池の電圧が低い
ことが要求されるようになつてきた。

そのために長寿命メモリバツクアツプ電池とし
て例えば3V系のリチウム電池等が使用されるよ
うになつたが、バツクアツプ電池にリチウム電池
を用いた場合、バツクアツプ電圧がメモリICの
動作電圧よりも低いため、ICメモリのCS入力を
“Ｌ”にしての読み書き動作の禁止状態とし、記
憶されている内容を保持するだけのデータ保持状
態にメモリICを設定する必要がある。このため、
検出電圧をメモリICの作動電圧4.5V以上に設定
して外部電源電圧を検出し、外部電源電圧が
4.5Vに低下する前に停電と判定し、これでもつ
てメモリをデータ保持状態にしなければならな
い。あるいはメモリICを電池電圧まで作動でき
るよう選択する必要があつた。

しかし、従来では、メモリの読み書き動作中停
電等によつて突然外部電源電圧がストツプしてし
まつた場合、直ちに上記のような低い電圧による
バツクアツプ状態となるため、CS信号が“Ｌ”
となる前の読み書き動作が可能な状態でメモリ
ICの電源電圧がその動作電圧よりも低くなり、
この結果、記憶されている内容が消去されてしま
う危れがあつた。

即ち、メモリICをデータ保持状態に移行させ
る停電処理、即ち、書込みデータが破壊（消去）
せずにCS信号を“Ｌ”にする処理を行なうため
には、CS信号が“Ｌ”となるまではメモリICに
少なくともその動作電圧4.5Vが電源電圧として
印加されていなければならないが、上記のように
外部電源電圧のストツプとともに直ちにバツクア
ツプ電圧が印加されるようになると、かかる停電
処理を行なうための時間がとれないのである。

〔発明の目的〕

本発明は以上の如き従来例の欠点に鑑みてなさ
れたものであり、メモリの書き込み、読み出し動
作の最中に外部電源が突然オフになつても既読み
書きデータは保持される信頼性の高いメモリバツ
クアツプ回路を提供することを目的とするもので
ある。

〔発明の概要〕

そのために本発明では、メモリ動作下限電位で
制御信号が立ち上がり及び立ち下がりする停電検
出回路と、このメモリ動作下限電位より低い所定
の電位で信号が立ち上がり及び立ち下がりする電
力変換回路を設けたものである。

〔実施例〕

以下本発明を図示の実施例に基づき説明する。

第１図は本発明の一実施例に係るメモリバツク
アツプ回路である。

図において１は外部電源入力端子であり、外部
電源はここから印加され、ダイオード２（D₁）、
ダイオード６（D₂）を通つて、バツクアツプ電
源端子９からメモリIC（図示せず）に印加され
る。ダイオードD₂とダイオード７（D₃）が設け
てあり、さらにこのダイオードD₃と順方向に直
列にバツクアツプ電池（例えばリチウム電池）８
を設ける。

従つてダイオードD₃は外部電源がバツクアツ
プ電池８に突流するのを防止する役目を果してい
る。

そして、本発明においてはダイオードD₁とD₂
の間に、バツクアツプ電池８と並列に大容量コン
デンサ３を設ける。このコンデンサ３の容量は略
0.1F程度であり、また、バツクアツプ電池８の電
圧は3V程度である。

さらに、この実施例では、大容量コンデンサ３
とダイオードD₂との間に後に詳述する電力変換
回路４と、この電力変換回路４と並列に停電検出
回路５を設け、この停電検出回路５は、外部電源
電圧を検出し、メモリICの特性によつて（例え
ば5V系ICのとき）その最小作動電圧が4.5Vの場
合、外部電源電圧がこれを境に変化したとき立ち
上がり及び立ち下がる制御信号を制御信号端子１
０から出力し、メモリICのCS信号とする。

まず、メモリICはその動作時（読み出し及び
書き込み時）外部電源入力端子１よりの外部電源
（4.5V以上）により保持されている。

そして、データ保持状態では、バツクアツプ電
池８によりバツクアツプされて、その内容が保持
されているものである。即ち、例えば3Vのリチ
ウム電池を以つて2.2V程度のバツクアツプメモ
リをデータ保持状態にすることが出来る下限値電
圧を供給しているのである。

次に、外部電源をオフした場合の動作について
述べる。

ここで言う外部電源のオフとは、電源のコンセ
ントをはずす場合もあるし、また停電の場合も含
むものであるが、いずれにしてもこの様な場合、
停電処理、即ち、メモリICのCS信号を“Ｌ”に
して既読み書き内容を保持する、データ保持状態
への移行を行なつてから電源電圧をメモリ動作下
限電位以下に落とさなければならない。

言い換えると、電源が切れる時には、切れるま
でにメモリをデータに保持状態にするための
“Ｌ”の制御信号が先に制御信号端子１０から出
力されてCS信号としてメモリICに供給されなけ
ればならず、その時点では、メモリICの電源電
圧が4.5V（最小動作電圧）に保持されていなけれ
ばならないと言うことである。

第２図は第１図におけるＡ部乃至Ｅ部のタイミ
ングチヤートである。また、ＢにおけるV₁は、
メモリ作動限界電位（例えば4.5V）より低い所
定の値例えば4Vであり、V₂はメモリ作動限界電
位（例えば4.5V）を示す。

Ｃの波形、即ち電力変換回路４の出力波形はこ
のV₁で立ち上がり、及び立ち下がりを行なうも
のであり、立ち上がり後、立ち下がりまでの間は
メモリ動作電圧（例えば5V）に保持される。

また、Ｅの波形、即ち、停電検出回路５の出力
波形はV₂で立ち上がり、及び立ち下がりを行な
うようになつている。立ち下がりの「Ｌ」レベル
信号を以つて前述のメモリに対する停電処理のた
めの制御信号としているのである。

この制御信号が出る前に、もし、Ｃの信号（従
つてＤの信号）がメモリ動作限界電圧である
4.5V以下に落ちていたとすると、停電処理のた
めの時間がとれていないことから、既読み書きデ
ータが消去されてしまう。

ところが本発明の場合、このタイミングチヤー
トから明らかな様に、両者の間には、td₁あるい
はtd₂というタイムシーケンスがとれ、これによ
つて停電処理が完全になされる。この様に4.5V
に外部電源が落ちた時（実際には大容量コンデン
サ３の端子間電圧が4.5Vに落ちた時）、メモリの
読み書きが出来ない状態にし、それからバツクア
ツプ電池８の3Vに落としてデータ保持状態を保
持するものである。

尚、Ａに示すようにコンセントの抜き差し時に
はチヤタリングが生ずる。

次に、本発明らおける不可欠の要素であるとこ
ろの電力変換回路４について、第３図、第４図に
基づき説明する。

第３図ａはこの電力変換回路４部分を抜き出し
たブロツク図であり、同図ｂはその特性図であ
る。

この特性図から明らかな様に、入力電圧が４〜
５（Ｖ）の間は入力電圧の変化に関係なく、出力
電圧、即ちＣの電位は5Vに保持されているので
ある。

第４図はその具体的な回路構成の例を示すもの
であり、電力変換回路４は電位検出部４ａ，Ｒ，
Ｃ，UJTからなる発振回路部４ｂ、電力発生部
４ｃ、平滑部４ｂからなるものである。

尚、停電検出回路５も図示の通りである。

本発明は、この様に供給電源断を検出したあ
と、メモリ保持モードを作動させるに足りる電気
エネルギーを貯える大容量コンデンサを設け、さ
らに、電力変換回路を設け、メモリに加わる電圧
を常に動作電圧範囲にしたものである。結局、こ
の電力変換回路と大容量コンデンサを並用するこ
とで供給電源断後、安定したバツクアツプ動作が
可能となつた。

尚、バツクアツプ電池８と他の回路構成部分を
一体化してバツクアツプ電池８のケースに組み込
んでもよいし、バツクアツプ電池とは独立に回路
を設けてもよい。

〔発明の効果〕

本発明は、以上の通り、電力変換回路により、
外部電源が切れてメモリの下限作動電圧よりも低
いバツクアツプ電池の電圧でメモリがバツクアツ
プされるようになつても、メモリをデータ保持状
態に移行させるに要する時間メモリに作動電圧を
与えることができるし、また、外部電源が入ると
きも、この外部電源によつてメモリが安定に作動
電圧の印加状態になつてから、メモリのデータ保
持状態を解除することができ、メモリの記憶内容
を破壊することなくメモリのデータ保持状態の設
定、解除が可能となる。また供給電源に変動率の
大きなものも利用できる。さらに、リチウム電池
のような3V系の電池であつても、１個で5V系IC
のバツクアツプを安定して実施できる。しかも本
体の電源がON状態でメモリカードをコンタクト
に接続しても、メモリにはコンタクトがON状態
になつたあと遅れて電源が供給されるので、メモ
リ破壊の心配がない。

【図面の簡単な説明】

第１図は本発明の一実施例に係るバツクアツプ
メモリ回路図、第２図はその各部におけるタイミ
ングチヤート、第３図ａは電力変換回路のブロツ
ク図、同ｂはその特性図、第４図は電力変換回路
の一実施例を示す回路図である。 ４……電力変換回路、５……停電検出回路。

Claims (1)

1. 【特許請求の範囲】 １ メモリの作動下限電位よりも低い電圧を出力
   するバツクアツプ電池を備え、外部電源がオフす
   るとともに、メモリの電源を外部電源から該バツ
   クアツプ電源に切り換え、該バツクアツプ電源に
   よつて該メモリをバツクアツプするようにしたメ
   モリバツクアツプ回路において、 該外部電源電圧を検出し、該電圧が該メモリの
   作動下限電位を下まわるとともに該メモリをデー
   タ保持状態とし、該外部電源電圧が該作動下限電
   位以上になるとともに該メモリの該データ保持状
   態を解除する制御信号を発生する停電検出回路
   と、 該外部電源電圧が該メモリの作動下限電位より
   も低い所定の基準電位以上になると、該作動下限
   電位以上の一定の電位に立ち上がり、該外部電源
   電圧が該所定の基準電位よりも低くなると、該一
   定の電位から立ち下がり該バツクアツプ電池の電
   圧よりも低い電圧を出力する電力変換回路とを設
   け、 該電力変換回路の出力電圧と該バツクアツプ電
   池の電圧とのいずれか高い方の電圧を該メモリの
   電源電圧とすることを特徴とするメモリバツクア
   ツプ回路。