JPH0595365A - Atmスイツチ検査装置 - Google Patents
Atmスイツチ検査装置Info
- Publication number
- JPH0595365A JPH0595365A JP27841891A JP27841891A JPH0595365A JP H0595365 A JPH0595365 A JP H0595365A JP 27841891 A JP27841891 A JP 27841891A JP 27841891 A JP27841891 A JP 27841891A JP H0595365 A JPH0595365 A JP H0595365A
- Authority
- JP
- Japan
- Prior art keywords
- atm switch
- switch
- transmission cell
- abnormality
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Emergency Alarm Devices (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 受信セルの誤り検出に要する時間を短縮し、
ATMスイッチの異常検出作業にかかる労力の軽減を図
ること。 【構成】 ATMスイッチ4用の検査信号を形成し出力
する検査信号出力部30と、ATMスイッチ4から送り
出される前記検査信号を受すると共に異常の有無を判断
するスイッチ異常検出部とを備えている。この内検査信
号出力部30が、所定の検査用送信セルを演算形成し出
力する送信セル演算出力機能と,送信セルを一定のタイ
ミングで送り込む同期信号出力機能とを有している。ま
た、スイッチ異常検出部40が、ATMスイッチ4から
送り出される送信セルを受信し所定の演算を行って当該
受信された送信セルの異常を判定し異常信号を出力する
異常判定機能を備えていること。
ATMスイッチの異常検出作業にかかる労力の軽減を図
ること。 【構成】 ATMスイッチ4用の検査信号を形成し出力
する検査信号出力部30と、ATMスイッチ4から送り
出される前記検査信号を受すると共に異常の有無を判断
するスイッチ異常検出部とを備えている。この内検査信
号出力部30が、所定の検査用送信セルを演算形成し出
力する送信セル演算出力機能と,送信セルを一定のタイ
ミングで送り込む同期信号出力機能とを有している。ま
た、スイッチ異常検出部40が、ATMスイッチ4から
送り出される送信セルを受信し所定の演算を行って当該
受信された送信セルの異常を判定し異常信号を出力する
異常判定機能を備えていること。
Description
【0001】
【産業上の利用分野】本発明はATMスイッチ検査装置
に係り、特にATMスイッチのトラフィック量を測定す
るATMスイッチ検査装置に関する。
に係り、特にATMスイッチのトラフィック量を測定す
るATMスイッチ検査装置に関する。
【0002】
【従来の技術】従来のATMスイッチ検査装置は、図3
に示すようにATMスイッチに送信するセルと呼ばれる
データを記録する送信メモリ9と、ATMスイッチから
送信されるセルを記録する受信メモリ10と、送信メモ
リ9及び受信メモリ10の書込み・読み出しを制御する
コントローラ11と、セルの送受信においてセルの位相
を確定する同期信号を送受信する同期回路12とを有し
ている。
に示すようにATMスイッチに送信するセルと呼ばれる
データを記録する送信メモリ9と、ATMスイッチから
送信されるセルを記録する受信メモリ10と、送信メモ
リ9及び受信メモリ10の書込み・読み出しを制御する
コントローラ11と、セルの送受信においてセルの位相
を確定する同期信号を送受信する同期回路12とを有し
ている。
【0003】図4に従来のATMスイッチ検査装置のセ
ル送受信動作を示すタイムチャートを示す。この図4に
おいて、ATMスイッチと送受信するセルは1語当たり
の時間幅をτとし、(n+1)語を単位長とするデータ
列である。送信メモリ9より送信されるセルg、は送信
同期信号aに同期してATMスイッチに送信される。こ
の送信セルのデータ(A0 ,A1 ,…,An ),
(B0 ,B1 ,…,Bn )は、予めコントローラ11に
よって送信メモリに書き込まれている。送信セルgは、
ATMスイッチを介して遅延時間TdをもってATMス
イッチより送信される。このセルは、受信セルeとして
受信メモリ10に記録する。そして、上記の動作によっ
て記録された受信メモリ10のデータと送信メモリ9の
データを比較することにより、ATMスイッチを通過し
たセルの正常性が確認されるようになっている。
ル送受信動作を示すタイムチャートを示す。この図4に
おいて、ATMスイッチと送受信するセルは1語当たり
の時間幅をτとし、(n+1)語を単位長とするデータ
列である。送信メモリ9より送信されるセルg、は送信
同期信号aに同期してATMスイッチに送信される。こ
の送信セルのデータ(A0 ,A1 ,…,An ),
(B0 ,B1 ,…,Bn )は、予めコントローラ11に
よって送信メモリに書き込まれている。送信セルgは、
ATMスイッチを介して遅延時間TdをもってATMス
イッチより送信される。このセルは、受信セルeとして
受信メモリ10に記録する。そして、上記の動作によっ
て記録された受信メモリ10のデータと送信メモリ9の
データを比較することにより、ATMスイッチを通過し
たセルの正常性が確認されるようになっている。
【0004】
【発明が解決しようとする課題】この従来のATMスイ
ッチ検査装置は、受信したセルの正常性を確認するため
に受信メモリに記録されたデータを全て読み出す必要が
あるため、誤り検出に時間がかかるという欠点があっ
た。また、観測できるセル数が送信メモリ及び受信メモ
リの容量によって決まるため、大量のセルを送受信する
ためには装置の規模が大きくなるという欠点があった。
ッチ検査装置は、受信したセルの正常性を確認するため
に受信メモリに記録されたデータを全て読み出す必要が
あるため、誤り検出に時間がかかるという欠点があっ
た。また、観測できるセル数が送信メモリ及び受信メモ
リの容量によって決まるため、大量のセルを送受信する
ためには装置の規模が大きくなるという欠点があった。
【0005】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくに受信セルの誤り検出に要する時間を短
縮し、これによって異常検出作業にかかる労力の軽減を
図ったATMスイッチ検査装置を提供することを、その
目的とする。
を改善し、とくに受信セルの誤り検出に要する時間を短
縮し、これによって異常検出作業にかかる労力の軽減を
図ったATMスイッチ検査装置を提供することを、その
目的とする。
【0006】
【課題を解決するための手段】本発明では、ATMスイ
ッチ用の検査信号を形成し出力する検査信号出力部と、
ATMスイッチから送り出される前記検査信号を受する
と共に異常の有無を判断するスイッチ異常検出部とを備
えてなるATMスイッチ検査装置において、前記検査信
号出力部が、所定の検査用送信セルを演算形成し出力す
る送信セル演算出力機能と,前記送信セルを一定のタイ
ミングで送り込む同期信号出力機能とを有し、前記スイ
ッチ異常検出部が、前記ATMスイッチから送り出され
る前記送信セルを受信し所定の演算を行って当該受信さ
れた送信セルの異常を判定し異常信号を出力する異常判
定機能を備える、という構成を採っている。これによっ
て前述した目的を達成しようとするものである。
ッチ用の検査信号を形成し出力する検査信号出力部と、
ATMスイッチから送り出される前記検査信号を受する
と共に異常の有無を判断するスイッチ異常検出部とを備
えてなるATMスイッチ検査装置において、前記検査信
号出力部が、所定の検査用送信セルを演算形成し出力す
る送信セル演算出力機能と,前記送信セルを一定のタイ
ミングで送り込む同期信号出力機能とを有し、前記スイ
ッチ異常検出部が、前記ATMスイッチから送り出され
る前記送信セルを受信し所定の演算を行って当該受信さ
れた送信セルの異常を判定し異常信号を出力する異常判
定機能を備える、という構成を採っている。これによっ
て前述した目的を達成しようとするものである。
【0007】
【発明の実施例】以下、本発明の一実施例を図1ないし
図2に基づいて説明する。この図1ないし図2に示す実
施例は、ATMスイッチ4用の検査信号を形成し出力す
る検査信号出力部30と、ATMスイッチ4から送り出
される前記検査信号を受すると共に異常の有無を判断す
るスイッチ異常検出部とを備えている。この内、検査信
号出力部30が、所定の検査用送信セルを演算形成し出
力する送信セル演算出力機能と,送信セルを一定のタイ
ミングで送り込む同期信号出力機能とを有している。ま
た、スイッチ異常検出部40は、ATMスイッチ4から
送り出される送信セルを受信し所定の演算を行って当該
受信された送信セルの異常を判定し異常信号を出力する
異常判定機能を備えている。
図2に基づいて説明する。この図1ないし図2に示す実
施例は、ATMスイッチ4用の検査信号を形成し出力す
る検査信号出力部30と、ATMスイッチ4から送り出
される前記検査信号を受すると共に異常の有無を判断す
るスイッチ異常検出部とを備えている。この内、検査信
号出力部30が、所定の検査用送信セルを演算形成し出
力する送信セル演算出力機能と,送信セルを一定のタイ
ミングで送り込む同期信号出力機能とを有している。ま
た、スイッチ異常検出部40は、ATMスイッチ4から
送り出される送信セルを受信し所定の演算を行って当該
受信された送信セルの異常を判定し異常信号を出力する
異常判定機能を備えている。
【0008】ここで、検査信号出力部30が、疑似ラン
ダムパターンを発生するリニアフィードバック・シフト
レジスタ(LFSR)1と、疑似ランダムパターンより
CRCデータを演算するCRC発生回路2と、このCR
C発生回路2及びリニアフィードバック・シフトレジス
タ1の各出力信号を重畳し送信セルとして出力する多重
化回路3と、この多重化回路3の出力を所定のタイミン
グでATMスイッチ4に送り込む同期回路5とを備えた
構成となっている。また、スイッチ異常検出部40は、
ATMスイッチ4から送りだされる送信セルを入力して
CRCデータを演算し符号誤りを検出するCRCチェッ
ク回路6と、このCRCチェック回路6で検出した符号
誤りの回数を計測するカウンタ回路7とを備えている。
ダムパターンを発生するリニアフィードバック・シフト
レジスタ(LFSR)1と、疑似ランダムパターンより
CRCデータを演算するCRC発生回路2と、このCR
C発生回路2及びリニアフィードバック・シフトレジス
タ1の各出力信号を重畳し送信セルとして出力する多重
化回路3と、この多重化回路3の出力を所定のタイミン
グでATMスイッチ4に送り込む同期回路5とを備えた
構成となっている。また、スイッチ異常検出部40は、
ATMスイッチ4から送りだされる送信セルを入力して
CRCデータを演算し符号誤りを検出するCRCチェッ
ク回路6と、このCRCチェック回路6で検出した符号
誤りの回数を計測するカウンタ回路7とを備えている。
【0009】これを更に詳述すると、リニアフィードバ
ックシフトレジスタ(LFシフトレジスタ)1は、擬似
ランダムパターン(PRBS)を発生する。この疑似ラ
ンダムパターンは、CRC発生回路2と多重化回路3と
に入力される。CRC発生回路2は入力された疑似ラン
ダムパターンをセルのデータ長ごとに区切ってCRC演
算を行い、演算結果を出力する。多重化回路3は、LF
シフトレジスタ1の出力とCRC発生回路2の出力とを
多重化して、送信セルとしてATMスイッチ4に出力す
る。
ックシフトレジスタ(LFシフトレジスタ)1は、擬似
ランダムパターン(PRBS)を発生する。この疑似ラ
ンダムパターンは、CRC発生回路2と多重化回路3と
に入力される。CRC発生回路2は入力された疑似ラン
ダムパターンをセルのデータ長ごとに区切ってCRC演
算を行い、演算結果を出力する。多重化回路3は、LF
シフトレジスタ1の出力とCRC発生回路2の出力とを
多重化して、送信セルとしてATMスイッチ4に出力す
る。
【0010】上記の動作のタイミングを合わせるための
送信同期回路5が、LFSR1とCRC発生回路2と多
重化回路3とに接続される。CRCチェック回路6はA
TMスイッチ4から送信されるセルのCRC演算を行
い、演算結果に誤りがあればエラー信号を出力する。カ
ウンタ回路7はCRCチェック回路6から出力されるエ
ラー信号を計測する。CRCチェック回路6とカウンタ
回路7との動作の同期をとるため、受信同期回路8がC
RCチェック回路6とカウンタ回路7とに接続される。
送信同期回路5が、LFSR1とCRC発生回路2と多
重化回路3とに接続される。CRCチェック回路6はA
TMスイッチ4から送信されるセルのCRC演算を行
い、演算結果に誤りがあればエラー信号を出力する。カ
ウンタ回路7はCRCチェック回路6から出力されるエ
ラー信号を計測する。CRCチェック回路6とカウンタ
回路7との動作の同期をとるため、受信同期回路8がC
RCチェック回路6とカウンタ回路7とに接続される。
【0011】図2は図1に示した実施例の動作を示すタ
イムチャートである。LFSR1より出力される擬似ラ
ンダムパターンbは1語当たりの時間幅をτとし、(n
+1)語を単位長とする送信セルとして前記CRC発生
回路2と前記多重化回路3とに出力される。
イムチャートである。LFSR1より出力される擬似ラ
ンダムパターンbは1語当たりの時間幅をτとし、(n
+1)語を単位長とする送信セルとして前記CRC発生
回路2と前記多重化回路3とに出力される。
【0012】一方、CRC発生回路により生成されたC
RC符号cは多重化回路3に出力され、送信セルの一番
最後のデータに多重される。即ち、ATMスイッチ4に
送信される送信セルは、擬似ランダムデータ(A0 ,A
1,…,An ),(B0 ,B1 ,…,Bn )にCRC符
号(Ac )(Bc )を付加した(A0 ,A1 ,…,A
n-1 ,Ac ),(B0 ,B1 ,…,Bn-1 ,Bc )とい
ったデータ列となる。この送信セルは送信同期信号aに
同期してATMスイッチ4に出力される。
RC符号cは多重化回路3に出力され、送信セルの一番
最後のデータに多重される。即ち、ATMスイッチ4に
送信される送信セルは、擬似ランダムデータ(A0 ,A
1,…,An ),(B0 ,B1 ,…,Bn )にCRC符
号(Ac )(Bc )を付加した(A0 ,A1 ,…,A
n-1 ,Ac ),(B0 ,B1 ,…,Bn-1 ,Bc )とい
ったデータ列となる。この送信セルは送信同期信号aに
同期してATMスイッチ4に出力される。
【0013】一方、ATMスイッチ4から出力された受
信セルeは受信同期信号dと同期して、(n+1)語ご
とにCRC演算を行う。この時、仮に(B0,B1 ,
…,Bn-1 ,Bc )のデータ列のうちの任意のデータB
i にビット誤りがあれば、CRC演算結果が異なるた
め、CRCチェック回路6からエラー信号fが図示した
位相にて出力される。このエラー信号fをカウンタ回路
7で計測することにより、ATMスイッチ4を通過した
セルのビット誤りを、ビット誤りを有するセルの数とし
て計測できる。
信セルeは受信同期信号dと同期して、(n+1)語ご
とにCRC演算を行う。この時、仮に(B0,B1 ,
…,Bn-1 ,Bc )のデータ列のうちの任意のデータB
i にビット誤りがあれば、CRC演算結果が異なるた
め、CRCチェック回路6からエラー信号fが図示した
位相にて出力される。このエラー信号fをカウンタ回路
7で計測することにより、ATMスイッチ4を通過した
セルのビット誤りを、ビット誤りを有するセルの数とし
て計測できる。
【0014】上述した実施例では、LFシフトレジスタ
1の回路構成に必要なレジスタの数はセルの1語当たり
のビット数に依存する。また、受信セルの数をmとする
と、ビット誤りを有するセルの数は最大log2mで示され
る。
1の回路構成に必要なレジスタの数はセルの1語当たり
のビット数に依存する。また、受信セルの数をmとする
と、ビット誤りを有するセルの数は最大log2mで示され
る。
【0015】前述した従来のATMスイッチ検査装置で
は、ビット誤りを有するセルの数を計測するために最大
m(n+1)回のメモリアクセスが必要であるが、上述
した実施例では最大(log2m)/8バイトのデータ読み
込みで足りるため、誤り検出に要する時間を短縮するこ
とができる。
は、ビット誤りを有するセルの数を計測するために最大
m(n+1)回のメモリアクセスが必要であるが、上述
した実施例では最大(log2m)/8バイトのデータ読み
込みで足りるため、誤り検出に要する時間を短縮するこ
とができる。
【0016】また、観測できるセル数mを大きくする場
合、カウンタ回路7の回路構成に必要なレジスタの数は
log2mとなるため、装置の規模が大きくならないという
効果がある。
合、カウンタ回路7の回路構成に必要なレジスタの数は
log2mとなるため、装置の規模が大きくならないという
効果がある。
【0017】
【発明の効果】以上説明したように、本発明によると、
擬似ランダムパターンを発生するリニアフィードバック
シフトレジスタとCRC発生回路によって送信セルを発
生し、受信セルの誤り検出をCRCチェック回路による
CRCエラーの計測によって行うようにしたので、受信
セルの誤り検出に要する時間を短縮することができるば
かりでなく、装置全体の規模を小さくできるという従来
にない優れたATMスイッチ検査装置を提供することが
できる。
擬似ランダムパターンを発生するリニアフィードバック
シフトレジスタとCRC発生回路によって送信セルを発
生し、受信セルの誤り検出をCRCチェック回路による
CRCエラーの計測によって行うようにしたので、受信
セルの誤り検出に要する時間を短縮することができるば
かりでなく、装置全体の規模を小さくできるという従来
にない優れたATMスイッチ検査装置を提供することが
できる。
【図1】本発明の一実施例を示すブロック図
【図2】図1に示した実施例の動作を示すタイムチャー
ト
ト
【図3】従来例を示すブロック図
【図4】図3に示したATMスイッチ検査装置の動作を
示すタイムチャートである。
示すタイムチャートである。
1 リニアフィードバックシフトレジスタ 2 CRC発生回路 3 多重化回路 4 ATMスイッチ 5 送信同期回路 6 CRCチェック回路 7 カウンタ回路 8 受信同期回路 a 送信同期信号 b 擬似ランダムパターン c CRC符号 d 受信同期信号 e 受信セル f CRCエラー信号 g 送信セル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04L 12/26
Claims (3)
- 【請求項1】 ATMスイッチ用の検査信号を形成し出
力する検査信号出力部と、ATMスイッチから送り出さ
れる前記検査信号を受すると共に異常の有無を判断する
スイッチ異常検出部とを備えてなるATMスイッチ検査
装置において、前記検査信号出力部が、所定の検査用送
信セルを演算形成し出力する送信セル演算出力機能と,
前記送信セルを一定のタイミングで送り込む同期信号出
力機能とを有し、前記スイッチ異常検出部が、前記AT
Mスイッチから送り出される前記送信セルを受信し所定
の演算を行って当該受信された送信セルの異常を判定し
異常信号を出力する異常判定機能を備えていることを特
徴としたATMスイッチ検査装置。 - 【請求項2】 前記検査信号出力部が、疑似ランダムパ
ターンを発生するリニアフィードバック・シフトレジス
タと、前記疑似ランダムパターンよりCRCデータを演
算するCRC発生回路と、前記CRC発生回路及び前記
リニアフィードバック・シフトレジスタの各出力信号を
重畳し送信セルとして出力する多重化回路と、この多重
化回路の出力を所定のタイミングで前記ATMスイッチ
に送り込む同期回路とを備えていることを特徴とした請
求項1記載のATMスイッチ検査装置。 - 【請求項3】 前記スイッチ異常検出部が、前記ATM
スイッチから送りだされる送信セルを入力してCRCデ
ータを演算し符号誤りを検出するCRCチェック回路
と、このCRCチェック回路で検出した符号誤りの回数
を計測するカウンタ回路とを備えていることを特徴とし
た請求項1又は2記載のATMスイッチ検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27841891A JPH0595365A (ja) | 1991-09-30 | 1991-09-30 | Atmスイツチ検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27841891A JPH0595365A (ja) | 1991-09-30 | 1991-09-30 | Atmスイツチ検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0595365A true JPH0595365A (ja) | 1993-04-16 |
Family
ID=17597068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27841891A Withdrawn JPH0595365A (ja) | 1991-09-30 | 1991-09-30 | Atmスイツチ検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0595365A (ja) |
-
1991
- 1991-09-30 JP JP27841891A patent/JPH0595365A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5727018A (en) | Process for obtaining a signal indicating a synchronization error between a pseudo-random signal sequence from a transmitter and a reference pseudo-random signal sequence from a receiver | |
JP3993992B2 (ja) | ビットエラー位置測定法のビット値検査法 | |
JP5179726B2 (ja) | 半導体デバイス | |
JPH09135258A (ja) | テスト情報検査方法及び伝送誤り検出装置 | |
JPH0595365A (ja) | Atmスイツチ検査装置 | |
JP3360009B2 (ja) | ビット誤り測定装置 | |
JP3265423B2 (ja) | 伝送遅延時間測定装置 | |
US5072448A (en) | Quasi-random digital sequence detector | |
JP3156750B2 (ja) | 警報発出装置 | |
JP3146297B2 (ja) | 伝送特性測定装置 | |
JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
JPH01231446A (ja) | Tdma回線のビット誤り率測定装置 | |
KR940011751B1 (ko) | 전송 시스템의 es 검출회로 | |
KR100422148B1 (ko) | 저전압 차동시그널 송수신라인의 점검 장치 및 그 방법 | |
SU951313A1 (ru) | Устройство дл контрол цифровых объектов | |
JP3058805B2 (ja) | 通信ネットワークのビット誤り試験装置 | |
JPH01297924A (ja) | データ伝送装置 | |
KR0159659B1 (ko) | 프로세서간 직렬통신방식버스의 트래픽 및 부하 측정회로 및 방법 | |
KR920005922B1 (ko) | 다이얼펄스 측정회로 | |
KR970002959B1 (ko) | 데이타 생성 장치에 대한 에러 검출용 인터페이스 장치 | |
JPH01198129A (ja) | フレーム同期特性試験装置 | |
JP3491374B2 (ja) | 符号誤り率測定装置 | |
JP3865718B2 (ja) | ネットワーク装置の応答時間測定装置 | |
JP3558377B2 (ja) | ビット誤り率テスター | |
JP3558377B6 (ja) | ビット誤り率テスター |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |