JPH0595365A - Ａｔｍスイツチ検査装置 - Google Patents
Ａｔｍスイツチ検査装置Info
- Publication number
- JPH0595365A JPH0595365A JP27841891A JP27841891A JPH0595365A JP H0595365 A JPH0595365 A JP H0595365A JP 27841891 A JP27841891 A JP 27841891A JP 27841891 A JP27841891 A JP 27841891A JP H0595365 A JPH0595365 A JP H0595365A
- Authority
- JP
- Japan
- Prior art keywords
- atm switch
- switch
- transmission cell
- abnormality
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Emergency Alarm Devices (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 受信セルの誤り検出に要する時間を短縮し、
ＡＴＭスイッチの異常検出作業にかかる労力の軽減を図
ること。 【構成】 ＡＴＭスイッチ４用の検査信号を形成し出力
する検査信号出力部３０と、ＡＴＭスイッチ４から送り
出される前記検査信号を受すると共に異常の有無を判断
するスイッチ異常検出部とを備えている。この内検査信
号出力部３０が、所定の検査用送信セルを演算形成し出
力する送信セル演算出力機能と，送信セルを一定のタイ
ミングで送り込む同期信号出力機能とを有している。ま
た、スイッチ異常検出部４０が、ＡＴＭスイッチ４から
送り出される送信セルを受信し所定の演算を行って当該
受信された送信セルの異常を判定し異常信号を出力する
異常判定機能を備えていること。
ＡＴＭスイッチの異常検出作業にかかる労力の軽減を図
ること。 【構成】 ＡＴＭスイッチ４用の検査信号を形成し出力
する検査信号出力部３０と、ＡＴＭスイッチ４から送り
出される前記検査信号を受すると共に異常の有無を判断
するスイッチ異常検出部とを備えている。この内検査信
号出力部３０が、所定の検査用送信セルを演算形成し出
力する送信セル演算出力機能と，送信セルを一定のタイ
ミングで送り込む同期信号出力機能とを有している。ま
た、スイッチ異常検出部４０が、ＡＴＭスイッチ４から
送り出される送信セルを受信し所定の演算を行って当該
受信された送信セルの異常を判定し異常信号を出力する
異常判定機能を備えていること。
Description
【０００１】
【産業上の利用分野】本発明はＡＴＭスイッチ検査装置
に係り、特にＡＴＭスイッチのトラフィック量を測定す
るＡＴＭスイッチ検査装置に関する。
に係り、特にＡＴＭスイッチのトラフィック量を測定す
るＡＴＭスイッチ検査装置に関する。
【０００２】
【従来の技術】従来のＡＴＭスイッチ検査装置は、図３
に示すようにＡＴＭスイッチに送信するセルと呼ばれる
データを記録する送信メモリ９と、ＡＴＭスイッチから
送信されるセルを記録する受信メモリ１０と、送信メモ
リ９及び受信メモリ１０の書込み・読み出しを制御する
コントローラ１１と、セルの送受信においてセルの位相
を確定する同期信号を送受信する同期回路１２とを有し
ている。
に示すようにＡＴＭスイッチに送信するセルと呼ばれる
データを記録する送信メモリ９と、ＡＴＭスイッチから
送信されるセルを記録する受信メモリ１０と、送信メモ
リ９及び受信メモリ１０の書込み・読み出しを制御する
コントローラ１１と、セルの送受信においてセルの位相
を確定する同期信号を送受信する同期回路１２とを有し
ている。
【０００３】図４に従来のＡＴＭスイッチ検査装置のセ
ル送受信動作を示すタイムチャートを示す。この図４に
おいて、ＡＴＭスイッチと送受信するセルは１語当たり
の時間幅をτとし、（ｎ＋１）語を単位長とするデータ
列である。送信メモリ９より送信されるセルｇ、は送信
同期信号ａに同期してＡＴＭスイッチに送信される。こ
の送信セルのデータ（Ａ0 ，Ａ1 ，…，Ａn ），
（Ｂ0 ，Ｂ1 ，…，Ｂn ）は、予めコントローラ１１に
よって送信メモリに書き込まれている。送信セルｇは、
ＡＴＭスイッチを介して遅延時間ＴｄをもってＡＴＭス
イッチより送信される。このセルは、受信セルｅとして
受信メモリ１０に記録する。そして、上記の動作によっ
て記録された受信メモリ１０のデータと送信メモリ９の
データを比較することにより、ＡＴＭスイッチを通過し
たセルの正常性が確認されるようになっている。
ル送受信動作を示すタイムチャートを示す。この図４に
おいて、ＡＴＭスイッチと送受信するセルは１語当たり
の時間幅をτとし、（ｎ＋１）語を単位長とするデータ
列である。送信メモリ９より送信されるセルｇ、は送信
同期信号ａに同期してＡＴＭスイッチに送信される。こ
の送信セルのデータ（Ａ0 ，Ａ1 ，…，Ａn ），
（Ｂ0 ，Ｂ1 ，…，Ｂn ）は、予めコントローラ１１に
よって送信メモリに書き込まれている。送信セルｇは、
ＡＴＭスイッチを介して遅延時間ＴｄをもってＡＴＭス
イッチより送信される。このセルは、受信セルｅとして
受信メモリ１０に記録する。そして、上記の動作によっ
て記録された受信メモリ１０のデータと送信メモリ９の
データを比較することにより、ＡＴＭスイッチを通過し
たセルの正常性が確認されるようになっている。
【０００４】
【発明が解決しようとする課題】この従来のＡＴＭスイ
ッチ検査装置は、受信したセルの正常性を確認するため
に受信メモリに記録されたデータを全て読み出す必要が
あるため、誤り検出に時間がかかるという欠点があっ
た。また、観測できるセル数が送信メモリ及び受信メモ
リの容量によって決まるため、大量のセルを送受信する
ためには装置の規模が大きくなるという欠点があった。
ッチ検査装置は、受信したセルの正常性を確認するため
に受信メモリに記録されたデータを全て読み出す必要が
あるため、誤り検出に時間がかかるという欠点があっ
た。また、観測できるセル数が送信メモリ及び受信メモ
リの容量によって決まるため、大量のセルを送受信する
ためには装置の規模が大きくなるという欠点があった。
【０００５】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくに受信セルの誤り検出に要する時間を短
縮し、これによって異常検出作業にかかる労力の軽減を
図ったＡＴＭスイッチ検査装置を提供することを、その
目的とする。
を改善し、とくに受信セルの誤り検出に要する時間を短
縮し、これによって異常検出作業にかかる労力の軽減を
図ったＡＴＭスイッチ検査装置を提供することを、その
目的とする。
【０００６】
【課題を解決するための手段】本発明では、ＡＴＭスイ
ッチ用の検査信号を形成し出力する検査信号出力部と、
ＡＴＭスイッチから送り出される前記検査信号を受する
と共に異常の有無を判断するスイッチ異常検出部とを備
えてなるＡＴＭスイッチ検査装置において、前記検査信
号出力部が、所定の検査用送信セルを演算形成し出力す
る送信セル演算出力機能と，前記送信セルを一定のタイ
ミングで送り込む同期信号出力機能とを有し、前記スイ
ッチ異常検出部が、前記ＡＴＭスイッチから送り出され
る前記送信セルを受信し所定の演算を行って当該受信さ
れた送信セルの異常を判定し異常信号を出力する異常判
定機能を備える、という構成を採っている。これによっ
て前述した目的を達成しようとするものである。
ッチ用の検査信号を形成し出力する検査信号出力部と、
ＡＴＭスイッチから送り出される前記検査信号を受する
と共に異常の有無を判断するスイッチ異常検出部とを備
えてなるＡＴＭスイッチ検査装置において、前記検査信
号出力部が、所定の検査用送信セルを演算形成し出力す
る送信セル演算出力機能と，前記送信セルを一定のタイ
ミングで送り込む同期信号出力機能とを有し、前記スイ
ッチ異常検出部が、前記ＡＴＭスイッチから送り出され
る前記送信セルを受信し所定の演算を行って当該受信さ
れた送信セルの異常を判定し異常信号を出力する異常判
定機能を備える、という構成を採っている。これによっ
て前述した目的を達成しようとするものである。
【０００７】
【発明の実施例】以下、本発明の一実施例を図１ないし
図２に基づいて説明する。この図１ないし図２に示す実
施例は、ＡＴＭスイッチ４用の検査信号を形成し出力す
る検査信号出力部３０と、ＡＴＭスイッチ４から送り出
される前記検査信号を受すると共に異常の有無を判断す
るスイッチ異常検出部とを備えている。この内、検査信
号出力部３０が、所定の検査用送信セルを演算形成し出
力する送信セル演算出力機能と，送信セルを一定のタイ
ミングで送り込む同期信号出力機能とを有している。ま
た、スイッチ異常検出部４０は、ＡＴＭスイッチ４から
送り出される送信セルを受信し所定の演算を行って当該
受信された送信セルの異常を判定し異常信号を出力する
異常判定機能を備えている。
図２に基づいて説明する。この図１ないし図２に示す実
施例は、ＡＴＭスイッチ４用の検査信号を形成し出力す
る検査信号出力部３０と、ＡＴＭスイッチ４から送り出
される前記検査信号を受すると共に異常の有無を判断す
るスイッチ異常検出部とを備えている。この内、検査信
号出力部３０が、所定の検査用送信セルを演算形成し出
力する送信セル演算出力機能と，送信セルを一定のタイ
ミングで送り込む同期信号出力機能とを有している。ま
た、スイッチ異常検出部４０は、ＡＴＭスイッチ４から
送り出される送信セルを受信し所定の演算を行って当該
受信された送信セルの異常を判定し異常信号を出力する
異常判定機能を備えている。
【０００８】ここで、検査信号出力部３０が、疑似ラン
ダムパターンを発生するリニアフィードバック・シフト
レジスタ（ＬＦＳＲ）１と、疑似ランダムパターンより
ＣＲＣデータを演算するＣＲＣ発生回路２と、このＣＲ
Ｃ発生回路２及びリニアフィードバック・シフトレジス
タ１の各出力信号を重畳し送信セルとして出力する多重
化回路３と、この多重化回路３の出力を所定のタイミン
グでＡＴＭスイッチ４に送り込む同期回路５とを備えた
構成となっている。また、スイッチ異常検出部４０は、
ＡＴＭスイッチ４から送りだされる送信セルを入力して
ＣＲＣデータを演算し符号誤りを検出するＣＲＣチェッ
ク回路６と、このＣＲＣチェック回路６で検出した符号
誤りの回数を計測するカウンタ回路７とを備えている。
ダムパターンを発生するリニアフィードバック・シフト
レジスタ（ＬＦＳＲ）１と、疑似ランダムパターンより
ＣＲＣデータを演算するＣＲＣ発生回路２と、このＣＲ
Ｃ発生回路２及びリニアフィードバック・シフトレジス
タ１の各出力信号を重畳し送信セルとして出力する多重
化回路３と、この多重化回路３の出力を所定のタイミン
グでＡＴＭスイッチ４に送り込む同期回路５とを備えた
構成となっている。また、スイッチ異常検出部４０は、
ＡＴＭスイッチ４から送りだされる送信セルを入力して
ＣＲＣデータを演算し符号誤りを検出するＣＲＣチェッ
ク回路６と、このＣＲＣチェック回路６で検出した符号
誤りの回数を計測するカウンタ回路７とを備えている。
【０００９】これを更に詳述すると、リニアフィードバ
ックシフトレジスタ（ＬＦシフトレジスタ）１は、擬似
ランダムパターン（ＰＲＢＳ）を発生する。この疑似ラ
ンダムパターンは、ＣＲＣ発生回路２と多重化回路３と
に入力される。ＣＲＣ発生回路２は入力された疑似ラン
ダムパターンをセルのデータ長ごとに区切ってＣＲＣ演
算を行い、演算結果を出力する。多重化回路３は、ＬＦ
シフトレジスタ１の出力とＣＲＣ発生回路２の出力とを
多重化して、送信セルとしてＡＴＭスイッチ４に出力す
る。
ックシフトレジスタ（ＬＦシフトレジスタ）１は、擬似
ランダムパターン（ＰＲＢＳ）を発生する。この疑似ラ
ンダムパターンは、ＣＲＣ発生回路２と多重化回路３と
に入力される。ＣＲＣ発生回路２は入力された疑似ラン
ダムパターンをセルのデータ長ごとに区切ってＣＲＣ演
算を行い、演算結果を出力する。多重化回路３は、ＬＦ
シフトレジスタ１の出力とＣＲＣ発生回路２の出力とを
多重化して、送信セルとしてＡＴＭスイッチ４に出力す
る。
【００１０】上記の動作のタイミングを合わせるための
送信同期回路５が、ＬＦＳＲ１とＣＲＣ発生回路２と多
重化回路３とに接続される。ＣＲＣチェック回路６はＡ
ＴＭスイッチ４から送信されるセルのＣＲＣ演算を行
い、演算結果に誤りがあればエラー信号を出力する。カ
ウンタ回路７はＣＲＣチェック回路６から出力されるエ
ラー信号を計測する。ＣＲＣチェック回路６とカウンタ
回路７との動作の同期をとるため、受信同期回路８がＣ
ＲＣチェック回路６とカウンタ回路７とに接続される。
送信同期回路５が、ＬＦＳＲ１とＣＲＣ発生回路２と多
重化回路３とに接続される。ＣＲＣチェック回路６はＡ
ＴＭスイッチ４から送信されるセルのＣＲＣ演算を行
い、演算結果に誤りがあればエラー信号を出力する。カ
ウンタ回路７はＣＲＣチェック回路６から出力されるエ
ラー信号を計測する。ＣＲＣチェック回路６とカウンタ
回路７との動作の同期をとるため、受信同期回路８がＣ
ＲＣチェック回路６とカウンタ回路７とに接続される。
【００１１】図２は図１に示した実施例の動作を示すタ
イムチャートである。ＬＦＳＲ１より出力される擬似ラ
ンダムパターンｂは１語当たりの時間幅をτとし、（ｎ
＋１）語を単位長とする送信セルとして前記ＣＲＣ発生
回路２と前記多重化回路３とに出力される。
イムチャートである。ＬＦＳＲ１より出力される擬似ラ
ンダムパターンｂは１語当たりの時間幅をτとし、（ｎ
＋１）語を単位長とする送信セルとして前記ＣＲＣ発生
回路２と前記多重化回路３とに出力される。
【００１２】一方、ＣＲＣ発生回路により生成されたＣ
ＲＣ符号ｃは多重化回路３に出力され、送信セルの一番
最後のデータに多重される。即ち、ＡＴＭスイッチ４に
送信される送信セルは、擬似ランダムデータ（Ａ0 ，Ａ
1，…，Ａn ），（Ｂ0 ，Ｂ1 ，…，Ｂn ）にＣＲＣ符
号（Ａc ）（Ｂc ）を付加した（Ａ0 ，Ａ1 ，…，Ａ
n-1 ，Ａc ），（Ｂ0 ，Ｂ1 ，…，Ｂn-1 ，Ｂc ）とい
ったデータ列となる。この送信セルは送信同期信号ａに
同期してＡＴＭスイッチ４に出力される。
ＲＣ符号ｃは多重化回路３に出力され、送信セルの一番
最後のデータに多重される。即ち、ＡＴＭスイッチ４に
送信される送信セルは、擬似ランダムデータ（Ａ0 ，Ａ
1，…，Ａn ），（Ｂ0 ，Ｂ1 ，…，Ｂn ）にＣＲＣ符
号（Ａc ）（Ｂc ）を付加した（Ａ0 ，Ａ1 ，…，Ａ
n-1 ，Ａc ），（Ｂ0 ，Ｂ1 ，…，Ｂn-1 ，Ｂc ）とい
ったデータ列となる。この送信セルは送信同期信号ａに
同期してＡＴＭスイッチ４に出力される。
【００１３】一方、ＡＴＭスイッチ４から出力された受
信セルｅは受信同期信号ｄと同期して、（ｎ＋１）語ご
とにＣＲＣ演算を行う。この時、仮に（Ｂ0，Ｂ1 ，
…，Ｂn-1 ，Ｂc ）のデータ列のうちの任意のデータＢ
i にビット誤りがあれば、ＣＲＣ演算結果が異なるた
め、ＣＲＣチェック回路６からエラー信号ｆが図示した
位相にて出力される。このエラー信号ｆをカウンタ回路
７で計測することにより、ＡＴＭスイッチ４を通過した
セルのビット誤りを、ビット誤りを有するセルの数とし
て計測できる。
信セルｅは受信同期信号ｄと同期して、（ｎ＋１）語ご
とにＣＲＣ演算を行う。この時、仮に（Ｂ0，Ｂ1 ，
…，Ｂn-1 ，Ｂc ）のデータ列のうちの任意のデータＢ
i にビット誤りがあれば、ＣＲＣ演算結果が異なるた
め、ＣＲＣチェック回路６からエラー信号ｆが図示した
位相にて出力される。このエラー信号ｆをカウンタ回路
７で計測することにより、ＡＴＭスイッチ４を通過した
セルのビット誤りを、ビット誤りを有するセルの数とし
て計測できる。
【００１４】上述した実施例では、ＬＦシフトレジスタ
１の回路構成に必要なレジスタの数はセルの１語当たり
のビット数に依存する。また、受信セルの数をｍとする
と、ビット誤りを有するセルの数は最大log2ｍで示され
る。
１の回路構成に必要なレジスタの数はセルの１語当たり
のビット数に依存する。また、受信セルの数をｍとする
と、ビット誤りを有するセルの数は最大log2ｍで示され
る。
【００１５】前述した従来のＡＴＭスイッチ検査装置で
は、ビット誤りを有するセルの数を計測するために最大
ｍ（ｎ＋１）回のメモリアクセスが必要であるが、上述
した実施例では最大（log2ｍ）／８バイトのデータ読み
込みで足りるため、誤り検出に要する時間を短縮するこ
とができる。
は、ビット誤りを有するセルの数を計測するために最大
ｍ（ｎ＋１）回のメモリアクセスが必要であるが、上述
した実施例では最大（log2ｍ）／８バイトのデータ読み
込みで足りるため、誤り検出に要する時間を短縮するこ
とができる。
【００１６】また、観測できるセル数ｍを大きくする場
合、カウンタ回路７の回路構成に必要なレジスタの数は
log2ｍとなるため、装置の規模が大きくならないという
効果がある。
合、カウンタ回路７の回路構成に必要なレジスタの数は
log2ｍとなるため、装置の規模が大きくならないという
効果がある。
【００１７】
【発明の効果】以上説明したように、本発明によると、
擬似ランダムパターンを発生するリニアフィードバック
シフトレジスタとＣＲＣ発生回路によって送信セルを発
生し、受信セルの誤り検出をＣＲＣチェック回路による
ＣＲＣエラーの計測によって行うようにしたので、受信
セルの誤り検出に要する時間を短縮することができるば
かりでなく、装置全体の規模を小さくできるという従来
にない優れたＡＴＭスイッチ検査装置を提供することが
できる。
擬似ランダムパターンを発生するリニアフィードバック
シフトレジスタとＣＲＣ発生回路によって送信セルを発
生し、受信セルの誤り検出をＣＲＣチェック回路による
ＣＲＣエラーの計測によって行うようにしたので、受信
セルの誤り検出に要する時間を短縮することができるば
かりでなく、装置全体の規模を小さくできるという従来
にない優れたＡＴＭスイッチ検査装置を提供することが
できる。
【図１】本発明の一実施例を示すブロック図
【図２】図１に示した実施例の動作を示すタイムチャー
ト
ト
【図３】従来例を示すブロック図
【図４】図３に示したＡＴＭスイッチ検査装置の動作を
示すタイムチャートである。
示すタイムチャートである。
１ リニアフィードバックシフトレジスタ ２ ＣＲＣ発生回路 ３ 多重化回路 ４ ＡＴＭスイッチ ５ 送信同期回路 ６ ＣＲＣチェック回路 ７ カウンタ回路 ８ 受信同期回路 ａ 送信同期信号 ｂ 擬似ランダムパターン ｃ ＣＲＣ符号 ｄ 受信同期信号 ｅ 受信セル ｆ ＣＲＣエラー信号 ｇ 送信セル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 12/26
Claims (3)
- 【請求項１】 ＡＴＭスイッチ用の検査信号を形成し出
力する検査信号出力部と、ＡＴＭスイッチから送り出さ
れる前記検査信号を受すると共に異常の有無を判断する
スイッチ異常検出部とを備えてなるＡＴＭスイッチ検査
装置において、前記検査信号出力部が、所定の検査用送
信セルを演算形成し出力する送信セル演算出力機能と，
前記送信セルを一定のタイミングで送り込む同期信号出
力機能とを有し、前記スイッチ異常検出部が、前記ＡＴ
Ｍスイッチから送り出される前記送信セルを受信し所定
の演算を行って当該受信された送信セルの異常を判定し
異常信号を出力する異常判定機能を備えていることを特
徴としたＡＴＭスイッチ検査装置。 - 【請求項２】 前記検査信号出力部が、疑似ランダムパ
ターンを発生するリニアフィードバック・シフトレジス
タと、前記疑似ランダムパターンよりＣＲＣデータを演
算するＣＲＣ発生回路と、前記ＣＲＣ発生回路及び前記
リニアフィードバック・シフトレジスタの各出力信号を
重畳し送信セルとして出力する多重化回路と、この多重
化回路の出力を所定のタイミングで前記ＡＴＭスイッチ
に送り込む同期回路とを備えていることを特徴とした請
求項１記載のＡＴＭスイッチ検査装置。 - 【請求項３】 前記スイッチ異常検出部が、前記ＡＴＭ
スイッチから送りだされる送信セルを入力してＣＲＣデ
ータを演算し符号誤りを検出するＣＲＣチェック回路
と、このＣＲＣチェック回路で検出した符号誤りの回数
を計測するカウンタ回路とを備えていることを特徴とし
た請求項１又は２記載のＡＴＭスイッチ検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27841891A JPH0595365A (ja) | 1991-09-30 | 1991-09-30 | Ａｔｍスイツチ検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27841891A JPH0595365A (ja) | 1991-09-30 | 1991-09-30 | Ａｔｍスイツチ検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595365A true JPH0595365A (ja) | 1993-04-16 |
Family
ID=17597068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27841891A Withdrawn JPH0595365A (ja) | 1991-09-30 | 1991-09-30 | Ａｔｍスイツチ検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595365A (ja) |
-
1991
- 1991-09-30 JP JP27841891A patent/JPH0595365A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5727018A (en) | Process for obtaining a signal indicating a synchronization error between a pseudo-random signal sequence from a transmitter and a reference pseudo-random signal sequence from a receiver | |
| JP3993992B2 (ja) | ビットエラー位置測定法のビット値検査法 | |
| JP5179726B2 (ja) | 半導体デバイス | |
| JPH09135258A (ja) | テスト情報検査方法及び伝送誤り検出装置 | |
| JPH0595365A (ja) | Ａｔｍスイツチ検査装置 | |
| JP3360009B2 (ja) | ビット誤り測定装置 | |
| JP3265423B2 (ja) | 伝送遅延時間測定装置 | |
| US5072448A (en) | Quasi-random digital sequence detector | |
| JP3156750B2 (ja) | 警報発出装置 | |
| JP3146297B2 (ja) | 伝送特性測定装置 | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| JPH01231446A (ja) | Ｔｄｍａ回線のビット誤り率測定装置 | |
| KR940011751B1 (ko) | 전송 시스템의 es 검출회로 | |
| KR100422148B1 (ko) | 저전압 차동시그널 송수신라인의 점검 장치 및 그 방법 | |
| SU951313A1 (ru) | Устройство дл контрол цифровых объектов | |
| JP3058805B2 (ja) | 通信ネットワークのビット誤り試験装置 | |
| JPH01297924A (ja) | データ伝送装置 | |
| KR0159659B1 (ko) | 프로세서간 직렬통신방식버스의 트래픽 및 부하 측정회로 및 방법 | |
| KR920005922B1 (ko) | 다이얼펄스 측정회로 | |
| KR970002959B1 (ko) | 데이타 생성 장치에 대한 에러 검출용 인터페이스 장치 | |
| JPH01198129A (ja) | フレーム同期特性試験装置 | |
| JP3491374B2 (ja) | 符号誤り率測定装置 | |
| JP3865718B2 (ja) | ネットワーク装置の応答時間測定装置 | |
| JP3558377B2 (ja) | ビット誤り率テスター | |
| JP3558377B6 (ja) | ビット誤り率テスター |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |