JPH0591741A - 多出力スイツチング電源 - Google Patents
多出力スイツチング電源Info
- Publication number
- JPH0591741A JPH0591741A JP24541491A JP24541491A JPH0591741A JP H0591741 A JPH0591741 A JP H0591741A JP 24541491 A JP24541491 A JP 24541491A JP 24541491 A JP24541491 A JP 24541491A JP H0591741 A JPH0591741 A JP H0591741A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- secondary winding
- terminal
- stabilizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 主制御系出力の過負荷時の3端子安定化装置
の入力電圧の上昇を抑え、電力損失の少ない3端子安定
化装置の出力を得ること。 【構成】 3端子安定化装置5の入力側の2次巻線N22
を2分割し、各分割巻線N221,N222の出力を3端子安
定化装置5の入力側にOR接続し、3端子安定化装置5
の入力電圧の変動に応じて3端子安定化装置5に対する
接続を切換える検出切換え手段8を設けた構成とし、主
制御系出力の過負荷により2次巻線N22の電圧が上昇し
た場合は、分割巻線N222 のみによる出力電圧を供給す
ることで入力電圧を下げ、2次巻線N22の電圧が下がっ
た場合は、分割巻線N221,N222による電圧を供給し入
力電圧を上げることで、3端子安定化装置5に対する入
力電圧の変動を小さく抑えるようにした。
の入力電圧の上昇を抑え、電力損失の少ない3端子安定
化装置の出力を得ること。 【構成】 3端子安定化装置5の入力側の2次巻線N22
を2分割し、各分割巻線N221,N222の出力を3端子安
定化装置5の入力側にOR接続し、3端子安定化装置5
の入力電圧の変動に応じて3端子安定化装置5に対する
接続を切換える検出切換え手段8を設けた構成とし、主
制御系出力の過負荷により2次巻線N22の電圧が上昇し
た場合は、分割巻線N222 のみによる出力電圧を供給す
ることで入力電圧を下げ、2次巻線N22の電圧が下がっ
た場合は、分割巻線N221,N222による電圧を供給し入
力電圧を上げることで、3端子安定化装置5に対する入
力電圧の変動を小さく抑えるようにした。
Description
【0001】
【産業上の利用分野】本発明は、多出力スイッチング電
源に関する。
源に関する。
【0002】
【従来の技術】従来より一つのスイッチング電源により
多出力を得るものは知られており、多出力の安定化を図
る方式が種々提案されている。
多出力を得るものは知られており、多出力の安定化を図
る方式が種々提案されている。
【0003】図4にその一例を示す。商用交流電源に接
続された整流平滑回路により得られる直流電圧はトラン
ス1の1次巻線N1 に供給される。ここに、1次巻線N
1 にはスイッチング素子、例えばFET2が直列に接続
されており、駆動制御回路3によりこのFET2をオン
・オフ制御することにより1次巻線N1 に誘起電圧が発
生し、トランス1の2次側に出力が生ずる。トランス1
は多段、例えば2段の2次巻線N21,N22を有するもの
で、各々ダイオードD1,D2及びコンデンサC1,C2を
介して整流平滑された2つの出力電圧E1,E2が得ら
れ、対応する負荷に供給される。
続された整流平滑回路により得られる直流電圧はトラン
ス1の1次巻線N1 に供給される。ここに、1次巻線N
1 にはスイッチング素子、例えばFET2が直列に接続
されており、駆動制御回路3によりこのFET2をオン
・オフ制御することにより1次巻線N1 に誘起電圧が発
生し、トランス1の2次側に出力が生ずる。トランス1
は多段、例えば2段の2次巻線N21,N22を有するもの
で、各々ダイオードD1,D2及びコンデンサC1,C2を
介して整流平滑された2つの出力電圧E1,E2が得ら
れ、対応する負荷に供給される。
【0004】ここに、例えば2次巻線N21から取出され
る出力電圧E1 が精度を必要とされる主制御の対象とさ
れ、この出力電圧E1 の値が検出回路4により検出さ
れ、駆動制御回路3にフィードバックされて、FET2
を例えばPWM制御方式により駆動制御することによ
り、出力電圧E1 が一定となるように制御される。他の
出力電圧E2 側については、出力電圧E1 側ほどには精
度が要求されないものの、電源として設定出力が的確に
得られるように、例えばドロッパ型トランジスタ等によ
る3端子レギュレータ5が設けられ、主制御側によるF
ET2制御に関係なく、出力電圧E2 の安定化が図られ
ている。
る出力電圧E1 が精度を必要とされる主制御の対象とさ
れ、この出力電圧E1 の値が検出回路4により検出さ
れ、駆動制御回路3にフィードバックされて、FET2
を例えばPWM制御方式により駆動制御することによ
り、出力電圧E1 が一定となるように制御される。他の
出力電圧E2 側については、出力電圧E1 側ほどには精
度が要求されないものの、電源として設定出力が的確に
得られるように、例えばドロッパ型トランジスタ等によ
る3端子レギュレータ5が設けられ、主制御側によるF
ET2制御に関係なく、出力電圧E2 の安定化が図られ
ている。
【0005】ところで、この種のトランス構成としては
フォワード方式とフライバック方式とがあるが、ここで
は2次側にインダクタンス用のチョークを要しないフラ
イバック方式のトランス1とされている。
フォワード方式とフライバック方式とがあるが、ここで
は2次側にインダクタンス用のチョークを要しないフラ
イバック方式のトランス1とされている。
【0006】
【発明が解決しようとする課題】ところが、このような
フライバック方式の特性として、主制御をかけている出
力電圧E1 に対する負荷変動が大きくトランス1による
電圧調整が大きいと、他出力側の3端子レギュレータ5
に対する入力電圧(巻線N22間電圧)の変動幅も大きく
なってしまう。図5にこのような主制御をかけている出
力電圧E1 に対する負荷電流と3端子レギュレータ5の
入力電圧との関係を示す。
フライバック方式の特性として、主制御をかけている出
力電圧E1 に対する負荷変動が大きくトランス1による
電圧調整が大きいと、他出力側の3端子レギュレータ5
に対する入力電圧(巻線N22間電圧)の変動幅も大きく
なってしまう。図5にこのような主制御をかけている出
力電圧E1 に対する負荷電流と3端子レギュレータ5の
入力電圧との関係を示す。
【0007】主制御系のフィードバック制御に伴い、こ
のように3端子レギュレータ5に対する入力電圧が大き
く変動しても、抵抗的に作用する3端子レギュレータ5
の作用により出力電圧E2 としては安定したものが得ら
れるものの、変動電圧の大きさに伴いこの3端子レギュ
レータ5で消費される電力損失=発熱が大きくなってし
まい、好ましくない。かといって、この系は主制御系で
はないので、この3端子レギュレータ5の入力側の変動
をFET2側にフィードバックしてPWM方式等により
安定化させるわけにもいかない。
のように3端子レギュレータ5に対する入力電圧が大き
く変動しても、抵抗的に作用する3端子レギュレータ5
の作用により出力電圧E2 としては安定したものが得ら
れるものの、変動電圧の大きさに伴いこの3端子レギュ
レータ5で消費される電力損失=発熱が大きくなってし
まい、好ましくない。かといって、この系は主制御系で
はないので、この3端子レギュレータ5の入力側の変動
をFET2側にフィードバックしてPWM方式等により
安定化させるわけにもいかない。
【0008】
【課題を解決するための手段】スイッチング素子と、多
段の2次巻線を有するトランスとを備えて、前記2次巻
線により多出力を得、多出力の内の一出力を主制御の対
象としてその電圧を検出し前記スイッチング素子をフィ
ードバック制御してこの一出力を安定化させるととも
に、多出力の内の他出力を3端子安定化装置に入力させ
て安定化させるようにした多出力スイッチング電源にお
いて、前記3端子安定化装置の入力側の2次巻線を複数
に分割し、分割された各2次巻線の出力を3端子安定化
装置の入力側に選択自在に接続し、前記3端子安定化装
置の入力電圧を検出しこの検出電圧に応じて前記3端子
安定化装置に入力される各2次巻線の出力を切換える検
出切換え手段を設けた。
段の2次巻線を有するトランスとを備えて、前記2次巻
線により多出力を得、多出力の内の一出力を主制御の対
象としてその電圧を検出し前記スイッチング素子をフィ
ードバック制御してこの一出力を安定化させるととも
に、多出力の内の他出力を3端子安定化装置に入力させ
て安定化させるようにした多出力スイッチング電源にお
いて、前記3端子安定化装置の入力側の2次巻線を複数
に分割し、分割された各2次巻線の出力を3端子安定化
装置の入力側に選択自在に接続し、前記3端子安定化装
置の入力電圧を検出しこの検出電圧に応じて前記3端子
安定化装置に入力される各2次巻線の出力を切換える検
出切換え手段を設けた。
【0009】
【作用】主制御の対象とされる出力の過負荷により3端
子安定化装置を有する2次巻線の電圧が上昇した場合に
は、検出切換え手段により分割された各2次巻線の一部
の巻線による電圧を3端子安定化装置に供給することで
入力電圧を下げ、3端子安定化装置に対する2次巻線の
電圧が下がった場合には、検出切換え手段により分割さ
れた各2次巻線の一部又は全部によるOR電圧を3端子
安定化装置に供給することで入力電圧を上げることがで
きるので、3端子安定化装置に対する入力電圧の変動が
小さく抑えられ、3端子安定化装置での電力損失が低減
される。
子安定化装置を有する2次巻線の電圧が上昇した場合に
は、検出切換え手段により分割された各2次巻線の一部
の巻線による電圧を3端子安定化装置に供給することで
入力電圧を下げ、3端子安定化装置に対する2次巻線の
電圧が下がった場合には、検出切換え手段により分割さ
れた各2次巻線の一部又は全部によるOR電圧を3端子
安定化装置に供給することで入力電圧を上げることがで
きるので、3端子安定化装置に対する入力電圧の変動が
小さく抑えられ、3端子安定化装置での電力損失が低減
される。
【0010】
【実施例】本発明の一実施例を図1ないし図3に基づい
て説明する。多出力スイッチング電源としての基本は図
4方式に準ずるものであり、同一部分は同一符号を用い
て示す。図1は原理的な基本構成を示すもので、3端子
レギュレータ5に電圧を供給するトランス1の2次巻線
N22は2分割され、分割巻線N221,N222とされてい
る。これらの分割巻線N221,N222の出力は各々ダイオ
ードD21,D22を介して前記3端子レギュレータ5の入
力側にOR接続されている。ダイオードD21,D22に対
応して平滑用のコンデンサC21,C22も設けられてい
る。ここに、前記ダイオードD21と3端子レギュレータ
5との間にはスイッチ素子6が介在されている。さら
に、前記2次巻線N22間の電圧を検出して前記スイッチ
素子6を開閉制御する検出器7が設けられている。これ
らのスイッチ素子6と検出器7とにより検出切換え手段
8が構成されている。
て説明する。多出力スイッチング電源としての基本は図
4方式に準ずるものであり、同一部分は同一符号を用い
て示す。図1は原理的な基本構成を示すもので、3端子
レギュレータ5に電圧を供給するトランス1の2次巻線
N22は2分割され、分割巻線N221,N222とされてい
る。これらの分割巻線N221,N222の出力は各々ダイオ
ードD21,D22を介して前記3端子レギュレータ5の入
力側にOR接続されている。ダイオードD21,D22に対
応して平滑用のコンデンサC21,C22も設けられてい
る。ここに、前記ダイオードD21と3端子レギュレータ
5との間にはスイッチ素子6が介在されている。さら
に、前記2次巻線N22間の電圧を検出して前記スイッチ
素子6を開閉制御する検出器7が設けられている。これ
らのスイッチ素子6と検出器7とにより検出切換え手段
8が構成されている。
【0011】このような基本構成において、検出器7に
より検出される2次巻線N22間の電圧、即ち3端子レギ
ュレータ5に対する入力電圧が所定値より高くなった場
合にはスイッチ素子6をオフさせて切離し、入力電圧を
分割巻線N222 のみによるものとして下げ、3端子レギ
ュレータ5に対する入力電圧が所定値より低くなった場
合にはスイッチ素子6をオンさせて分割巻線N221,N
222による入力電圧として上げる。即ち、検出器7によ
る検出電圧に応じて、2次巻線N22としての巻線数、即
ち、インダクタンス値を変化させることにより、3端子
レギュレータ5の入力電圧の変動が抑えられ、電力損失
の少ないものとなる。つまり、出力側から見れば、2次
巻線N22のインダクタンス値を変化させていることか
ら、いうなれば、PWM制御方式による定電圧制御とは
異なる可変インダクタンスによる定電圧制御を提供する
ものとなる。数式で示せば、3端子レギュレータ5で発
生する熱量W(x)はW(x)=Vo×Io(x)=(1/
2)L(x)I2f(ただし、fは3端子レギュレータ5
の発振周波数)であり、この式中のインダクタンス成分
L(x)を可変するものに相当する。
より検出される2次巻線N22間の電圧、即ち3端子レギ
ュレータ5に対する入力電圧が所定値より高くなった場
合にはスイッチ素子6をオフさせて切離し、入力電圧を
分割巻線N222 のみによるものとして下げ、3端子レギ
ュレータ5に対する入力電圧が所定値より低くなった場
合にはスイッチ素子6をオンさせて分割巻線N221,N
222による入力電圧として上げる。即ち、検出器7によ
る検出電圧に応じて、2次巻線N22としての巻線数、即
ち、インダクタンス値を変化させることにより、3端子
レギュレータ5の入力電圧の変動が抑えられ、電力損失
の少ないものとなる。つまり、出力側から見れば、2次
巻線N22のインダクタンス値を変化させていることか
ら、いうなれば、PWM制御方式による定電圧制御とは
異なる可変インダクタンスによる定電圧制御を提供する
ものとなる。数式で示せば、3端子レギュレータ5で発
生する熱量W(x)はW(x)=Vo×Io(x)=(1/
2)L(x)I2f(ただし、fは3端子レギュレータ5
の発振周波数)であり、この式中のインダクタンス成分
L(x)を可変するものに相当する。
【0012】図2にスイッチ素子6としてFETを用い
た場合の検出器7周辺の具体的回路例を示す。まず、2
次巻線N22間にはダイオードD71とコンデンサC71とが
接続され、その接続中点、即ちダイオードD71のカソー
ドには2つのツェナダイオードZD71,ZD72が抵抗R
71,R72とともに並列に接続されている。ここに、ツェ
ナダイオードZD71,ZD72のクランプ電圧VZD71,V
ZD72はVZD71<VZD72に設定されている。また、ツェナ
ダイオードZD71と抵抗R71との接続中点には抵抗R73
を介してトランジスタQ71のベースが接続されている。
このトランジスタQ71のコレクタにはトランジスタQ72
が接続されている。このトランジスタQ72は巻線N22の
電源ラインに抵抗R74とともに直列に接続されており、
その接続中点が抵抗R75,R76による分圧回路を介して
FET6のベースに接続されている。
た場合の検出器7周辺の具体的回路例を示す。まず、2
次巻線N22間にはダイオードD71とコンデンサC71とが
接続され、その接続中点、即ちダイオードD71のカソー
ドには2つのツェナダイオードZD71,ZD72が抵抗R
71,R72とともに並列に接続されている。ここに、ツェ
ナダイオードZD71,ZD72のクランプ電圧VZD71,V
ZD72はVZD71<VZD72に設定されている。また、ツェナ
ダイオードZD71と抵抗R71との接続中点には抵抗R73
を介してトランジスタQ71のベースが接続されている。
このトランジスタQ71のコレクタにはトランジスタQ72
が接続されている。このトランジスタQ72は巻線N22の
電源ラインに抵抗R74とともに直列に接続されており、
その接続中点が抵抗R75,R76による分圧回路を介して
FET6のベースに接続されている。
【0013】一方、ツェナダイオードZD72と抵抗R72
との接続中点には抵抗R77を介してトランジスタQ73の
ベースが接続され、このトランジスタQ73のコレクタ側
にはトランジスタQ74が接続されている。このトランジ
スタQ74はダイオードD22出力側に対して抵抗R78を介
して接続されているとともに、前記ツェナダイオードZ
D71と抵抗R71との接続中点に対してダイオードD72を
介して接続されている。また、FET6の出力側にはダ
イオードD73が接続されている。
との接続中点には抵抗R77を介してトランジスタQ73の
ベースが接続され、このトランジスタQ73のコレクタ側
にはトランジスタQ74が接続されている。このトランジ
スタQ74はダイオードD22出力側に対して抵抗R78を介
して接続されているとともに、前記ツェナダイオードZ
D71と抵抗R71との接続中点に対してダイオードD72を
介して接続されている。また、FET6の出力側にはダ
イオードD73が接続されている。
【0014】このような構成において、主制御系の負荷
変動によりその負荷電流が上昇する場合の動作を図3を
参照して説明する。まず、通常状態にあっては、トラン
ジスタQ72はオフ状態にあり、FET6はベースバイア
スされてオン状態にある。よって、ダイオードD73のカ
ソード電圧はOR接続されたダイオードD21,D22のカ
ソード側出力の和となる。よって、負荷電流が図3(a)
に示すように上昇すると、フライバック方式のトランス
1の特性として、2次巻線N22間の電圧も変動して高く
なるため、ダイオードD71のカソード電圧は同図(b)に
示すように同様に上昇し、ダイオードD73のカソード電
圧も同図(g)に示すように上昇する。このカソード電圧
がツェナダイオードZD71のクランプ電圧VZD71を超え
ると、瞬時に上昇し、トランジスタQ71がオンし、その
コレクタ電圧VCE71が同図(c)に示すようにLレベルと
なる。これにより、トランジスタQ72もオンするので、
FET6のベースバイアスがカットされ、FET6がオ
フし、ダイオードD21側出力が切離される。よって、ダ
イオードD73のカソード電圧も同図(g)に示すように分
割巻線N222 分のみによるものに低下される。
変動によりその負荷電流が上昇する場合の動作を図3を
参照して説明する。まず、通常状態にあっては、トラン
ジスタQ72はオフ状態にあり、FET6はベースバイア
スされてオン状態にある。よって、ダイオードD73のカ
ソード電圧はOR接続されたダイオードD21,D22のカ
ソード側出力の和となる。よって、負荷電流が図3(a)
に示すように上昇すると、フライバック方式のトランス
1の特性として、2次巻線N22間の電圧も変動して高く
なるため、ダイオードD71のカソード電圧は同図(b)に
示すように同様に上昇し、ダイオードD73のカソード電
圧も同図(g)に示すように上昇する。このカソード電圧
がツェナダイオードZD71のクランプ電圧VZD71を超え
ると、瞬時に上昇し、トランジスタQ71がオンし、その
コレクタ電圧VCE71が同図(c)に示すようにLレベルと
なる。これにより、トランジスタQ72もオンするので、
FET6のベースバイアスがカットされ、FET6がオ
フし、ダイオードD21側出力が切離される。よって、ダ
イオードD73のカソード電圧も同図(g)に示すように分
割巻線N222 分のみによるものに低下される。
【0015】その後、駆動回路3によるフィードバック
制御が働き、負荷電流が下がり始めると、ダイオードD
71、D73のカソード電圧も同図(b)(g)に示すように同
様に下がり始める。この動作において、ダイオードD71
のカソード電圧がツェナダイオードZD72のクランプ電
圧VZD72以下になると、瞬時にトランジスタQ73がオフ
し、トランジスタQ74がオンする。これにより、トラン
ジスタQ71のベース側がダイオードD72、トランジスタ
Q74を介してカットされるため、トランジスタQ71がオ
フし、トランジスタQ72もオフする。よって、FET6
はベースバイアスされてオン状態に戻り、ダイオードD
73のカソード電圧はダイオードD21側出力も加わった状
態に上昇する。
制御が働き、負荷電流が下がり始めると、ダイオードD
71、D73のカソード電圧も同図(b)(g)に示すように同
様に下がり始める。この動作において、ダイオードD71
のカソード電圧がツェナダイオードZD72のクランプ電
圧VZD72以下になると、瞬時にトランジスタQ73がオフ
し、トランジスタQ74がオンする。これにより、トラン
ジスタQ71のベース側がダイオードD72、トランジスタ
Q74を介してカットされるため、トランジスタQ71がオ
フし、トランジスタQ72もオフする。よって、FET6
はベースバイアスされてオン状態に戻り、ダイオードD
73のカソード電圧はダイオードD21側出力も加わった状
態に上昇する。
【0016】なお、本実施例では、3端子レギュレータ
5に対する2次巻線N22を2分割したが、2分割に限ら
ず、適宜数に分割してダイオードOR接続し、その出力
側について一つを除き、スイッチ素子を設け、検出電圧
に応じて適宜オン・オフ制御し、より細かく巻線数を可
変させるようにしてもよい。これによれば、3端子レギ
ュレータ5に対する入力電圧の変動をより小さなものと
することができる。
5に対する2次巻線N22を2分割したが、2分割に限ら
ず、適宜数に分割してダイオードOR接続し、その出力
側について一つを除き、スイッチ素子を設け、検出電圧
に応じて適宜オン・オフ制御し、より細かく巻線数を可
変させるようにしてもよい。これによれば、3端子レギ
ュレータ5に対する入力電圧の変動をより小さなものと
することができる。
【0017】
【発明の効果】本発明は、上述したように、3端子安定
化装置の入力側の2次巻線を複数に分割し、分割された
各2次巻線出力を3端子安定化装置の入力側に選択自在
に接続し、3端子安定化装置の入力電圧の検出値に応じ
て接続する各2次巻線の出力を切換える検出切換え手段
を設けたので、主制御の対象とされる出力の過負荷によ
り3端子安定化装置を有する2次巻線の電圧が上昇した
場合には、各2次巻線の出力の一部の巻線による出力電
圧を3端子安定化装置に供給することで入力電圧を下
げ、3端子安定化装置に対する2次巻線の電圧が下がっ
た場合には、各2次巻線の出力の一部又は全部による電
圧を3端子安定化装置に供給することで入力電圧を上げ
ることができ、3端子安定化装置に対する入力電圧の変
動を小さく抑えることができ、よって、可変インダクタ
ンスによる定電圧制御が可能となり、3端子安定化装置
での電力損失を低減させることができる。
化装置の入力側の2次巻線を複数に分割し、分割された
各2次巻線出力を3端子安定化装置の入力側に選択自在
に接続し、3端子安定化装置の入力電圧の検出値に応じ
て接続する各2次巻線の出力を切換える検出切換え手段
を設けたので、主制御の対象とされる出力の過負荷によ
り3端子安定化装置を有する2次巻線の電圧が上昇した
場合には、各2次巻線の出力の一部の巻線による出力電
圧を3端子安定化装置に供給することで入力電圧を下
げ、3端子安定化装置に対する2次巻線の電圧が下がっ
た場合には、各2次巻線の出力の一部又は全部による電
圧を3端子安定化装置に供給することで入力電圧を上げ
ることができ、3端子安定化装置に対する入力電圧の変
動を小さく抑えることができ、よって、可変インダクタ
ンスによる定電圧制御が可能となり、3端子安定化装置
での電力損失を低減させることができる。
【図1】本発明の一実施例を示す基本構成の回路図であ
る。
る。
【図2】その一部の具体的構成を示す回路図である。
【図3】その動作を示すタイミングチャートである。
【図4】従来例を示す回路図である。
【図5】フライバック方式における負荷電流−3端子レ
ギュレータ入力電圧特性図である。
ギュレータ入力電圧特性図である。
1 トランス 2 スイッチング素子 5 3端子安定化装置 8 検出切換え手段 N21,N22 2次巻線 N221,N222 分割巻線 D21,D22 ダイオード
Claims (1)
- 【請求項1】 スイッチング素子と、多段の2次巻線を
有するトランスとを備えて、前記2次巻線により多出力
を得、多出力の内の一出力を主制御の対象としてその電
圧を検出し前記スイッチング素子をフィードバック制御
してこの一出力を安定化させるとともに、多出力の内の
他出力を3端子安定化装置に入力させて安定化させるよ
うにした多出力スイッチング電源において、前記3端子
安定化装置の入力側の2次巻線を複数に分割し、分割さ
れた各2次巻線の出力を3端子安定化装置の入力側に選
択自在に接続し、前記3端子安定化装置の入力電圧を検
出しこの検出電圧に応じて前記3端子安定化装置に入力
される各2次巻線の出力を切換える検出切換え手段を設
けたことを特徴とする多出力スイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24541491A JPH0591741A (ja) | 1991-09-25 | 1991-09-25 | 多出力スイツチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24541491A JPH0591741A (ja) | 1991-09-25 | 1991-09-25 | 多出力スイツチング電源 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0591741A true JPH0591741A (ja) | 1993-04-09 |
Family
ID=17133303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24541491A Pending JPH0591741A (ja) | 1991-09-25 | 1991-09-25 | 多出力スイツチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0591741A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101299247B1 (ko) * | 2008-08-11 | 2013-08-22 | 삼성테크윈 주식회사 | Dc_링크 전압 감지용 전원 전압을 제공하는 인버터용 게이트 드라이브 전원 공급 회로 |
JP2018007289A (ja) * | 2016-06-27 | 2018-01-11 | 日立アプライアンス株式会社 | 冷蔵庫 |
-
1991
- 1991-09-25 JP JP24541491A patent/JPH0591741A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101299247B1 (ko) * | 2008-08-11 | 2013-08-22 | 삼성테크윈 주식회사 | Dc_링크 전압 감지용 전원 전압을 제공하는 인버터용 게이트 드라이브 전원 공급 회로 |
JP2018007289A (ja) * | 2016-06-27 | 2018-01-11 | 日立アプライアンス株式会社 | 冷蔵庫 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6657877B2 (en) | Power supply circuit | |
JPH028549B2 (ja) | ||
US5005112A (en) | Regulated D.C.-D.C. power converter having multiple D.C. outputs | |
US6977830B2 (en) | Power supply apparatus | |
JPH01222659A (ja) | 電流バランス型スイッチングレギュレータ | |
JP2000156975A (ja) | Dc―dcコンバ―タ | |
US4931918A (en) | Ringing choke converter | |
US6917530B2 (en) | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and or current to a load | |
JPH0591741A (ja) | 多出力スイツチング電源 | |
US7499300B2 (en) | Self-driven synchronous rectification and voltage stabilization circuit | |
JPH06327248A (ja) | 一石フォワード形多出力コンバータ | |
US3560837A (en) | Shunt regulated power supply with limited over-voltage and short-circuit current | |
JPH0919143A (ja) | 多出力スイッチングレギュレータ | |
KR0176452B1 (ko) | 전원장치에 있어서 출력전압의 오차검출회로 및 방법 | |
JPH06178537A (ja) | スイッチング電源 | |
JPH0624893Y2 (ja) | シリーズレギュレータの過負荷防止回路 | |
JPS6359766A (ja) | スイツチングレギユレ−タ | |
JPS62230355A (ja) | 多出力スイツチングレギユレ−タ | |
JP3211030B2 (ja) | スイッチングレギュレータ | |
JPH10108462A (ja) | 自励式スイッチング電源回路 | |
JP3139699B2 (ja) | スイッチング電源回路 | |
JP3157625B2 (ja) | 多出力電源装置 | |
JPH09266671A (ja) | スイッチング電源装置 | |
JPS62178171A (ja) | 高圧電源装置 | |
JP3410571B2 (ja) | 直流電源回路 |