JPH0590855A - Agc circuit - Google Patents
Agc circuitInfo
- Publication number
- JPH0590855A JPH0590855A JP25252091A JP25252091A JPH0590855A JP H0590855 A JPH0590855 A JP H0590855A JP 25252091 A JP25252091 A JP 25252091A JP 25252091 A JP25252091 A JP 25252091A JP H0590855 A JPH0590855 A JP H0590855A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- sample
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＲＦの増幅回路におけ
るＡＧＣ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AGC circuit in an RF amplification circuit.
【０００２】[0002]
【従来の技術】従来のＡＧＣ回路は、図２に示すよう
に、直交変調回路１のＲＦ出力を入力とするＲＦ増幅回
路３と、ＲＦ増幅回路３のＲＦ入力信号を検波する検波
回路２と、ＲＦ増幅回路３のＲＦ出力信号を検波する検
波回路４と、検波回路２の検波電圧を増幅する増幅回路
５と、増幅回路５により増幅された検波電圧を入力とし
て特定のタイミングでサンプルホールドするサンプルホ
ールド回路６と、検波回路４の検波電圧を入力として、
特定のタイミングでサンプルホールドするサンプルホー
ルド回路８と、サンプルホールド回路６の出力電圧と、
サンプルホールド回路８の出力電圧とを比較して、ＲＦ
増幅回路３にＡＧＣ電圧を与えるコンパレート回路７
と、サンプルホールド回路６及びサンプルホールド回路
８にシンボルタイミングのパルスを与えるシンボリング
時パルス発生回路１２を有している。2. Description of the Related Art As shown in FIG. 2, a conventional AGC circuit includes an RF amplification circuit 3 which receives an RF output of a quadrature modulation circuit 1, and a detection circuit 2 which detects an RF input signal of the RF amplification circuit 3. , A detection circuit 4 that detects the RF output signal of the RF amplification circuit 3, an amplification circuit 5 that amplifies the detection voltage of the detection circuit 2, and the detection voltage amplified by the amplification circuit 5 is input and sample-holded at a specific timing. With the sample and hold circuit 6 and the detection voltage of the detection circuit 4 as inputs,
A sample-hold circuit 8 for sample-holding at a specific timing, an output voltage of the sample-hold circuit 6,
RF is compared with the output voltage of the sample hold circuit 8.
A comparator circuit 7 for applying an AGC voltage to the amplifier circuit 3.
And a symbol generation pulse generation circuit 12 for applying symbol timing pulses to the sample hold circuit 6 and the sample hold circuit 8.
【０００３】この従来のＡＧＣ回路は、シンボルタイミ
ングでのＲＦ増幅回路３の出力ＲＦ信号検波電圧と、シ
ンボルタイミングでのＲＦ増幅回路３の入力ＲＦ信号検
波電圧の増幅回路５のゲイン増電圧との差を一定にする
よう働き、温度等環境の変化によりＲＦ増幅回路３のゲ
インが変化した場合に、ゲインを制御し、ＲＦ出力電圧
を一定に保つ働きがある。In this conventional AGC circuit, the output RF signal detection voltage of the RF amplification circuit 3 at the symbol timing and the gain increase voltage of the amplification circuit 5 of the input RF signal detection voltage of the RF amplification circuit 3 at the symbol timing are used. It functions to keep the difference constant, and has a function of controlling the gain and keeping the RF output voltage constant when the gain of the RF amplification circuit 3 changes due to a change in environment such as temperature.
【０００４】また検波回路２は、低い電力を検波する必
要があるため図３に示す破線に示す入出力特性を示す回
路とし、検波回路４はＲＦ増幅回路３のゲイン分だけ高
い電力を検波する必要があるため図３に示す実線の入出
力特性を示す回路としている。さらに増幅回路５はシン
ボルタイミングにおける検波回路４の出力電圧と検波回
路２の出力電圧とを合わせるための回路であり、具体例
を図４の(a) および(b) に示す。本例における検波回路
４のシンボルタイミングにおけるダイオード入力電力は
８dBｍであり、その時の検波電圧は３．４Ｖである。ま
た検波回路２のシンボルタイミングにおけるダイオード
入力電力は−６dBｍであり、その時の検波電圧は０．５
Ｖである。よって増幅回路５は０．５Ｖを３．４Ｖに増
幅するゲインを持つ。Further, since the detection circuit 2 needs to detect low power, it is a circuit having the input / output characteristic shown by the broken line in FIG. 3, and the detection circuit 4 detects power as high as the gain of the RF amplification circuit 3. Since it is necessary, the circuit having the input / output characteristics indicated by the solid line in FIG. 3 is used. Further, the amplifier circuit 5 is a circuit for matching the output voltage of the detection circuit 4 and the output voltage of the detection circuit 2 at the symbol timing, and a specific example is shown in FIGS. 4 (a) and 4 (b). The diode input power at the symbol timing of the detection circuit 4 in this example is 8 dBm, and the detection voltage at that time is 3.4V. The diode input power at the symbol timing of the detection circuit 2 is -6 dBm, and the detection voltage at that time is 0.5 dB.
It is V. Therefore, the amplifier circuit 5 has a gain that amplifies 0.5V to 3.4V.
【０００５】[0005]
【発明が解決しようとする課題】この従来のＡＧＣ回路
は、シンボルタイミングにおいて振幅が一定値である信
号の増幅回路の制御を行うことは可能である。しかし、
π／４シフトＱＰＳＫかつ送信側ルートナイキストフィ
ルタ使用時のように、シンボルタイミングで振幅が一定
値ではない信号送信の場合、シンボルタイミングでの振
幅値は図５に示すようにある一定の範囲（ｒ1 ≦Ｒ≦ｒ
2 ）にばらつき、その時のサンプルホールド回路６及び
サンプルホールド回路８の出力電圧は、図４の一点鎖線
に示すグラフと実線にて示すグラフを比較してわかるよ
うに、シンボルタイミングでのＲＦレベルの変化範囲
で、大きく異なってしまうこととなり、不必要なＡＧＣ
がＲＦ増幅回路３にかかってしまう。つまり、サンプル
ホールド回路６，８のサンプルタイミングとして、シン
ボルタイミングを使用すると、２つの検波回路の特性の
差により、単にＡＧＣがかからないというだけでなく、
ＲＦ増幅回路３は入力の振幅特性を著しく破壊し、出力
する特性を持つという問題点があった。This conventional AGC circuit is capable of controlling the amplifier circuit for a signal whose amplitude is a constant value at the symbol timing. But,
In the case of signal transmission in which the amplitude is not a constant value at the symbol timing as in the case of using π / 4 shift QPSK and the route Nyquist filter on the transmission side, the amplitude value at the symbol timing has a certain range (r 1 ≤ R ≤ r
2 ), the output voltage of the sample hold circuit 6 and the sample hold circuit 8 at that time is, as can be seen by comparing the graph shown by the dashed line in FIG. 4 and the graph shown by the solid line, the RF level at the symbol timing. In the change range, it will be greatly different, and unnecessary AGC
Is applied to the RF amplifier circuit 3. That is, when the symbol timing is used as the sample timing of the sample hold circuits 6 and 8, not only does AGC not occur due to the difference in the characteristics of the two detection circuits,
The RF amplifier circuit 3 has a problem that it has a characteristic of destroying the input amplitude characteristic and outputting it.
【０００６】[0006]
【課題を解決するための手段】本発明のＡＧＣ回路は、
直交変調回路のＲＦ出力を入力とするＲＦ増幅回路とＲ
Ｆ増幅回路The AGC circuit of the present invention comprises:
An RF amplifier circuit that receives the RF output of the quadrature modulation circuit and R
F amplifier circuit
【請求項１】 π／４シフトＱＰＳＫ用の直交変調回路
と、前記直交変調器の出力信号を入力とするＲＦ増幅回
路と、前記ＲＦ増幅回路の入力信号の振幅を検波する第
１の検波回路と、前記ＲＦ増幅回路の出力信号の振幅を
検波する第２の検波回路と、前記第１の検波回路の出力
電圧を増幅する増幅回路と、前記増幅回路の出力電圧を
特定のタイミングでサンプルホールドする第１のサンプ
ルホールド回路と、前記第２の検波回路の出力電圧を特
定のタイミングでサンプルホールドする第２のサンプル
ホールド回路と、前記第１のサンプルホールド回路の出
力を第１の入力とし、前記第２のサンプルホールド回路
の出力を第２の入力とするコンパレート回路と、前記コ
ンパレート回路の出力により、前記ＲＦ増幅回路のゲイ
ンを制御する帰還回路とを有するＡＧＣ回路において、
前記第１のサンプルホールド回路及び前記第２のサンプ
ルホールド回路をサンプルホールドする特定のタイミン
グを提供する手段として、前記第１の検波回路の出力電
圧が特定の電圧を超えた時点を表す信号を発生する手段
を備えていることを特徴としている。1. A quadrature modulation circuit for π / 4 shift QPSK, an RF amplification circuit which receives an output signal of the quadrature modulator, and a first detection circuit which detects an amplitude of an input signal of the RF amplification circuit. A second detection circuit that detects the amplitude of the output signal of the RF amplification circuit; an amplification circuit that amplifies the output voltage of the first detection circuit; and a sample hold of the output voltage of the amplification circuit at a specific timing. A first sample and hold circuit, a second sample and hold circuit that samples and holds the output voltage of the second detection circuit at a specific timing, and an output of the first sample and hold circuit as a first input, A comparator circuit that uses the output of the second sample and hold circuit as a second input, and a feedback circuit that controls the gain of the RF amplifier circuit by the output of the comparator circuit. In the AGC circuit with bets,
As a means for providing a specific timing for sample-holding the first sample-hold circuit and the second sample-hold circuit, a signal representing the time when the output voltage of the first detection circuit exceeds a specific voltage is generated. It is characterized in that it is provided with a means for doing.
【０００７】また本発明は、記の第１の検波回路の出力
電圧が特定の電圧を超えた時点を表す信号を発生すると
して、前記第１の検波回路の出力電圧を特定の電圧と比
較し、該第１の検波回路の出力電圧が該特定の電圧を超
えると出力が変化する比較回路と、該比較回路の出力が
変化した時点にパルスを発生する一発パルス発生回路と
を備えていることを特徴としている。Further, according to the present invention, the output voltage of the first detection circuit is compared with a specific voltage on the assumption that a signal representing the time when the output voltage of the first detection circuit exceeds the specific voltage is generated. A comparison circuit whose output changes when the output voltage of the first detection circuit exceeds the specific voltage, and a one-shot pulse generation circuit which generates a pulse when the output of the comparison circuit changes It is characterized by
【０００８】[0008]
【実施例】次に本発明について、図を参照して説明す
る。図１は、本発明の一実施例である。π／４シフトＱ
ＰＳＫ用の交変調回路１のＲＦ出力を入力とするＲＦ増
幅回路３と、ＲＦ増幅回路３のＲＦ入力信号を検波する
検波回路２と、ＲＦ増幅回路３のＲＦ出力信号を検波す
る検波回路４と、検波回路２の検波電圧を増幅する増幅
回路５と、増幅回路５により増幅された検波電圧を入力
として、特定のタイミングでサンプルホールドするサン
プルホールド回路６と、検波回路４の検波電圧を入力と
して、特定のタイミングでサンプルホールドするサンプ
ルホールド回路８と、サンプルホールド回路６の出力電
圧とサンプルホールド回路８の出力電圧とを比較して、
ＲＦ増幅回路３にＡＧＣ電圧を与えるコンパレート回路
７と、検波回路２の出力電圧と特定の基準電圧１１を比
較する比較回路９と、比較回路９の出力を入力とし、比
較回路の出力の変化時刻から特定の長さのパルスを発生
する一発パルス発生回路１０と、その出力パルスによっ
てサンプルホールド回路６および８を動作させる回路構
成を有している。The present invention will be described below with reference to the drawings. FIG. 1 is an embodiment of the present invention. π / 4 shift Q
An RF amplification circuit 3 that receives the RF output of the PSK intermodulation circuit 1, a detection circuit 2 that detects the RF input signal of the RF amplification circuit 3, and a detection circuit 4 that detects the RF output signal of the RF amplification circuit 3. An amplifier circuit 5 for amplifying the detection voltage of the detection circuit 2, a sample hold circuit 6 for holding the detection voltage amplified by the amplification circuit 5 at a specific timing, and a detection voltage of the detection circuit 4 As a comparison of the output voltage of the sample-hold circuit 8 with the output voltage of the sample-hold circuit 8,
A comparator circuit 7 that applies an AGC voltage to the RF amplifier circuit 3, a comparison circuit 9 that compares the output voltage of the detection circuit 2 with a specific reference voltage 11, and an output of the comparison circuit 9 as an input, and a change in the output of the comparison circuit. It has a one-shot pulse generation circuit 10 for generating a pulse of a specific length from time, and a circuit configuration for operating the sample hold circuits 6 and 8 by the output pulse.
【０００９】上記の基準電圧１１は検波回路２の検波出
力電圧における特定電圧であり、図５におけるｒ0 に相
当する電圧とする。すると、パルス発生回路１０のパル
ス発生タイミングは、検波回路２の出力電圧がｒ0 を超
えた時刻となる。この時刻をｔr0とする。時刻ｔr0での
ＲＦ増幅回路３の入力レベルは−６dBｍの一定値であ
る。また、ＲＦ増幅回路の出力レベルは＋８dBｍであ
る。さらに、時刻ｔr0でのサンプルホールド回路６の入
力は図４のＢ点となり３．４Ｖであり、サンプルホール
ド回路８の入力は図４のＡ点となり３．４Ｖである。つ
まり、本実施例はサンプルホールド回路６，８をサンプ
ルするタイミングとしてｔr0を使用することにより、正
常なＡＧＣをかけることが可能である。The reference voltage 11 is a specific voltage in the detection output voltage of the detection circuit 2 and is a voltage corresponding to r 0 in FIG. Then, the pulse generation timing of the pulse generation circuit 10 is the time when the output voltage of the detection circuit 2 exceeds r 0 . This time is t r0 . Input level of the RF amplifier circuit 3 at time t r0 is a constant value of -6 dBm. The output level of the RF amplifier circuit is +8 dBm. Further, at time t r0 , the input of the sample hold circuit 6 is point B in FIG. 4 and is 3.4V, and the input of the sample hold circuit 8 is point A in FIG. 4 and is 3.4V. That is, in the present embodiment, it is possible to apply normal AGC by using tr0 as the timing for sampling the sample hold circuits 6 and 8.
【００１０】[0010]
【発明の効果】以上説明したように本発明は、サンプル
ホールド回路６，８を動作させるタイミングとして、検
波回路２の検波出力電圧が特定の基準電圧１１を超えた
時刻毎とすることにより、シンボルタイミングにおいて
振幅が一定とならない性質を有する信号を増幅する回路
において、正常に動作するＡＧＣ回路を実現する効果を
有する。As described above, according to the present invention, the sampling and holding circuits 6 and 8 are operated at every time when the detection output voltage of the detection circuit 2 exceeds the specific reference voltage 11, thereby making the symbol In a circuit that amplifies a signal having a property that the amplitude does not become constant at the timing, it has an effect of realizing a normally operating AGC circuit.
【図１】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.
【図２】従来のＡＧＣ回路のブロック図である。FIG. 2 is a block diagram of a conventional AGC circuit.
【図３】検波回路２と検波回路４の入出力特性の例を示
すグラフである。FIG. 3 is a graph showing an example of input / output characteristics of the detection circuit 2 and the detection circuit 4.
【図４】実施例における検波回路２と検波回路４の使用
入力範囲における入出力特性の例を示すグラフである。FIG. 4 is a graph showing an example of input / output characteristics in a used input range of the detection circuit 2 and the detection circuit 4 in the example.
【図５】シンボルタイミングでのベクトルの位置を示す
図である。FIG. 5 is a diagram showing vector positions at symbol timings.
１ 直交変調回路 ２ 検波回路 ３ ＲＦ増幅回路 ４ 検波回路 ５ 増幅回路 ６ サンプルホールド回路 ７ コンパレート回路 ８ サンプルホールド回路 ９ 比較回路 １０ 一発パルス発生回路 １１ 基準電圧 １２ シンボルタイミング時パルス発生回路 1 quadrature modulation circuit 2 detection circuit 3 RF amplification circuit 4 detection circuit 5 amplification circuit 6 sample hold circuit 7 comparator circuit 8 sample hold circuit 9 comparison circuit 10 one-shot pulse generation circuit 11 reference voltage 12 symbol timing pulse generation circuit
Claims (2)
と、前記直交変調器の出力信号を入力とするＲＦ増幅回
路と、前記ＲＦ増幅回路の入力信号の振幅を検波する第
１の検波回路と、前記ＲＦ増幅回路の出力信号の振幅を
検波する第２の検波回路と、前記第１の検波回路の出力
電圧を増幅する増幅回路と、前記増幅回路の出力電圧を
特定のタイミングでサンプルホールドする第１のサンプ
ルホールド回路と、前記第２の検波回路の出力電圧を特
定のタイミングでサンプルホールドする第２のサンプル
ホールド回路と、前記第１のサンプルホールド回路の出
力を第１の入力とし、前記第２のサンプルホールド回路
の出力を第２の入力とするコンパレート回路と、前記コ
ンパレート回路の出力により、前記ＲＦ増幅回路のゲイ
ンを制御する帰還回路とを有するＡＧＣ回路において、
前記第１のサンプルホールド回路及び前記第２のサンプ
ルホールド回路をサンプルホールドする特定のタイミン
グを提供する手段として、前記第１の検波回路の出力電
圧が特定の電圧を超えた時点を表す信号を発生する手段
を備えていることを特徴とするＡＧＣ回路。1. A quadrature modulation circuit for π / 4 shift QPSK, an RF amplification circuit which receives an output signal of the quadrature modulator, and a first detection circuit which detects an amplitude of an input signal of the RF amplification circuit. A second detection circuit that detects the amplitude of the output signal of the RF amplification circuit; an amplification circuit that amplifies the output voltage of the first detection circuit; and a sample hold of the output voltage of the amplification circuit at a specific timing. A first sample and hold circuit, a second sample and hold circuit that samples and holds the output voltage of the second detection circuit at a specific timing, and an output of the first sample and hold circuit as a first input, A comparator circuit that uses the output of the second sample and hold circuit as a second input, and a feedback circuit that controls the gain of the RF amplifier circuit by the output of the comparator circuit. In the AGC circuit with bets,
As a means for providing a specific timing for sample-holding the first sample-hold circuit and the second sample-hold circuit, a signal representing the time when the output voltage of the first detection circuit exceeds a specific voltage is generated. An AGC circuit comprising means for performing.
電圧を超えた時点を表す信号を発生する手段が、前記第
１の検波回路の出力電圧を特定の電圧と比較し、該第１
の検波回路の出力電圧が該特定の電圧を超えると出力が
変化する比較回路と、該比較回路の出力が変化した時点
にパルスを発生する一発パルス発生回路とを備えている
ことを特徴とする請求項第１項のＡＧＣ回路。2. A means for generating a signal representing the time when the output voltage of the first detection circuit exceeds a specific voltage, comparing the output voltage of the first detection circuit with a specific voltage, 1
And a one-shot pulse generation circuit that generates a pulse when the output of the comparison circuit changes and the output changes when the output voltage of the detection circuit exceeds the specific voltage. The AGC circuit according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3252520A JP2874700B2 (en) | 1991-09-30 | 1991-09-30 | AGC circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3252520A JP2874700B2 (en) | 1991-09-30 | 1991-09-30 | AGC circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590855A true JPH0590855A (en) | 1993-04-09 |
| JP2874700B2 JP2874700B2 (en) | 1999-03-24 |
Family
ID=17238515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3252520A Expired - Fee Related JP2874700B2 (en) | 1991-09-30 | 1991-09-30 | AGC circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874700B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6217381B1 (en) | 1998-11-17 | 2001-04-17 | Yazaki Corporation | Connector for a coaxial cable and its connecting method |
| JP2010187274A (en) * | 2009-02-13 | 2010-08-26 | Nec Network & Sensor Systems Ltd | Level adjustment circuit of high frequency amplifier, and level control method of high frequency amplifier |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6022830A (en) * | 1983-07-19 | 1985-02-05 | Nec Corp | Heterodyne type transmitter |
| JPS6461178A (en) * | 1987-08-31 | 1989-03-08 | Sony Corp | Video signal gain control circuit |
| JPH02272921A (en) * | 1989-04-14 | 1990-11-07 | Nec Corp | Automatic gain control system |
-
1991
- 1991-09-30 JP JP3252520A patent/JP2874700B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6022830A (en) * | 1983-07-19 | 1985-02-05 | Nec Corp | Heterodyne type transmitter |
| JPS6461178A (en) * | 1987-08-31 | 1989-03-08 | Sony Corp | Video signal gain control circuit |
| JPH02272921A (en) * | 1989-04-14 | 1990-11-07 | Nec Corp | Automatic gain control system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6217381B1 (en) | 1998-11-17 | 2001-04-17 | Yazaki Corporation | Connector for a coaxial cable and its connecting method |
| JP2010187274A (en) * | 2009-02-13 | 2010-08-26 | Nec Network & Sensor Systems Ltd | Level adjustment circuit of high frequency amplifier, and level control method of high frequency amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2874700B2 (en) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5054116A (en) | Feed-forward automatic level control circuit for a high-frequency source | |
| CA2041734C (en) | Automatic output power controller | |
| EP1604456B1 (en) | Closed loop power control of non-constant envelope waveforms using sample/hold | |
| JP5524415B2 (en) | Predistortion of complex modulated waveforms | |
| US8521116B2 (en) | Systems, methods and devices for dual closed loop modulation controller for nonlinear RF amplifier | |
| JPH06505604A (en) | Adaptive phase control of power amplifier predistorter | |
| JPH0654877B2 (en) | Linear transmitter | |
| GB2356992A (en) | A predistortion linearizer controlled using digital processing of input and output samples, one being frequency shifted, to reduce DC offset | |
| US6583882B2 (en) | Apparatus and method using digitally controlled integration for signal detection with improved noise characteristics | |
| JP2834304B2 (en) | Linear power amplifier circuit | |
| JPH0590855A (en) | Agc circuit | |
| ES2245957T3 (en) | AUTOMATIC DIGITAL CONTROL OF GAIN. | |
| JPH0239610A (en) | Gain-controllable rf amplifier | |
| JP3036263B2 (en) | AGC circuit | |
| JPH05175771A (en) | Linear amplifier | |
| JP3838648B2 (en) | Signal generator | |
| JP2010066116A (en) | High-frequency power measurement circuit | |
| KR20240104752A (en) | Method for driving general-purpose Magnetic Impedance sensor and integrated read-out circuit for the same | |
| US6265933B1 (en) | FM demodulator | |
| JP2624044B2 (en) | Diode modulator monitoring device | |
| JP2003017943A (en) | Amplitude modulator | |
| KR860001704B1 (en) | Switching control circuit | |
| JP3361350B2 (en) | Power amplifier | |
| JPS5875906A (en) | High frequency linear amplifier | |
| JPH047917A (en) | Transmission power control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981216 |
|
| LAPS | Cancellation because of no payment of annual fees |