JPH0590159A - 多結晶半導体膜作製方法 - Google Patents
多結晶半導体膜作製方法Info
- Publication number
- JPH0590159A JPH0590159A JP3278705A JP27870591A JPH0590159A JP H0590159 A JPH0590159 A JP H0590159A JP 3278705 A JP3278705 A JP 3278705A JP 27870591 A JP27870591 A JP 27870591A JP H0590159 A JPH0590159 A JP H0590159A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- recesses
- silicon
- board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【構成】 基板上に凹部を設ける工程と、この凹部に凹
部と概略同一寸法を有する珪素の微粉末を位置させる工
程と、非晶質珪素半導体膜を成膜しこの非晶質珪素半導
体膜を加熱アニールする工程とにより、凹部に配置され
た珪素の微粉末を結晶核に多結晶珪素半導体膜を得るこ
とを特徴とする。
部と概略同一寸法を有する珪素の微粉末を位置させる工
程と、非晶質珪素半導体膜を成膜しこの非晶質珪素半導
体膜を加熱アニールする工程とにより、凹部に配置され
た珪素の微粉末を結晶核に多結晶珪素半導体膜を得るこ
とを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、結晶粒径を制御したか
たちで生成させ、しかも結晶粒径がそろった多結晶半導
体膜の作製方法に関するものである。変換装置、薄膜ト
ランジスタ等の半導体装置に用いることができるもので
ある。
たちで生成させ、しかも結晶粒径がそろった多結晶半導
体膜の作製方法に関するものである。変換装置、薄膜ト
ランジスタ等の半導体装置に用いることができるもので
ある。
【０００２】
【０００３】従来、多結晶半導体膜を作製する方法とし
ては、例えば珪素の場合、溶融した珪素中から多結晶珪
素の芯を用いて液相成長によってバルク状の多結晶珪素
半導体を得る方法や、気相化学反応法等によって成膜さ
れた非晶質珪素半導体膜を加熱することによって固相成
長させ多結晶珪素半導体を得る方法、さらにはガラス基
板上等に成膜された非晶質珪素半導体膜に対してレーザ
ー照射を行うことによって多結晶珪素半導体膜を得る方
法等が知られている。
ては、例えば珪素の場合、溶融した珪素中から多結晶珪
素の芯を用いて液相成長によってバルク状の多結晶珪素
半導体を得る方法や、気相化学反応法等によって成膜さ
れた非晶質珪素半導体膜を加熱することによって固相成
長させ多結晶珪素半導体を得る方法、さらにはガラス基
板上等に成膜された非晶質珪素半導体膜に対してレーザ
ー照射を行うことによって多結晶珪素半導体膜を得る方
法等が知られている。
【０００４】特に、ガラス基板上等に気相化学反応法で
非晶質半導体膜を成膜し、この非晶質半導体膜を加熱す
ることによって結晶化させる方法（固相成長法と呼ばれ
る）は、低コストであり、大面積化が可能であるという
点で、太陽電池、ＴＦＴ（薄膜トランジスタ）等に応用
することがさかんに研究されている。
非晶質半導体膜を成膜し、この非晶質半導体膜を加熱す
ることによって結晶化させる方法（固相成長法と呼ばれ
る）は、低コストであり、大面積化が可能であるという
点で、太陽電池、ＴＦＴ（薄膜トランジスタ）等に応用
することがさかんに研究されている。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の固相成長によって得られる多結晶珪素半導体膜は、そ
の核発生数や結晶粒径を制御すことが困難であるという
問題があった。特に、不均一な粒径に起因する欠損の存
在や不純物の存在が問題とされていた。
の固相成長によって得られる多結晶珪素半導体膜は、そ
の核発生数や結晶粒径を制御すことが困難であるという
問題があった。特に、不均一な粒径に起因する欠損の存
在や不純物の存在が問題とされていた。
【０００６】
【課題を解決するための手段】本発明は、結晶核の発生
数と結晶粒径を制御するために珪素の微粉末をこの珪素
の微粉末と概略同じ大きさを有した凹部を設けた基板上
に塗布する工程と、この基板上に塗布された珪素の微粉
末を焼結する工程と、該工程の後非晶質珪素半導体膜を
製膜する工程と、該工程の後加熱することによって前記
非晶質珪素半導体膜を結晶化させる工程とを有すること
を特徴とする多結晶半導体膜作製方法である。
数と結晶粒径を制御するために珪素の微粉末をこの珪素
の微粉末と概略同じ大きさを有した凹部を設けた基板上
に塗布する工程と、この基板上に塗布された珪素の微粉
末を焼結する工程と、該工程の後非晶質珪素半導体膜を
製膜する工程と、該工程の後加熱することによって前記
非晶質珪素半導体膜を結晶化させる工程とを有すること
を特徴とする多結晶半導体膜作製方法である。
【０００７】上記本発明の構成において、基板として
は、ガラス基板、単結晶または多結晶のシリコンウェ
ハ、さらには絶縁体または半導体の基板を用いることが
できる。
は、ガラス基板、単結晶または多結晶のシリコンウェ
ハ、さらには絶縁体または半導体の基板を用いることが
できる。
【０００８】珪素の微粉末と概略同じ大きさの凹部を基
板上に設けるというのは、凹部の窪みの部分の大きさを
珪素の微粉末の大きさ（微粉末の直径）と概略合わせる
ということである。
板上に設けるというのは、凹部の窪みの部分の大きさを
珪素の微粉末の大きさ（微粉末の直径）と概略合わせる
ということである。
【０００９】本発明は、珪素の微粉末を結晶核として珪
素の結晶粒を成長させることによって多結晶珪素膜を形
成することを目的とするものである。そこで、本発明の
構成においては、結晶核となる珪素の微粉末を基板上に
定着させた後に非晶質珪素半導体膜を気相化学反応法等
で成膜し、５５０度〜８００度程度の温度で加熱するこ
とによって結晶化させるのである。
素の結晶粒を成長させることによって多結晶珪素膜を形
成することを目的とするものである。そこで、本発明の
構成においては、結晶核となる珪素の微粉末を基板上に
定着させた後に非晶質珪素半導体膜を気相化学反応法等
で成膜し、５５０度〜８００度程度の温度で加熱するこ
とによって結晶化させるのである。
【００１０】作製される結晶粒径の大きさを制御するに
は、基板上に設けられる凹部の大きさと間隔、さらには
珪素の微粉末の大きさを制御することによって行うこと
ができる。もちろんこの場合、珪素の微粉末に結晶性を
有しているもの（好ましくは単結晶のもの）を用いるこ
とが重要である。なぜならば、この微粉末を結晶核とし
て結晶が成長するからである。
は、基板上に設けられる凹部の大きさと間隔、さらには
珪素の微粉末の大きさを制御することによって行うこと
ができる。もちろんこの場合、珪素の微粉末に結晶性を
有しているもの（好ましくは単結晶のもの）を用いるこ
とが重要である。なぜならば、この微粉末を結晶核とし
て結晶が成長するからである。
【００１１】本明細書中における結晶の粒径とは、基板
の上面方向からみた結晶の大きさを示すものである。本
発明の構成のように基板上に形成される薄膜状の多結晶
珪素半導体膜は、柱状に成長することが知られており、
本明細書中においてはこの柱状の結晶の柱の直径に相当
する部分を粒径と定義する。また、珪素の微粉末の大き
さは、この微粉末の直径と定義する。
の上面方向からみた結晶の大きさを示すものである。本
発明の構成のように基板上に形成される薄膜状の多結晶
珪素半導体膜は、柱状に成長することが知られており、
本明細書中においてはこの柱状の結晶の柱の直径に相当
する部分を粒径と定義する。また、珪素の微粉末の大き
さは、この微粉末の直径と定義する。
【００１２】具体的に結晶粒径を制御する方法として
は、基板表面上に設けられる凹部の大きさを変化させる
ことで、その大きさに従った結晶粒を得ることができ
る。もちろんこの場合、凹部の大きさよりも結晶核とな
る凹部の大きさが小さいことが条件である。また、結晶
核となる珪素の微粉末の大きさを変化させることによっ
て結晶粒径の大きさを変化させることがでる。
は、基板表面上に設けられる凹部の大きさを変化させる
ことで、その大きさに従った結晶粒を得ることができ
る。もちろんこの場合、凹部の大きさよりも結晶核とな
る凹部の大きさが小さいことが条件である。また、結晶
核となる珪素の微粉末の大きさを変化させることによっ
て結晶粒径の大きさを変化させることがでる。
【００１３】また、結晶核となる珪素の微粉末同士が結
合して多結晶珪素半導体膜になる場合もあり、この場合
は微粉末の大きさと、結晶粒径の大きさはほとんど同じ
になる。もちろん、結晶は粒状に成長していくのである
から珪素の微粉末を結晶核として成長することに変わり
はない。
合して多結晶珪素半導体膜になる場合もあり、この場合
は微粉末の大きさと、結晶粒径の大きさはほとんど同じ
になる。もちろん、結晶は粒状に成長していくのである
から珪素の微粉末を結晶核として成長することに変わり
はない。
【００１４】結晶粒がそろった状態で多結晶珪素半導体
膜を得ることは、均一な膜質を大面積にわたって必要と
する太陽電池にとっては重要なことである。大粒径の結
晶をそろえることで最良の電気特性を有した多結晶珪素
半導体膜を得ることができる。これは、結晶の粒界すな
わち結晶粒と結晶粒の境に格子欠陥や半導体の電気的特
性に悪影響を与える不純物が存在しており、これら格子
欠陥や不純物の影響を最小限に抑えるために均質に大粒
径の結晶をそろえて設けることによってこの粒界の面積
の割合を最小限にすることができるからである。
膜を得ることは、均一な膜質を大面積にわたって必要と
する太陽電池にとっては重要なことである。大粒径の結
晶をそろえることで最良の電気特性を有した多結晶珪素
半導体膜を得ることができる。これは、結晶の粒界すな
わち結晶粒と結晶粒の境に格子欠陥や半導体の電気的特
性に悪影響を与える不純物が存在しており、これら格子
欠陥や不純物の影響を最小限に抑えるために均質に大粒
径の結晶をそろえて設けることによってこの粒界の面積
の割合を最小限にすることができるからである。
【００１５】
【実施例】〔実施例１〕本実施例は、図１に示すように
１０μｍ間隔で設けた凹部、別な見方をするならば１０
μｍ間隔で設けられた１０μｍの幅を有する凸部を基板
上に設けたものである。また、基板上に１０μｍ間隔で
凹凸を付けたものであるということもできる。以下その
作製工程を説明する。
１０μｍ間隔で設けた凹部、別な見方をするならば１０
μｍ間隔で設けられた１０μｍの幅を有する凸部を基板
上に設けたものである。また、基板上に１０μｍ間隔で
凹凸を付けたものであるということもできる。以下その
作製工程を説明する。
【００１６】本実施例においては、基板としてコーニン
グ７０５９ガラス基板（以下ガラス基板と記載する）を
用いた。
グ７０５９ガラス基板（以下ガラス基板と記載する）を
用いた。
【００１７】まずガラス基板１上にレジスト２（ポジ型
でもネガ型でもよい）を塗布し、公知のフォトリソグラ
フィー工程を経ることによって図１に示すようなパター
ンをガラス基板上を形成する。そして、化学的にガラス
基板をエッチングすることによってガラス基板１を０．
１μｍ〜２μｍ本実施例においては約０．３μｍの深さ
にエッチングする。そしてレジストを除去することによ
って凹部を形成する。
でもネガ型でもよい）を塗布し、公知のフォトリソグラ
フィー工程を経ることによって図１に示すようなパター
ンをガラス基板上を形成する。そして、化学的にガラス
基板をエッチングすることによってガラス基板１を０．
１μｍ〜２μｍ本実施例においては約０．３μｍの深さ
にエッチングする。そしてレジストを除去することによ
って凹部を形成する。
【００１８】図１には基板を断面方向から見た断面図が
示されているが、この断面から角度にして９０°異なる
方向から見た断面図も図１と同様である。すなわち、こ
の凹部は碁盤の目のように設けられているのであり、１
０ｍμ間隔に凹部がマトリックス状に設けられているの
である。
示されているが、この断面から角度にして９０°異なる
方向から見た断面図も図１と同様である。すなわち、こ
の凹部は碁盤の目のように設けられているのであり、１
０ｍμ間隔に凹部がマトリックス状に設けられているの
である。
【００１９】前記工程において形成した深さ約０．３μ
ｍの凹部を有するガラス基板上に大きさが約１０μｍの
珪素の微粉末を有機溶剤に溶かして塗布した。そして３
００度で１時間の時間をかけ有機溶剤を飛ばすことによ
って、珪素の微粉末をガラス基板上に固着（定着）させ
た。このようにして珪素の微粉末をガラス基板上に設け
た凹部に配置させることができた。
ｍの凹部を有するガラス基板上に大きさが約１０μｍの
珪素の微粉末を有機溶剤に溶かして塗布した。そして３
００度で１時間の時間をかけ有機溶剤を飛ばすことによ
って、珪素の微粉末をガラス基板上に固着（定着）させ
た。このようにして珪素の微粉末をガラス基板上に設け
た凹部に配置させることができた。
【００２０】つぎに、前記工程において凹部に珪素の微
粉末が配置させられたガラス基板上にプラズマ気相反応
方法によって非晶質珪素半導体膜を１０μｍの厚さに形
成した。成膜条件は、 雰囲気 ＳｉＨ4 （流量１０〜１００ｓｃｃｍ） 基板温度 １００〜４００度 成膜圧力 ０．０１〜１．００Ｔｏｒｒ 高周波電力（１３．５６ＭＨｚ） １０〜８０Ｗ である。
粉末が配置させられたガラス基板上にプラズマ気相反応
方法によって非晶質珪素半導体膜を１０μｍの厚さに形
成した。成膜条件は、 雰囲気 ＳｉＨ4 （流量１０〜１００ｓｃｃｍ） 基板温度 １００〜４００度 成膜圧力 ０．０１〜１．００Ｔｏｒｒ 高周波電力（１３．５６ＭＨｚ） １０〜８０Ｗ である。
【００２１】前記工程によって成膜した非晶質珪素半導
体膜を６００度の温度で２４時間加熱することによって
結晶を固相成長させ、多結晶珪素半導体膜をガラス基板
上形成した。この固相成長すなわち非晶質珪素を結晶化
させるための加熱工程は、５５０度から８００度の温度
範囲において可能であり、その加熱時間も膜厚等の成膜
条件の違いによって２時間〜９６時間程度の範囲で可能
である。
体膜を６００度の温度で２４時間加熱することによって
結晶を固相成長させ、多結晶珪素半導体膜をガラス基板
上形成した。この固相成長すなわち非晶質珪素を結晶化
させるための加熱工程は、５５０度から８００度の温度
範囲において可能であり、その加熱時間も膜厚等の成膜
条件の違いによって２時間〜９６時間程度の範囲で可能
である。
【００２２】本実施例において作製した多結晶珪素半導
体膜を断面ＳＥＭ写真によって観察を行ったところ、結
晶の粒径が約１０μｍであり、結晶粒のそろった多結晶
珪素半導体膜を得ることができた。
体膜を断面ＳＥＭ写真によって観察を行ったところ、結
晶の粒径が約１０μｍであり、結晶粒のそろった多結晶
珪素半導体膜を得ることができた。
【００２３】〔実施例２〕本実施例は、実施例１と同様
な結晶成長方法を用いることによって、基板側からＰＩ
Ｎ構造を有する光電変換装置すなわち太陽電池を作製し
たものである。
な結晶成長方法を用いることによって、基板側からＰＩ
Ｎ構造を有する光電変換装置すなわち太陽電池を作製し
たものである。
【００２４】本実施例には、コーニング７０５９ガラス
基板上に高濃度にＮ型の導電型を付与する不純物を添加
した裏面電極となる非晶質半導体、その上にＮ型の導電
型を有する非単結晶半導体膜、さらにＩ型となる真性ま
たは実質的に真性（不純物を人為的に添加していないと
いう意味）の非晶質珪素半導体膜、さらにＰ型の導電型
を有する非晶質半導体膜を積層し、６００度，２４時間
の温度で加熱することによって、多結晶化したものであ
る。
基板上に高濃度にＮ型の導電型を付与する不純物を添加
した裏面電極となる非晶質半導体、その上にＮ型の導電
型を有する非単結晶半導体膜、さらにＩ型となる真性ま
たは実質的に真性（不純物を人為的に添加していないと
いう意味）の非晶質珪素半導体膜、さらにＰ型の導電型
を有する非晶質半導体膜を積層し、６００度，２４時間
の温度で加熱することによって、多結晶化したものであ
る。
【００２５】本発明の構成のようにガラス基板表面から
結晶核を成長させる場合、前述のように結晶は柱状に成
長するので、上記のようにＮＩＰと異なる導電型を有す
る半導体層を積層しても、層全体を結晶化させることが
できる。すなわち基板とＮ層との界面で珪素の微粉末を
結晶核として発生した結晶は、Ｉ層そしてＰ層と連続的
に柱状に成長していくのである。
結晶核を成長させる場合、前述のように結晶は柱状に成
長するので、上記のようにＮＩＰと異なる導電型を有す
る半導体層を積層しても、層全体を結晶化させることが
できる。すなわち基板とＮ層との界面で珪素の微粉末を
結晶核として発生した結晶は、Ｉ層そしてＰ層と連続的
に柱状に成長していくのである。
【００２６】以下本実施における裏面電極並びにＮＩＰ
各層の非晶質珪素半導体の作製条件を示す。電極となる
Ｎ+ 層の成膜条件は、 雰囲気 ＳｉＨ4 （流量５０ｓｃｃｍ）（Ｐ
Ｈ3 １０００ｐｐｍ添加） 基板温度 １００〜４００度 成膜圧力 ０．０１〜１．００Ｔｏｒｒ 高周波電力 １０〜８０Ｗ（１３．５６ＭＨｚ） であり、７０００Åの厚さに成膜した。
各層の非晶質珪素半導体の作製条件を示す。電極となる
Ｎ+ 層の成膜条件は、 雰囲気 ＳｉＨ4 （流量５０ｓｃｃｍ）（Ｐ
Ｈ3 １０００ｐｐｍ添加） 基板温度 １００〜４００度 成膜圧力 ０．０１〜１．００Ｔｏｒｒ 高周波電力 １０〜８０Ｗ（１３．５６ＭＨｚ） であり、７０００Åの厚さに成膜した。
【００２７】Ｎ層の成膜条件は、 雰囲気 ＳｉＨ4 （５０ｓｃｃｍ）（ＰＨ3
１０ｐｐｍ添加） 基板温度 １００〜４００度 成膜圧力 ０．０１〜１．００Ｔｏｒｒ 高周波電力 １０〜８０Ｗ（１３．５６ＭＨｚ） であり、５００Åの厚さに成膜した。
１０ｐｐｍ添加） 基板温度 １００〜４００度 成膜圧力 ０．０１〜１．００Ｔｏｒｒ 高周波電力 １０〜８０Ｗ（１３．５６ＭＨｚ） であり、５００Åの厚さに成膜した。
【００２８】Ｉ層の成膜条件は、 雰囲気 ＳｉＨ4 （１０〜１００ｓｃｃｍ） 基板温度 １００〜４００度 成膜圧力 ０．０１〜１．００Ｔｏｒｒ 高周波電力 １０〜８０Ｗ（１３．５６ＭＨｚ） であり、１０μｍの厚さに成膜した。
【００２９】Ｐ層の成膜条件は、 雰囲気 ＳｉＨ4 （５０ｓｃｃｍ）（Ｂ2Ｈ
6 １０ｐｐｍ添加） 基板温度 １００〜４００度 成膜圧力 ０．０１〜１．００Ｔｏｒｒ 高周波電力 １０〜８０Ｗ（１３．５６ＭＨｚ） であり、５００Åの厚さに成膜した。
6 １０ｐｐｍ添加） 基板温度 １００〜４００度 成膜圧力 ０．０１〜１．００Ｔｏｒｒ 高周波電力 １０〜８０Ｗ（１３．５６ＭＨｚ） であり、５００Åの厚さに成膜した。
【００３０】その後、Ｎ2 雰囲気中において６００度の
温度で２４時間加熱し、結晶化を行った。この結晶化の
ための加熱は４５０度〜８００度好ましくは５５０度か
ら７００度の温度で可能である。
温度で２４時間加熱し、結晶化を行った。この結晶化の
ための加熱は４５０度〜８００度好ましくは５５０度か
ら７００度の温度で可能である。
【００３１】本実施例のような構成をとることによっ
て、結晶粒径のそろった多結晶半導体膜を用いた太陽電
池を得ることができた。
て、結晶粒径のそろった多結晶半導体膜を用いた太陽電
池を得ることができた。
【００３２】
【発明の効果】本発明の構成のように基板に凹部を周期
的に設け、その凹部に珪素の微粉末を固着させ、その上
に非晶質珪素を成膜し、加熱結晶化させることで、結晶
粒径のそろった多結晶珪素半導体膜を得ることができ
た。そして、本発明の構成をとることによって得られる
多結晶珪素半導体膜は、太陽電池，薄膜トランジスタの
チャネル形成領域やソース，ドレイン領域の半導体層，
他の半導体装置に応用することができる。
的に設け、その凹部に珪素の微粉末を固着させ、その上
に非晶質珪素を成膜し、加熱結晶化させることで、結晶
粒径のそろった多結晶珪素半導体膜を得ることができ
た。そして、本発明の構成をとることによって得られる
多結晶珪素半導体膜は、太陽電池，薄膜トランジスタの
チャネル形成領域やソース，ドレイン領域の半導体層，
他の半導体装置に応用することができる。
【００３３】以上の説明においては、珪素を例として説
明を行ってきたが、珪素以外の半導体を用いることも可
能である。そして、非晶質半導体の成膜方法もプラズマ
ＣＶＤ法に限定されず、他のＣＶＤ法やスパッタ法等を
用いてもよい。
明を行ってきたが、珪素以外の半導体を用いることも可
能である。そして、非晶質半導体の成膜方法もプラズマ
ＣＶＤ法に限定されず、他のＣＶＤ法やスパッタ法等を
用いてもよい。
【図１】 本発明の構成を用いた実施例１における基板
の加工工程を示すものである。
の加工工程を示すものである。
１ ガラス基板 ２ レジスト
Claims (1)
- 【請求項１】 基板上に珪素の微粉末を塗布した後、焼
結する工程と、該工程の後非晶質半導体膜を成膜する工
程と、該工程の後前記非晶質半導体膜を多結晶化させる
ための加熱をする工程とを有することを特徴とする多結
晶半導体膜作製方法であって、 前記基板には、前記珪素の微粉末と概略同一の大きさを
有する凹部が形成されていることを特徴とする多結晶半
導体膜作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03278705A JP3105310B2 (ja) | 1991-09-30 | 1991-09-30 | 多結晶半導体膜および薄膜トランジスタ作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03278705A JP3105310B2 (ja) | 1991-09-30 | 1991-09-30 | 多結晶半導体膜および薄膜トランジスタ作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590159A true JPH0590159A (ja) | 1993-04-09 |
| JP3105310B2 JP3105310B2 (ja) | 2000-10-30 |
Family
ID=17601045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03278705A Expired - Fee Related JP3105310B2 (ja) | 1991-09-30 | 1991-09-30 | 多結晶半導体膜および薄膜トランジスタ作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105310B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6424008B1 (en) | 1992-10-30 | 2002-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Memory device having a floating gate |
| US7750347B2 (en) | 1997-08-19 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor display device |
-
1991
- 1991-09-30 JP JP03278705A patent/JP3105310B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6424008B1 (en) | 1992-10-30 | 2002-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Memory device having a floating gate |
| US7622343B2 (en) | 1992-10-30 | 2009-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method, method for forming a flash memory, insulated gate semiconductor device and method for forming the same |
| US7750347B2 (en) | 1997-08-19 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3105310B2 (ja) | 2000-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0714764A (ja) | 薄膜多結晶シリコン及びその製造方法 | |
| JP2662396B2 (ja) | 結晶性堆積膜の形成方法 | |
| KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
| EP0241204B1 (en) | Method for forming crystalline deposited film | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JPH08264440A (ja) | 半導体基材の製造方法 | |
| JP3105310B2 (ja) | 多結晶半導体膜および薄膜トランジスタ作製方法 | |
| JPH02260524A (ja) | 結晶性半導体膜及びその形成方法 | |
| JPH04181719A (ja) | 結晶物品の形成方法 | |
| JP2692804B2 (ja) | 結晶性堆積膜の形成方法 | |
| JP3102772B2 (ja) | シリコン系半導体薄膜の製造方法 | |
| JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
| JPH01110776A (ja) | 半導体多結晶薄膜の製造方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JPH02191321A (ja) | 結晶の形成方法 | |
| JPH0786601A (ja) | 多結晶シリコンｍｏｓトランジスタ及びその製造方法 | |
| JP2771667B2 (ja) | 半導体装置の製造方法 | |
| JP2875493B2 (ja) | 薄膜多結晶半導体の製造方法 | |
| JPH07135332A (ja) | 光起電力素子の製造方法 | |
| KR100438803B1 (ko) | 폴리실리콘박막의제조방법 | |
| JPH02174219A (ja) | 半導体装置の製造方法 | |
| JPH03132074A (ja) | 薄膜の製造方法及び薄膜トランジスターの製造方法 | |
| JPH06244275A (ja) | 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 | |
| JPH02174218A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |