JPH02174218A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に係わり、特に、絶縁
性非晶質材料上に半導体素子を形成する製造方法に関す
る。

［従来の技術］ 近年、ガラス、石英等の絶縁性非晶質基板や、５ｉ０２
等の絶縁性非晶質層上に、高性能な半導体素子を形成す
る試みが成されている。

大型で高解像度の液晶表示パネルや、高速で高解像度の
密着型イメージセンサや三次元ＩＣ等へのニーズが高ま
るにつれて、上述のような絶縁性非晶質材料上の高性能
な半導体素子の実現が待望されている。

絶縁性非晶質材料上に３膜トランジスタ（ＴＰＴ）を形
成する場合を例にとると、　（１）プラズマ（ＰＥ）Ｃ
ＶＤ法等により形成した非晶質シリコンを素子材とした
ＴＰＴ、　（２）ＬＰＣＶＤ？去等で形成した多結晶シ
リコンを素子材としたＴＰＴ、（３）溶融再結晶化法等
により形成した単結晶シリコンを素子材としたＴＰＴ等
が検討されている。

ところが、これらのＴＰＴのうち非晶質シリコンもしく
は多結晶シリコンを素子材としたＴＰＴは、単結晶シリ
コンを素子材とした場合に比べてＴＰＴの電界効果移動
度が大幅に低く（非晶質シリコンＴＦＴ　　＜　　１ｃ
ｍ２／Ｖ−ｓｅｃ　　、　　多結晶シリコンＴＦＴ　　
〜１０ｃｍ２／Ｖ−ｓｅｅ）、高性能なＴＰＴの実現は
困難であった。

一方、レーザビーム等による溶融再結晶化法は、未だに
十分に完成した技術とは言えず、また、淑晶表示パネル
の様に、大面積に素子を形成する必要がある場合には技
術的困難が特に大きい。

［発明が解決しようとする課題］ そこで、絶縁性非晶質材料上に高性能な半導体素子を形
成する簡便かつ実用的な方法として、大粒径の多結晶シ
リコンを固相成長させる方法が注目され、研究が進めら
れている。（Ｔｈｉｎ　５ｏｌｉｄ　Ｆｉｌｍｓ　１０
０　（１９８３）　ｐ、２２７　、　ＪＪＡＰ　’１０
１．２５　Ｎｏ、２　（１９８６）　ｐ、Ｌ１２１） しかし、これらの技術では、例えば多結晶シリコンをＣ
ＶＤ法で形成し、Ｓｉ゛をイオンインプラして該多結晶
シリコンを非晶質化した後、６００℃程度の熱処理を１
００時間近く行っていた。そのため、高価なイオン注入
装置を必要としたほか、熱処理詩間も極めて長いという
欠点があった。

また、一方で多結晶シリコンの研究も単結晶シリコンに
比べ低温プロセスが可能であり、低コストであることよ
り精力的に研究されている。　（Ｊ。

Ｖａｃ、　Ｓｃｉ、　Ｔｅｃｈｎｏｌ、　Ａ５（４）　
（１９８７）　ｐ、１９０３．　　日本学術振興会薄膜
第１３１委員会第１４１回研究会資料　ρ、７） これらの技術によれば、ＬＰＣＶＤやＰＥＣＶＤで基板
温度、ＲＦパワーや内圧等の条件を出すことで絶縁性非
晶質材料上に、電気特性が優れ、ある方向に強ぐ配向し
た（ある方向に配向した結晶粒の割合が他の方向に配向
した結晶粒の割合に比べ多い）多結晶が成膜できる。

しかし、これらの多結晶シリコンを素子材としたＴＰＴ
であっても、単結晶シリコンを素子材とした場合に比べ
て、ＴＰＴの性能は若干の向上にとどまり、格段の高性
能化の実現は困難であった。

そこで、本発明はより簡便かつ実用的な方法で、ある方
向に強く配向し、かつ大粒径の多結晶シリコンを形成す
る製造方法を提供するものである。

［課題を解決するための手段］ 本発明の半導体装置の製造方法は、　（ａ）絶縁性非晶
質材料上に、ある方向に配向した結晶粒の体積割合が他
の方向に配向した結晶粒の体積割合の総和に比べ多い第
１のシリコン層を形成する工程、　（ｂ）該第１のシリ
コン層上に第２のシリコン層を積層する工程、（ｃ）該
第１及び第２のシリコン層を熱処理等により結晶成長さ
せる工程、（ｄ）結晶成長させたシリコン層に半導体素
子を形成する工程を少なくとも有することを特徴とする
。

［実施例］ 第１．２図は、本発明の実施例における半導体装置の製
造工程図の一例である。尚、第２図では半導体素子とし
て薄膜トランジスタ（ＴＰＴ）を形成する場合を例とし
ている。

まず第１図は、本発明の実施例における半導体装置の製
造工程図の一例である。第１図において、（ａ）は上層
の第２の非単結晶シリコン膜に比べて、結晶核（発生）
密度が比較的高い非単結晶シリコン膜１０２を形成する
工程である。その成膜方法として、本例に於いては特に
ＰＥＣＶＤ法で５８０℃から６３０℃で成膜した。膜厚
は特に制限はなく成膜温度や必要な核発生密度とのかね
あいで決めればよいがここでは３５０人程度の〈１１０
〉に強く配向した非単結晶シリコン膜を形成した。Ｌ　
ｒ’　ＣＶ　Ｄ法で強く配向した非単結晶シリコン膜を
形成する方法に対し、＜１１０＞配向度は更に強く、結
晶核密度が低く、本校厚（１７５人〜２７５人）の場合
１゜５μｎｔ　〜２．　８μｍ角に１個程度の結晶核が
存在するだけであり、低温で成膜し膜厚をさらに薄くす
れば結晶核密度がさらに低下することがわかった（結晶
核が発生するまでの時間は、成膜温度が高いほど短くな
る傾向があった。また、成膜温度が低いほど膜厚を厚く
しても核（発生）密度が低い傾向があった。従って、熱
処理時間の短縮と膜厚の制御性を考えて成膜温度は５０
０℃〜７００℃程度の中から決めればよい）。本例では
該膜のパターン形成は行わずとも、十分に核密度を低く
でき、また配向の度合も高く、さらには平坦度等が高く
なる特徴もあり、結晶粒位置の制御の必要性が少ない場
合は、パターン形成の必要性はない。（ｂ）は、該第１
の非単結晶シリコン層１０２上に第２の非単結晶シリコ
ン層１０３を積層する工程である。該非単結晶シリコン
層の形成方法としては、本膜は１０２の第１の非単結晶
シリコン膜で発生した結晶核をシードとして結晶成長す
る為、Ｌ述のように核発生密度の低い非単結晶質層を用
いると粒径数μｎ１以上の多結晶シリコンが得られ、第
２の非単結晶シリコン層として特に適している。

１０２の第１の非単結晶シリコン層としては、通常、結
晶核発生密度の比較的低い多結晶や、非晶質相の中に、
更に微少な結晶領域が存在する微結晶シリコン等と呼ば
れるものや結晶核発生密度の比較的高い非晶質シリコン
等を用いることが多い。この膜として特に大切なことは
、ある方向に配向した結晶粒の体積割合をＯＲ１とし、
その他の方向に配向した結晶粒の体積割合の総和をＯＲ
２とすると、ＯＲＩ＞ＯＲ２が成立する膜であることで
ある。特にＯＲＩ＞２＊ＯＲ２となる膜で、本発明の特
徴は著しくなる。

尚、第１のＪＦ−単結晶シリコン層の成膜方法は、以上
のＣＶＤ法に限定されるものではなく、光ＣＶＤ法、Ｍ
ＢＥ法等で形成することも可能である。

第１の非単結晶シリコン層は、第２の非単結晶シリコン
層と比べて結晶核発生密度が比較的高く、短時間の熱処
理で結晶核が発生する膜であること、及び結晶の配向の
度合がある方向に特に強いことが重要である。

（ｂ）は結晶核発生密度の低い非単結晶シリコン膜を形
成する工程である。その成膜方法としては、第１の非単
結晶シリコンを成膜したプラズマＣＶＤ法で基板温度を
６２５℃以下、とくには５２５℃以下にて形成した第２
の非単結晶シリコンを用いた。この第２の非単結晶膜は
本例では第１の非単結晶膜と同一の装置（基板の冷却装
置がある方が望ましい）で真空を破らずに核発生密度に
かかわる成膜条件を変えて（基板温度一定で他を変えて
もよい）形成した。もちろん二室以上の装置で部屋を変
えて連続形成しても良い。真空を破つて別の装置を用い
てもよいが、真空中で連続形成する方が界面の特性がバ
ルクに近く、より大きな結晶粒（装置を変える場合の２
倍以上）で配向の度合がある方向に（本例では＜１１０
＞）つよいものが再現性よく得られた。もちろん−層目
の界面の前処理が全く必要ないために工程数の低減につ
ながる。また同一のチャンバー内で形成するときは、温
度やガス圧力など核発生密度にかかわる条件を徐々に変
えて行くこともできる。この場合、堆積温度などにもよ
るが配向度が強く、粒径は大きな物が得られ、また二層
にした場合の界面がより連続性が高くて均一な膜となる
。従って素子に要求される特性にもよるが界面の欠陥が
大きく効く素子では有利である。本例では、膜厚１００
人〜３０００人程度の非晶質シリコン膜を形成した。も
ちろん素子作成に必要な膜厚でよい。第２の非単結晶シ
リコン層の膜質で重要な点は、５５０℃〜６５０℃程度
の熱処理では結晶核が発生し難い、もしくは発生するま
での時間が十分に長いことが必要である。その為には、
より規則性の少ないランダムな非単結晶シリコン膜を形
成する方がよい。具体的には、ＥＢ蒸着法等の真空蒸着
法の他に、ＭＢＥ法、プラズマＣＶＤ法、スパッタ法、
基板温度を５２５℃程度以下にしたＣＶＤ法等で形成し
た非晶質シリコン膜など低温で堆積速度が実用的な方法
の方が適している。

その後の素子作製工程は以下に示す第２図の例と同様な
ものが、はんの−例として上げられる。

また、第１の非晶質シリコン上に、第２の非晶質シリコ
ン層を積層するときに第１の非晶質シリコン層上に存在
する自然酸化膜を除去した方が膜質、特に結晶性、再現
性、粒径や配向性の向上番二有効であることが明かとな
った。第２の非晶質層を積層する前に水素ガス雰囲気も
しくは水素プラズマ雰囲気中等で熱処理すると、第１の
非晶質上の酸化膜を除去することが出来る。前にも述べ
たが、第１の非晶質層と第２の非晶質層を真空を破らず
に連続形成する方法も有効である。

第１図では、結晶核発生密度が比較的高い第１の非単結
晶シリコン層と結晶核が発生し難い第２の非単結晶シリ
コン層を積層して５５０℃〜６５０℃程度の熱処理を行
うと、まず、第１の非単結晶シリコン層で結晶核が発生
する。（しかも、核発生までに要する時間は数時間程度
と短い。）続いて、第１の非単結晶シリコン層で発生し
た結晶核をシードとして第２の非単結晶シリコン層が結
晶化される。第２の非単結晶シリコン層は結晶核が発生
し難いため、第１の非単結晶シリコン層で発生した結晶
核以外の場所からは結晶成長が起こり難い。その結果、
前記結晶核をシードとした選択的な結晶成長がなされ、
大粒径の多結晶シリコンが形成され、一方向に強く配向
する。

また、第１図では第１の非単結晶層と第２の非単結晶層
を積層した後で、熱処理による固相成長を行っているが
、製造工程はこれに限定されるものではなく、例えば、
第１の非単結晶シリコン層を形成した後で熱処理を行い
ある程度固相成長させた後で、第２の非単結晶シリコン
層を積層し再び熱処理を行い固相成長させる等の方法も
ある。

これから別の例を述べる。第２図において、（ａ）は、
ガラス、石英等の絶縁性非晶質基板、もしくはＳｉＯ２
等の絶縁性非晶質材料層等の絶縁性非単結晶材料２０１
上に強く配向した（ある方向に配向した結晶粒の割合が
他の方向に配向した結晶粒の割合に比べ多く、ある方向
の配向のみが強くみられる）第１の非単結晶シリコン層
２０２を形成する工程。そして本例においては島状パタ
ーンを形成する工程である。島状のパターンを形成する
ことで、所望の位置に（該島より結晶成長が始まるため
）結晶粒が得られる。強く配向した多結晶シリコン層の
形成方法としては、例えば、ＬＰＣＶＤ法を用い６７５
℃でく１００〉配向の膜を形成、もちろん成膜方法や条
件はこれに限定されるものではなく、後で述べるＰＥＣ
ＶＤ法等を用いてもよく、強く配向した膜であることが
重要であり、成膜方法にはよらない。島状のパターン間
隔や形状は必要な結晶粒径や素子形状などに依存する。

また結晶核発生密度がある程度低ければパターン形状の
自由度は増える。例えば１μｍ角に１個の核発生密度な
ら０．５から１μｍ角位のパターン形成でよい。これら
はシードとして用いている。（ｂ）は、該第１の非単結
晶シリコン層２０２上に第２の非単結晶シリコン層２０
３を積層する工程である。該第２の非単結晶シリコン層
の形成方法としては、例えば、真空蒸着法で１Ｏ−５Ｐ
ａ程度以下の真空度で非晶質シリコン膜を形成する等の
方法がある。尚、もちろん成膜方法はこれに限定される
ものではないが、２０２の非単結晶シリコン膜に比べて
結晶核発生密度の低い（望ましくは、５５０℃から６５
０℃程度の熱処理を数十時間行っても結晶核が発生しな
い）非単結晶シリコンであることが望ましい。　（ｃ）
は、上記の非単結晶薄膜を熱処理により結晶化を進める
工程である。熱処理温度は上記の非単結晶薄膜の成膜条
件により最適条件が異なるが、例えば５５０℃〜６５０
℃程度で２〜１０時間程度窒素もしくはＡｒ等の不活性
ガス雰囲気中で熱処理することである方向に強く配向し
た大粒径多結晶シリコン層２０４が形成される。これは
、ある方向に（ここでは＜１００＞）強く配向した核が
発生する２０２の第１の非単結晶シリコン膜の結晶核を
シードとして２０３の第２の非単結晶シリコン層が結晶
化され、＜　１００＞に強く配向した大粒径の多結晶シ
リコンｆＶＩ２０４が形成される。（ｄ）は、多結晶化
されたシリコン層に半導体素子を形成する工程である。

尚、第２図（ｄ）では、半導体素子としてＴＰＴを形成
する場合を例としている。図においてこ　２０５はゲー
ト電極、２０６はソース・ドレイン領域、２０７はゲー
ト絶縁膜、２０８は層間絶縁膜、２０９はコンタクト穴
、２１０は配線を示す。ＴＰＴ形成法の一例としては、
＜ｉｏｏ＞方向に強く配向した大粒径多結晶シリコンＪ
［２０４をパターン形成し、ゲート絶縁膜を形成する。

該ゲート絶縁膜は熱酸化法で形成する方法（高温プロセ
ス）とＣＶＤ法もしくはプラズマＣＶＤ法や光ＣＶＤ法
やスパッタ法等で六百数十’Ｃ程度以下の低温で形成す
る方法（低温グロセス）がある。低温プロセスでは、基
板として安価なガラス基板を使用できるため、大型な液
晶表示パネルや密若型イメージセンサやを低コストで作
成できるほか、三次元ＩＣ等を形成する場合においても
、下層部の素子に悪影響（例えば、不純物の拡散等）を
与えずに、上層部に半導体素子を形成することが出来る
。続いて、ゲート電極を形成後、ソース・ドレイン領域
をイオン注入法、熱拡散法、プラズマドーピング法、レ
ーザードーピング法等で形成し、層間絶縁膜をＣＶＤ法
、スパッタ法、プラズマＣＶＤ法等で形成する。さらに
、該眉間絶縁膜にコンタクト穴を開け、配線を形成する
ことでＴＰＴが形成される。

本発明に基づく半導体装置の製造方法で作製した低温プ
ロセスＴＰＴ　（Ｎチャンネル）のチャンネル部は一方
向に強く配向した膜であるため酸化膜との界面は均一性
、平坦性などに優れ、局在準位密度も低く、かつ結晶が
大粒径であるため電界効果移動度は、２００ｃｍ２／Ｖ
−ｓｅｃ以上となり、ガラス基板上に高性能なＴＰＴを
安定して形成することが出来た。これは、本発明の製造
方法により、大粒径で強く配向した多結晶シリコン模が
再現性良く形成できるようになった結果可能となった。

さらに、前記ＴＦＴＩ造工程に水素ガス等を含む気体の
プラズマ等の雰囲気に半導体素子をさらす工程を設ける
と、結晶粒界に存在する欠陥密度が低減され、前記電界
効果移動度はさらに向上する。

また、本発明は、第２図の実施例仁示したＴＰＴ以外に
も、絶縁ゲート型半導体素子全穀に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。

続いて、本発明レニ到った技術的背景を述べる（既に知
られている技術を含む）。

（１）絶縁ゲート型半導体に於て、絶縁膜、特に酸化膜
と多結晶シリコン薄膜との界面特性、素子特性は膜の配
向特性に大きく左右され一方向に配向が揃うことで特性
の向上、特に安定性の向上は著しい。また、大粒径多結
晶シリコン素子においては素子ばらつき低減の大きな向
上につながる。

またこれらの特性が現れるのは、一方向に配向した結晶
粒の割合（体積比）ＯＲＩがその他の方向に配向した結
晶粒の割合の総和○Ｒ２に比べ多いときに現れ、ＯＲＩ
の増加と共に成長後の配向は一方向性を強く持つ。特に
２倍近辺以上の物では、成長後の８．５割以上が○Ｒ１
方向に配向し、３倍近辺以上で９．７割以上と顕著にな
ることが実験的にわかった。

（２）熱処理による結晶核発生密度及び結晶核が生成す
るまでの時間は、非単結晶シリコンの成膜方法によって
異なる。

（３）例えば、ＬＰＣＶＤ法で形成したシリコン膜の場
合は、内圧などにもよるが成膜温度６２５℃では＜１１
０＞に強く配向し、６７５℃では＜１００＞に強く配向
した（これらの結晶粒の７割以上が＜１１０＞もしくは
＜１００＞に強く配向）結晶粒が非晶質相中に存在する
多結晶もしくは微結晶シリコンになっている（もちろん
内圧など装置の他の条件で温度の値は変化する）。この
膜を６００℃程度で熱処理しても結晶粒径の増大、配向
特性の変化はほとんど見られない。また、成膜温度６０
０℃以ｒ特に５６０℃以下で形成した膜は非晶質になっ
ており、６００℃程度の熱処理による結晶核発生密度及
び結晶核が生成するまでの時間が成膜温度によって異な
っていた。即ち、成膜温度５６０℃の場合は多結晶核発
生密度が高く、結晶粒径がせいぜい１０００人程度（但
し、多結晶化に要する時間は１〜２時間程度と短い）で
あるが、成膜温度を下げるにしたがって、結晶核発生密
度は下がり、成膜温度５４０℃では３０００Å以上の、
また、成膜温度５００℃では５０００Å以上の結晶粒径
を有する多結晶シリコンが６００℃程度の熱処理により
形成された（但し、多結晶化に要する時間は、成膜温度
５４０℃では５時間程度、成膜温度５００℃では２０時
間以上必要であった）。

（４）同一成膜条件であっても膜厚を薄くすると、結晶
核（発生）密度が低くなる傾向がある。

（５）プラズマ（ＰＥ）ＣＶＤ法で形成したシリコン膜
の場合は、成膜温度６００℃以上でく１１０〉に強く配
向し、６７５℃で特に強く＜１１０〉に配向した（ＬＰ
ＣＶＤよりも一般に密度は低い、また配向の度合は高く
膜厚を薄くしても配向度合の変化は小さい。条件にもよ
るが結晶粒の内９割以上１０割に近（＜１１０＞に配向
している。

）結晶粒が存在する非単結晶シリコンになっている。こ
の膜を６００℃程度で熱処理しても、配向特性は良くな
っても劣化は見られない。また、成膜温度６００℃以下
で形成した膜は非晶質に段々近くなり、６００℃程度の
熱処理による結晶核発生密度及び結晶核が生成するまで
の時間は成膜温度によって異なっていた。また重要なこ
ととして、低い温度で堆積した膜は（６００℃以下）成
膜後に配向の度合が低く、非晶質の様相であっても、熱
処理後に発生する結晶核の配向の度合は高いことがわか
っている（く１１０〉に強く配向する）。

ＬＰＣＶＤ法で形成した膜よりも低温で効率よく成膜で
き、更に結晶核発生密度を下げることが出来る。熱処理
温度にもよるが、数μｍ以上の粒径を有する多結晶シリ
コンも形成できる（多結晶化に要する熱処理時間は長く
なる）。

（６）プラズマ（ＰＥ）ＣＶＤ方で形成したシリコン膜
は、成膜後の表面がＬＰＣＶＤ法で形成した物に比べて
凹凸が少ない。そのために、ＰＥＣＶＤの場合、このシ
リコン膜上に他の膜を成膜する場合にきれいな界面が形
成でき優れたＢ質で優れた素子特性となる。

以上の結果をもとに、大粒径の多結晶シリコンを形成す
べく検討した結果が、第１図や第２図に示した本発明の
製造工程である。その技術的ポイントは、結晶核発生密
度の低い非単結晶シリコン膜を強い配向性を持ち結晶核
発生密度の比較的高い非単結晶シリコン股上に積層して
固相成長させることで、短時間の熱処理で大粒径の多結
晶シリコン膜を形成可能とする点にある。

もちろん、本発明の特徴は配向の度合の高い非単結晶膜
を用いて、非単結晶を大粒径で配向の度合の高い膜にす
ることにあるため、その形状や方式を問うものでない。

［発明の効果コ 以上述べたように、本発明によれば一方向に強く配向し
た大粒径の多結晶シリコン膜を形成することが出来る。

その結果、ランダムにしか配向しない場合に比べて、一
方向に強く配向した多結晶シリコン膜を用いて素子形成
した場合は粒径サイズが似ていても特性は大きく向上す
る。したがって絶縁性非晶質材料上に単結晶半導体装置
に近い高性能な半導体を形成することが可能となり、大
型で高解像度の液晶表示パネルや高速で高解像度の密着
型イメージセンサやＴＰＴドライバー内臓の表示・印刷
等の半導体装置、また三次元ＩＣ等を容易に形成できる
ようになった。

さらに、本発明はせいぜい６５０℃程度の低温の熱処理
が加わるだけであるため、　（１）基板として安価なガ
ラス基板を使用できる。　（２）三次元ＩＣでは、下層
部の素子に悪影Ｗ（例えば、不純物の拡散等）を与えず
に上層部に半導体素子を形成することが出来る。等のメ
１ノットもある。

また、本発明は、第１．２図の実施例に示したＴＰＴ以
外にも、絶縁ゲート型半導体素子全般に応用できるほか
、バイポーラトランジスタ、静電銹導型トランジスタ、
太陽電池・光センサをはじめとする光電変換素子等の半
導体素子を多結晶半導体を素子材として形成する場合に
きわめて有効な製造方法となる。

の実施例における半導体装置の製造工程図である。

１０１．２０１・・・　絶縁性非単結晶材料１０２．２
０２・・・　第１の非単結晶シリコン（層）１０３．２
０３・・・　第２の非単結晶シリコン層１０４．２０４
・・・　多結晶シリコン層２０５　　・・・　ゲート電
極 ２０６・・・　ソース・ドレイン領域 ２０７・・・　ゲート絶縁膜 ２０８・・・　層間絶縁膜 ２０９・・・　コンタクト穴 ２１０・・・　配線 （ａ） （ａ） （ｂ） 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １）（ａ）絶縁性非晶質材料上に、ある方向に配向した
   結晶粒の体積割合をＯＲ１とし、その他の方向に配向し
   た結晶粒の体積割合の総和をＯＲ２とすると、ＯＲ１＞
   ＯＲ２が成立する第１のシリコン層を形成する工程、 （ｂ）該第１のシリコン層上に第２のシリコン層を形成
   する工程、 （ｃ）該第１のシリコン層及び第２のシリコン層を熱処
   理等により結晶成長させる工程、 （ｄ）結晶成長させたシリコン層に半導体素子を形成す
   る工程を少なくとも有することを特徴とする半導体装置
   の製造方法。 ２）第１のシリコン層において、ＯＲ１＞２＊ＯＲ２で
   あることを特徴とする請求項１記載の半導体装置の製造
   方法。 ３）第１のシリコン層を基板温度５００℃以上のプラズ
   マＣＶＤ法で形成したことを特徴とする請求項１記載の
   半導体装置の製造方法。 ４）第１のシリコン層の膜厚が５０Åから２５０Åであ
   ることを特徴とする請求項１記載の半導体装置の製造方
   法。 ５）第１のシリコン層をパターニングする工程を請求項
   １の（ａ）の工程後に行うことを特徴とする請求項１記
   載の半導体装置の製造方法。 ６）第１のシリコン層と第２のシリコン層を同一真空装
   置内で形成したことを特徴とする請求項３記載の半導体
   装置の製造方法。 ７）（ａ）絶縁性非晶質材料上に、基板温度５００℃以
   上のプラズマＣＶＤ法でシリコン層を形成し始める工程
   、 （ｂ）基板温度６００℃以下のプラズマＣＶＤ法でシリ
   コン層を形成し終える工程、 （ｃ）該シリコン層を熱処理等により結晶成長させる工
   程、 （ｄ）結晶成長させたシリコン層に半導体素子を形成す
   る工程を少なくとも有することを特徴とする半導体装置
   の製造方法。 ８）シリコン層を同一真空装置内で堆積、それと共に基
   板温度を下げる工程を含むことを特徴とする請求項７記
   載の半導体装置の製造方法。 ９）シリコン層をパターニングする工程を請求項７の（
   ａ）の工程後に行うことを特徴とする請求項７記載の半
   導体装置の製造方法。