JPH02174218A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02174218A JPH02174218A JP32965488A JP32965488A JPH02174218A JP H02174218 A JPH02174218 A JP H02174218A JP 32965488 A JP32965488 A JP 32965488A JP 32965488 A JP32965488 A JP 32965488A JP H02174218 A JPH02174218 A JP H02174218A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- crystal
- film
- forming
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000013078 crystal Substances 0.000 claims abstract description 82
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 45
- 238000010438 heat treatment Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 95
- 239000010410 layer Substances 0.000 description 52
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 27
- 230000006911 nucleation Effects 0.000 description 20
- 238000010899 nucleation Methods 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000037230 mobility Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体装置の製造方法に係わり、特に、絶縁
性非晶質材料上に半導体素子を形成する製造方法に関す
る。
性非晶質材料上に半導体素子を形成する製造方法に関す
る。
[従来の技術]
近年、ガラス、石英等の絶縁性非晶質基板や、5i02
等の絶縁性非晶質層上に、高性能な半導体素子を形成す
る試みが成されている。
等の絶縁性非晶質層上に、高性能な半導体素子を形成す
る試みが成されている。
大型で高解像度の液晶表示パネルや、高速で高解像度の
密着型イメージセンサや三次元IC等へのニーズが高ま
るにつれて、上述のような絶縁性非晶質材料上の高性能
な半導体素子の実現が待望されている。
密着型イメージセンサや三次元IC等へのニーズが高ま
るにつれて、上述のような絶縁性非晶質材料上の高性能
な半導体素子の実現が待望されている。
絶縁性非晶質材料上に3膜トランジスタ(TPT)を形
成する場合を例にとると、 (1)プラズマ(PE)C
VD法等により形成した非晶質シリコンを素子材とした
TPT、 (2)LPCVD?去等で形成した多結晶シ
リコンを素子材としたTPT、(3)溶融再結晶化法等
により形成した単結晶シリコンを素子材としたTPT等
が検討されている。
成する場合を例にとると、 (1)プラズマ(PE)C
VD法等により形成した非晶質シリコンを素子材とした
TPT、 (2)LPCVD?去等で形成した多結晶シ
リコンを素子材としたTPT、(3)溶融再結晶化法等
により形成した単結晶シリコンを素子材としたTPT等
が検討されている。
ところが、これらのTPTのうち非晶質シリコンもしく
は多結晶シリコンを素子材としたTPTは、単結晶シリ
コンを素子材とした場合に比べてTPTの電界効果移動
度が大幅に低く(非晶質シリコンTFT < 1c
m2/V−sec 、 多結晶シリコンTFT
〜10cm2/V−see)、高性能なTPTの実現は
困難であった。
は多結晶シリコンを素子材としたTPTは、単結晶シリ
コンを素子材とした場合に比べてTPTの電界効果移動
度が大幅に低く(非晶質シリコンTFT < 1c
m2/V−sec 、 多結晶シリコンTFT
〜10cm2/V−see)、高性能なTPTの実現は
困難であった。
一方、レーザビーム等による溶融再結晶化法は、未だに
十分に完成した技術とは言えず、また、淑晶表示パネル
の様に、大面積に素子を形成する必要がある場合には技
術的困難が特に大きい。
十分に完成した技術とは言えず、また、淑晶表示パネル
の様に、大面積に素子を形成する必要がある場合には技
術的困難が特に大きい。
[発明が解決しようとする課題]
そこで、絶縁性非晶質材料上に高性能な半導体素子を形
成する簡便かつ実用的な方法として、大粒径の多結晶シ
リコンを固相成長させる方法が注目され、研究が進めら
れている。(Thin 5olid Films 10
0 (1983) p、227 、 JJAP ’10
1.25 No、2 (1986) p、L121) しかし、これらの技術では、例えば多結晶シリコンをC
VD法で形成し、Si゛をイオンインプラして該多結晶
シリコンを非晶質化した後、600℃程度の熱処理を1
00時間近く行っていた。そのため、高価なイオン注入
装置を必要としたほか、熱処理詩間も極めて長いという
欠点があった。
成する簡便かつ実用的な方法として、大粒径の多結晶シ
リコンを固相成長させる方法が注目され、研究が進めら
れている。(Thin 5olid Films 10
0 (1983) p、227 、 JJAP ’10
1.25 No、2 (1986) p、L121) しかし、これらの技術では、例えば多結晶シリコンをC
VD法で形成し、Si゛をイオンインプラして該多結晶
シリコンを非晶質化した後、600℃程度の熱処理を1
00時間近く行っていた。そのため、高価なイオン注入
装置を必要としたほか、熱処理詩間も極めて長いという
欠点があった。
また、一方で多結晶シリコンの研究も単結晶シリコンに
比べ低温プロセスが可能であり、低コストであることよ
り精力的に研究されている。 (J。
比べ低温プロセスが可能であり、低コストであることよ
り精力的に研究されている。 (J。
Vac、 Sci、 Technol、 A5(4)
(1987) p、1903. 日本学術振興会薄膜
第131委員会第141回研究会資料 ρ、7) これらの技術によれば、LPCVDやPECVDで基板
温度、RFパワーや内圧等の条件を出すことで絶縁性非
晶質材料上に、電気特性が優れ、ある方向に強ぐ配向し
た(ある方向に配向した結晶粒の割合が他の方向に配向
した結晶粒の割合に比べ多い)多結晶が成膜できる。
(1987) p、1903. 日本学術振興会薄膜
第131委員会第141回研究会資料 ρ、7) これらの技術によれば、LPCVDやPECVDで基板
温度、RFパワーや内圧等の条件を出すことで絶縁性非
晶質材料上に、電気特性が優れ、ある方向に強ぐ配向し
た(ある方向に配向した結晶粒の割合が他の方向に配向
した結晶粒の割合に比べ多い)多結晶が成膜できる。
しかし、これらの多結晶シリコンを素子材としたTPT
であっても、単結晶シリコンを素子材とした場合に比べ
て、TPTの性能は若干の向上にとどまり、格段の高性
能化の実現は困難であった。
であっても、単結晶シリコンを素子材とした場合に比べ
て、TPTの性能は若干の向上にとどまり、格段の高性
能化の実現は困難であった。
そこで、本発明はより簡便かつ実用的な方法で、ある方
向に強く配向し、かつ大粒径の多結晶シリコンを形成す
る製造方法を提供するものである。
向に強く配向し、かつ大粒径の多結晶シリコンを形成す
る製造方法を提供するものである。
[課題を解決するための手段]
本発明の半導体装置の製造方法は、 (a)絶縁性非晶
質材料上に、ある方向に配向した結晶粒の体積割合が他
の方向に配向した結晶粒の体積割合の総和に比べ多い第
1のシリコン層を形成する工程、 (b)該第1のシリ
コン層上に第2のシリコン層を積層する工程、(c)該
第1及び第2のシリコン層を熱処理等により結晶成長さ
せる工程、(d)結晶成長させたシリコン層に半導体素
子を形成する工程を少なくとも有することを特徴とする
。
質材料上に、ある方向に配向した結晶粒の体積割合が他
の方向に配向した結晶粒の体積割合の総和に比べ多い第
1のシリコン層を形成する工程、 (b)該第1のシリ
コン層上に第2のシリコン層を積層する工程、(c)該
第1及び第2のシリコン層を熱処理等により結晶成長さ
せる工程、(d)結晶成長させたシリコン層に半導体素
子を形成する工程を少なくとも有することを特徴とする
。
[実施例]
第1.2図は、本発明の実施例における半導体装置の製
造工程図の一例である。尚、第2図では半導体素子とし
て薄膜トランジスタ(TPT)を形成する場合を例とし
ている。
造工程図の一例である。尚、第2図では半導体素子とし
て薄膜トランジスタ(TPT)を形成する場合を例とし
ている。
まず第1図は、本発明の実施例における半導体装置の製
造工程図の一例である。第1図において、(a)は上層
の第2の非単結晶シリコン膜に比べて、結晶核(発生)
密度が比較的高い非単結晶シリコン膜102を形成する
工程である。その成膜方法として、本例に於いては特に
PECVD法で580℃から630℃で成膜した。膜厚
は特に制限はなく成膜温度や必要な核発生密度とのかね
あいで決めればよいがここでは350人程度の〈110
〉に強く配向した非単結晶シリコン膜を形成した。L
r’ CV D法で強く配向した非単結晶シリコン膜を
形成する方法に対し、<110>配向度は更に強く、結
晶核密度が低く、本校厚(175人〜275人)の場合
1゜5μnt 〜2. 8μm角に1個程度の結晶核が
存在するだけであり、低温で成膜し膜厚をさらに薄くす
れば結晶核密度がさらに低下することがわかった(結晶
核が発生するまでの時間は、成膜温度が高いほど短くな
る傾向があった。また、成膜温度が低いほど膜厚を厚く
しても核(発生)密度が低い傾向があった。従って、熱
処理時間の短縮と膜厚の制御性を考えて成膜温度は50
0℃〜700℃程度の中から決めればよい)。本例では
該膜のパターン形成は行わずとも、十分に核密度を低く
でき、また配向の度合も高く、さらには平坦度等が高く
なる特徴もあり、結晶粒位置の制御の必要性が少ない場
合は、パターン形成の必要性はない。(b)は、該第1
の非単結晶シリコン層102上に第2の非単結晶シリコ
ン層103を積層する工程である。該非単結晶シリコン
層の形成方法としては、本膜は102の第1の非単結晶
シリコン膜で発生した結晶核をシードとして結晶成長す
る為、L述のように核発生密度の低い非単結晶質層を用
いると粒径数μn1以上の多結晶シリコンが得られ、第
2の非単結晶シリコン層として特に適している。
造工程図の一例である。第1図において、(a)は上層
の第2の非単結晶シリコン膜に比べて、結晶核(発生)
密度が比較的高い非単結晶シリコン膜102を形成する
工程である。その成膜方法として、本例に於いては特に
PECVD法で580℃から630℃で成膜した。膜厚
は特に制限はなく成膜温度や必要な核発生密度とのかね
あいで決めればよいがここでは350人程度の〈110
〉に強く配向した非単結晶シリコン膜を形成した。L
r’ CV D法で強く配向した非単結晶シリコン膜を
形成する方法に対し、<110>配向度は更に強く、結
晶核密度が低く、本校厚(175人〜275人)の場合
1゜5μnt 〜2. 8μm角に1個程度の結晶核が
存在するだけであり、低温で成膜し膜厚をさらに薄くす
れば結晶核密度がさらに低下することがわかった(結晶
核が発生するまでの時間は、成膜温度が高いほど短くな
る傾向があった。また、成膜温度が低いほど膜厚を厚く
しても核(発生)密度が低い傾向があった。従って、熱
処理時間の短縮と膜厚の制御性を考えて成膜温度は50
0℃〜700℃程度の中から決めればよい)。本例では
該膜のパターン形成は行わずとも、十分に核密度を低く
でき、また配向の度合も高く、さらには平坦度等が高く
なる特徴もあり、結晶粒位置の制御の必要性が少ない場
合は、パターン形成の必要性はない。(b)は、該第1
の非単結晶シリコン層102上に第2の非単結晶シリコ
ン層103を積層する工程である。該非単結晶シリコン
層の形成方法としては、本膜は102の第1の非単結晶
シリコン膜で発生した結晶核をシードとして結晶成長す
る為、L述のように核発生密度の低い非単結晶質層を用
いると粒径数μn1以上の多結晶シリコンが得られ、第
2の非単結晶シリコン層として特に適している。
102の第1の非単結晶シリコン層としては、通常、結
晶核発生密度の比較的低い多結晶や、非晶質相の中に、
更に微少な結晶領域が存在する微結晶シリコン等と呼ば
れるものや結晶核発生密度の比較的高い非晶質シリコン
等を用いることが多い。この膜として特に大切なことは
、ある方向に配向した結晶粒の体積割合をOR1とし、
その他の方向に配向した結晶粒の体積割合の総和をOR
2とすると、ORI>OR2が成立する膜であることで
ある。特にORI>2*OR2となる膜で、本発明の特
徴は著しくなる。
晶核発生密度の比較的低い多結晶や、非晶質相の中に、
更に微少な結晶領域が存在する微結晶シリコン等と呼ば
れるものや結晶核発生密度の比較的高い非晶質シリコン
等を用いることが多い。この膜として特に大切なことは
、ある方向に配向した結晶粒の体積割合をOR1とし、
その他の方向に配向した結晶粒の体積割合の総和をOR
2とすると、ORI>OR2が成立する膜であることで
ある。特にORI>2*OR2となる膜で、本発明の特
徴は著しくなる。
尚、第1のJF−単結晶シリコン層の成膜方法は、以上
のCVD法に限定されるものではなく、光CVD法、M
BE法等で形成することも可能である。
のCVD法に限定されるものではなく、光CVD法、M
BE法等で形成することも可能である。
第1の非単結晶シリコン層は、第2の非単結晶シリコン
層と比べて結晶核発生密度が比較的高く、短時間の熱処
理で結晶核が発生する膜であること、及び結晶の配向の
度合がある方向に特に強いことが重要である。
層と比べて結晶核発生密度が比較的高く、短時間の熱処
理で結晶核が発生する膜であること、及び結晶の配向の
度合がある方向に特に強いことが重要である。
(b)は結晶核発生密度の低い非単結晶シリコン膜を形
成する工程である。その成膜方法としては、第1の非単
結晶シリコンを成膜したプラズマCVD法で基板温度を
625℃以下、とくには525℃以下にて形成した第2
の非単結晶シリコンを用いた。この第2の非単結晶膜は
本例では第1の非単結晶膜と同一の装置(基板の冷却装
置がある方が望ましい)で真空を破らずに核発生密度に
かかわる成膜条件を変えて(基板温度一定で他を変えて
もよい)形成した。もちろん二室以上の装置で部屋を変
えて連続形成しても良い。真空を破つて別の装置を用い
てもよいが、真空中で連続形成する方が界面の特性がバ
ルクに近く、より大きな結晶粒(装置を変える場合の2
倍以上)で配向の度合がある方向に(本例では<110
>)つよいものが再現性よく得られた。もちろん−層目
の界面の前処理が全く必要ないために工程数の低減につ
ながる。また同一のチャンバー内で形成するときは、温
度やガス圧力など核発生密度にかかわる条件を徐々に変
えて行くこともできる。この場合、堆積温度などにもよ
るが配向度が強く、粒径は大きな物が得られ、また二層
にした場合の界面がより連続性が高くて均一な膜となる
。従って素子に要求される特性にもよるが界面の欠陥が
大きく効く素子では有利である。本例では、膜厚100
人〜3000人程度の非晶質シリコン膜を形成した。も
ちろん素子作成に必要な膜厚でよい。第2の非単結晶シ
リコン層の膜質で重要な点は、550℃〜650℃程度
の熱処理では結晶核が発生し難い、もしくは発生するま
での時間が十分に長いことが必要である。その為には、
より規則性の少ないランダムな非単結晶シリコン膜を形
成する方がよい。具体的には、EB蒸着法等の真空蒸着
法の他に、MBE法、プラズマCVD法、スパッタ法、
基板温度を525℃程度以下にしたCVD法等で形成し
た非晶質シリコン膜など低温で堆積速度が実用的な方法
の方が適している。
成する工程である。その成膜方法としては、第1の非単
結晶シリコンを成膜したプラズマCVD法で基板温度を
625℃以下、とくには525℃以下にて形成した第2
の非単結晶シリコンを用いた。この第2の非単結晶膜は
本例では第1の非単結晶膜と同一の装置(基板の冷却装
置がある方が望ましい)で真空を破らずに核発生密度に
かかわる成膜条件を変えて(基板温度一定で他を変えて
もよい)形成した。もちろん二室以上の装置で部屋を変
えて連続形成しても良い。真空を破つて別の装置を用い
てもよいが、真空中で連続形成する方が界面の特性がバ
ルクに近く、より大きな結晶粒(装置を変える場合の2
倍以上)で配向の度合がある方向に(本例では<110
>)つよいものが再現性よく得られた。もちろん−層目
の界面の前処理が全く必要ないために工程数の低減につ
ながる。また同一のチャンバー内で形成するときは、温
度やガス圧力など核発生密度にかかわる条件を徐々に変
えて行くこともできる。この場合、堆積温度などにもよ
るが配向度が強く、粒径は大きな物が得られ、また二層
にした場合の界面がより連続性が高くて均一な膜となる
。従って素子に要求される特性にもよるが界面の欠陥が
大きく効く素子では有利である。本例では、膜厚100
人〜3000人程度の非晶質シリコン膜を形成した。も
ちろん素子作成に必要な膜厚でよい。第2の非単結晶シ
リコン層の膜質で重要な点は、550℃〜650℃程度
の熱処理では結晶核が発生し難い、もしくは発生するま
での時間が十分に長いことが必要である。その為には、
より規則性の少ないランダムな非単結晶シリコン膜を形
成する方がよい。具体的には、EB蒸着法等の真空蒸着
法の他に、MBE法、プラズマCVD法、スパッタ法、
基板温度を525℃程度以下にしたCVD法等で形成し
た非晶質シリコン膜など低温で堆積速度が実用的な方法
の方が適している。
その後の素子作製工程は以下に示す第2図の例と同様な
ものが、はんの−例として上げられる。
ものが、はんの−例として上げられる。
また、第1の非晶質シリコン上に、第2の非晶質シリコ
ン層を積層するときに第1の非晶質シリコン層上に存在
する自然酸化膜を除去した方が膜質、特に結晶性、再現
性、粒径や配向性の向上番二有効であることが明かとな
った。第2の非晶質層を積層する前に水素ガス雰囲気も
しくは水素プラズマ雰囲気中等で熱処理すると、第1の
非晶質上の酸化膜を除去することが出来る。前にも述べ
たが、第1の非晶質層と第2の非晶質層を真空を破らず
に連続形成する方法も有効である。
ン層を積層するときに第1の非晶質シリコン層上に存在
する自然酸化膜を除去した方が膜質、特に結晶性、再現
性、粒径や配向性の向上番二有効であることが明かとな
った。第2の非晶質層を積層する前に水素ガス雰囲気も
しくは水素プラズマ雰囲気中等で熱処理すると、第1の
非晶質上の酸化膜を除去することが出来る。前にも述べ
たが、第1の非晶質層と第2の非晶質層を真空を破らず
に連続形成する方法も有効である。
第1図では、結晶核発生密度が比較的高い第1の非単結
晶シリコン層と結晶核が発生し難い第2の非単結晶シリ
コン層を積層して550℃〜650℃程度の熱処理を行
うと、まず、第1の非単結晶シリコン層で結晶核が発生
する。(しかも、核発生までに要する時間は数時間程度
と短い。)続いて、第1の非単結晶シリコン層で発生し
た結晶核をシードとして第2の非単結晶シリコン層が結
晶化される。第2の非単結晶シリコン層は結晶核が発生
し難いため、第1の非単結晶シリコン層で発生した結晶
核以外の場所からは結晶成長が起こり難い。その結果、
前記結晶核をシードとした選択的な結晶成長がなされ、
大粒径の多結晶シリコンが形成され、一方向に強く配向
する。
晶シリコン層と結晶核が発生し難い第2の非単結晶シリ
コン層を積層して550℃〜650℃程度の熱処理を行
うと、まず、第1の非単結晶シリコン層で結晶核が発生
する。(しかも、核発生までに要する時間は数時間程度
と短い。)続いて、第1の非単結晶シリコン層で発生し
た結晶核をシードとして第2の非単結晶シリコン層が結
晶化される。第2の非単結晶シリコン層は結晶核が発生
し難いため、第1の非単結晶シリコン層で発生した結晶
核以外の場所からは結晶成長が起こり難い。その結果、
前記結晶核をシードとした選択的な結晶成長がなされ、
大粒径の多結晶シリコンが形成され、一方向に強く配向
する。
また、第1図では第1の非単結晶層と第2の非単結晶層
を積層した後で、熱処理による固相成長を行っているが
、製造工程はこれに限定されるものではなく、例えば、
第1の非単結晶シリコン層を形成した後で熱処理を行い
ある程度固相成長させた後で、第2の非単結晶シリコン
層を積層し再び熱処理を行い固相成長させる等の方法も
ある。
を積層した後で、熱処理による固相成長を行っているが
、製造工程はこれに限定されるものではなく、例えば、
第1の非単結晶シリコン層を形成した後で熱処理を行い
ある程度固相成長させた後で、第2の非単結晶シリコン
層を積層し再び熱処理を行い固相成長させる等の方法も
ある。
これから別の例を述べる。第2図において、(a)は、
ガラス、石英等の絶縁性非晶質基板、もしくはSiO2
等の絶縁性非晶質材料層等の絶縁性非単結晶材料201
上に強く配向した(ある方向に配向した結晶粒の割合が
他の方向に配向した結晶粒の割合に比べ多く、ある方向
の配向のみが強くみられる)第1の非単結晶シリコン層
202を形成する工程。そして本例においては島状パタ
ーンを形成する工程である。島状のパターンを形成する
ことで、所望の位置に(該島より結晶成長が始まるため
)結晶粒が得られる。強く配向した多結晶シリコン層の
形成方法としては、例えば、LPCVD法を用い675
℃でく100〉配向の膜を形成、もちろん成膜方法や条
件はこれに限定されるものではなく、後で述べるPEC
VD法等を用いてもよく、強く配向した膜であることが
重要であり、成膜方法にはよらない。島状のパターン間
隔や形状は必要な結晶粒径や素子形状などに依存する。
ガラス、石英等の絶縁性非晶質基板、もしくはSiO2
等の絶縁性非晶質材料層等の絶縁性非単結晶材料201
上に強く配向した(ある方向に配向した結晶粒の割合が
他の方向に配向した結晶粒の割合に比べ多く、ある方向
の配向のみが強くみられる)第1の非単結晶シリコン層
202を形成する工程。そして本例においては島状パタ
ーンを形成する工程である。島状のパターンを形成する
ことで、所望の位置に(該島より結晶成長が始まるため
)結晶粒が得られる。強く配向した多結晶シリコン層の
形成方法としては、例えば、LPCVD法を用い675
℃でく100〉配向の膜を形成、もちろん成膜方法や条
件はこれに限定されるものではなく、後で述べるPEC
VD法等を用いてもよく、強く配向した膜であることが
重要であり、成膜方法にはよらない。島状のパターン間
隔や形状は必要な結晶粒径や素子形状などに依存する。
また結晶核発生密度がある程度低ければパターン形状の
自由度は増える。例えば1μm角に1個の核発生密度な
ら0.5から1μm角位のパターン形成でよい。これら
はシードとして用いている。(b)は、該第1の非単結
晶シリコン層202上に第2の非単結晶シリコン層20
3を積層する工程である。該第2の非単結晶シリコン層
の形成方法としては、例えば、真空蒸着法で1O−5P
a程度以下の真空度で非晶質シリコン膜を形成する等の
方法がある。尚、もちろん成膜方法はこれに限定される
ものではないが、202の非単結晶シリコン膜に比べて
結晶核発生密度の低い(望ましくは、550℃から65
0℃程度の熱処理を数十時間行っても結晶核が発生しな
い)非単結晶シリコンであることが望ましい。 (c)
は、上記の非単結晶薄膜を熱処理により結晶化を進める
工程である。熱処理温度は上記の非単結晶薄膜の成膜条
件により最適条件が異なるが、例えば550℃〜650
℃程度で2〜10時間程度窒素もしくはAr等の不活性
ガス雰囲気中で熱処理することである方向に強く配向し
た大粒径多結晶シリコン層204が形成される。これは
、ある方向に(ここでは<100>)強く配向した核が
発生する202の第1の非単結晶シリコン膜の結晶核を
シードとして203の第2の非単結晶シリコン層が結晶
化され、< 100>に強く配向した大粒径の多結晶シ
リコンfVI204が形成される。(d)は、多結晶化
されたシリコン層に半導体素子を形成する工程である。
自由度は増える。例えば1μm角に1個の核発生密度な
ら0.5から1μm角位のパターン形成でよい。これら
はシードとして用いている。(b)は、該第1の非単結
晶シリコン層202上に第2の非単結晶シリコン層20
3を積層する工程である。該第2の非単結晶シリコン層
の形成方法としては、例えば、真空蒸着法で1O−5P
a程度以下の真空度で非晶質シリコン膜を形成する等の
方法がある。尚、もちろん成膜方法はこれに限定される
ものではないが、202の非単結晶シリコン膜に比べて
結晶核発生密度の低い(望ましくは、550℃から65
0℃程度の熱処理を数十時間行っても結晶核が発生しな
い)非単結晶シリコンであることが望ましい。 (c)
は、上記の非単結晶薄膜を熱処理により結晶化を進める
工程である。熱処理温度は上記の非単結晶薄膜の成膜条
件により最適条件が異なるが、例えば550℃〜650
℃程度で2〜10時間程度窒素もしくはAr等の不活性
ガス雰囲気中で熱処理することである方向に強く配向し
た大粒径多結晶シリコン層204が形成される。これは
、ある方向に(ここでは<100>)強く配向した核が
発生する202の第1の非単結晶シリコン膜の結晶核を
シードとして203の第2の非単結晶シリコン層が結晶
化され、< 100>に強く配向した大粒径の多結晶シ
リコンfVI204が形成される。(d)は、多結晶化
されたシリコン層に半導体素子を形成する工程である。
尚、第2図(d)では、半導体素子としてTPTを形成
する場合を例としている。図においてこ 205はゲー
ト電極、206はソース・ドレイン領域、207はゲー
ト絶縁膜、208は層間絶縁膜、209はコンタクト穴
、210は配線を示す。TPT形成法の一例としては、
<ioo>方向に強く配向した大粒径多結晶シリコンJ
[204をパターン形成し、ゲート絶縁膜を形成する。
する場合を例としている。図においてこ 205はゲー
ト電極、206はソース・ドレイン領域、207はゲー
ト絶縁膜、208は層間絶縁膜、209はコンタクト穴
、210は配線を示す。TPT形成法の一例としては、
<ioo>方向に強く配向した大粒径多結晶シリコンJ
[204をパターン形成し、ゲート絶縁膜を形成する。
該ゲート絶縁膜は熱酸化法で形成する方法(高温プロセ
ス)とCVD法もしくはプラズマCVD法や光CVD法
やスパッタ法等で六百数十’C程度以下の低温で形成す
る方法(低温グロセス)がある。低温プロセスでは、基
板として安価なガラス基板を使用できるため、大型な液
晶表示パネルや密若型イメージセンサやを低コストで作
成できるほか、三次元IC等を形成する場合においても
、下層部の素子に悪影響(例えば、不純物の拡散等)を
与えずに、上層部に半導体素子を形成することが出来る
。続いて、ゲート電極を形成後、ソース・ドレイン領域
をイオン注入法、熱拡散法、プラズマドーピング法、レ
ーザードーピング法等で形成し、層間絶縁膜をCVD法
、スパッタ法、プラズマCVD法等で形成する。さらに
、該眉間絶縁膜にコンタクト穴を開け、配線を形成する
ことでTPTが形成される。
ス)とCVD法もしくはプラズマCVD法や光CVD法
やスパッタ法等で六百数十’C程度以下の低温で形成す
る方法(低温グロセス)がある。低温プロセスでは、基
板として安価なガラス基板を使用できるため、大型な液
晶表示パネルや密若型イメージセンサやを低コストで作
成できるほか、三次元IC等を形成する場合においても
、下層部の素子に悪影響(例えば、不純物の拡散等)を
与えずに、上層部に半導体素子を形成することが出来る
。続いて、ゲート電極を形成後、ソース・ドレイン領域
をイオン注入法、熱拡散法、プラズマドーピング法、レ
ーザードーピング法等で形成し、層間絶縁膜をCVD法
、スパッタ法、プラズマCVD法等で形成する。さらに
、該眉間絶縁膜にコンタクト穴を開け、配線を形成する
ことでTPTが形成される。
本発明に基づく半導体装置の製造方法で作製した低温プ
ロセスTPT (Nチャンネル)のチャンネル部は一方
向に強く配向した膜であるため酸化膜との界面は均一性
、平坦性などに優れ、局在準位密度も低く、かつ結晶が
大粒径であるため電界効果移動度は、200cm2/V
−sec以上となり、ガラス基板上に高性能なTPTを
安定して形成することが出来た。これは、本発明の製造
方法により、大粒径で強く配向した多結晶シリコン模が
再現性良く形成できるようになった結果可能となった。
ロセスTPT (Nチャンネル)のチャンネル部は一方
向に強く配向した膜であるため酸化膜との界面は均一性
、平坦性などに優れ、局在準位密度も低く、かつ結晶が
大粒径であるため電界効果移動度は、200cm2/V
−sec以上となり、ガラス基板上に高性能なTPTを
安定して形成することが出来た。これは、本発明の製造
方法により、大粒径で強く配向した多結晶シリコン模が
再現性良く形成できるようになった結果可能となった。
さらに、前記TFTI造工程に水素ガス等を含む気体の
プラズマ等の雰囲気に半導体素子をさらす工程を設ける
と、結晶粒界に存在する欠陥密度が低減され、前記電界
効果移動度はさらに向上する。
プラズマ等の雰囲気に半導体素子をさらす工程を設ける
と、結晶粒界に存在する欠陥密度が低減され、前記電界
効果移動度はさらに向上する。
また、本発明は、第2図の実施例仁示したTPT以外に
も、絶縁ゲート型半導体素子全穀に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
も、絶縁ゲート型半導体素子全穀に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
続いて、本発明レニ到った技術的背景を述べる(既に知
られている技術を含む)。
られている技術を含む)。
(1)絶縁ゲート型半導体に於て、絶縁膜、特に酸化膜
と多結晶シリコン薄膜との界面特性、素子特性は膜の配
向特性に大きく左右され一方向に配向が揃うことで特性
の向上、特に安定性の向上は著しい。また、大粒径多結
晶シリコン素子においては素子ばらつき低減の大きな向
上につながる。
と多結晶シリコン薄膜との界面特性、素子特性は膜の配
向特性に大きく左右され一方向に配向が揃うことで特性
の向上、特に安定性の向上は著しい。また、大粒径多結
晶シリコン素子においては素子ばらつき低減の大きな向
上につながる。
またこれらの特性が現れるのは、一方向に配向した結晶
粒の割合(体積比)ORIがその他の方向に配向した結
晶粒の割合の総和○R2に比べ多いときに現れ、ORI
の増加と共に成長後の配向は一方向性を強く持つ。特に
2倍近辺以上の物では、成長後の8.5割以上が○R1
方向に配向し、3倍近辺以上で9.7割以上と顕著にな
ることが実験的にわかった。
粒の割合(体積比)ORIがその他の方向に配向した結
晶粒の割合の総和○R2に比べ多いときに現れ、ORI
の増加と共に成長後の配向は一方向性を強く持つ。特に
2倍近辺以上の物では、成長後の8.5割以上が○R1
方向に配向し、3倍近辺以上で9.7割以上と顕著にな
ることが実験的にわかった。
(2)熱処理による結晶核発生密度及び結晶核が生成す
るまでの時間は、非単結晶シリコンの成膜方法によって
異なる。
るまでの時間は、非単結晶シリコンの成膜方法によって
異なる。
(3)例えば、LPCVD法で形成したシリコン膜の場
合は、内圧などにもよるが成膜温度625℃では<11
0>に強く配向し、675℃では<100>に強く配向
した(これらの結晶粒の7割以上が<110>もしくは
<100>に強く配向)結晶粒が非晶質相中に存在する
多結晶もしくは微結晶シリコンになっている(もちろん
内圧など装置の他の条件で温度の値は変化する)。この
膜を600℃程度で熱処理しても結晶粒径の増大、配向
特性の変化はほとんど見られない。また、成膜温度60
0℃以r特に560℃以下で形成した膜は非晶質になっ
ており、600℃程度の熱処理による結晶核発生密度及
び結晶核が生成するまでの時間が成膜温度によって異な
っていた。即ち、成膜温度560℃の場合は多結晶核発
生密度が高く、結晶粒径がせいぜい1000人程度(但
し、多結晶化に要する時間は1〜2時間程度と短い)で
あるが、成膜温度を下げるにしたがって、結晶核発生密
度は下がり、成膜温度540℃では3000Å以上の、
また、成膜温度500℃では5000Å以上の結晶粒径
を有する多結晶シリコンが600℃程度の熱処理により
形成された(但し、多結晶化に要する時間は、成膜温度
540℃では5時間程度、成膜温度500℃では20時
間以上必要であった)。
合は、内圧などにもよるが成膜温度625℃では<11
0>に強く配向し、675℃では<100>に強く配向
した(これらの結晶粒の7割以上が<110>もしくは
<100>に強く配向)結晶粒が非晶質相中に存在する
多結晶もしくは微結晶シリコンになっている(もちろん
内圧など装置の他の条件で温度の値は変化する)。この
膜を600℃程度で熱処理しても結晶粒径の増大、配向
特性の変化はほとんど見られない。また、成膜温度60
0℃以r特に560℃以下で形成した膜は非晶質になっ
ており、600℃程度の熱処理による結晶核発生密度及
び結晶核が生成するまでの時間が成膜温度によって異な
っていた。即ち、成膜温度560℃の場合は多結晶核発
生密度が高く、結晶粒径がせいぜい1000人程度(但
し、多結晶化に要する時間は1〜2時間程度と短い)で
あるが、成膜温度を下げるにしたがって、結晶核発生密
度は下がり、成膜温度540℃では3000Å以上の、
また、成膜温度500℃では5000Å以上の結晶粒径
を有する多結晶シリコンが600℃程度の熱処理により
形成された(但し、多結晶化に要する時間は、成膜温度
540℃では5時間程度、成膜温度500℃では20時
間以上必要であった)。
(4)同一成膜条件であっても膜厚を薄くすると、結晶
核(発生)密度が低くなる傾向がある。
核(発生)密度が低くなる傾向がある。
(5)プラズマ(PE)CVD法で形成したシリコン膜
の場合は、成膜温度600℃以上でく110〉に強く配
向し、675℃で特に強く<110〉に配向した(LP
CVDよりも一般に密度は低い、また配向の度合は高く
膜厚を薄くしても配向度合の変化は小さい。条件にもよ
るが結晶粒の内9割以上10割に近(<110>に配向
している。
の場合は、成膜温度600℃以上でく110〉に強く配
向し、675℃で特に強く<110〉に配向した(LP
CVDよりも一般に密度は低い、また配向の度合は高く
膜厚を薄くしても配向度合の変化は小さい。条件にもよ
るが結晶粒の内9割以上10割に近(<110>に配向
している。
)結晶粒が存在する非単結晶シリコンになっている。こ
の膜を600℃程度で熱処理しても、配向特性は良くな
っても劣化は見られない。また、成膜温度600℃以下
で形成した膜は非晶質に段々近くなり、600℃程度の
熱処理による結晶核発生密度及び結晶核が生成するまで
の時間は成膜温度によって異なっていた。また重要なこ
ととして、低い温度で堆積した膜は(600℃以下)成
膜後に配向の度合が低く、非晶質の様相であっても、熱
処理後に発生する結晶核の配向の度合は高いことがわか
っている(く110〉に強く配向する)。
の膜を600℃程度で熱処理しても、配向特性は良くな
っても劣化は見られない。また、成膜温度600℃以下
で形成した膜は非晶質に段々近くなり、600℃程度の
熱処理による結晶核発生密度及び結晶核が生成するまで
の時間は成膜温度によって異なっていた。また重要なこ
ととして、低い温度で堆積した膜は(600℃以下)成
膜後に配向の度合が低く、非晶質の様相であっても、熱
処理後に発生する結晶核の配向の度合は高いことがわか
っている(く110〉に強く配向する)。
LPCVD法で形成した膜よりも低温で効率よく成膜で
き、更に結晶核発生密度を下げることが出来る。熱処理
温度にもよるが、数μm以上の粒径を有する多結晶シリ
コンも形成できる(多結晶化に要する熱処理時間は長く
なる)。
き、更に結晶核発生密度を下げることが出来る。熱処理
温度にもよるが、数μm以上の粒径を有する多結晶シリ
コンも形成できる(多結晶化に要する熱処理時間は長く
なる)。
(6)プラズマ(PE)CVD方で形成したシリコン膜
は、成膜後の表面がLPCVD法で形成した物に比べて
凹凸が少ない。そのために、PECVDの場合、このシ
リコン膜上に他の膜を成膜する場合にきれいな界面が形
成でき優れたB質で優れた素子特性となる。
は、成膜後の表面がLPCVD法で形成した物に比べて
凹凸が少ない。そのために、PECVDの場合、このシ
リコン膜上に他の膜を成膜する場合にきれいな界面が形
成でき優れたB質で優れた素子特性となる。
以上の結果をもとに、大粒径の多結晶シリコンを形成す
べく検討した結果が、第1図や第2図に示した本発明の
製造工程である。その技術的ポイントは、結晶核発生密
度の低い非単結晶シリコン膜を強い配向性を持ち結晶核
発生密度の比較的高い非単結晶シリコン股上に積層して
固相成長させることで、短時間の熱処理で大粒径の多結
晶シリコン膜を形成可能とする点にある。
べく検討した結果が、第1図や第2図に示した本発明の
製造工程である。その技術的ポイントは、結晶核発生密
度の低い非単結晶シリコン膜を強い配向性を持ち結晶核
発生密度の比較的高い非単結晶シリコン股上に積層して
固相成長させることで、短時間の熱処理で大粒径の多結
晶シリコン膜を形成可能とする点にある。
もちろん、本発明の特徴は配向の度合の高い非単結晶膜
を用いて、非単結晶を大粒径で配向の度合の高い膜にす
ることにあるため、その形状や方式を問うものでない。
を用いて、非単結晶を大粒径で配向の度合の高い膜にす
ることにあるため、その形状や方式を問うものでない。
[発明の効果コ
以上述べたように、本発明によれば一方向に強く配向し
た大粒径の多結晶シリコン膜を形成することが出来る。
た大粒径の多結晶シリコン膜を形成することが出来る。
その結果、ランダムにしか配向しない場合に比べて、一
方向に強く配向した多結晶シリコン膜を用いて素子形成
した場合は粒径サイズが似ていても特性は大きく向上す
る。したがって絶縁性非晶質材料上に単結晶半導体装置
に近い高性能な半導体を形成することが可能となり、大
型で高解像度の液晶表示パネルや高速で高解像度の密着
型イメージセンサやTPTドライバー内臓の表示・印刷
等の半導体装置、また三次元IC等を容易に形成できる
ようになった。
方向に強く配向した多結晶シリコン膜を用いて素子形成
した場合は粒径サイズが似ていても特性は大きく向上す
る。したがって絶縁性非晶質材料上に単結晶半導体装置
に近い高性能な半導体を形成することが可能となり、大
型で高解像度の液晶表示パネルや高速で高解像度の密着
型イメージセンサやTPTドライバー内臓の表示・印刷
等の半導体装置、また三次元IC等を容易に形成できる
ようになった。
さらに、本発明はせいぜい650℃程度の低温の熱処理
が加わるだけであるため、 (1)基板として安価なガ
ラス基板を使用できる。 (2)三次元ICでは、下層
部の素子に悪影W(例えば、不純物の拡散等)を与えず
に上層部に半導体素子を形成することが出来る。等のメ
1ノットもある。
が加わるだけであるため、 (1)基板として安価なガ
ラス基板を使用できる。 (2)三次元ICでは、下層
部の素子に悪影W(例えば、不純物の拡散等)を与えず
に上層部に半導体素子を形成することが出来る。等のメ
1ノットもある。
また、本発明は、第1.2図の実施例に示したTPT以
外にも、絶縁ゲート型半導体素子全般に応用できるほか
、バイポーラトランジスタ、静電銹導型トランジスタ、
太陽電池・光センサをはじめとする光電変換素子等の半
導体素子を多結晶半導体を素子材として形成する場合に
きわめて有効な製造方法となる。
外にも、絶縁ゲート型半導体素子全般に応用できるほか
、バイポーラトランジスタ、静電銹導型トランジスタ、
太陽電池・光センサをはじめとする光電変換素子等の半
導体素子を多結晶半導体を素子材として形成する場合に
きわめて有効な製造方法となる。
の実施例における半導体装置の製造工程図である。
101.201・・・ 絶縁性非単結晶材料102.2
02・・・ 第1の非単結晶シリコン(層)103.2
03・・・ 第2の非単結晶シリコン層104.204
・・・ 多結晶シリコン層205 ・・・ ゲート電
極 206・・・ ソース・ドレイン領域 207・・・ ゲート絶縁膜 208・・・ 層間絶縁膜 209・・・ コンタクト穴 210・・・ 配線 (a) (a) (b) 第1図 第2図
02・・・ 第1の非単結晶シリコン(層)103.2
03・・・ 第2の非単結晶シリコン層104.204
・・・ 多結晶シリコン層205 ・・・ ゲート電
極 206・・・ ソース・ドレイン領域 207・・・ ゲート絶縁膜 208・・・ 層間絶縁膜 209・・・ コンタクト穴 210・・・ 配線 (a) (a) (b) 第1図 第2図
Claims (1)
- 【特許請求の範囲】 1)(a)絶縁性非晶質材料上に、ある方向に配向した
結晶粒の体積割合をOR1とし、その他の方向に配向し
た結晶粒の体積割合の総和をOR2とすると、OR1>
OR2が成立する第1のシリコン層を形成する工程、 (b)該第1のシリコン層上に第2のシリコン層を形成
する工程、 (c)該第1のシリコン層及び第2のシリコン層を熱処
理等により結晶成長させる工程、 (d)結晶成長させたシリコン層に半導体素子を形成す
る工程を少なくとも有することを特徴とする半導体装置
の製造方法。 2)第1のシリコン層において、OR1>2*OR2で
あることを特徴とする請求項1記載の半導体装置の製造
方法。 3)第1のシリコン層を基板温度500℃以上のプラズ
マCVD法で形成したことを特徴とする請求項1記載の
半導体装置の製造方法。 4)第1のシリコン層の膜厚が50Åから250Åであ
ることを特徴とする請求項1記載の半導体装置の製造方
法。 5)第1のシリコン層をパターニングする工程を請求項
1の(a)の工程後に行うことを特徴とする請求項1記
載の半導体装置の製造方法。 6)第1のシリコン層と第2のシリコン層を同一真空装
置内で形成したことを特徴とする請求項3記載の半導体
装置の製造方法。 7)(a)絶縁性非晶質材料上に、基板温度500℃以
上のプラズマCVD法でシリコン層を形成し始める工程
、 (b)基板温度600℃以下のプラズマCVD法でシリ
コン層を形成し終える工程、 (c)該シリコン層を熱処理等により結晶成長させる工
程、 (d)結晶成長させたシリコン層に半導体素子を形成す
る工程を少なくとも有することを特徴とする半導体装置
の製造方法。 8)シリコン層を同一真空装置内で堆積、それと共に基
板温度を下げる工程を含むことを特徴とする請求項7記
載の半導体装置の製造方法。 9)シリコン層をパターニングする工程を請求項7の(
a)の工程後に行うことを特徴とする請求項7記載の半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32965488A JPH02174218A (ja) | 1988-12-27 | 1988-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32965488A JPH02174218A (ja) | 1988-12-27 | 1988-12-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02174218A true JPH02174218A (ja) | 1990-07-05 |
Family
ID=18223762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32965488A Pending JPH02174218A (ja) | 1988-12-27 | 1988-12-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02174218A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015115435A (ja) * | 2013-12-11 | 2015-06-22 | 東京エレクトロン株式会社 | アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置 |
-
1988
- 1988-12-27 JP JP32965488A patent/JPH02174218A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015115435A (ja) * | 2013-12-11 | 2015-06-22 | 東京エレクトロン株式会社 | アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6329269B1 (en) | Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen | |
JPH02140915A (ja) | 半導体装置の製造方法 | |
EP0598409B1 (en) | A method of manufacturing a semiconductor device | |
JPH0714764A (ja) | 薄膜多結晶シリコン及びその製造方法 | |
JP2689935B2 (ja) | 半導体薄膜形成方法 | |
KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
JPH02103925A (ja) | 半導体装置の製造方法 | |
JP3357707B2 (ja) | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
JPH02283036A (ja) | 半導体装置の製造方法 | |
JPH01270310A (ja) | 半導体製造方法 | |
JPH02174218A (ja) | 半導体装置の製造方法 | |
JPH03289140A (ja) | 半導体装置の製造方法 | |
KR20020027775A (ko) | 인이 도핑된 비정질 막의 금속 유도 결정화 방법 | |
JPH04152624A (ja) | 薄膜半導体装置の製造方法 | |
JP2822394B2 (ja) | 半導体装置の製造方法 | |
JPH02174219A (ja) | 半導体装置の製造方法 | |
JP3093762B2 (ja) | 半導体装置の製造方法 | |
JP3266185B2 (ja) | 多結晶半導体薄膜の製造方法 | |
KR960004902B1 (ko) | 다결정 실리콘 박막 제조방법 | |
JPH10214790A (ja) | シリコン系半導体薄膜の製造方法 | |
JP3105310B2 (ja) | 多結晶半導体膜および薄膜トランジスタ作製方法 | |
JPH04163910A (ja) | 半導体薄膜の製造方法 | |
JP2876598B2 (ja) | 半導体装置の製造方法 | |
JPH02213123A (ja) | 半導体装置の製造方法 | |
JPH01276616A (ja) | 半導体装置の製造方法 |