JPH0589590A - デイスク駆動装置 - Google Patents
デイスク駆動装置Info
- Publication number
- JPH0589590A JPH0589590A JP8001292A JP8001292A JPH0589590A JP H0589590 A JPH0589590 A JP H0589590A JP 8001292 A JP8001292 A JP 8001292A JP 8001292 A JP8001292 A JP 8001292A JP H0589590 A JPH0589590 A JP H0589590A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- supplied
- output
- nand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で極めて精度の高い速度サーボを
行う。 【構成】 微分回路3からの信号が、11クロックの反
転期間のリトリガブル単安定マルチバイブレータ30に
供給され、このマルチバイブレータ30の出力が、4フ
レームの反転期間のリトリガブル単安定マルチバイブレ
ータ31に供給される。また同期分離回路5からのロッ
ク表示信号がマルチバイブレータ30、31の反転のイ
ネーブル端子に供給される。このマルチバイブレータ3
1からの信号が抵抗器32を通じて比較回路33に供給
される。この比較回路33に分圧回路34からの任意の
電位が供給される。この比較出力がナンド回路35に供
給されると共に、インバータ36を通じてナンド回路3
7に供給され、このナンド回路35、37の出力が、そ
れぞれトランジスタ21、22及び23、24のベース
に供給される。
行う。 【構成】 微分回路3からの信号が、11クロックの反
転期間のリトリガブル単安定マルチバイブレータ30に
供給され、このマルチバイブレータ30の出力が、4フ
レームの反転期間のリトリガブル単安定マルチバイブレ
ータ31に供給される。また同期分離回路5からのロッ
ク表示信号がマルチバイブレータ30、31の反転のイ
ネーブル端子に供給される。このマルチバイブレータ3
1からの信号が抵抗器32を通じて比較回路33に供給
される。この比較回路33に分圧回路34からの任意の
電位が供給される。この比較出力がナンド回路35に供
給されると共に、インバータ36を通じてナンド回路3
7に供給され、このナンド回路35、37の出力が、そ
れぞれトランジスタ21、22及び23、24のベース
に供給される。
Description
【0001】
【産業上の利用分野】本発明は、例えば光学式のコンパ
クトディスクプレーヤに使用して好適なディスク駆動装
置に関する。
クトディスクプレーヤに使用して好適なディスク駆動装
置に関する。
【0002】
【従来の技術】例えば光学式のコンパクトディスクにお
いては、信号はディスクの内周から外周に向って螺旋状
に線速一定で記録されている。従ってこのようなディス
クを再生する場合においても、記録時と同じ線速一定と
なるようにディスクの回転にサーボを掛ける必要があ
る。
いては、信号はディスクの内周から外周に向って螺旋状
に線速一定で記録されている。従ってこのようなディス
クを再生する場合においても、記録時と同じ線速一定と
なるようにディスクの回転にサーボを掛ける必要があ
る。
【0003】その場合に、例えばピックアップの再生位
置とディスクの中心との距離を検出し、この距離から演
算にて回転速度を求めてサーボを行うことが提案された
が、この方法では演算回路等の構成が複雑となり、また
サーボの精度も余り高くなかった。
置とディスクの中心との距離を検出し、この距離から演
算にて回転速度を求めてサーボを行うことが提案された
が、この方法では演算回路等の構成が複雑となり、また
サーボの精度も余り高くなかった。
【0004】ところでコンパクトディスクの記録におい
ては、いわゆるランレングスリミテッド方式のコード化
が行われ、例えば“0”の連続する数の最小と最大が定
められている。また“0”が最大数(例えば11)連続
するパターンは、フレーム同期信号として所定期間ごと
に必ず存在する。
ては、いわゆるランレングスリミテッド方式のコード化
が行われ、例えば“0”の連続する数の最小と最大が定
められている。また“0”が最大数(例えば11)連続
するパターンは、フレーム同期信号として所定期間ごと
に必ず存在する。
【0005】そこで本願発明者は先に次のようなディス
ク駆動装置を提案した。
ク駆動装置を提案した。
【0006】図3において、ディスク(図示せず)から
光検出器1にて取り出された信号が波形変換回路2、微
分回路3に供給されて“0”、“1”に対応する信号が
再生され、セレクタ回路4の第1の接点Aに供給され
る。また微分回路3からの信号が同期分離回路5に供給
される。ここで分離回路5はPLLを含み、再生信号中
のクロック信号にロックしてフレーム同期信号が分離さ
れると共に、このPLLのロックレンジが狭くされてロ
ックが掛からない内は“0”の表示信号が取り出される
ようにされる。
光検出器1にて取り出された信号が波形変換回路2、微
分回路3に供給されて“0”、“1”に対応する信号が
再生され、セレクタ回路4の第1の接点Aに供給され
る。また微分回路3からの信号が同期分離回路5に供給
される。ここで分離回路5はPLLを含み、再生信号中
のクロック信号にロックしてフレーム同期信号が分離さ
れると共に、このPLLのロックレンジが狭くされてロ
ックが掛からない内は“0”の表示信号が取り出される
ようにされる。
【0007】この分離された同期信号がセレクタ回路4
の第2の接点Bに供給される。さらに基準のクロック発
生器6が設けられ、この発生器6からは所定のサーボが
掛かったときの再生信号中のクロック信号に等しい周波
数(例えば2.16MHz)の基準クロック信号が形成
される。この基準クロック信号が分周回路7に供給され
て、フレーム同期信号の4回分(4フレーム)に対応す
る信号が形成され、この信号がセレクタ回路4の第3の
接点Cに供給される。
の第2の接点Bに供給される。さらに基準のクロック発
生器6が設けられ、この発生器6からは所定のサーボが
掛かったときの再生信号中のクロック信号に等しい周波
数(例えば2.16MHz)の基準クロック信号が形成
される。この基準クロック信号が分周回路7に供給され
て、フレーム同期信号の4回分(4フレーム)に対応す
る信号が形成され、この信号がセレクタ回路4の第3の
接点Cに供給される。
【0008】また分離回路5からのPLLのロック表示
信号がセレクタ4に供給され、この信号が“0”の期間
にセレクタ4は接点Aに接続される。なおセレクタ4は
通常は接点Bに接続される。このセレクタ4からの信号
がカウンタ8のリセット端子に供給されると共に発生器
6からのクロック信号がカウンタ8のカウント端子に供
給される。
信号がセレクタ4に供給され、この信号が“0”の期間
にセレクタ4は接点Aに接続される。なおセレクタ4は
通常は接点Bに接続される。このセレクタ4からの信号
がカウンタ8のリセット端子に供給されると共に発生器
6からのクロック信号がカウンタ8のカウント端子に供
給される。
【0009】そして例えばフレーム同期信号の“0”の
連続する数が11だった場合に、このカウンタ8のカウ
ント数が「8」を示す出力がナンド回路9に供給される
と共に、カウント数が「2」を示す出力が遅延回路10
を通じてナンド回路9に供給される。このためナンド回
路9からは、通常“1”の出力が取り出されると共に、
カウント値が「10」になって所定の遅延時間後のカウ
ント値が「11」になる時点に相当する時点に出力が
“0”になる。この出力信号がカウンタ8のイネーブル
端子に供給されてカウンタ8の出力が「11」に固定さ
れると共に、セレクタ4に供給されてこの信号が“0”
の期間にセレクタ4は接点Cに接続される。
連続する数が11だった場合に、このカウンタ8のカウ
ント数が「8」を示す出力がナンド回路9に供給される
と共に、カウント数が「2」を示す出力が遅延回路10
を通じてナンド回路9に供給される。このためナンド回
路9からは、通常“1”の出力が取り出されると共に、
カウント値が「10」になって所定の遅延時間後のカウ
ント値が「11」になる時点に相当する時点に出力が
“0”になる。この出力信号がカウンタ8のイネーブル
端子に供給されてカウンタ8の出力が「11」に固定さ
れると共に、セレクタ4に供給されてこの信号が“0”
の期間にセレクタ4は接点Cに接続される。
【0010】さらにナンド回路9の出力がインバータ1
1、ローパスフィルタ12、抵抗器13を通じてインバ
ータ14に供給される。
1、ローパスフィルタ12、抵抗器13を通じてインバ
ータ14に供給される。
【0011】また発生器6からのクロック信号が分周回
路15に供給されて基準フレーム同期信号が形成され、
この信号と分離回路5からの再生フレーム同期信号とが
フリップフロップ回路16に供給されて両者の位相差が
出力される。この出力がナンド回路17、ローパスフィ
ルタ18、抵抗器19を通じてインバータ14に供給さ
れる。
路15に供給されて基準フレーム同期信号が形成され、
この信号と分離回路5からの再生フレーム同期信号とが
フリップフロップ回路16に供給されて両者の位相差が
出力される。この出力がナンド回路17、ローパスフィ
ルタ18、抵抗器19を通じてインバータ14に供給さ
れる。
【0012】これによってインバータ14からは、カウ
ンタ8の出力が「11」になっている期間の長さ、及
び、基準フレーム同期信号と再生フレーム信号との位相
差に応じた出力が取り出される。
ンタ8の出力が「11」になっている期間の長さ、及
び、基準フレーム同期信号と再生フレーム信号との位相
差に応じた出力が取り出される。
【0013】このインバータ14の出力がナンド回路2
0に供給されると共に、分離回路5からのロック表示出
力がナンド回路20に供給される。このナンド回路20
の出力がnpnトランジスタ21、pnpトランジスタ
22のベースに供給される。またインバータ14の出力
がnpnトランジスタ23、pnpトランジスタ24の
ベースに供給される。このトランジスタ21、23のコ
レクタが電源端子に接続され、トランジスタ22、24
のコレクタが接地される。さらにトランジスタ21、2
2のエミッタが互いに接続され、トランジスタ23、2
4のエミッタが互いに接続され、この接続点間にディス
ク回転用のスピンドルモータ25が接続される。
0に供給されると共に、分離回路5からのロック表示出
力がナンド回路20に供給される。このナンド回路20
の出力がnpnトランジスタ21、pnpトランジスタ
22のベースに供給される。またインバータ14の出力
がnpnトランジスタ23、pnpトランジスタ24の
ベースに供給される。このトランジスタ21、23のコ
レクタが電源端子に接続され、トランジスタ22、24
のコレクタが接地される。さらにトランジスタ21、2
2のエミッタが互いに接続され、トランジスタ23、2
4のエミッタが互いに接続され、この接続点間にディス
ク回転用のスピンドルモータ25が接続される。
【0014】この回路において、分離回路5のPLLに
ロックが掛かるまでの間は、ナンド回路20に“0”が
供給され、ナンド回路20の出力は“1”で、トランジ
スタ21がオン、22がオフされている。またこのとき
セレクタ4は接点Aに接続されており、再生信号が直接
カウンタ8に供給される。このためディスクの回転が遅
くて、信号が間伸びしているときはカウンタ8が頻繁に
「11」になり、ナンド回路9の出力が“0”になる。
ロックが掛かるまでの間は、ナンド回路20に“0”が
供給され、ナンド回路20の出力は“1”で、トランジ
スタ21がオン、22がオフされている。またこのとき
セレクタ4は接点Aに接続されており、再生信号が直接
カウンタ8に供給される。このためディスクの回転が遅
くて、信号が間伸びしているときはカウンタ8が頻繁に
「11」になり、ナンド回路9の出力が“0”になる。
【0015】この出力によりカウンタ8が停止され、セ
レクタ4が接点Cに切換えられて、カウンタ8は4フレ
ーム期間停止される。そしてナンド回路9の出力“0”
により、インバータ14の出力が“0”になり、トラン
ジスタ23がオフ、24がオンになってモータ25には
矢印の方向の電流が流され、モータ25の回転速度が上
昇される。
レクタ4が接点Cに切換えられて、カウンタ8は4フレ
ーム期間停止される。そしてナンド回路9の出力“0”
により、インバータ14の出力が“0”になり、トラン
ジスタ23がオフ、24がオンになってモータ25には
矢印の方向の電流が流され、モータ25の回転速度が上
昇される。
【0016】これによってディスクは信号の最大間隔が
略11クロックになるまで回転速度が上昇されている。
略11クロックになるまで回転速度が上昇されている。
【0017】さらにこのとき分離回路5のPLLはロッ
クされ、セレクタ4が接点Bに切換られると共に、ナン
ド回路20に“1”が供給される。このため分離された
フレーム同期信号がカウンタ8に供給される。そしてこ
の同期信号の長さが11クロック以上のときは上述と同
様に4フレーム期間ナンド回路9の出力が“0”にな
り、インバータ14の出力が“0”、ナンド回路20の
出力が“1”で、トランジスタ21、24がオン、2
2、23がオフとなってモータ25には矢印の方向に電
流が流され、回転速度が上昇される。
クされ、セレクタ4が接点Bに切換られると共に、ナン
ド回路20に“1”が供給される。このため分離された
フレーム同期信号がカウンタ8に供給される。そしてこ
の同期信号の長さが11クロック以上のときは上述と同
様に4フレーム期間ナンド回路9の出力が“0”にな
り、インバータ14の出力が“0”、ナンド回路20の
出力が“1”で、トランジスタ21、24がオン、2
2、23がオフとなってモータ25には矢印の方向に電
流が流され、回転速度が上昇される。
【0018】これに対して、同期信号の長さが11クロ
ック以下になるとナンド回路9の出力が“1”になり、
インバータ14の出力が“1”、ナンド回路20の出力
が“0”で、トランジスタ21、24がオフ、22、2
3がオンとなってモータ25には矢印と逆の方向に電流
が流され、回転速度が低下される。
ック以下になるとナンド回路9の出力が“1”になり、
インバータ14の出力が“1”、ナンド回路20の出力
が“0”で、トランジスタ21、24がオフ、22、2
3がオンとなってモータ25には矢印と逆の方向に電流
が流され、回転速度が低下される。
【0019】これによってディスクには同期信号の長さ
が11クロックになるように回転速度サーボが掛けられ
る。
が11クロックになるように回転速度サーボが掛けられ
る。
【0020】またこのときフリップフロップ回路16か
らは、再生同期信号から基準同期信号までの間が“1”
で、基準同期信号から次の再生同期信号までの間が
“0”の信号が取り出される。このため再生同期信号
が、基準同期信号と180度の位相差の位置より遅れた
ときに信号が“0”の期間が長くなり、進んだときに
“1”の期間が長くなる。そして信号が“0”のときに
ナンド回路17の出力が“1”、インバータ14の出力
が“0”、ナンド回路20の出力が“1”となって、モ
ータ25の回転速度が上昇される。逆に信号が“1”の
時に回転速度が低下される。
らは、再生同期信号から基準同期信号までの間が“1”
で、基準同期信号から次の再生同期信号までの間が
“0”の信号が取り出される。このため再生同期信号
が、基準同期信号と180度の位相差の位置より遅れた
ときに信号が“0”の期間が長くなり、進んだときに
“1”の期間が長くなる。そして信号が“0”のときに
ナンド回路17の出力が“1”、インバータ14の出力
が“0”、ナンド回路20の出力が“1”となって、モ
ータ25の回転速度が上昇される。逆に信号が“1”の
時に回転速度が低下される。
【0021】これによってディスクには同期信号が所定
の位置になるように回転位相サーボが掛けられる。
の位置になるように回転位相サーボが掛けられる。
【0022】このようにしてディスクに線速一定の回転
速度サーボ及び回転位相サーボが掛けられる。そしてこ
の場合に、回転当初の速度の引き込みをカウンタ8を兼
用して行っているので、簡単な構成で速度の引き込みを
良好に行うことができる。
速度サーボ及び回転位相サーボが掛けられる。そしてこ
の場合に、回転当初の速度の引き込みをカウンタ8を兼
用して行っているので、簡単な構成で速度の引き込みを
良好に行うことができる。
【0023】ところがこの回路の場合、回転速度サーボ
は同期信号の長さ(11クロック)をクロック信号で検
出しているために、このサーボの精度は1/11と極め
て粗くなっている。
は同期信号の長さ(11クロック)をクロック信号で検
出しているために、このサーボの精度は1/11と極め
て粗くなっている。
【0024】ここで例えば位相サーボ系において、フレ
ーム同期信号を逓倍して本来のフレーム同期信号より高
い周波数(例えば7.35kHz)で位相サーボを掛け
るようにすると、速度サーボの精度も高くする必要があ
る。その場合に上述のような粗いサーボでは位相サーボ
の周波数を上げることができず、良好なサーボを行うこ
とができなかった。
ーム同期信号を逓倍して本来のフレーム同期信号より高
い周波数(例えば7.35kHz)で位相サーボを掛け
るようにすると、速度サーボの精度も高くする必要があ
る。その場合に上述のような粗いサーボでは位相サーボ
の周波数を上げることができず、良好なサーボを行うこ
とができなかった。
【0025】
【発明が解決しようとする課題】本発明は、このような
点にかんがみ、簡単な構成で精度の高い速度サーボが行
えるようにするものである。
点にかんがみ、簡単な構成で精度の高い速度サーボが行
えるようにするものである。
【0026】
【課題を解決するための手段】本発明は、ディスクを回
転駆動するモータ25と、上記ディスクに記録された信
号を光学的に検出して再生された再生信号中の同期信号
を逓倍した信号が計数されるとともに、基準の同期信号
でリセットされるカウンタ39と、このカウンタの出力
を積分する積分回路43と、この積分出力をピーク値で
サンプルホールドするサンプルホールド回路(スイッチ
ング素子45、コンデンサ46)とを有し、このサンプ
ルホールド値を速度サーボ信号とするとともに、上記再
生信号中の同期信号と上記基準の同期信号との位相差に
対応する信号を位相サーボ信号として、上記速度サーボ
信号及び位相サーボ信号により上記モータを制御して上
記ディスクの回転速度が線速度一定となるようにしたこ
とを特徴とするディスク駆動装置である。
転駆動するモータ25と、上記ディスクに記録された信
号を光学的に検出して再生された再生信号中の同期信号
を逓倍した信号が計数されるとともに、基準の同期信号
でリセットされるカウンタ39と、このカウンタの出力
を積分する積分回路43と、この積分出力をピーク値で
サンプルホールドするサンプルホールド回路(スイッチ
ング素子45、コンデンサ46)とを有し、このサンプ
ルホールド値を速度サーボ信号とするとともに、上記再
生信号中の同期信号と上記基準の同期信号との位相差に
対応する信号を位相サーボ信号として、上記速度サーボ
信号及び位相サーボ信号により上記モータを制御して上
記ディスクの回転速度が線速度一定となるようにしたこ
とを特徴とするディスク駆動装置である。
【0027】
【作用】これによれば、簡単な構成で極めて精度の高い
速度サーボを行うことができる。
速度サーボを行うことができる。
【0028】
【実施例】図1において、微分回路3からの信号が、1
1クロックの反転期間のリトリガブル単安定マルチバイ
ブレータ30に供給され、このマルチバイブレータ30
の出力が、4フレームの反転期間のリトリガブル単安定
マルチバイブレータ31に供給される。また同期分離回
路5からのロック表示信号がマルチバイブレータ30、
31の反転のイネーブル端子に供給される。
1クロックの反転期間のリトリガブル単安定マルチバイ
ブレータ30に供給され、このマルチバイブレータ30
の出力が、4フレームの反転期間のリトリガブル単安定
マルチバイブレータ31に供給される。また同期分離回
路5からのロック表示信号がマルチバイブレータ30、
31の反転のイネーブル端子に供給される。
【0029】これらの回路において、分離回路5がロッ
クするまでの間にマルチバイブレータ30、31が動作
状態にされる。そしてこの間に、再生信号中の“1”の
間隔が11クロック以上だとマルチバイブレータ30が
反転し、マルチバイブレータ31から4フレーム期間
“1”の信号が取り出される。なお“1”の間隔が繰り
返し11クロック以上になるときはマルチバイブレータ
31の出力は連続的に“1”になる。
クするまでの間にマルチバイブレータ30、31が動作
状態にされる。そしてこの間に、再生信号中の“1”の
間隔が11クロック以上だとマルチバイブレータ30が
反転し、マルチバイブレータ31から4フレーム期間
“1”の信号が取り出される。なお“1”の間隔が繰り
返し11クロック以上になるときはマルチバイブレータ
31の出力は連続的に“1”になる。
【0030】この信号が抵抗器32を通じて比較回路3
3に供給される。
3に供給される。
【0031】この比較回路33に分圧回路34からの任
意の電位が供給される。ここで入力信号が“1”であれ
ば比較回路33の出力も“1”になる。この比較出力が
ナンド回路35に供給されると共に、インバータ36を
通じてナンド回路37に供給され、このナンド回路3
5、37の出力が、それぞれトランジスタ21、22及
び23、24のベースに供給される。
意の電位が供給される。ここで入力信号が“1”であれ
ば比較回路33の出力も“1”になる。この比較出力が
ナンド回路35に供給されると共に、インバータ36を
通じてナンド回路37に供給され、このナンド回路3
5、37の出力が、それぞれトランジスタ21、22及
び23、24のベースに供給される。
【0032】従って同期分離回路5にロックがかかるま
での期間において、ナンド回路35、37の他方の入力
が通常“1”のときにマルチバイブレータ31の出力が
“1”になるとモータ25に矢印の向きの電流が流さ
れ、ディスクの回転が略所定の速度となるまで加速さ
れ、いわゆる引き込みが行われる。
での期間において、ナンド回路35、37の他方の入力
が通常“1”のときにマルチバイブレータ31の出力が
“1”になるとモータ25に矢印の向きの電流が流さ
れ、ディスクの回転が略所定の速度となるまで加速さ
れ、いわゆる引き込みが行われる。
【0033】また同期分離回路5からの同期信号がナン
ド回路38を通じてカウンタ39のリセット端子に供給
される。また分離回路5からのロック表示信号がナンド
回路38に供給される。さらにクロック発生器6からの
クロック信号がナンド回路40を通じてカウンタ39の
カウント端子に供給される。
ド回路38を通じてカウンタ39のリセット端子に供給
される。また分離回路5からのロック表示信号がナンド
回路38に供給される。さらにクロック発生器6からの
クロック信号がナンド回路40を通じてカウンタ39の
カウント端子に供給される。
【0034】そして例えばクロック周波数が2.16M
Hz、フレーム周波数が7.35kHzだった場合に、
このカウンタ39のカウント値が「1」、「32」、
「256」を示す出力がナンド回路41に供給され、カ
ウント値が「289」になった時点にナンド回路41の
出力が“0”になる。この出力がナンド回路40に供給
され、以後クロック信号の供給が停止されてカウンタ3
9の出力が「289」に固定される。
Hz、フレーム周波数が7.35kHzだった場合に、
このカウンタ39のカウント値が「1」、「32」、
「256」を示す出力がナンド回路41に供給され、カ
ウント値が「289」になった時点にナンド回路41の
出力が“0”になる。この出力がナンド回路40に供給
され、以後クロック信号の供給が停止されてカウンタ3
9の出力が「289」に固定される。
【0035】さらにナンド回路41の出力がインバータ
42、積分回路43、アンプ44を通じてスイッチング
素子45に供給され、このスイッチング素子45がナン
ド回路38の出力によってオンされて、このオンされた
ときの信号がコンデンサ46に供給される。
42、積分回路43、アンプ44を通じてスイッチング
素子45に供給され、このスイッチング素子45がナン
ド回路38の出力によってオンされて、このオンされた
ときの信号がコンデンサ46に供給される。
【0036】これらの回路において、例えば図2のAの
ようなフレーム同期信号があった場合に、インバータ4
2の出力は図2のBのようになる。ここで 2.16(MHz)÷7.35(kHz)≒294 であって、インバータ42の出力が“1”になる期間は 294−289=5 約5クロック期間である。この信号が積分回路43に供
給されて図2のCのような信号が形成され、この信号が
ナンド回路38の出力でサンプルホールドされて、図2
のDのようにピーク値が取り出され、このピーク値は再
生同期信号の間隔すなわちディスクの速度に対応してい
る。
ようなフレーム同期信号があった場合に、インバータ4
2の出力は図2のBのようになる。ここで 2.16(MHz)÷7.35(kHz)≒294 であって、インバータ42の出力が“1”になる期間は 294−289=5 約5クロック期間である。この信号が積分回路43に供
給されて図2のCのような信号が形成され、この信号が
ナンド回路38の出力でサンプルホールドされて、図2
のDのようにピーク値が取り出され、このピーク値は再
生同期信号の間隔すなわちディスクの速度に対応してい
る。
【0037】この信号が抵抗器47を通じて比較回路3
3に供給される。
3に供給される。
【0038】また同期分離回路5からの同期信号が微分
回路48を通じてフリップフロップ回路49のリセット
端子に供給される。さらに分周回路15からの基準同期
信号がナンド回路50に供給され、このナンド回路50
に供給され、このナンド回路50に分離回路5からのロ
ック表示信号が供給され、このナンド回路50の出力が
微分回路51を通じてフリップフロップ回路49のセッ
ト端子に供給される。このフリップフロップ回路49の
出力が積分回路52に供給される。
回路48を通じてフリップフロップ回路49のリセット
端子に供給される。さらに分周回路15からの基準同期
信号がナンド回路50に供給され、このナンド回路50
に供給され、このナンド回路50に分離回路5からのロ
ック表示信号が供給され、このナンド回路50の出力が
微分回路51を通じてフリップフロップ回路49のセッ
ト端子に供給される。このフリップフロップ回路49の
出力が積分回路52に供給される。
【0039】これらの回路において、基準同期信号が図
2のEに示すようであった場合に、分離回路5がロック
されるとフリップフロップ回路49からは図2のFに示
すような信号が取り出される。この信号が積分されて図
2のGのような再生同期信号と基準同期信号との位相差
に応じた信号が形成される。
2のEに示すようであった場合に、分離回路5がロック
されるとフリップフロップ回路49からは図2のFに示
すような信号が取り出される。この信号が積分されて図
2のGのような再生同期信号と基準同期信号との位相差
に応じた信号が形成される。
【0040】この信号が直流遮断用のコンデンサ53、
抵抗器54を通じて比較回路33に供給される。
抵抗器54を通じて比較回路33に供給される。
【0041】このため比較回路33にはコンデンサ46
からの信号と積分回路52からの信号とが抵抗加算され
て、図2のHに示すような信号が供給される。この信号
が任意の比較レベルaで比較されて図2のIのようなデ
ィスクの速度及び同期信号の位相差に対応してパルス幅
変調された信号が取り出される。
からの信号と積分回路52からの信号とが抵抗加算され
て、図2のHに示すような信号が供給される。この信号
が任意の比較レベルaで比較されて図2のIのようなデ
ィスクの速度及び同期信号の位相差に対応してパルス幅
変調された信号が取り出される。
【0042】従って同期分離回路5にロックがかかった
後の期間において、ナンド回路35、37の他方の入力
が通常“1”のときに、比較回路33の出力が低電位に
なるとモータ25に矢印の向きの電流が流され、高電位
になると逆向きの電流が流されてディスクの回転の速度
及び位相サーボが行われる。
後の期間において、ナンド回路35、37の他方の入力
が通常“1”のときに、比較回路33の出力が低電位に
なるとモータ25に矢印の向きの電流が流され、高電位
になると逆向きの電流が流されてディスクの回転の速度
及び位相サーボが行われる。
【0043】また同期分離回路5からのロック表示信号
が例えば3フレームの反転期間のリトリガブル単安定マ
ルチバイブレータ55に供給され、この出力がナンド回
路56に供給されると共に、表示信号がインバータ57
を通じてナンド回路56に供給される。このナンド回路
56の出力がナンド回路35、37の他方の入力に供給
される。
が例えば3フレームの反転期間のリトリガブル単安定マ
ルチバイブレータ55に供給され、この出力がナンド回
路56に供給されると共に、表示信号がインバータ57
を通じてナンド回路56に供給される。このナンド回路
56の出力がナンド回路35、37の他方の入力に供給
される。
【0044】これらの回路において、通常分離回路5が
ロックされているときは、マルチバイブレータ55は反
転せず、マルチバイブレータ55、インバータ57の出
力は共に“0”でナンド回路56の出力は“1”になっ
てナンド回路35、37の他方の入力に供給されてい
る。これに対してディスク表面の傷等によって再生信号
にドロップアウトを生じ分離回路5のロック表示信号が
出力されなくなると、表示信号の立ち下がりでマルチバ
イブレータ55が反転されて出力が“1”になり、また
インバータ57の出力も“1”になってナンド回路56
の出力が“0”になる。
ロックされているときは、マルチバイブレータ55は反
転せず、マルチバイブレータ55、インバータ57の出
力は共に“0”でナンド回路56の出力は“1”になっ
てナンド回路35、37の他方の入力に供給されてい
る。これに対してディスク表面の傷等によって再生信号
にドロップアウトを生じ分離回路5のロック表示信号が
出力されなくなると、表示信号の立ち下がりでマルチバ
イブレータ55が反転されて出力が“1”になり、また
インバータ57の出力も“1”になってナンド回路56
の出力が“0”になる。
【0045】これによってナンド回路35、37の出力
は共に“1”に固定され、トランジスタ21、23がオ
ン、22、24がオフにされてモータ25に電流が流さ
れず、モータ25は慣性のみによって回転される。また
表示信号が復活するとインバータ57の出力が“0”に
なり、ナンド回路56の出力は“1”になる。さらに起
動時や長時間のドロップアウトによって表示信号が3フ
レーム以上連続して“0”のときはマルチバイブレータ
55の出力が“0”に戻され、ナンド回路56の出力は
“1”になり、マルチバイブレータ30、31の回路に
よって引き込み動作が行われる。
は共に“1”に固定され、トランジスタ21、23がオ
ン、22、24がオフにされてモータ25に電流が流さ
れず、モータ25は慣性のみによって回転される。また
表示信号が復活するとインバータ57の出力が“0”に
なり、ナンド回路56の出力は“1”になる。さらに起
動時や長時間のドロップアウトによって表示信号が3フ
レーム以上連続して“0”のときはマルチバイブレータ
55の出力が“0”に戻され、ナンド回路56の出力は
“1”になり、マルチバイブレータ30、31の回路に
よって引き込み動作が行われる。
【0046】従ってドロップアウト等によって正常な再
生信号が得られないときは、モータ25の電流が遮断さ
れて不正な信号によるサーボの暴走が防止されると共
に、起動時や長時間のドロップアウトによってサーボが
大幅にずれたときは引き込み動作が行われる。
生信号が得られないときは、モータ25の電流が遮断さ
れて不正な信号によるサーボの暴走が防止されると共
に、起動時や長時間のドロップアウトによってサーボが
大幅にずれたときは引き込み動作が行われる。
【0047】このようにして、引き込み、速度サーボ、
位相サーボ及びドロップアウトの処理が行われるわけで
あるが、この回路によれば特に速度サーボにおいて28
9クロックに対するサーボのずれを検出しているので、
サーボの精度が極めて高くなり、位相サーボの周波数を
上げても充分に対応することができる。またカウンタを
もちいたデジタル方式のサーボなので、温度特性等によ
る影響も極めて少ない。
位相サーボ及びドロップアウトの処理が行われるわけで
あるが、この回路によれば特に速度サーボにおいて28
9クロックに対するサーボのずれを検出しているので、
サーボの精度が極めて高くなり、位相サーボの周波数を
上げても充分に対応することができる。またカウンタを
もちいたデジタル方式のサーボなので、温度特性等によ
る影響も極めて少ない。
【0048】なお図1において、分周回路15からの基
準同期信号をカウンタ39のリセット端子に供給し、再
生同期信号を逓倍したクロック信号をカウント端子に供
給し、比較回路33の位相を逆転しても同様の動作を得
ることができる。
準同期信号をカウンタ39のリセット端子に供給し、再
生同期信号を逓倍したクロック信号をカウント端子に供
給し、比較回路33の位相を逆転しても同様の動作を得
ることができる。
【0049】
【発明の効果】本発明によれば、簡単な構成で精度の高
い速度サーボを行うことができる。
い速度サーボを行うことができる。
【図1】本発明によるディスク駆動装置の一例の系統図
である。
である。
【図2】その説明のための波形図である。
【図3】従来のディスク駆動装置の系統図である。
5 同期分離回路 6 クロック発生器 15 分周回路 33 比較回路 39 カウンタ 43、52 積分回路 45、46 サンプルホールド用のスイッチング素子及
びコンデンサ 49 位相差検出用のフリップフロップ回路
びコンデンサ 49 位相差検出用のフリップフロップ回路
Claims (1)
- 【請求項1】 ディスクを回転駆動するモータと、上記
ディスクに記録された信号を光学的に検出して再生され
た再生信号中の同期信号を逓倍した信号が計数されると
ともに、基準の同期信号でリセットされるカウンタと、
このカウンタの出力を積分する積分回路と、この積分出
力をピーク値でサンプルホールドするサンプルホールド
回路とを有し、 このサンプルホールド値を速度サーボ信号とするととも
に、上記再生信号中の同期信号と上記基準の同期信号と
の位相差に対応する信号を位相サーボ信号として、上記
速度サーボ信号及び位相サーボ信号により上記モータを
制御して上記ディスクの回転速度が線速度一定となるよ
うにしたことを特徴とするディスク駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4080012A JPH0821194B2 (ja) | 1992-04-01 | 1992-04-01 | ディスク駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4080012A JPH0821194B2 (ja) | 1992-04-01 | 1992-04-01 | ディスク駆動装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57180222A Division JPS5968872A (ja) | 1982-10-14 | 1982-10-14 | ディスク駆動装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7171310A Division JP2546198B2 (ja) | 1995-06-14 | 1995-06-14 | 速度制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0589590A true JPH0589590A (ja) | 1993-04-09 |
JPH0821194B2 JPH0821194B2 (ja) | 1996-03-04 |
Family
ID=13706414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4080012A Expired - Lifetime JPH0821194B2 (ja) | 1992-04-01 | 1992-04-01 | ディスク駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0821194B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58220270A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | デジタルデイスクプレ−ヤのデイスクモ−タ制御装置 |
-
1992
- 1992-04-01 JP JP4080012A patent/JPH0821194B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58220270A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | デジタルデイスクプレ−ヤのデイスクモ−タ制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0821194B2 (ja) | 1996-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4481615A (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
JPH0512790B2 (ja) | ||
JPH0731869B2 (ja) | デイスク回転駆動装置 | |
JP2546198B2 (ja) | 速度制御装置 | |
JPH0589590A (ja) | デイスク駆動装置 | |
JPH0542752B2 (ja) | ||
US4145642A (en) | System for controlling the rotation of a DC motor | |
JPH0557774B2 (ja) | ||
JP2763000B2 (ja) | 再生装置 | |
JPH03711B2 (ja) | ||
JP2662254B2 (ja) | ディスクプレーヤの時間軸制御方法 | |
JP2573089B2 (ja) | ディスク再生装置の一時停止装置 | |
JPH043591B2 (ja) | ||
KR940005012Y1 (ko) | 스핀들 모터 제어장치 | |
JPH0553026B2 (ja) | ||
JP2696930B2 (ja) | 光学式ディスクプレーヤのデータスライス装置 | |
KR890000660Y1 (ko) | 모우터의 감속 및 가속 제어회로 | |
JPH0522986B2 (ja) | ||
JPS6145417A (ja) | 記録情報再生装置 | |
JPH0584584B2 (ja) | ||
JPS62188057A (ja) | ディスクの回転速度及び位相の制御装置 | |
JPS60193167A (ja) | 記録デイスク回転駆動制御装置 | |
JPS6240776B2 (ja) | ||
JPS6353758A (ja) | モ−タ制御装置 | |
JPS63228463A (ja) | 検出窓を用いた同期信号検出方式及び時間軸制御方式 |