JPH0587906U - 負荷駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】ＦＥＴ２のオフの遅れ時間を低減し、ノイズを
低減する。 【構成】ＦＥＴ１のドレインとＦＥＴ２のゲート間にカ
ソードをＦＥＴ１側にしたダイオードＤ11を接続する。
あるいはＦＥＴ２のゲートとアース間にトランジスタ６
を接続して、駆動信号でトランジスタ６を制御する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は負荷駆動回路に関する。

【０００２】

【従来の技術】

例えば電子制御燃料噴射式内燃機関においては、補助空気通路に電磁式のアイ ドルスピード制御弁を介装し、機関状態に応じてアイドルスピード制御弁の開度 を制御することにより補助空気流量を調整しているが、このアイドルスピード制 御弁を駆動する駆動回路として、開弁用、閉弁用の２つのソレノイドを備え、デ ューティ比を設定した駆動信号に基づいて開弁用、閉弁用の２つのソレノイドに 交互に通電してアイドルスピード制御弁を駆動するようなものがある（実開昭６ ０−１３４８４１号公報参照）。

【０００３】 かかるソレノイドを駆動する従来の負荷駆動回路を示す図３において、電界効 果トランジスタ（以後、ＦＥＴと記す）１は、ドレインで、カソードがドレイン 側のダイオードＤ１、負荷としての閉弁用ソレノイド３を介して電源に接続し、 ソースでアースに接続し、ゲートで、図示しないマイコンから抵抗Ｒ１を介して デューティ比が設定された駆動信号を入力する。ＦＥＴ２は、ＦＥＴ１と同様に ドレインで、カソードがドレイン側のダイオードＤ３、開弁用ソレノイド４を介 して電源に接続し、ソースでアースに接続し、ゲートで抵抗Ｒ３、Ｒ５を介して ＦＥＴ１のドレインに接続している。尚、ＦＥＴ１、２のゲート−アース間に接 続されているＣ１、Ｃ２はノイズ低減用コンデンサ、Ｒ２、Ｒ４は電荷放電用抵 抗、Ｄ５はＦＥＴ２のゲート保護用ツェナーダイオード、Ｄ２、Ｄ４は夫々電源 に接続したノイズ吸収用ダイオードである。

【０００４】 またＦＥＴ２のドレインにはソレノイド３、４等の断線・短絡を検出する自己 診断回路５が接続されている。 次に動作を説明する。 マイコンからの駆動信号がローレベルからハイレベルに立ち上がった時、抵抗 Ｒ１を介してコンデンサＣ１への充電が開始し、ＦＥＴ１のゲート電圧が所定電 圧に達した時、ＦＥＴ１はオンして電源からソレノイド３への通電が開始し、ア イドルスピード制御弁が閉弁方向に駆動される。またソレノイド３への通電中は ＦＥＴ２はゲート電圧が０であるのでオフしており、ソレノイド４への通電は停 止している。次に駆動信号がハイレベルからローレベルに立ち下がった時、ＦＥ Ｔ１のゲートに蓄積された電荷が抵抗Ｒ１、コンデンサＣ１を介して放電され、 ＦＥＴ１はオフしてソレノイド３への通電が停止し、ドレイン電圧がハイレベル になる。そして電源からソレノイド３、抵抗Ｒ５、Ｒ３を介してコンデンサＣ２ が充電され、ＦＥＴ２のゲート電圧が所定電圧に達した時、ＦＥＴ２はオンして ソレノイド４への通電が開始し、アイドルスピード制御弁が開弁方向に駆動され る。従って、アイドルスピード制御弁は前記駆動信号のデューティ比に応じた開 度に制御される。

【０００５】 このようにＦＥＴ１、２のゲート−アース間に接続された抵抗Ｒ１、コンデン サＣ１、抵抗Ｒ３、コンデンサＣ２の作用によりＦＥＴ１、２のゲート電圧の立 ち上がり、立ち下がりが緩やかになってＦＥＴ１、２のターンオン時間が長くな り、大きな電流変化がなくなるのでノイズが低減される。

【０００６】

【考案が解決しようとする課題】

しかしながら、従来の負荷駆動回路では、ＦＥＴ１のオン・オフによるドレイ ン電圧のローレベル、ハイレベルを利用してＦＥＴ２をオフ・オンさせ、しかも ＦＥＴ２のゲートには抵抗Ｒ５、Ｒ３、及びノイズ低減用コンデンサＣ２を接続 している。したがってコンデンサＣ２、抵抗Ｒ３によりＦＥＴ２のノイズは低減 されるものの、ＦＥＴ１、２のドレイン電圧を示す図４に示すように、ＦＥＴ１ がオンからオフになった時、あるいはオフからオンになった時、ＦＥＴ２のゲー トに蓄積された電荷はすぐに充放電されず、ＦＥＴ１のオン・オフに対するＦＥ Ｔ２のオフ・オンに遅れ時間が生ずる。特にＦＥＴ１がオンする時には、期間Ｔ でＦＥＴ１、２が同時オンとなってしまう。したがってもともとアイドルスピー ド制御弁を駆動する負荷回路ではソレノイド３、４への通電量が多く、ＦＥＴ１ 、２の同時オン状態が存在するとさらに通電量が増大し、ＦＥＴ１、２のオン・ オフ時の電流変化が大きくなって輻射ノイズ等が増大し、誤動作を引き起こすお それがある。

【０００７】 本考案ではこのような従来の課題に鑑みてなされたもので、２つの電界効果ト ランジスタが同時オンしない負荷駆動回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】

このため本考案は、ゲートに容量を有し、オンして第１の負荷へ通電させる第 １の電界効果トランジスタと、ゲートに容量を有し、該第１の電界効果トランジ スタがオンしている時にはオフし、オフの時にオンして第２の負荷へ通電させる 第２の電界効果トランジスタと、を備えた負荷駆動回路において、前記第１の電 界効果トランジスタがオンした時に第２の電界効果トランジスタのゲート−ソー ス間に蓄積された電荷を放電させる放電手段を備えるようにした。

【０００９】

【作用】

上記の構成によれば、第１の電界効果トランジスタがオンした時、放電手段に より第２の電界効果トランジスタのゲート−ソース間に蓄積された電荷が放電さ れるので、第２の電界効果トランジスタは、ゲート電圧が低下して急速にターン オフする。したがって第１の電界効果トランジスタがオンした時に第２の電界効 果トランジスタがオフする遅れ時間の短縮が可能となり、２つの電界効果トラン ジスタの同時オン状態が回避され、ノイズを低減することが可能となる。

【００１０】

【実施例】

以下、本考案の実施例を図１及び２に基づいて説明する。尚、図３と同一要素 のものについては同一符号を付して説明は省略する。 第１実施例を示す図１において、ＦＥＴ１、２は夫々第１、２の電界効果トラ ンジスタであり、閉弁用ソレノイド３、開弁用ソレノイド４は夫々第１、２の負 荷である。放電手段としての整流ダイオードＤ11は、カソードをＦＥＴ１のドレ イン側にしてＦＥＴ１のドレインとＦＥＴ２のゲート間に接続している。

【００１１】 次に動作を説明する。 駆動信号がローレベルからハイレベルに立ち上がった時、ＦＥＴ１はオンして ソレノイド３への通電が開始し、ＦＥＴ１のドレイン電圧は略０Ｖとなる。この 時、ダイオードＤ11のカソード側、アノード側が夫々ローレベル、ハイレベルと なるので、ダイオードＤ11が導通してコンデンサＣ２に蓄積されている電荷はダ イオードＤ11、ＦＥＴ１を介してアースに急速に放電され、ＦＥＴ２は急速にオ フする。したがってＦＥＴ２は急速にオフし、ＦＥＴ１、２の同時オン状態が回 避される。

【００１２】 尚、ＦＥＴ１がオフしている時、ドレイン電圧はＦＥＴ２のゲート電圧よりも 高く、ダイオードＤ11は導通しない。 かかる構成によれば、ＦＥＴ２がオフする時、ＦＥＴ２のゲートに蓄積された 電荷をダイオードＤ11を介してＦＥＴ１のドレインを介してアースに放電させる 構成とすることにより、ＦＥＴ２のオフ時にＦＥＴ２は急速にオフし、ＦＥＴ１ 、２の同時オン状態が回避される。したがって同時オンによる大電流は流れない ので輻射ノイズが低減し、誤動作が防止されて品質が向上する。

【００１３】 次に第２実施例について説明する。 このものは、バイポーラトランジスタを利用して第２の電界効果トランジスタ のゲートに蓄積された電荷を放電させるようにしたものである。 図２において、ＮＰＮバイポーラトランジスタ（以後、単にトランジスタと記 す）６は、コレクタでＦＥＴ２のゲートに接続し、エミッタでアースに接続し、 ベースで抵抗Ｒを介して駆動信号を入力する。

【００１４】 次に動作を説明する。 駆動信号がローレベルからハイレベルに立ち上がった時、ＦＥＴ１はオンし、 トランジスタ６もオンする。トランジスタ６がオンするとＦＥＴ２のゲートに蓄 積された電荷はトランジスタ６のコレクタ、エミッタを介してアースに急速に放 電される。したがってトランジスタ６を利用しても同様の効果が得られる。

【００１５】

【考案の効果】

以上説明したように本考案によれば、第２の電界効果トランジスタがオフする 時、第２の電界効果トランジスタのゲートに蓄積した電荷を放電手段で放電させ る構成にすることにより、第２の電界効果トランジスタのオフ時に、第２の電界 効果トランジスタは急速にオフし、第１、２の電界効果トランジスタの同時オン 状態が回避される。したがって同時オンによる大電流は流れないので輻射ノイズ が低減し、誤動作が防止されて品質が向上する。

【図面の簡単な説明】

【図１】本考案の第１実施例を示す回路図。

【図２】本考案の第２実施例を示す回路図。

【図３】従来の回路図。

【図４】図３の信号波形図。

【符号の説明】

１、２ 電界効果トランジスタ（ＦＥＴ） ３、４ ソレノイド ５ 自己診断回路 Ｄ11 ダイオード ６ トランジスタ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】ゲートに容量を有し、オンして第１の負荷
   へ通電させる第１の電界効果トランジスタと、ゲートに
   容量を有し、該第１の電界効果トランジスタがオンして
   いる時にはオフし、オフの時にオンして第２の負荷へ通
   電させる第２の電界効果トランジスタと、を備えた負荷
   駆動回路において、 前記第１の電界効果トランジスタがオンした時に第２の
   電界効果トランジスタのゲート−ソース間に蓄積された
   電荷を放電させる放電手段を備えたことを特徴とする負
   荷駆動回路。