JPH0586684B2 - - Google Patents
Info
- Publication number
- JPH0586684B2 JPH0586684B2 JP58114525A JP11452583A JPH0586684B2 JP H0586684 B2 JPH0586684 B2 JP H0586684B2 JP 58114525 A JP58114525 A JP 58114525A JP 11452583 A JP11452583 A JP 11452583A JP H0586684 B2 JPH0586684 B2 JP H0586684B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistors
- constant current
- balun
- balanced mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 18
- 230000010355 oscillation Effects 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0023—Balun circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は集積回路に用いることができるダブル
バランスドミキサ装置に関するものである。
バランスドミキサ装置に関するものである。
従来例の構成とその問題点
近年、高周波信号から中間周波信号に変換する
ミキサにおいても集積化がなされている。
ミキサにおいても集積化がなされている。
以下図面を参照しながら従来のダブルバランス
ドミキサについて説明する。第1図は従来のダブ
ルバランスドミキサの回路構成図であり、dは電
界効果トランジスタ(以下、FETと称す)1d,
2d,3d,4dから構成されるダブルバランス
ドミキサである。eは局部発振信号入力端子であ
り、バランaを介してダブルバランスドミキサに
供給されるように接続されている。fは高周波信
号入力端子であり、バランcを介してダブルバラ
ンスドミキサdに供給されるように接続されてい
る。gは中間周波信号周波数端子であり、バラン
bを介してダブルバランスドミキサdに接続され
ている。
ドミキサについて説明する。第1図は従来のダブ
ルバランスドミキサの回路構成図であり、dは電
界効果トランジスタ(以下、FETと称す)1d,
2d,3d,4dから構成されるダブルバランス
ドミキサである。eは局部発振信号入力端子であ
り、バランaを介してダブルバランスドミキサに
供給されるように接続されている。fは高周波信
号入力端子であり、バランcを介してダブルバラ
ンスドミキサdに供給されるように接続されてい
る。gは中間周波信号周波数端子であり、バラン
bを介してダブルバランスドミキサdに接続され
ている。
以上のように構成された従来のダブルバランス
ドミキサ装置についてその動作を以下に説明す
る。高周波入力端子fより入力された高周波信号
はバランcに入り、ダブルバランスドミキサdを
構成するFET1d,2d,3d,4dのソース
に供給される。さらに、局部発振信号入力端子e
より入力された局部発振信号はバランaに入り、
ダブルバランスドミキサdを構成するFET1d,
2d,3d,4dのゲートに供給され、前記高周
波信号と混合され、FET1d,2d,3d,4
dのドレインに中間周波信号が現われる。この中
間周波信号はバランbを介して中間周波信号出力
端子gから取り出される。さらに端子hより抵抗
2を介してFET1d,2d,3d,4dに直流
バイアス電圧が供給される。この直流バイアス電
圧を変えることでFETのドレイン電流を制御す
ることができダブルバランスドミキサの変換損失
が最小になるドレイン電流に設定している。
ドミキサ装置についてその動作を以下に説明す
る。高周波入力端子fより入力された高周波信号
はバランcに入り、ダブルバランスドミキサdを
構成するFET1d,2d,3d,4dのソース
に供給される。さらに、局部発振信号入力端子e
より入力された局部発振信号はバランaに入り、
ダブルバランスドミキサdを構成するFET1d,
2d,3d,4dのゲートに供給され、前記高周
波信号と混合され、FET1d,2d,3d,4
dのドレインに中間周波信号が現われる。この中
間周波信号はバランbを介して中間周波信号出力
端子gから取り出される。さらに端子hより抵抗
2を介してFET1d,2d,3d,4dに直流
バイアス電圧が供給される。この直流バイアス電
圧を変えることでFETのドレイン電流を制御す
ることができダブルバランスドミキサの変換損失
が最小になるドレイン電流に設定している。
しかしながら、上記のような構成において、
FET使用のミキサが変換利得を最大にできる局
部発振信号+10dBm以上を局部発振信号入力端
子に供給したときに、ダブルバランスドミキサd
の直流動作電流を数mAに設定していても、交流
動作電流は数十mAにおよぶという問題点を有し
ていた。
FET使用のミキサが変換利得を最大にできる局
部発振信号+10dBm以上を局部発振信号入力端
子に供給したときに、ダブルバランスドミキサd
の直流動作電流を数mAに設定していても、交流
動作電流は数十mAにおよぶという問題点を有し
ていた。
発明の目的
本発明の目的は低消費電流を可能とするダブル
バランスドミキサ装置を提供することである。
バランスドミキサ装置を提供することである。
発明の構成
本発明のダブルバランスドミキサ装置は、第1
と第4の電界効果トランジスタのゲート端子が接
続され、第2と第3の電界効果トランジスタのゲ
ート端子が接続されかつこの接続されたゲート端
子には局部発振信号が供給され、さらに前記第1
と第3の電界効果トランジスタのソース端子、お
よび前記第2と第4の電界効果トランジスタのソ
ース端子が各々接続され、これらのソース端子に
はバランを介して高周波信号が供給され、前記第
1と第2の電界効果トランジスタのドレイン端
子、および前記第3と第4の電界効果トランジス
タのドレイン端子が各々接続され、これら2つの
接続点から中間周波信号を取り出すよう構成し、
前記バランへ入力される高周波信号が平衡になる
位置に接地コンデンサと定電流回路を接続したこ
とを特徴とするものである。
と第4の電界効果トランジスタのゲート端子が接
続され、第2と第3の電界効果トランジスタのゲ
ート端子が接続されかつこの接続されたゲート端
子には局部発振信号が供給され、さらに前記第1
と第3の電界効果トランジスタのソース端子、お
よび前記第2と第4の電界効果トランジスタのソ
ース端子が各々接続され、これらのソース端子に
はバランを介して高周波信号が供給され、前記第
1と第2の電界効果トランジスタのドレイン端
子、および前記第3と第4の電界効果トランジス
タのドレイン端子が各々接続され、これら2つの
接続点から中間周波信号を取り出すよう構成し、
前記バランへ入力される高周波信号が平衡になる
位置に接地コンデンサと定電流回路を接続したこ
とを特徴とするものである。
実施例の説明
以下、本発明の実施例について、図面を参照し
ながら説明する。
ながら説明する。
第2図は本発明の一実施例に係るダブルバラン
スドミキサ装置の構成図を示すものである。第2
図において、kは定電流回路であり、端子lに制
御電圧を印加することで電流値を可変できるよう
に構成されている。定電流回路kは1個のFET
12からなり、そのドレインはバランcの端子j
に接続されている。上記FET12のソースは接
地されゲートには抵抗13を介して端子lより制
御電圧がFET12のゲートに印加され、FET1
2のドレイン電流が一定となり、バランcを介し
て上記ダブルバランスドミキサdのソース電流の
和を一定にする。従つて上記FET1d,2d,
3d,4dのゲートバイアス電圧が変化してもソ
ース電流はほとんど一定であるので、局部発振信
号が局部発振信号入力端子からバランaに入り上
記FET1d,2d,3d,4dのゲートに供給
され、その電力10dBm以上にしても、回路を流
れる電流、すなわちダブルバランスドミキサdの
ソース電流の和は定電流回路kで設定した電流に
対して数mA以内の増加にとどまる。高周波信号
は高周波信号入力端子fよりバランcを介してダ
ブルバランスドミキサdに入る。コンデンサ10
によつて定電流回路kと、バランcとの接続点が
高周波接地されるので定電流回路の影響は無い。
さらに、上記局部発振信号と混合されて中間周波
信号が得られ、ダブルバランスドミキサdのドレ
イン側よりバランbを通つて中間周波信号出力端
子gより取り出される。
スドミキサ装置の構成図を示すものである。第2
図において、kは定電流回路であり、端子lに制
御電圧を印加することで電流値を可変できるよう
に構成されている。定電流回路kは1個のFET
12からなり、そのドレインはバランcの端子j
に接続されている。上記FET12のソースは接
地されゲートには抵抗13を介して端子lより制
御電圧がFET12のゲートに印加され、FET1
2のドレイン電流が一定となり、バランcを介し
て上記ダブルバランスドミキサdのソース電流の
和を一定にする。従つて上記FET1d,2d,
3d,4dのゲートバイアス電圧が変化してもソ
ース電流はほとんど一定であるので、局部発振信
号が局部発振信号入力端子からバランaに入り上
記FET1d,2d,3d,4dのゲートに供給
され、その電力10dBm以上にしても、回路を流
れる電流、すなわちダブルバランスドミキサdの
ソース電流の和は定電流回路kで設定した電流に
対して数mA以内の増加にとどまる。高周波信号
は高周波信号入力端子fよりバランcを介してダ
ブルバランスドミキサdに入る。コンデンサ10
によつて定電流回路kと、バランcとの接続点が
高周波接地されるので定電流回路の影響は無い。
さらに、上記局部発振信号と混合されて中間周波
信号が得られ、ダブルバランスドミキサdのドレ
イン側よりバランbを通つて中間周波信号出力端
子gより取り出される。
以上のように本発明の実施例によれば定電流回
路を接続したことにより回路を流れる電流の低電
流化を実現している。
路を接続したことにより回路を流れる電流の低電
流化を実現している。
次に本発明の他の実施例について図面を参照し
ながら説明する。
ながら説明する。
第3図は本発明の他の実施例に係るダブルバラ
ンスドミキサ装置の回路構成図を示すものであ
る。第3図においてはkは定電流回路であり、2
個のFET16,17からなる。上記FET16,
17のゲートは接続点mで互いに接続され、端子
lより抵抗18を介して接続点mに直流電圧が印
加されるように構成されている。FET16,1
7のソースは接地され、ドレインはバランcの端
子1j,2jに接続され、その端子1j,2jは
コンデンサ14,15で高周波的に接地されてい
るので、高周波信号に対して定電流回路の影響は
無い。端子lに制御電圧を印加するとFET16,
17のドレイン電流が一定となり、バランcを介
して上記ダブルバランスドミキサdのソース電流
の和を一定にする。従つて前述の実施例で説明し
たとおり、局部発振信号を入力した時の回路を流
れる電流の和は定電流回路kで設定した電流に対
して数mA以内の増加にとどまる。高周波信号は
高周波信号入力端子fよりバランcを介してダブ
ルバランスドミキサdに入り、局部発振信号と混
合され、中間周波信号が得られ、ダブルバランス
ドミキサdのドレイン側よりバランbを通つて中
間周波信号出力端子gより取り出される。
ンスドミキサ装置の回路構成図を示すものであ
る。第3図においてはkは定電流回路であり、2
個のFET16,17からなる。上記FET16,
17のゲートは接続点mで互いに接続され、端子
lより抵抗18を介して接続点mに直流電圧が印
加されるように構成されている。FET16,1
7のソースは接地され、ドレインはバランcの端
子1j,2jに接続され、その端子1j,2jは
コンデンサ14,15で高周波的に接地されてい
るので、高周波信号に対して定電流回路の影響は
無い。端子lに制御電圧を印加するとFET16,
17のドレイン電流が一定となり、バランcを介
して上記ダブルバランスドミキサdのソース電流
の和を一定にする。従つて前述の実施例で説明し
たとおり、局部発振信号を入力した時の回路を流
れる電流の和は定電流回路kで設定した電流に対
して数mA以内の増加にとどまる。高周波信号は
高周波信号入力端子fよりバランcを介してダブ
ルバランスドミキサdに入り、局部発振信号と混
合され、中間周波信号が得られ、ダブルバランス
ドミキサdのドレイン側よりバランbを通つて中
間周波信号出力端子gより取り出される。
以上のように本発明の実施例によれば定電流回
路を接続したことにより回路を流れる定電流の低
電流化を実現している。なお、上述の実施例では
定電流回路を1個または2個のFETとしたが、
定電流回路はFETに限定されるものではなく、
定電流という機能を有するものであれば何でもよ
い。例えばカレントミラー回路を用いることがで
きる。
路を接続したことにより回路を流れる定電流の低
電流化を実現している。なお、上述の実施例では
定電流回路を1個または2個のFETとしたが、
定電流回路はFETに限定されるものではなく、
定電流という機能を有するものであれば何でもよ
い。例えばカレントミラー回路を用いることがで
きる。
本発明はダブルバランスドミキサのソース側に
定電流回路を高周波信号に影響を与えないように
接続する構成をとつているので、たとえば局部発
振信号電力が10dBmの時の変換損失は第4図に
示す通りである。同図において、Pが従来例、Q
が本発明の実施例の場合であり、ドレイン電流が
20mA以上について、1dB以内の差である。さら
に1%混変調特性は第5図に示す通りであり、R
が従来例、Sが本発明の実施例の場合である。妨
害信号電圧値の差もドレイン電流20mA以上では
5dB以内であり、第4図、第5図ともに著しく劣
化していない。さらに、直流バイアス電流に対す
る局部発振信号入力時の交流動作電流を第6図に
示す。Tが従来例、Uが本発明の実施例の場合で
あり、従来例では交流動作電流が10〜30mAも増
加しているが、本発明の場合では1mA以内の増
加にとどまるという優れた効果が得られる。その
効果により、低消費電力のダブルバランスドミキ
サを実現することができ、IC化する際には有効
である。
定電流回路を高周波信号に影響を与えないように
接続する構成をとつているので、たとえば局部発
振信号電力が10dBmの時の変換損失は第4図に
示す通りである。同図において、Pが従来例、Q
が本発明の実施例の場合であり、ドレイン電流が
20mA以上について、1dB以内の差である。さら
に1%混変調特性は第5図に示す通りであり、R
が従来例、Sが本発明の実施例の場合である。妨
害信号電圧値の差もドレイン電流20mA以上では
5dB以内であり、第4図、第5図ともに著しく劣
化していない。さらに、直流バイアス電流に対す
る局部発振信号入力時の交流動作電流を第6図に
示す。Tが従来例、Uが本発明の実施例の場合で
あり、従来例では交流動作電流が10〜30mAも増
加しているが、本発明の場合では1mA以内の増
加にとどまるという優れた効果が得られる。その
効果により、低消費電力のダブルバランスドミキ
サを実現することができ、IC化する際には有効
である。
発明の効果
以上のように、本発明によれば、ダブルバラン
スドミキサが局部発振信号の注入によつて動作電
流が増加することを抑えると共に、ミキサ性能を
決定付ける高周波信号の平衡度を劣化させずに周
波数変換することができる。また、従来に比較し
て、変換損失、妨害信号電圧、交流動作電流を抑
えることができ、これにより低消費電力のダブル
バランスドミキサを実現することができ、IC化
する際には有効である。
スドミキサが局部発振信号の注入によつて動作電
流が増加することを抑えると共に、ミキサ性能を
決定付ける高周波信号の平衡度を劣化させずに周
波数変換することができる。また、従来に比較し
て、変換損失、妨害信号電圧、交流動作電流を抑
えることができ、これにより低消費電力のダブル
バランスドミキサを実現することができ、IC化
する際には有効である。
第1図は従来のダブルバランスドミキサ装置の
回路図、第2図は本発明の一実施例の回路図、第
3図は本発明の他の実施例の回路図、第4図はド
レイン電流に対するミキサの変換損失を示す特性
図、第5図はドレイン電流に対する1%混変調特
性を示す特性図、第6図は直流バイアス電流に対
する局部発振信号入力時の交流動作電流を示す特
性図である。 1,3,4,5,6,7,9,10,11,1
4,15……コンデンサ、2,13,18……抵
抗,8……チヨークコイル、a,b,c……バラ
ン、e……局部発振信号入力端子、f……高周波
信号入力端子、g……中間周波信号出力端子、h
……ゲートバイアス供給端子、i……電源供給端
子、l……直流バイアス電圧供給端子。
回路図、第2図は本発明の一実施例の回路図、第
3図は本発明の他の実施例の回路図、第4図はド
レイン電流に対するミキサの変換損失を示す特性
図、第5図はドレイン電流に対する1%混変調特
性を示す特性図、第6図は直流バイアス電流に対
する局部発振信号入力時の交流動作電流を示す特
性図である。 1,3,4,5,6,7,9,10,11,1
4,15……コンデンサ、2,13,18……抵
抗,8……チヨークコイル、a,b,c……バラ
ン、e……局部発振信号入力端子、f……高周波
信号入力端子、g……中間周波信号出力端子、h
……ゲートバイアス供給端子、i……電源供給端
子、l……直流バイアス電圧供給端子。
Claims (1)
- 【特許請求の範囲】 1 第1と第4の電界効果トランジスタのゲート
端子が接続され、第2と第3の電界効果トランジ
スタのゲート端子が接続されかつこの接続された
ゲート端子には局部発振信号が供給され、さらに
前記第1と第3の電界効果トランジスタのソース
端子、および前記第2と第4の電界効果トランジ
スタのソース端子が各々接続され、これらのソー
ス端子にはバランを介して高周波信号が供給さ
れ、前記第1と第2の電界効果トランジスタのド
レイン端子、および前記第3と第4の電界効果ト
ランジスタのドレイン端子が各々接続され、これ
ら2つの接続点から中間周波信号を取り出すよう
構成し、前記バランへ入力される高周波信号が平
衡になる位置に接地コンデンサと定電流回路を接
続したことを特徴とするダブルバランスドミキサ
装置。 2 定電流回路は電界効果トランジスタを使用
し、そのゲート端子に抵抗を介して直流バイアス
電圧を供給し定電流を発生させるように構成した
ことを特徴とする特許請求の範囲第1項記載のダ
ブルバランスドミキサ装置。 3 定電流回路は2つの電界効果トランジスタを
使用し、一方の電界効果トランジスタのゲート端
子と他方の電界効果トランジスタのゲート端子を
接続し、その接続点に抵抗を介して直流バイアス
電圧を供給し、バランへ入力される高周波信号の
平衡位置に前記それぞれの電界効果トランジスタ
を接続して定電流を発生させるように構成したこ
とを特徴とする特許請求の範囲第1項記載のダブ
ルバランスドミキサ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58114525A JPS607210A (ja) | 1983-06-24 | 1983-06-24 | ダブルバランスドミキサ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58114525A JPS607210A (ja) | 1983-06-24 | 1983-06-24 | ダブルバランスドミキサ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS607210A JPS607210A (ja) | 1985-01-16 |
JPH0586684B2 true JPH0586684B2 (ja) | 1993-12-14 |
Family
ID=14639931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58114525A Granted JPS607210A (ja) | 1983-06-24 | 1983-06-24 | ダブルバランスドミキサ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS607210A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6276781A (ja) * | 1985-09-30 | 1987-04-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2633231B2 (ja) * | 1985-10-03 | 1997-07-23 | 松下電器産業株式会社 | 半導体装置 |
US4768000A (en) * | 1987-04-13 | 1988-08-30 | Texas Instruments Incorporated | Monolithic double balanced single sideband modulator |
JPS645211A (en) * | 1987-06-29 | 1989-01-10 | Matsushita Electric Ind Co Ltd | Mixer device |
JPH0299319U (ja) * | 1989-01-27 | 1990-08-08 | ||
FR2746228A1 (fr) * | 1996-03-13 | 1997-09-19 | Philips Electronics Nv | Dispositif semiconducteur incluant un melangeur en anneau |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59144910U (ja) * | 1983-03-16 | 1984-09-27 | パイオニア株式会社 | バランスドミキサ回路 |
-
1983
- 1983-06-24 JP JP58114525A patent/JPS607210A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS607210A (ja) | 1985-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4459555A (en) | MOS Differential amplifier gain control circuit | |
JPS5855685B2 (ja) | ゾウフクカイロ | |
US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
JPS61232708A (ja) | 平衡型差動増幅器 | |
KR100275177B1 (ko) | 저전압차동증폭기 | |
US4885550A (en) | Signal input to differential output amplifier | |
JP2003078355A (ja) | ミキサ回路 | |
US5148120A (en) | Class-AB push-pull drive circuit | |
JP3339892B2 (ja) | 集積回路およびその使用方法 | |
JPH0586684B2 (ja) | ||
US4105945A (en) | Active load circuits | |
JPH0155769B2 (ja) | ||
US4761615A (en) | Voltage repeater circuit with low harmonic distortion for loads with a resistive component | |
US4777392A (en) | Voltage repeater circuit for loads with a resistive component with harmonic distortion compensation | |
JPS58139506A (ja) | 差動増幅回路 | |
US4431973A (en) | Operational amplifier | |
EP0376471A1 (en) | Low distortion current mirror | |
JPS59200510A (ja) | 低消費電力増巾器 | |
JP2836358B2 (ja) | 差動増幅回路 | |
JPH0225286B2 (ja) | ||
JPS6019844B2 (ja) | 電圧制御形抵抗可変回路 | |
JPH0374043B2 (ja) | ||
JP2977022B2 (ja) | 周波数ミキサ回路 | |
JPH08288762A (ja) | 差動・シングルエンド変換回路 | |
JPH032988Y2 (ja) |