JPH0583238A - 同期タイミング切替時のタイミング安定化方法 - Google Patents
同期タイミング切替時のタイミング安定化方法Info
- Publication number
- JPH0583238A JPH0583238A JP3242079A JP24207991A JPH0583238A JP H0583238 A JPH0583238 A JP H0583238A JP 3242079 A JP3242079 A JP 3242079A JP 24207991 A JP24207991 A JP 24207991A JP H0583238 A JPH0583238 A JP H0583238A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization timing
- voltage
- switching
- unit
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】ディジタル同期網における同期タイミング切替
時、電圧制御発振器が生成するクロック信号の周波数変
動を抑制する方法を提供することを目的とする。 【構成】切替部１、位相比較器２、積分器３、同期タイ
ミングを固定維持するホールドオーバー部６、電圧制御
発振器４、分周器５、制御部７とで構成する。正常時は
通常のＰＬＬと同じ動作をするが、第１の同期タイミン
グの断発生等により、第１の同期タイミングから第２の
同期タイミングに切替える際、制御部７はホールドオー
バー部６に対して電圧固定命令を出し、その時の制御電
圧を固定させると共に、切替部１に対して第２の同期タ
イミングを出力させた時、ホールドオーバー部６に対し
て固定命令を解除し、第１の同期タイミングから第２の
同期タイミングへの切替時の瞬断等による、電圧制御発
振器４が生成するクロック信号の周波数変動を抑える。
時、電圧制御発振器が生成するクロック信号の周波数変
動を抑制する方法を提供することを目的とする。 【構成】切替部１、位相比較器２、積分器３、同期タイ
ミングを固定維持するホールドオーバー部６、電圧制御
発振器４、分周器５、制御部７とで構成する。正常時は
通常のＰＬＬと同じ動作をするが、第１の同期タイミン
グの断発生等により、第１の同期タイミングから第２の
同期タイミングに切替える際、制御部７はホールドオー
バー部６に対して電圧固定命令を出し、その時の制御電
圧を固定させると共に、切替部１に対して第２の同期タ
イミングを出力させた時、ホールドオーバー部６に対し
て固定命令を解除し、第１の同期タイミングから第２の
同期タイミングへの切替時の瞬断等による、電圧制御発
振器４が生成するクロック信号の周波数変動を抑える。
Description
【０００１】
【産業上の利用分野】本発明は、同期網の同期タイミン
グ切替時に発生する周波数変動を抑圧する方法に関す
る。
グ切替時に発生する周波数変動を抑圧する方法に関す
る。
【０００２】近年、ディジタル同期網が普及するにつれ
て、高品質の伝送を確保するために、より高信頼度のク
ロック信号の供給を保証することと、同期タイミングが
障害の時においてさえも安定した高信頼度のクロック信
号の供給を保証することが要求されて来ている。
て、高品質の伝送を確保するために、より高信頼度のク
ロック信号の供給を保証することと、同期タイミングが
障害の時においてさえも安定した高信頼度のクロック信
号の供給を保証することが要求されて来ている。
【０００３】
【従来の技術】図３に、従来のディジタル同期網の同期
タイミング切替時のタイミング安定化方法の一例を示
す。
タイミング切替時のタイミング安定化方法の一例を示
す。
【０００４】従来より、ディジタル同期網において、高
信頼度のクロック信号を確保するため、図３に示すよう
に、上位局から第１の同期タイミングと第２の同期タイ
ミングの２つの同期タイミングが送られて来て、第１の
同期タイミングが正常な時は第１の同期タイミングが切
替部１で選択されて位相比較器２へ送られる。
信頼度のクロック信号を確保するため、図３に示すよう
に、上位局から第１の同期タイミングと第２の同期タイ
ミングの２つの同期タイミングが送られて来て、第１の
同期タイミングが正常な時は第１の同期タイミングが切
替部１で選択されて位相比較器２へ送られる。
【０００５】位相比較器２では、切替部１より送られて
きた同期タイミングｆと、電圧制御発振器４で生成され
たクロック信号Ｆを分周器５で分周したタイミングｆ0
との位相を比較し、位相差に応じた信号が次の積分器３
に送られる。
きた同期タイミングｆと、電圧制御発振器４で生成され
たクロック信号Ｆを分周器５で分周したタイミングｆ0
との位相を比較し、位相差に応じた信号が次の積分器３
に送られる。
【０００６】積分器３では、位相比較器２より送られて
来た信号が電圧に変換され、電圧制御発振器４の制御電
圧として電圧制御発振器４に送られる。電圧制御発振器
４では積分器３より送られて来た制御電圧に応じてクロ
ック信号Ｆが生成され、出力端子および分周器５へ送出
される。
来た信号が電圧に変換され、電圧制御発振器４の制御電
圧として電圧制御発振器４に送られる。電圧制御発振器
４では積分器３より送られて来た制御電圧に応じてクロ
ック信号Ｆが生成され、出力端子および分周器５へ送出
される。
【０００７】分周器５では、電圧制御発振器４より送ら
れてきたクロック信号Ｆが１／Ｎに分周されて、ｆ0 と
なり、位相比較器２へ送られる。位相比較器２では切替
部１から送られてきた同期タイミングｆと、分周器５か
ら送られてきたクロック信号ｆ0 との位相が比較され、
位相差に応じた信号が積分器３に送り出される。
れてきたクロック信号Ｆが１／Ｎに分周されて、ｆ0 と
なり、位相比較器２へ送られる。位相比較器２では切替
部１から送られてきた同期タイミングｆと、分周器５か
ら送られてきたクロック信号ｆ0 との位相が比較され、
位相差に応じた信号が積分器３に送り出される。
【０００８】ここで、位相比較器２、積分器３、電圧制
御発振器４、分周器５とで、いわゆるＰＬＬ回路を構成
されており、順次ループ的に動作し、常に上位局より送
られて来た同期タイミングｆに同期したクロック信号Ｆ
が電圧制御発振器４で生成され、出力端子より装置内の
所要回路に供給される。
御発振器４、分周器５とで、いわゆるＰＬＬ回路を構成
されており、順次ループ的に動作し、常に上位局より送
られて来た同期タイミングｆに同期したクロック信号Ｆ
が電圧制御発振器４で生成され、出力端子より装置内の
所要回路に供給される。
【０００９】受信する第１の同期タイミングの断が発生
すると、同期タイミングの断を検出した制御部７の制御
により、切替部１の図示しない切替スイッチの動作で、
第１の同期タイミングから第２の同期タイミングに切替
えられ、以降、第１の同期タイミングが回復する迄の
間、受信される第２の同期タイミングｆに同期したクロ
ック信号Ｆが電圧制御発振器４で生成さる。
すると、同期タイミングの断を検出した制御部７の制御
により、切替部１の図示しない切替スイッチの動作で、
第１の同期タイミングから第２の同期タイミングに切替
えられ、以降、第１の同期タイミングが回復する迄の
間、受信される第２の同期タイミングｆに同期したクロ
ック信号Ｆが電圧制御発振器４で生成さる。
【００１０】
【発明が解決しようとする問題点】ところで、第１の同
期タイミングが障害になったとき、その検出時間の間、
及び、第１の同期タイミングから第２の同期タイミング
に切替える際、瞬断が発生する。この瞬断のため、位相
比較器２における第２の同期タイミングと電圧制御発振
器４から送られて来るクロック信号ｆ0 との位相差が大
きくなり、電圧制御発振器４で生成するクロック信号Ｆ
が変動することがあった。
期タイミングが障害になったとき、その検出時間の間、
及び、第１の同期タイミングから第２の同期タイミング
に切替える際、瞬断が発生する。この瞬断のため、位相
比較器２における第２の同期タイミングと電圧制御発振
器４から送られて来るクロック信号ｆ0 との位相差が大
きくなり、電圧制御発振器４で生成するクロック信号Ｆ
が変動することがあった。
【００１１】本発明は、係る問題を解決するものであ
り、同期タイミングを切替えるときに、電圧制御発振器
が生成するクロック信号の周波数変動が発生するのを抑
える同期タイミング安定化方法を提供するものである。
り、同期タイミングを切替えるときに、電圧制御発振器
が生成するクロック信号の周波数変動が発生するのを抑
える同期タイミング安定化方法を提供するものである。
【００１２】
【課題を解決するための手段】図１は、本発明に係わる
同期タイミング切替時のタイミング安定化方法例のブロ
ック図である。図中、図３と同じ符号は同じものを示
し、６はホールドオーバー部である。
同期タイミング切替時のタイミング安定化方法例のブロ
ック図である。図中、図３と同じ符号は同じものを示
し、６はホールドオーバー部である。
【００１３】本発明は、印加される選択信号により、入
力する第１の同期タイミングから第２の同期タイミング
に切替える切替部１と、入力する発振制御電圧に対応す
る周波数のクロック信号を送出する電圧制御発振器４
と、前記電圧制御発振器４で生成されたクロック信号を
分周する分周器５と、前記切替部１から出力される同期
タイミングと前記電圧制御発振器４から送出されるクロ
ック信号との位相差を比較して、位相差に対応する電圧
を送出する位相比較器２と、前記位相比較器２の出力信
号から前記電圧制御発振器４の制御電圧を得る積分器３
と、同期タイミングの断を検出し前記切替部１に対して
切替命令を送出する制御部７を有し、前記第１の同期タ
イミング、又は、第２の同期タイミングに同期した送出
信号を送出する位相同期発振回路において、前記積分器
３から送出される電圧を維持し、発振制御電圧として送
出するホールドオーバー部６を設けるとともに、前記制
御部７に、第１の同期タイミングから第２の同期タイミ
ングへ切替えるときに前記ホールドオーバー部６に対し
て電圧固定命令を送出する機能と、前記切替部１より同
期タイミングが出力されたとき、前記ホールドオーバー
部６に対して前記電圧固定命令を解除する機能を備え
る。
力する第１の同期タイミングから第２の同期タイミング
に切替える切替部１と、入力する発振制御電圧に対応す
る周波数のクロック信号を送出する電圧制御発振器４
と、前記電圧制御発振器４で生成されたクロック信号を
分周する分周器５と、前記切替部１から出力される同期
タイミングと前記電圧制御発振器４から送出されるクロ
ック信号との位相差を比較して、位相差に対応する電圧
を送出する位相比較器２と、前記位相比較器２の出力信
号から前記電圧制御発振器４の制御電圧を得る積分器３
と、同期タイミングの断を検出し前記切替部１に対して
切替命令を送出する制御部７を有し、前記第１の同期タ
イミング、又は、第２の同期タイミングに同期した送出
信号を送出する位相同期発振回路において、前記積分器
３から送出される電圧を維持し、発振制御電圧として送
出するホールドオーバー部６を設けるとともに、前記制
御部７に、第１の同期タイミングから第２の同期タイミ
ングへ切替えるときに前記ホールドオーバー部６に対し
て電圧固定命令を送出する機能と、前記切替部１より同
期タイミングが出力されたとき、前記ホールドオーバー
部６に対して前記電圧固定命令を解除する機能を備え
る。
【００１４】そして、第１の同期タイミングから第２の
同期タイミングに切替える際、前記制御部７は前記ホー
ルドオーバー部６に対して電圧固定命令を送出し、その
とき前記ホールドオーバー部６に印加されている電圧を
固定維持させると共に、前記切替部１に切替命令を送出
して、前記切替部１に第２の同期タイミングを選択させ
るが、前記切替部１より同期タイミングが出力された
時、前記ホールドオーバー部６に対する該固定命令を解
除することにより、第１の同期タイミングから、第２の
同期タイミングへ切替る時の瞬断による周波数変動を抑
圧するものである。
同期タイミングに切替える際、前記制御部７は前記ホー
ルドオーバー部６に対して電圧固定命令を送出し、その
とき前記ホールドオーバー部６に印加されている電圧を
固定維持させると共に、前記切替部１に切替命令を送出
して、前記切替部１に第２の同期タイミングを選択させ
るが、前記切替部１より同期タイミングが出力された
時、前記ホールドオーバー部６に対する該固定命令を解
除することにより、第１の同期タイミングから、第２の
同期タイミングへ切替る時の瞬断による周波数変動を抑
圧するものである。
【００１５】
【作用】本発明では、同期網のシステムクロック信号の
ソースとして使用されている第１の同期タイミングが障
害となった際、障害となる直前の同期タイミングを維持
するホールドオーバー部６を設けることと、制御部７に
ホールドオーバー部６を制御する機能を設けることによ
り、通常、正常な同期タイミングを受信しているとき
は、普通のＰＬＬと同じ動作をしているが、第１の同期
タイミングが障害となり、第１の同期タイミングから第
２の同期タイミングに切替る際に、制御部７からの制御
で、ホールドオーバー部６では、積分器３を介して位相
比較器２から送出された信号レベルが、障害となる直前
の信号レベルの状態で維持され、そのままロックされ
る。従って電圧制御発振器４へ送られる出力制御電圧が
そのままの電圧でロックされるので、電圧制御発振器４
で生成されるクロック信号Ｆはそのままの周波数にロッ
クされる。
ソースとして使用されている第１の同期タイミングが障
害となった際、障害となる直前の同期タイミングを維持
するホールドオーバー部６を設けることと、制御部７に
ホールドオーバー部６を制御する機能を設けることによ
り、通常、正常な同期タイミングを受信しているとき
は、普通のＰＬＬと同じ動作をしているが、第１の同期
タイミングが障害となり、第１の同期タイミングから第
２の同期タイミングに切替る際に、制御部７からの制御
で、ホールドオーバー部６では、積分器３を介して位相
比較器２から送出された信号レベルが、障害となる直前
の信号レベルの状態で維持され、そのままロックされ
る。従って電圧制御発振器４へ送られる出力制御電圧が
そのままの電圧でロックされるので、電圧制御発振器４
で生成されるクロック信号Ｆはそのままの周波数にロッ
クされる。
【００１６】次のタイミングで第２の同期タイミングが
切替部１に入力されると、制御部７からの制御により、
ホールドオーバー部のロックが解除され、ホールドオー
バー部６は、再び通常のＰＬＬ動作に戻る。このように
して、切替時の同期タイミングの瞬断による周波数変動
を抑えることができる。また、第１の同期タイミングと
第２の同期タイミングの両方が断のときにも、断になる
直前の周波数を維持できる。
切替部１に入力されると、制御部７からの制御により、
ホールドオーバー部のロックが解除され、ホールドオー
バー部６は、再び通常のＰＬＬ動作に戻る。このように
して、切替時の同期タイミングの瞬断による周波数変動
を抑えることができる。また、第１の同期タイミングと
第２の同期タイミングの両方が断のときにも、断になる
直前の周波数を維持できる。
【００１７】
【実施例】図１、及び図２を用いて、実施例の動作につ
いて説明する。図１は前述のとおり、本発明に係わる同
期タイミング切替時のタイミング安定化方法例のブロッ
ク図であり、図２はホールドオーバー部６の実現例を示
す図で、６１は積分器３からの制御電圧を遮断するスイ
ッチ、６２は制御電圧固定維持用コンデンサーである。
いて説明する。図１は前述のとおり、本発明に係わる同
期タイミング切替時のタイミング安定化方法例のブロッ
ク図であり、図２はホールドオーバー部６の実現例を示
す図で、６１は積分器３からの制御電圧を遮断するスイ
ッチ、６２は制御電圧固定維持用コンデンサーである。
【００１８】基本的な動作は従来例の同期タイミング切
替時の安定化方法と同じであり、上位局から送られて来
る第１と第２の２つの同期タイミングを切替部１で受
け、第１の同期タイミングが正常なときは第１の同期タ
イミングが選択されて位相比較器２へ送られる。位相比
較器２では、第１の同期タイミングｆと分周器５で分周
された電圧制御発振器４のクロック信号ｆ0 との位相を
比較し、位相差に応じた信号が次の積分器３に送られ
る。
替時の安定化方法と同じであり、上位局から送られて来
る第１と第２の２つの同期タイミングを切替部１で受
け、第１の同期タイミングが正常なときは第１の同期タ
イミングが選択されて位相比較器２へ送られる。位相比
較器２では、第１の同期タイミングｆと分周器５で分周
された電圧制御発振器４のクロック信号ｆ0 との位相を
比較し、位相差に応じた信号が次の積分器３に送られ
る。
【００１９】積分器３において、位相比較器２より送ら
れて来た信号が電圧に変換され、本発明により設けたホ
ールドオーバー部６に入力される。ホールドオーバー部
６では、一旦積分器３から送られて来た制御電圧を維持
し、次の電圧制御発振器４へ制御電圧として送り出す。
れて来た信号が電圧に変換され、本発明により設けたホ
ールドオーバー部６に入力される。ホールドオーバー部
６では、一旦積分器３から送られて来た制御電圧を維持
し、次の電圧制御発振器４へ制御電圧として送り出す。
【００２０】以下、通常の正常な同期タイミングを受信
しているときの動作は、従来例の動作と同じである。次
に、第１の同期タイミングが障害となった場合には、制
御部７の制御により、切替部１の切替スイッチが第１の
同期タイミングから第２の同期タイミングに切替わると
同時に、図２の例に示すホールドオーバー部６のスイッ
チ６１が実線から点線で示すように回路を切り離すよう
動作する。従って、ホールドオーバー部６の出力制御電
圧は現状の値が維持され、電圧制御発振器４が生成する
クロック信号Ｆも現状の周波数が維持される。
しているときの動作は、従来例の動作と同じである。次
に、第１の同期タイミングが障害となった場合には、制
御部７の制御により、切替部１の切替スイッチが第１の
同期タイミングから第２の同期タイミングに切替わると
同時に、図２の例に示すホールドオーバー部６のスイッ
チ６１が実線から点線で示すように回路を切り離すよう
動作する。従って、ホールドオーバー部６の出力制御電
圧は現状の値が維持され、電圧制御発振器４が生成する
クロック信号Ｆも現状の周波数が維持される。
【００２１】次のタイミングで切替部１から第２の同期
タイミングが位相比較器２に供給されると、制御部７の
制御で、ホールドオーバー部６のスイッチ６１が閉じ、
第２の同期タイミングｆと、分周器５で分周されたクロ
ック信号ｆ0との位相差に相当する信号が積分器３を介
してホールドオーバー部６に送られる。
タイミングが位相比較器２に供給されると、制御部７の
制御で、ホールドオーバー部６のスイッチ６１が閉じ、
第２の同期タイミングｆと、分周器５で分周されたクロ
ック信号ｆ0との位相差に相当する信号が積分器３を介
してホールドオーバー部６に送られる。
【００２２】また、第１の同期タイミング及び第２の同
期タイミングともが正常なときの同期タイミングの切替
えにおいても、制御部７の制御でホールドオーバー部６
のスイッチ６１を遮断して、その時点の電圧を維持し、
次のタイミングでスイッチ６１を閉じて、電圧制御発振
器４のクロック信号周波数変動を抑圧する。
期タイミングともが正常なときの同期タイミングの切替
えにおいても、制御部７の制御でホールドオーバー部６
のスイッチ６１を遮断して、その時点の電圧を維持し、
次のタイミングでスイッチ６１を閉じて、電圧制御発振
器４のクロック信号周波数変動を抑圧する。
【００２３】更に、第１の同期タイミングと第２の同期
タイミングの両方とも断となった場合も、制御部７の制
御で、ホールドオーバー部６のスイッチを、第１の同期
タイミングと第２の同期タイミングの何れかが復旧する
まで遮断状態にして、暫くの間、電圧制御発振器４から
安定したクロック信号を生成する。
タイミングの両方とも断となった場合も、制御部７の制
御で、ホールドオーバー部６のスイッチを、第１の同期
タイミングと第２の同期タイミングの何れかが復旧する
まで遮断状態にして、暫くの間、電圧制御発振器４から
安定したクロック信号を生成する。
【００２４】
【発明の効果】本発明によれば、第１の同期タイミン
グ、第２の同期タイミングともに正常時の切替え、ま
た，第１のの同期タイミングの断発生時の切替えは勿論
のこと、第１の同期タイミングと第２の同期タイミング
が同時に断になった場合でも、制御部７の制御で、第１
の同期タイミングと第２の同期タイミングの何れかが復
旧する迄暫くの間は、ホールドオーバー部６のスイッチ
６１を前段の出力部から遮断し、ホールドオーバー部６
から電圧制御発振器４に対して一定の制御電圧を供給出
来るので、電圧制御発振器４からは安定したクロック信
号Ｆを生成することが可能となり、通信回線の安定化に
大きく寄与することができる。
グ、第２の同期タイミングともに正常時の切替え、ま
た，第１のの同期タイミングの断発生時の切替えは勿論
のこと、第１の同期タイミングと第２の同期タイミング
が同時に断になった場合でも、制御部７の制御で、第１
の同期タイミングと第２の同期タイミングの何れかが復
旧する迄暫くの間は、ホールドオーバー部６のスイッチ
６１を前段の出力部から遮断し、ホールドオーバー部６
から電圧制御発振器４に対して一定の制御電圧を供給出
来るので、電圧制御発振器４からは安定したクロック信
号Ｆを生成することが可能となり、通信回線の安定化に
大きく寄与することができる。
【００２５】また、本発明によれば、例えば、ホールド
オーバー部６の制御電圧固定用にコンデンサーを使用す
れば、非常に安価にして安定したクロック信号の供給を
確保することができる。
オーバー部６の制御電圧固定用にコンデンサーを使用す
れば、非常に安価にして安定したクロック信号の供給を
確保することができる。
【図１】本発明に係わる同期タイミング切替時のタイミ
ング安定化方法例のブロック図である。
ング安定化方法例のブロック図である。
【図２】本発明に係わるホールドオーバーの実現例を示
す図である。
す図である。
【図３】従来の同期タイミング切替時のタイミング安定
化方法の一例を示す図である。
化方法の一例を示す図である。
１ 切替部 ２ 位相比較器 ３ 積分器 ４ 電圧制御発振器 ５ 分周器 ６ ホールドオーバー部 ７ 制御部 ６１ スイッチ ６２ コンデンサー
Claims (1)
- 【請求項１】 印加される切替命令により、入力する第
１の同期タイミングから第２の同期タイミングに切替え
る切替部（１）と、入力する発振制御電圧に対応する周
波数のクロック信号を生成する電圧制御発振器（４）
と、前記電圧制御発振器（４）で生成されたクロック信
号を分周する分周器（５）と、前記切替部（１）から出
力される同期タイミングと前記分周器（５）で分周され
たクロック信号との位相差を比較して、位相差に対応す
る電圧を送出する位相比較器（２）と、前記位相比較器
（２）の出力信号から前記電圧制御発振器（４）の制御
電圧を得る積分器（３）と、同期タイミングの断を検出
し前記切替部（１）に対して切替命令を送出する制御部
（７）を有し、前記第１の同期タイミング、又は第２の
同期タイミングに同期した送出信号を送出する位相同期
発振回路において、 前記積分器（３）から送出される電圧を維持し、発振制
御電圧として送出するホールドオーバー部（６）を設け
ると共に、 前記制御部（７）に、第１の同期タイミングから第２の
同期タイミングへの切替時に、前記ホールドオーバー部
（６）に対して電圧固定命令を送出する機能と、前記切
替部（１）より同期タイミングが出力されたとき、前記
ホールドオーバー部（６）に対して前記電圧固定命令を
解除する機能を備えることにより、 第１の同期タイミングから第２の同期タイミングに切替
える際、前記制御部（７）は前記ホールドオーバー部
（６）に対して電圧固定命令を送出し、そのとき前記ホ
ールドオーバー部（６）に印加されている電圧を固定維
持させると共に、前記切替部（１）に切替命令を送出し
て、前記切替部（１）に第２の同期タイミングを選択さ
せるが、前記切替部（１）より同期タイミングが出力さ
れたとき、前記ホールドオーバー部（６）に対する該固
定命令を解除することにより、第１の同期タイミングか
ら第２の同期タイミングへ切替えるときの瞬断による周
波数変動を抑圧することを特徴とするタイミング切替時
のタイミング安定化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242079A JPH0583238A (ja) | 1991-09-20 | 1991-09-20 | 同期タイミング切替時のタイミング安定化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242079A JPH0583238A (ja) | 1991-09-20 | 1991-09-20 | 同期タイミング切替時のタイミング安定化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583238A true JPH0583238A (ja) | 1993-04-02 |
Family
ID=17083976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3242079A Pending JPH0583238A (ja) | 1991-09-20 | 1991-09-20 | 同期タイミング切替時のタイミング安定化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583238A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07143109A (ja) * | 1993-11-15 | 1995-06-02 | Nec Corp | クロック位相自動選択方式 |
| JPH0993237A (ja) * | 1995-09-26 | 1997-04-04 | Nec Miyagi Ltd | 装置内システムクロック供給方式 |
| WO2000027111A1 (fr) * | 1998-11-04 | 2000-05-11 | Sharp Kabushiki Kaisha | Systeme recepteur de radiodiffusion numerique |
| WO2003049356A1 (fr) * | 2001-11-30 | 2003-06-12 | Fujitsu Limited | Circuit de commutation de synchronisation et dispositif de noeud |
| JP2018137619A (ja) * | 2017-02-22 | 2018-08-30 | 大井電気株式会社 | 同期用無線装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03101416A (ja) * | 1989-09-14 | 1991-04-26 | Nec Corp | クロック供給切替回路 |
| JPH03190336A (ja) * | 1989-12-19 | 1991-08-20 | Fujitsu Ltd | 伝送受信同期回路方式 |
| JPH04298199A (ja) * | 1991-03-27 | 1992-10-21 | Hitachi Ltd | クロック供給装置及び通信ネットワークシステム |
-
1991
- 1991-09-20 JP JP3242079A patent/JPH0583238A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03101416A (ja) * | 1989-09-14 | 1991-04-26 | Nec Corp | クロック供給切替回路 |
| JPH03190336A (ja) * | 1989-12-19 | 1991-08-20 | Fujitsu Ltd | 伝送受信同期回路方式 |
| JPH04298199A (ja) * | 1991-03-27 | 1992-10-21 | Hitachi Ltd | クロック供給装置及び通信ネットワークシステム |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07143109A (ja) * | 1993-11-15 | 1995-06-02 | Nec Corp | クロック位相自動選択方式 |
| JPH0993237A (ja) * | 1995-09-26 | 1997-04-04 | Nec Miyagi Ltd | 装置内システムクロック供給方式 |
| US5883533A (en) * | 1995-09-26 | 1999-03-16 | Nec Corporation | Clock signal generating device having a redundant configuration |
| WO2000027111A1 (fr) * | 1998-11-04 | 2000-05-11 | Sharp Kabushiki Kaisha | Systeme recepteur de radiodiffusion numerique |
| US6710814B1 (en) | 1998-11-04 | 2004-03-23 | Sharp Kabushiki Kaisha | Digital broadcast receiving system for detecting short-breaks and holding information based on same |
| WO2003049356A1 (fr) * | 2001-11-30 | 2003-06-12 | Fujitsu Limited | Circuit de commutation de synchronisation et dispositif de noeud |
| JP2018137619A (ja) * | 2017-02-22 | 2018-08-30 | 大井電気株式会社 | 同期用無線装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
| US4827225A (en) | Fast locking phase-locked loop utilizing frequency estimation | |
| US4980899A (en) | Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange | |
| JP3531630B2 (ja) | クロック生成回路 | |
| JPH0993237A (ja) | 装置内システムクロック供給方式 | |
| JP4719100B2 (ja) | 二重システム型基準周波数信号発生器 | |
| JPH0583238A (ja) | 同期タイミング切替時のタイミング安定化方法 | |
| US6801093B2 (en) | Frequency synchronous apparatus and frequency synchronous control method | |
| JPH07273648A (ja) | Ｐｌｌ回路 | |
| JPH0964732A (ja) | 同期クロック生成回路 | |
| JPH10290158A (ja) | 二重化位相同期装置 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| JPH0432330A (ja) | システムクロツク保護方式 | |
| JP2725530B2 (ja) | クロック供給方式 | |
| KR200204374Y1 (ko) | 무선가입자망의 기지국용 발진장치 | |
| KR100501138B1 (ko) | 이동통신 시스템용 이중화 시간/주파수 생성 카드의 기준 시간동기 장치 | |
| JP3371950B2 (ja) | 位相同期回路および位相同期方法ならびに信号伝送システム | |
| JP2000341176A (ja) | 回線切り替え器及び回線切り替え方法 | |
| JP3939574B2 (ja) | クロック・データリカバリ回路 | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| JP2000031819A (ja) | クロック同期回路 | |
| JP2006245859A (ja) | クロック生成方法、クロック生成装置およびそれを使用する無線送受信機 | |
| JPH0795190A (ja) | Ｄｓｉクロック位相変動抑制回路 | |
| JP2003032320A (ja) | ヒットレス切替回路を具備するデジタル無線通信装置 | |
| JPH0537506A (ja) | 同期切替方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961022 |