JPH0582677A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0582677A JPH0582677A JP3243587A JP24358791A JPH0582677A JP H0582677 A JPH0582677 A JP H0582677A JP 3243587 A JP3243587 A JP 3243587A JP 24358791 A JP24358791 A JP 24358791A JP H0582677 A JPH0582677 A JP H0582677A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- resin
- circuit element
- substrate
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 冷熱サイクル時に発生する応力による素子と
導体とを接続するワイヤ線の断線を防止する。 【構成】 基板（１）上に搭載されたチップ状の回路素
子（４）の表面にのみ、素子（４）の熱膨張係数と近似
させた低αの樹脂薄膜（６）を被覆し、基板（１）上の
ワイヤ線（５）のネック部（５Ｂ）に基板（１）のαと
略同一の値を有した樹脂で被覆する。
導体とを接続するワイヤ線の断線を防止する。 【構成】 基板（１）上に搭載されたチップ状の回路素
子（４）の表面にのみ、素子（４）の熱膨張係数と近似
させた低αの樹脂薄膜（６）を被覆し、基板（１）上の
ワイヤ線（５）のネック部（５Ｂ）に基板（１）のαと
略同一の値を有した樹脂で被覆する。
Description
【０００１】
【産業上の利用分野】本発明は、混成集積回路に関し、
特にベアチップ実装型の混成集積回路に関する。
特にベアチップ実装型の混成集積回路に関する。
【０００２】
【従来の技術】一般的な混成集積回路は、例えばセラミ
ックスあるいはアルミニウム等の金属基板上に形成され
た銅材を材料とする導電路上にトランジスタ、チップ抵
抗、チップコンデンサ等の複数の回路素子が固着されて
所望機能を有した混成集積回路が形成される。また、高
密度実装化に伴い基板上にＬＳＩ、ＶＬＳＩ等のベアチ
ップが搭載された多種多用の混成集積回路が出現してい
る。
ックスあるいはアルミニウム等の金属基板上に形成され
た銅材を材料とする導電路上にトランジスタ、チップ抵
抗、チップコンデンサ等の複数の回路素子が固着されて
所望機能を有した混成集積回路が形成される。また、高
密度実装化に伴い基板上にＬＳＩ、ＶＬＳＩ等のベアチ
ップが搭載された多種多用の混成集積回路が出現してい
る。
【０００３】前述したＬＳＩ、ＶＬＳＩ等のベアチップ
をアルミニウム基板上に搭載した場合、耐湿信頼性を確
保するために、図５に示す如く、ベアチップ（２１）と
ベアチップ表面の電極と導電路（２２）を接続する、例
えばＡｌ等のワイヤ線（２３）をエポキシ樹脂（２４）
で被覆する。かかる、エポキシ樹脂の熱膨張係数は基板
の熱膨張係数と略同一となるように調整されているため
に、基板とエポキシ樹脂との密着性が良く、水分が浸入
しにくくなり、耐湿信頼性が向上する。本出願人は、エ
ポキシ樹脂と基板の両者の熱膨張係数を合せることに関
して既に出願済である（特願平３−１１８８１２号参
照）。
をアルミニウム基板上に搭載した場合、耐湿信頼性を確
保するために、図５に示す如く、ベアチップ（２１）と
ベアチップ表面の電極と導電路（２２）を接続する、例
えばＡｌ等のワイヤ線（２３）をエポキシ樹脂（２４）
で被覆する。かかる、エポキシ樹脂の熱膨張係数は基板
の熱膨張係数と略同一となるように調整されているため
に、基板とエポキシ樹脂との密着性が良く、水分が浸入
しにくくなり、耐湿信頼性が向上する。本出願人は、エ
ポキシ樹脂と基板の両者の熱膨張係数を合せることに関
して既に出願済である（特願平３−１１８８１２号参
照）。
【０００４】
【発明が解決しようとする課題】前述したように、エポ
キシ樹脂の封止剤と基板の熱膨張係数をマッチングさせ
ることで、両者の密着性が向上する反面、エポキシ樹脂
とベアチップとの熱膨張係数の差が著しく異なるため
に、温度変化（温度サイクル）により、封止剤とベアチ
ップとの接着部に繰返し応力が加わり、ベアチップ表面
でのワイヤボンディング部のネック切れあるいは電極か
ら剥離するという不良が発生する問題がある。
キシ樹脂の封止剤と基板の熱膨張係数をマッチングさせ
ることで、両者の密着性が向上する反面、エポキシ樹脂
とベアチップとの熱膨張係数の差が著しく異なるため
に、温度変化（温度サイクル）により、封止剤とベアチ
ップとの接着部に繰返し応力が加わり、ベアチップ表面
でのワイヤボンディング部のネック切れあるいは電極か
ら剥離するという不良が発生する問題がある。
【０００５】かかる、不良は本発明者の実験によると、
ベアチップのコーナ部に集中し、また、ワイヤ断線不良
となった周辺でチップ表面と封止剤の界面が剥離すると
いうことが判明した。これは、冷熱サイクルを繰返すこ
とで、最大応力がコーナ部に加わる。従ってそのコーナ
部で剥離が生じ、接着力でおさえられていたせん断方向
の歪がワイヤボンディング部に加わり、断線するものと
考えられている。
ベアチップのコーナ部に集中し、また、ワイヤ断線不良
となった周辺でチップ表面と封止剤の界面が剥離すると
いうことが判明した。これは、冷熱サイクルを繰返すこ
とで、最大応力がコーナ部に加わる。従ってそのコーナ
部で剥離が生じ、接着力でおさえられていたせん断方向
の歪がワイヤボンディング部に加わり、断線するものと
考えられている。
【０００６】これを図６のＡ及びＢに基づいて説明す
る。図６のＡは、熱衝撃によってエポキシ樹脂とチップ
との熱膨張係数の差によるせん断方向への応力が加わっ
ているが、エポキシ樹脂がチップと接着しているため
に、せん断方向の動きを抑制している。それに対して、
図６のＢは、熱衝撃を繰返すことによって、最大応力が
加わるチップコーナ部でエポキシ樹脂が剥離し（斜線領
域）、せん断方向の歪がワイヤのボンディング部に加わ
り、最終的に断線に至るものである。
る。図６のＡは、熱衝撃によってエポキシ樹脂とチップ
との熱膨張係数の差によるせん断方向への応力が加わっ
ているが、エポキシ樹脂がチップと接着しているため
に、せん断方向の動きを抑制している。それに対して、
図６のＢは、熱衝撃を繰返すことによって、最大応力が
加わるチップコーナ部でエポキシ樹脂が剥離し（斜線領
域）、せん断方向の歪がワイヤのボンディング部に加わ
り、最終的に断線に至るものである。
【０００７】また、図７は、チップサイズの大きさを異
ならしめてワイヤ断線不良実験を行った結果である。実
験条件として、アルミニウム基板上に形成された銅箔上
にベアチップをＡｇペーストを介して固着搭載し、ベア
チップと銅箔とをＡｌワイヤ線でボンディングし、ベア
チップとワイヤ線をエポキシ樹脂で封止したものを−５
５℃／５ｍｉｎ〜１５０℃／５ｍｉｎ（液相）の熱衝撃
試験を行った。図７において、（Ａ）はチップサイズが
５．４７×８．０５、（Ｂ）はチップサイズが５．１６
×６．２であり、夫々１０個のチップが用いられた。
ならしめてワイヤ断線不良実験を行った結果である。実
験条件として、アルミニウム基板上に形成された銅箔上
にベアチップをＡｇペーストを介して固着搭載し、ベア
チップと銅箔とをＡｌワイヤ線でボンディングし、ベア
チップとワイヤ線をエポキシ樹脂で封止したものを−５
５℃／５ｍｉｎ〜１５０℃／５ｍｉｎ（液相）の熱衝撃
試験を行った。図７において、（Ａ）はチップサイズが
５．４７×８．０５、（Ｂ）はチップサイズが５．１６
×６．２であり、夫々１０個のチップが用いられた。
【０００８】図７からわかるように、チップサイズが小
さい（Ｂ）は２０００サイクル時で不良が発生し、チッ
プサイズが大きい（Ａ）は５００サイクル時で不良が発
生している。チップサイズがある程度小さいものはワイ
ヤ曲線不良の発生率は２０００サイクル時でも低いため
環境条件が厳しい車載用の混成集積回路としても用いる
ことは可能である。
さい（Ｂ）は２０００サイクル時で不良が発生し、チッ
プサイズが大きい（Ａ）は５００サイクル時で不良が発
生している。チップサイズがある程度小さいものはワイ
ヤ曲線不良の発生率は２０００サイクル時でも低いため
環境条件が厳しい車載用の混成集積回路としても用いる
ことは可能である。
【０００９】しかし、チップサイズが比較的大きいもの
は５００サイクルで不良が発生し、前述したように使用
環境条件が厳しい車載用の混成集積回路として実装する
ことができないということが確認された。
は５００サイクルで不良が発生し、前述したように使用
環境条件が厳しい車載用の混成集積回路として実装する
ことができないということが確認された。
【００１０】
【課題を解決するための手段】本発明は上述した課題を
解決して為されたものであり、所望形状の導電路が形成
された金属基板と、前記導電路の所定位置のパッド上に
固着されたチップ状の回路素子と、前記回路素子の近傍
に延在された複数の前記導電路と前記回路素子の電極と
を接続する複数のワイヤ線と、前記回路素子と前記ワイ
ヤ線を密封封止する封止樹脂とを具備し、前記封止樹脂
層はシリコン系樹脂が用いられ、前記回路素子上面にの
み熱膨張係数の低い絶縁樹脂薄膜が形成され、前記ワイ
ヤ線と前記導電路とが接続される接続部を前記基板の熱
膨張係数と実質的に略近似した熱膨張係数を有した樹脂
で被覆したことを特徴とする。
解決して為されたものであり、所望形状の導電路が形成
された金属基板と、前記導電路の所定位置のパッド上に
固着されたチップ状の回路素子と、前記回路素子の近傍
に延在された複数の前記導電路と前記回路素子の電極と
を接続する複数のワイヤ線と、前記回路素子と前記ワイ
ヤ線を密封封止する封止樹脂とを具備し、前記封止樹脂
層はシリコン系樹脂が用いられ、前記回路素子上面にの
み熱膨張係数の低い絶縁樹脂薄膜が形成され、前記ワイ
ヤ線と前記導電路とが接続される接続部を前記基板の熱
膨張係数と実質的に略近似した熱膨張係数を有した樹脂
で被覆したことを特徴とする。
【００１１】また、このような混成集積回路であって、
前記絶縁樹脂膜は溶剤性フェノール系エポキシ樹脂を用
いたことを特徴とする。また、このような混成集積回路
であって、前記ワイヤ線はアルミニウム線を用いたこと
を特徴とする。また、このような混成集積回路であっ
て、前記金属基板はアルミニウム基板を用いたことを特
徴とする。
前記絶縁樹脂膜は溶剤性フェノール系エポキシ樹脂を用
いたことを特徴とする。また、このような混成集積回路
であって、前記ワイヤ線はアルミニウム線を用いたこと
を特徴とする。また、このような混成集積回路であっ
て、前記金属基板はアルミニウム基板を用いたことを特
徴とする。
【００１２】
【作用】この様に本発明の混成集積回路では、チップ状
の回路素子上には熱膨張係数の低い絶縁樹脂膜が形成さ
れているため、絶縁樹脂膜とチップ状素子との熱膨張係
数の差が著しく緩和される。その結果、絶縁樹脂膜とチ
ップ状素子との界面での温度変化（冷熱サイクル）によ
る剥離が抑制される。またチップ素子上の電極と接続さ
れるワイヤ線のネック部は絶縁樹脂膜によって補強され
る構造となるため、冷熱サイクルによるせん断力が回転
素子側のワイヤ線のネック部に生じたとしても断線する
恐れはない。
の回路素子上には熱膨張係数の低い絶縁樹脂膜が形成さ
れているため、絶縁樹脂膜とチップ状素子との熱膨張係
数の差が著しく緩和される。その結果、絶縁樹脂膜とチ
ップ状素子との界面での温度変化（冷熱サイクル）によ
る剥離が抑制される。またチップ素子上の電極と接続さ
れるワイヤ線のネック部は絶縁樹脂膜によって補強され
る構造となるため、冷熱サイクルによるせん断力が回転
素子側のワイヤ線のネック部に生じたとしても断線する
恐れはない。
【００１３】また、導電路と接続されるワイヤ線のネッ
ク部分には基板の熱膨張係数と略近似した値を有する樹
脂で被覆されているため、冷熱サイクル時において基板
側でのワイヤ線のネック部での断線も発生しない。
ク部分には基板の熱膨張係数と略近似した値を有する樹
脂で被覆されているため、冷熱サイクル時において基板
側でのワイヤ線のネック部での断線も発生しない。
【００１４】
【実施例】以下に、図１乃至図４に示した実施例に基づ
いて、本発明の混成集積回路を説明する。図１は本発明
の混成集積回路の要部拡大断面図であり、（１）は硬質
基板、（２）は絶縁樹脂層、（３）は導電路、（４）は
チップ状の回路素子、（５）はワイヤ線、（６）は絶縁
樹脂薄膜、（７）はシリコン樹脂層、（９）は被覆樹脂
である。
いて、本発明の混成集積回路を説明する。図１は本発明
の混成集積回路の要部拡大断面図であり、（１）は硬質
基板、（２）は絶縁樹脂層、（３）は導電路、（４）は
チップ状の回路素子、（５）はワイヤ線、（６）は絶縁
樹脂薄膜、（７）はシリコン樹脂層、（９）は被覆樹脂
である。
【００１５】硬質基板（１）は、例えばアルミニウム基
板等の金属基板が用いられる。かかるアルミニウム基板
表面には周知の陽極酸化技術により酸化アルミニウム膜
が形成されている。この基板（１）の一主面にはエポキ
シ樹脂等の絶縁樹脂層（２）を介して所望形状の導電路
（３）が形成される。かかる、導電路（３）は銅箔によ
り形成され、例えば前述した絶縁樹脂層（２）と銅箔と
がクラッド状に一体化された材料を基板（１）上に貼着
し、所定のエッチング技術によってパターン化される。
板等の金属基板が用いられる。かかるアルミニウム基板
表面には周知の陽極酸化技術により酸化アルミニウム膜
が形成されている。この基板（１）の一主面にはエポキ
シ樹脂等の絶縁樹脂層（２）を介して所望形状の導電路
（３）が形成される。かかる、導電路（３）は銅箔によ
り形成され、例えば前述した絶縁樹脂層（２）と銅箔と
がクラッド状に一体化された材料を基板（１）上に貼着
し、所定のエッチング技術によってパターン化される。
【００１６】図１からでは明らかにされてないが、導電
路（３）は基板（１）の略全面の領域に形成されてお
り、所定の位置に回路素子を固着するパッド（３Ａ）が
形成され、かかるパッド（３Ａ）の周辺近傍には複数の
導電路（３）が延在形成されている。各パッド（３Ａ）
上には複数の回路素子（４）が固着搭載される。例え
ば、トランジスタ、チップ抵抗等の回路素子及びＬＳ
Ｉ、ＶＬＳＩ等のチップ状の回路素子（４）がＡｇペー
スト等の接着剤（８）を介してパッド（３Ａ）上に固着
される。一方、回路素子（４）上の電極と導電路（３）
との接続は約２０〜４０μ径のＡｌワイヤ線（５）によ
り、超音波ボンディング等の接続手段を用いて電気的に
接続される。
路（３）は基板（１）の略全面の領域に形成されてお
り、所定の位置に回路素子を固着するパッド（３Ａ）が
形成され、かかるパッド（３Ａ）の周辺近傍には複数の
導電路（３）が延在形成されている。各パッド（３Ａ）
上には複数の回路素子（４）が固着搭載される。例え
ば、トランジスタ、チップ抵抗等の回路素子及びＬＳ
Ｉ、ＶＬＳＩ等のチップ状の回路素子（４）がＡｇペー
スト等の接着剤（８）を介してパッド（３Ａ）上に固着
される。一方、回路素子（４）上の電極と導電路（３）
との接続は約２０〜４０μ径のＡｌワイヤ線（５）によ
り、超音波ボンディング等の接続手段を用いて電気的に
接続される。
【００１７】本発明の特徴とするところは、チップ状の
回路素子（４）上に熱膨張係数の低い絶縁樹脂薄膜
（６）（以下樹脂薄膜という）を設け、且つ、導電路
（３）上に接続されるワイヤ線（５）のネック部（５
Ｂ）を基板（１）と略近似した熱膨張係数を有した樹脂
で被覆するところにある。先ず、樹脂薄膜（６）につい
て説明すると、樹脂薄膜（６）の熱膨張係数は、回路素
子（４）の熱膨張係数と略同一かあるいは近似した値に
まで低く設定されている。即ち、回路素子（４）の熱膨
張係数は約３〜４×１０-6／℃と比較的低いために、本
実施例で用いられる樹脂薄膜（６）の熱膨張係数はシリ
カ等のフィラーを高密度充填し約１０×１０-6／℃に調
整されている。更に述べると、樹脂薄膜（６）は前述し
たように、回路素子（４）上に薄く形成する必要がある
ために溶剤性のフェノール硬化系エポキシ樹脂が用いら
れる。溶剤性のフェノール硬化系樹脂は液状であるため
にフィラーが高密度充填されているにもかかわらず約１
００μ〜５００μ程度の膜厚の樹脂薄膜（６）を回路素
子上に容易に形成することができる。
回路素子（４）上に熱膨張係数の低い絶縁樹脂薄膜
（６）（以下樹脂薄膜という）を設け、且つ、導電路
（３）上に接続されるワイヤ線（５）のネック部（５
Ｂ）を基板（１）と略近似した熱膨張係数を有した樹脂
で被覆するところにある。先ず、樹脂薄膜（６）につい
て説明すると、樹脂薄膜（６）の熱膨張係数は、回路素
子（４）の熱膨張係数と略同一かあるいは近似した値に
まで低く設定されている。即ち、回路素子（４）の熱膨
張係数は約３〜４×１０-6／℃と比較的低いために、本
実施例で用いられる樹脂薄膜（６）の熱膨張係数はシリ
カ等のフィラーを高密度充填し約１０×１０-6／℃に調
整されている。更に述べると、樹脂薄膜（６）は前述し
たように、回路素子（４）上に薄く形成する必要がある
ために溶剤性のフェノール硬化系エポキシ樹脂が用いら
れる。溶剤性のフェノール硬化系樹脂は液状であるため
にフィラーが高密度充填されているにもかかわらず約１
００μ〜５００μ程度の膜厚の樹脂薄膜（６）を回路素
子上に容易に形成することができる。
【００１８】回路素子（４）上に樹脂薄膜（６）を形成
する場合、前述したように樹脂が溶剤性であるために、
回路素子（４）の大きさに対応した適量の樹脂をポッテ
ィングし、加熱処理するだけで形成できる。即ち、回路
素子（４）上の略全面には前述した樹脂薄膜（６）が形
成されるために、ワイヤ線（５）のネック部（５Ａ）は
樹脂薄膜（６）によって補強されることになる。
する場合、前述したように樹脂が溶剤性であるために、
回路素子（４）の大きさに対応した適量の樹脂をポッテ
ィングし、加熱処理するだけで形成できる。即ち、回路
素子（４）上の略全面には前述した樹脂薄膜（６）が形
成されるために、ワイヤ線（５）のネック部（５Ａ）は
樹脂薄膜（６）によって補強されることになる。
【００１９】本実施例では、樹脂薄膜（６）の樹脂材料
として、溶剤性のフェノール硬化性樹脂を用いたが、そ
の他の材料として酸無水物硬化系エポキシ樹脂あるいは
アミン硬化系エポキシ樹脂を用いることができる。しか
し、それらの中でフェノール系硬化樹脂が一番耐湿性が
優れているため本実施例ではフェノール硬化系を用い
た。
として、溶剤性のフェノール硬化性樹脂を用いたが、そ
の他の材料として酸無水物硬化系エポキシ樹脂あるいは
アミン硬化系エポキシ樹脂を用いることができる。しか
し、それらの中でフェノール系硬化樹脂が一番耐湿性が
優れているため本実施例ではフェノール硬化系を用い
た。
【００２０】一方、基板（１）側のワイヤ線（５）のネ
ック部（５Ｂ）を被覆する被覆樹脂（９）の熱膨張係数
は前述したように基板（１）の熱膨張係数と略同一に調
整されている。即ち、本発明に用いる被覆樹脂（９）は
冷熱サイクル条件に設定して種々に変更される。例え
ば、冷熱サイクル条件が−５０〜＋１５０℃範囲である
場合、その条件の上限以上の１５０℃以上のガラス転移
温度（ＴＧ）を有するエポキシ系樹脂を用い、その樹脂
中に約５７重量比％の無機フィラー（シリカ等）を混入
させることにより被覆樹脂（９）のαを基板（１）のα
と同一の約２５×１０-6／℃に調整することができる。
ック部（５Ｂ）を被覆する被覆樹脂（９）の熱膨張係数
は前述したように基板（１）の熱膨張係数と略同一に調
整されている。即ち、本発明に用いる被覆樹脂（９）は
冷熱サイクル条件に設定して種々に変更される。例え
ば、冷熱サイクル条件が−５０〜＋１５０℃範囲である
場合、その条件の上限以上の１５０℃以上のガラス転移
温度（ＴＧ）を有するエポキシ系樹脂を用い、その樹脂
中に約５７重量比％の無機フィラー（シリカ等）を混入
させることにより被覆樹脂（９）のαを基板（１）のα
と同一の約２５×１０-6／℃に調整することができる。
【００２１】ところで、前述した樹脂は回路素子（４）
表面に直接コーティングされるために耐湿信頼性を確保
する必要があるために高純度化された樹脂が用いられて
いる。本実施例で用いられた樹脂は硬化物中の不純物イ
オン濃度が非常に低く（Ｃｌ -１０ｐｐｍ，Ｎａ+２〜３
ｐｐｍ）、ＬＳＩ用のトランスファーモールド樹脂と同
レベルまで高純度化されている。従って、回路素子
（４）との密着性が良く、水分が浸入しにくいため、高
い耐湿信頼性が得られる。また、α線によるソフトエラ
ーを発生しやすいＤＲＡＭ等のチップ状回路素子を実装
する場合であっても問題はない。
表面に直接コーティングされるために耐湿信頼性を確保
する必要があるために高純度化された樹脂が用いられて
いる。本実施例で用いられた樹脂は硬化物中の不純物イ
オン濃度が非常に低く（Ｃｌ -１０ｐｐｍ，Ｎａ+２〜３
ｐｐｍ）、ＬＳＩ用のトランスファーモールド樹脂と同
レベルまで高純度化されている。従って、回路素子
（４）との密着性が良く、水分が浸入しにくいため、高
い耐湿信頼性が得られる。また、α線によるソフトエラ
ーを発生しやすいＤＲＡＭ等のチップ状回路素子を実装
する場合であっても問題はない。
【００２２】このように、本発明に依れば、回路素子
（４）上に低い熱膨張率を有する樹脂薄膜（６）を形成
することにより、回路素子（４）と樹脂薄膜（６）との
熱膨張係数がマッチングされるため、冷熱サイクル時に
おいても素子（４）と樹脂薄膜（６）との界面が剥離し
ない。従って、厳しい冷熱サイクル条件下でせん断力が
回路素子（４）のコーナ部に加わったとしても、前述し
たように回路素子（４）と樹脂薄膜（６）の界面が剥離
せず、又ワイヤ線（５）のネック部（５Ａ）が樹脂薄膜
（６）によって補強されているために、ワイヤ線（５）
の固着強度が増加し、従来のようなヒートサイクル時に
おけるワイヤ線断線不良を著しく抑制することができ
る。
（４）上に低い熱膨張率を有する樹脂薄膜（６）を形成
することにより、回路素子（４）と樹脂薄膜（６）との
熱膨張係数がマッチングされるため、冷熱サイクル時に
おいても素子（４）と樹脂薄膜（６）との界面が剥離し
ない。従って、厳しい冷熱サイクル条件下でせん断力が
回路素子（４）のコーナ部に加わったとしても、前述し
たように回路素子（４）と樹脂薄膜（６）の界面が剥離
せず、又ワイヤ線（５）のネック部（５Ａ）が樹脂薄膜
（６）によって補強されているために、ワイヤ線（５）
の固着強度が増加し、従来のようなヒートサイクル時に
おけるワイヤ線断線不良を著しく抑制することができ
る。
【００２３】また、基板（１）側のワイヤ線（５）のネ
ック部（５Ｂ）には基板（１）の膨張係数と同一の値を
有した樹脂被覆されているために、冷熱サイクル時にお
いても基板（１）と被覆樹脂（９）との熱膨張係数の差
がないためにワイヤ線（５）のネック部（５Ｂ）に応力
が発生せず、ネック部（５Ｂ）は被覆樹脂（９）で強固
に補強されることになる。
ック部（５Ｂ）には基板（１）の膨張係数と同一の値を
有した樹脂被覆されているために、冷熱サイクル時にお
いても基板（１）と被覆樹脂（９）との熱膨張係数の差
がないためにワイヤ線（５）のネック部（５Ｂ）に応力
が発生せず、ネック部（５Ｂ）は被覆樹脂（９）で強固
に補強されることになる。
【００２４】その結果、比較的大型のチップ状の回路素
子（４）であっても、本発明を用いることで、使用環境
の厳しい、例えば車載用の混成集積回路基板上に実装し
ても十分な信頼性が確認されている。ところで、図２及
び図３は、Ａｌワイヤ線の引張り試験の結果を示す分布
グラフである。図２はコーティングなしの状態で行った
もので、図３は樹脂薄膜（６）を回路素子（４）上に形
成し且つネック部（５Ｂ）を被覆樹脂（９）で被覆して
行ったものである。測定条件としては、アルミニウム基
板上に形成した銅箔上に４０μ径のＡｌワイヤを６４本
ボンディングしたＬＳＩチップを１０個測定した。ま
た、図４に示すようにテンションゲージの先に取付けた
カギ状の針金（１０）をＡｌワイヤ線（５）のループに
かけて、ひき上げていき、曲線したときのゲージの目盛
りを読んだものである。
子（４）であっても、本発明を用いることで、使用環境
の厳しい、例えば車載用の混成集積回路基板上に実装し
ても十分な信頼性が確認されている。ところで、図２及
び図３は、Ａｌワイヤ線の引張り試験の結果を示す分布
グラフである。図２はコーティングなしの状態で行った
もので、図３は樹脂薄膜（６）を回路素子（４）上に形
成し且つネック部（５Ｂ）を被覆樹脂（９）で被覆して
行ったものである。測定条件としては、アルミニウム基
板上に形成した銅箔上に４０μ径のＡｌワイヤを６４本
ボンディングしたＬＳＩチップを１０個測定した。ま
た、図４に示すようにテンションゲージの先に取付けた
カギ状の針金（１０）をＡｌワイヤ線（５）のループに
かけて、ひき上げていき、曲線したときのゲージの目盛
りを読んだものである。
【００２５】図２に示すように、コーティングなし構造
では、引張強度が５．４ｇ〜１６．３ｇ内の間で分布
し、その平均引張強度は１２．３ｇである。また、ほと
んどの断線モードがＬＳＩ側のボンディング部のネック
切れであった。それに対して、図３では引張強度が１
８．７ｇ〜２７．４ｇ内で分布し、その平均引張強度は
２２．０ｇである。図２及び図３を比較すると図３の方
が分布範囲が挟まく、且つ引張強度も向上していること
がわかる。また、図３の断線モードは全てワイヤ線の測
定部での破断であった。従って、前述したように、大型
のＤＲＡＭ等のチップ状の回路素子（４）を基板（１）
上にダイボンドし、環境条件及び高信頼性が要求され
る、例えば車載用等の混成集積回路として用いることが
できる。
では、引張強度が５．４ｇ〜１６．３ｇ内の間で分布
し、その平均引張強度は１２．３ｇである。また、ほと
んどの断線モードがＬＳＩ側のボンディング部のネック
切れであった。それに対して、図３では引張強度が１
８．７ｇ〜２７．４ｇ内で分布し、その平均引張強度は
２２．０ｇである。図２及び図３を比較すると図３の方
が分布範囲が挟まく、且つ引張強度も向上していること
がわかる。また、図３の断線モードは全てワイヤ線の測
定部での破断であった。従って、前述したように、大型
のＤＲＡＭ等のチップ状の回路素子（４）を基板（１）
上にダイボンドし、環境条件及び高信頼性が要求され
る、例えば車載用等の混成集積回路として用いることが
できる。
【００２６】ところで、前述したように回路素子（４）
上に樹脂薄膜（６）を形成した後、図１に示すように回
路素子（４）と複数のワイヤ線（５）はシリコーンゲル
（７）で完全に封止される。かかる、シリコーンゲル
（７）によりワイヤ線（５）の腐食が防止される。ま
た、シリコーンゲル（７）は極めて低弾性のために、冷
熱サイクル時に膨張収縮してもワイヤ線（５）を断線さ
せるだけの応力が発生しないので、シリコーンゲル
（７）によりワイヤ線（５）が断線されることはない。
更に、冷熱サイクルによる発生する回路素子（４）と基
板（１）間の熱膨張係数の差による応力は、ワイヤ線
（５）のループ形状部分で緩和吸収されるためにワイヤ
線（５）のボンディング部に何んら問題は発生しない。
上に樹脂薄膜（６）を形成した後、図１に示すように回
路素子（４）と複数のワイヤ線（５）はシリコーンゲル
（７）で完全に封止される。かかる、シリコーンゲル
（７）によりワイヤ線（５）の腐食が防止される。ま
た、シリコーンゲル（７）は極めて低弾性のために、冷
熱サイクル時に膨張収縮してもワイヤ線（５）を断線さ
せるだけの応力が発生しないので、シリコーンゲル
（７）によりワイヤ線（５）が断線されることはない。
更に、冷熱サイクルによる発生する回路素子（４）と基
板（１）間の熱膨張係数の差による応力は、ワイヤ線
（５）のループ形状部分で緩和吸収されるためにワイヤ
線（５）のボンディング部に何んら問題は発生しない。
【００２７】更に、シリコーンゲル（７）を塗布する際
に、基板（１）上に被覆樹脂（９）があらかじめネック
部（５Ｂ）に形成されているために、被覆樹脂（９）が
流止防止材の働きを行うことになる。
に、基板（１）上に被覆樹脂（９）があらかじめネック
部（５Ｂ）に形成されているために、被覆樹脂（９）が
流止防止材の働きを行うことになる。
【００２８】
【発明の効果】以上に詳細した如く、本発明に依れば、
使用環境条件及び高信頼性が要求される車載用の混成集
積回路基板上に比較的大型のチップ状の回路素子を実装
したとしても、冷熱サイクル時に回路素子と導体とを接
続するワイヤ線が断線することがない。その結果、本発
明を用いることで、極めて高信頼性の混成集積回路を提
供することができる。
使用環境条件及び高信頼性が要求される車載用の混成集
積回路基板上に比較的大型のチップ状の回路素子を実装
したとしても、冷熱サイクル時に回路素子と導体とを接
続するワイヤ線が断線することがない。その結果、本発
明を用いることで、極めて高信頼性の混成集積回路を提
供することができる。
【００２９】また、前述したように、大型のチップ状の
回路素子をダイボンドできるために厳しい環境化で使用
できる混成集積回路の高密度実装化を実況できる。その
結果、高密度且つ極めて小型化された混成集積回路を提
供することができる。
回路素子をダイボンドできるために厳しい環境化で使用
できる混成集積回路の高密度実装化を実況できる。その
結果、高密度且つ極めて小型化された混成集積回路を提
供することができる。
【図１】図１は本発明を説明する混成集積回路の要部拡
大断面図である。
大断面図である。
【図２】図２はワイヤ線引張り試験のデータである。
【図３】図３はワイヤ線張り試験のデータである。
【図４】図４は図２及び図３の試験の状態を示す断面図
である。
である。
【図５】図５は従来の混成集積回路を示す断面図であ
る。
る。
【図６】図６は熱衝撃がワイヤ線のネック部に加わると
きの説明図である。
きの説明図である。
【図７】図７はワイヤ線の断線不良率を示す特性図であ
る。
る。
（１） 基板 （２） 絶縁樹脂層 （３） 導電路 （４） 回路素子 （５） ワイヤ線 （６） 樹脂薄膜 （７） シリコーンゲル （９） 被覆樹脂
Claims (4)
- 【請求項１】 所望形状の導電路が形成された金属基板
と、前記導電路の所定位置のパッド上に固着されたチッ
プ状の回路素子と、前記回路素子の近傍に延在された複
数の前記導電路と前記回路素子の電極とを接続する複数
のワイヤ線と、前記回路素子と前記ワイヤ線を密封封止
する封止樹脂とを具備し、前記封止樹脂層はシリコン樹
脂が用いられ、前記回路素子上面にのみ熱膨張係数の低
い絶縁樹脂膜が形成され、前記ワイヤ線と前記導電路が
接続される接続部を前記基板の熱膨張係数と実質的に略
近似した熱膨張係数を有した樹脂で被覆したことを特徴
とする混成集積回路。 - 【請求項２】 前記絶縁樹脂膜は溶剤性フェノール系エ
ポキシ樹脂を用いたことを特徴とする請求項１記載の混
成集積回路。 - 【請求項３】 前記ワイヤ線はアルミニウム線を用いた
ことを特徴とする請求項１記載の混成集積回路。 - 【請求項４】 前記金属基板はアルミニウム基板を用い
たことを特徴とする請求項１記載の混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3243587A JPH0582677A (ja) | 1991-09-24 | 1991-09-24 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3243587A JPH0582677A (ja) | 1991-09-24 | 1991-09-24 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582677A true JPH0582677A (ja) | 1993-04-02 |
Family
ID=17106039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3243587A Pending JPH0582677A (ja) | 1991-09-24 | 1991-09-24 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582677A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288426A (ja) * | 1995-04-20 | 1996-11-01 | Nec Corp | 半導体装置 |
| EP0771029A3 (en) * | 1995-10-24 | 1997-07-30 | Oki Electric Ind Co Ltd | Semiconductor device with improved structure to avoid cracks and manufacturing process |
| JP2019067876A (ja) * | 2017-09-29 | 2019-04-25 | Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 | 光半導体装置 |
-
1991
- 1991-09-24 JP JP3243587A patent/JPH0582677A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288426A (ja) * | 1995-04-20 | 1996-11-01 | Nec Corp | 半導体装置 |
| EP0771029A3 (en) * | 1995-10-24 | 1997-07-30 | Oki Electric Ind Co Ltd | Semiconductor device with improved structure to avoid cracks and manufacturing process |
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
| EP1039540A1 (en) * | 1995-10-24 | 2000-09-27 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US6177725B1 (en) | 1995-10-24 | 2001-01-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US6459145B1 (en) | 1995-10-24 | 2002-10-01 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor |
| US6569755B2 (en) | 1995-10-24 | 2003-05-27 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same |
| JP2019067876A (ja) * | 2017-09-29 | 2019-04-25 | Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 | 光半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6576993B2 (en) | Packages formed by attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip | |
| US4172907A (en) | Method of protecting bumped semiconductor chips | |
| JP2501953B2 (ja) | 半導体装置 | |
| JPH0582677A (ja) | 混成集積回路 | |
| JPH0582676A (ja) | 混成集積回路 | |
| JPH0582678A (ja) | 混成集積回路 | |
| JPH0590448A (ja) | 混成集積回路 | |
| KR100438876B1 (ko) | 칩모듈 | |
| JPS63239826A (ja) | 半導体装置 | |
| JPH02125454A (ja) | 樹脂封止型半導体装置 | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JP2754534B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05109927A (ja) | 混成集積回路及びその製造方法 | |
| JP3508478B2 (ja) | 半導体装置の製造方法 | |
| JP2903013B2 (ja) | 金属基板を含む回路パッケージ及び実装方法 | |
| JPH0590449A (ja) | 混成集積回路 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH0777226B2 (ja) | 半導体装置およびその製造方法 | |
| JP2509509B2 (ja) | テ―プキャリアおよびこれを用いたテ―プキャリアデバイス | |
| US20020106903A1 (en) | Manufacturing method of semiconductor device | |
| JPH04150061A (ja) | 半導体装置 | |
| JP2707984B2 (ja) | 半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JP2779322B2 (ja) | 半導体パッケージの製造方法 | |
| JPS6329533A (ja) | 半導体装置 |