JPH0582490A - 選択エツチングの方法、装置 - Google Patents

選択エツチングの方法、装置

Info

Publication number
JPH0582490A
JPH0582490A JP3239242A JP23924291A JPH0582490A JP H0582490 A JPH0582490 A JP H0582490A JP 3239242 A JP3239242 A JP 3239242A JP 23924291 A JP23924291 A JP 23924291A JP H0582490 A JPH0582490 A JP H0582490A
Authority
JP
Japan
Prior art keywords
etching
light
gaas
layer
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3239242A
Other languages
English (en)
Inventor
Hidekazu Okudaira
秀和 奥平
Tetsuo Ono
哲郎 小野
Susumu Hiraoka
進 平岡
Keizo Suzuki
敬三 鈴木
Junji Shigeta
淳二 重田
Hiroshi Masuda
宏 増田
Mitsuhiro Mori
光廣 森
Takuma Tanimoto
琢磨 谷本
Shinichi Nakatsuka
慎一 中塚
Katsuhiko Mitani
克彦 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3239242A priority Critical patent/JPH0582490A/ja
Priority to US07/937,781 priority patent/US5401357A/en
Priority to EP19920308553 priority patent/EP0533497A3/en
Publication of JPH0582490A publication Critical patent/JPH0582490A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】光吸収係数の異なる複数の物質間で、光吸収係
数の小さい方の物質を選択的にエッチングする方法を提
供する。 【構成】光吸収特性の異なる複数の物質からなる試料の
ドライエッチングにおいて、例えばＧａＡｓのみ吸収可
能な光４を照射する事で、吸収係数の大きい物質に対し
て小さい物質を選択的にエッチングする。光照射によ
り、吸収係数の大きい物質の表面例えば２でのみ、(ａ)
光ＣＶＤ反応、(ｂ)光酸化反応、(ｃ)光脱離反応を起こ
して、吸収係数の大きい物質例えば１のエッチング速度
を小さくしている。これにより、光吸収係数の小さい物
質例えば１のみのエッチングが可能になる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は選択エッチングの方法に
係わるもので、特に電子帯の遷移型が異なる物質間、あ
るいは禁止帯幅の異なる物質間の選択的なエッチング方
法に関するものである。
【０００２】
【従来の技術】化合物半導体において異なる組成、組成
比の半導体の選択的なエッチングは、半導体装置の製造
において極めて重要な技術である。例えばＧaＡsとＡl<
x>Ｇa<1-x>Ａsのヘテロ構造を有する半導体装置の作製
において、Ａl<x>Ｇa<1-x>Ａsの選択エッチングにはウ
エットエッチングが、ＧaＡsの選択エッチングにはドラ
イエッチングが用いられている。
【０００３】Ａl<x>Ｇa<1-x>Ａsの選択的なウエットエ
ッチングは、ＨＣl/Ｈ2Ｏ2系、あるいはＮＨ3/Ｈ2Ｏ2/
Ｈ2Ｏ系のエッチング液により可能であり、レーザダイ
オードやＨＢＴ(HeteroーBipolar Transistor)等の作製
に利用されている。しかしウエットエッチングではアン
ダーカットが生じる等の問題があって微細なパターンの
作製には不向きである。
【０００４】一方、ＧaＡsの選択的なウエットエッチン
グは実現されていない。
【０００５】ＧaＡsの選択的なドライエッチングは、
「ジャパニーズジャーナル オブアップライド フィジ
クス ヴォリューム２０、ナンバー１１(１９８１)、第
Ｌ８４７頁から第Ｌ８５０頁(Ｊapanese Ｊournal of
Ａpplied Ｐhysics Ｖol.２０、Ｎo.１１、ｐｐ.Ｌ８４
７−Ｌ８５０)」によると、ＣＣl2Ｆ2をエッチングガス
に用いたＲＩＥ(Ｒeactive Ｉon Ｅtching：反応性イオ
ンエッチング)により可能である。これは、エッチング
中にＡl<x>Ｇa<1-x>Ａs表面に不揮発性のＡlＦ3薄膜が
形成されエッチング反応が阻害されてＡl<x>Ｇa<1-x>Ａ
sのエッチング速度が遅くなり、ＧaＡsの方のエッチン
グ速度が相対的に速くなるためである。しかしＧaＡsに
対してＡl<x>Ｇa<1-x>Ａsを選択的にドライエッチング
する事はできない。
【０００６】以上のようにＧaＡs、Ａl<x>Ｇa<1-x>Ａs
を自由に選択的にエッチングするためにはウエット、ド
ライの両エッチング技術を組み合わせなくてはならな
い。先に述べたようにウエットエッチングは微細加工に
は不向きであるので、両者の選択エッチングがドライエ
ッチングで可能な事が望ましい。
【０００７】
【発明が解決しようとする課題】本発明では上記従来技
術の問題点に鑑み、ＧaＡsに対してＡl<x>Ｇa<1-x>Ａs
を選択的にドライエッチングする方法を提供する事を課
題とした。
【０００８】
【課題を解決するための手段】本発明では、試料に光を
照射する事でＡl<x>Ｇa<1-x>ＡsとＧaＡsの間のエッチ
ング速度の比率を変化させ、上記課題を解決した。
【０００９】
【作用】本発明では、ＧaＡsとＡl<x>Ｇa<1-x>Ａsの光
吸収特性が異なる事を利用して、ＧaＡsに対するＡl<x>
Ｇa<1-x>Ａsの選択エッチングを実現した。ＧaＡsは直
接遷移型(禁止帯幅Ｅg(ＧaＡs)=１.４３eＶ)の半導体
で、光子エネルギーが１.４３eＶ以上(波長８６７ｎｍ
以下)の光を吸収する。一方、Ａl<x>Ｇa<1-x>Ａsは組成
比ｘによって遷移型および禁止帯幅Ｅg(Ａl<x>Ｇa<1-x>
Ａs)が変化する。図１５は組成比と禁止帯幅の関係を示
したものである。そして
【００１０】
【数１】
【００１１】であるので、照射する光の波長λpを、数
２の条件を満たすように選べば
【００１２】
【数２】
【００１３】基板の光吸収に伴う光励起反応をＧaＡs表
面でのみ誘起する事が可能である。ここでｈはプランク
定数、ｃは真空中の光の速さである。また、
【００１４】
【数３】
【００１５】の光でも、吸収端がＧaＡsの方が長波長側
にあるので、光吸収係数αは
【００１６】
【数４】
【００１７】となり、従って
【００１８】
【数５】
【００１９】を満たす波長λpの光であれば、ＧaＡs表
面でより強く光励起反応を誘起することができる。
【００２０】本発明では以下の３つの異なった光励起反
応をそれぞれ利用した。それは (ａ)光ＣＶＤ反応 (ｂ)光酸化反応 (ｃ)光脱離反応 である。以下、各々の場合について如何にして選択エッ
チングを実現したかを説明する。
【００２１】(ａ)光ＣＶＤ反応を利用した場合 ＧaＡsの光ＣＶＤでは、基板による光吸収で膜形成反応
を起こす事ができる。これは、ＧaＡs表面で光励起され
た電子や正孔が吸着した原料ガス分子と反応するからで
ある。一方、Ａl<x>Ｇa<1-x>Ａsは先に説明したように
ＧaＡsに比べて光吸収係数が小さいので、基板の光吸収
による膜形成も遅くなる。
【００２２】従って、例えば図１(ａ)に示すようなＡl<
x>Ｇa<1-x>Ａs１とＧaＡs２の存在する試料のドライエ
ッチングにおいて、エッチングガスの他にＧaＡs形成の
原料ガスをエッチング容器内に導入しておき、数２の条
件をみたすＧaＡsのみが吸収可能な波長の光４を試料に
照射すれば、ＧaＡs２の表面ではＧaＡsのエッチング反
応と光ＣＶＤによる膜形成反応が競合してエッチング速
度が遅くなり、一方Ａl<x>Ｇa<1-x>Ａs１の表面ではエ
ッチング反応のみが進行する。故に、図１(ｂ)に示す様
にＧaＡsに対しＡl<x>Ｇa<1-x>Ａsの選択エッチングが
進行する。なお図１(ｂ)では、光ＣＶＤ反応により形成
されるＧaＡs５を強調して示しておいた。理想的には、
ＧaＡsの光ＣＶＤ反応とエッチング反応が完全に打ち消
しあって、膜形成もエッチングも起こらない様に各種条
件を調整する必要がある。
【００２３】なお、ドライエッチングにＲＩＥの様な高
周波放電を利用すると、気相中でもＧaＡsの原料ガス分
子の分解が起こって基板全体にＧaＡsが形成されるが、
ＧaＡs上ではこれに基板の光励起によるＧaＡs形成反応
が加わるので、全体のエッチング速度を速くしてやれば
Ａl<x>Ｇa<1-x>Ａs１の選択エッチングが可能になる。
【００２４】光ＣＶＤ反応を利用する場合、照射する光
は数３を満たす光、つまりＡl<x>Ｇa<1-x>Ａsに吸収可
能な光でも構わない。これは先に説明したようにそのよ
うな波長の光に対してもＧaＡsの光吸収係数の方が大き
いからである。
【００２５】(ｂ)光酸化反応を利用した場合 エッチング反応は、試料表面に酸化膜が存在すると反応
が阻害され、遅くなる傾向がある。ＧaＡsの場合、酸素
分子の付着率が禁止帯幅より高い光子エネルギーの光を
照射する事により、数倍大きくなる事が知られている。
これにはＧaＡs表面で生成されたキャリアーが関与して
いると言われており、一分子層に相当する酸化膜が形成
される。
【００２６】従って、例えば図１(ａ)に示すようなＡl<
x>Ｇa<1-x>Ａs１とＧaＡs２の存在する試料のドライエ
ッチングにおいて、エッチングガスの他に酸素をエッチ
ング容器内に導入しておき、数２の条件をみたすＧaＡs
のみが吸収可能な波長の光４を試料に照射すれば、Ｇa
Ａs２の表面は薄い酸化膜で覆われるのでエッチング反
応が阻害されて、エッチング速度が遅くなる。一方Ａl<
x>Ｇa<1-x>Ａs１の表面ではエッチング反応のみが進行
する。故に、図１(ｂ)に示す様にＧaＡs２に対しＡl<x>
Ｇa<1-x>Ａs１の選択エッチングが可能になる。
【００２７】なお、光酸化反応を利用する場合には、数
３の条件を満たすような波長の光を用いる場合、注意が
必要である。それはＧaの酸化物に比べてＡlの酸化物の
蒸気圧が低くＡl<x>Ｇa<1-x>Ａsのエッチング反応も大
きく阻害される可能性があるからである。従って、数３
を満たす波長の場合、なるべく長波長の光を用いること
が望ましい。
【００２８】(ｃ)光脱離反応を利用した場合 光脱離は、基板加熱による熱的機構と、吸着物質あるい
は基板の電子状態励起による電子的機構によって誘起さ
れる。本発明の場合、基板の電子状態励起による電子的
機構が関係している。この機構では、フェルミエネルギ
ーより上の空準位に励起された電子が吸着ガス分子の空
準位へ弾性トンネルする事で、吸着分子の脱離が促進さ
れる。そこで、エッチングガスが吸着して表面と反応す
る際、吸着の逆過程である脱離を促進してやると、基板
と反応する前に吸着したガスを脱離させる事ができ、結
果としてエッチング反応が遅くなる。
【００２９】従って、図１(ａ)に示すようなＡl<x>Ｇa<
1-x>Ａs１とＧaＡs２からなる試料のドライエッチング
において、ＧaＡsのみが吸収可能な波長の光を試料に照
射すると、ＧaＡs表面では吸着したエッチングガス分子
の脱離が促進されてエッチング速度が遅くなり、ＧaＡs
に対するＡl<x>Ｇa<1-x>Ａsの選択エッチングが可能に
なる。光脱離の利用は、ドライエッチングにおいて化学
反応が主反応となるような場合に特に有効である。
【００３０】光脱離反応を利用する場合、光ＣＶＤ反応
を利用する場合と同様、照射する光は数３を満たす光、
つまりＡl<x>Ｇa<1-x>Ａsに吸収可能な光でも構わな
い。これは先に説明したように、そのような波長の光に
対してもＧaＡsの光吸収係数の方が大きいからである。
【００３１】以上、ＧaＡsに対してＡl<x>Ｇa<1-x>Ａs
を選択エッチングする場合について説明したが、本発明
の方法は、光吸収特性の異なる物質間で光吸収の小さい
物質のみを選択的にエッチングする方法全般に適用可能
である。具体的には、電子帯が間接遷移型の物質と直接
遷移型の物質において、間接遷移型の物質のみをエッチ
ングする場合、あるいは禁止帯幅が異なる物質におい
て、禁止帯幅の広い物質のみをエッチングする場合であ
る。主な半導体の電子帯の遷移型は表１に示したとおり
であって、これらの中の適当な組み合わせにおいて本発
明の方法が容易に適用できる。
【００３２】
【表１】
【００３３】本発明の選択エッチングの方法が適用でき
る特殊な例として、厚さ方向に組成比が連続して変化す
る所謂傾斜組成を有する試料において、ある特定の組成
比の深さのところでエッチングを停止させるという事が
可能である。例えばＡl<x>Ｇa<1-x>Ａsの場合、直接遷
移の禁止帯幅はＡlの組成比ｘの関数Ｅg(ｘ)[eＶ]とし
て数６の様に表わされる。
【００３４】
【数６】
【００３５】深さ方向に組成比ｘが小さくなる試料で
は、エッチングが進行すると試料表面でのＥgの値が段
々小さくなる。今、組成がｘ0の深さでエッチングを停
止したいとすると数７で表わされる波長λ0の光を試料
に照射しながらエッチングを行えば良い。
【００３６】
【数７】
【００３７】すると最初、波長λ0の光はＡl<x>Ｇa<1-x
>Ａsに吸収されないが、エッチングが進むにしたがって
試料表面のＥgの値が小さくなり所望の組成比のところ
で光吸収が始まりエッチングが停止することになる。
【００３８】
【実施例】＜実施例１＞本実施例は、本発明の作用で説
明した光ＣＶＤ反応を利用した場合であり、ＣＣl4＋Ｈ
eをエッチングガスに用いたＲＩＥにおいて、ＧaＡsの
原料ガスにＴＭＧa(Ｇa(ＣＨ3)3：トリメチルガリウム)
＋ＡsＨ3(アルシン)を、光ＣＶＤの光源に低圧水銀ラン
プを用いたものである。
【００３９】本実施例で用いた装置の概略を図２に示
す。この装置は、従来のＲＩＥ装置の接地電極を網目状
接地電極８に変え、溶融石英製窓７を通して低圧水銀ラ
ンプ６の光が試料11に照射できるようになっている。低
圧水銀ランプ６は波長１８５ｎｍと２５４ｎｍの真空紫
外光を放射し、これはＧaＡsの禁止帯幅のエネルギーに
対応する光子の波長より充分短い。Ａl<x>Ｇa<1-x>Ａs
の禁止帯幅のエネルギーに対応する光子の波長よりも短
いが、吸収係数はＧaＡsの方が相当大きいと考えられ
る。
【００４０】本実施例に用いた試料11は図１に示すよう
に、ＧaＡs基板３上に厚さ１５０ｎｍのＡl<x>Ｇa<1-x>
Ａs１(ｘ=０.４)、ＧaＡs２の領域が存在したものであ
る。試料11をエッチング容器９内に設置した後、先ず排
気系13によりエッチング容器９内を０.００１ｍＴｏｒ
ｒ以下に排気した。次に、エッチングガスとしてＣＣl4
を４０ｍＴｏｒｒ、Ｈeを５０ｍＴｏｒｒ、ＧaＡsの形
成に用いる原料ガスとしてＴＭＧaとＡsＨ3を各々８ｍ
Ｔｏｒｒ、４０ｍＴｏｒｒ、ガス供給系10より導入し
た。そして先ず、低圧水銀ランプ６を点灯し、つぎに高
周波電源14によりエッチング容器内のガスを６分間放電
させた。その結果、図１(ｂ)に示すように、Ａl<x>Ｇa<
1-x>Ａs１のみが約１００ｎｍエッチングされた。
【００４１】本実施例では、高周波放電により気相中で
もＧaＡsの原料ガス分子の分解が起こって基板表面全体
にＧaＡsが形成されるが、ＧaＡs２上では基板が吸収し
た光によるＧaＡs形成反応がこれに加わる。そして、Ｇ
aＡs上ではＧaＡs形成反応とエッチング反応が釣り合
い、一方、Ａl<x>Ｇa<1-x>Ａs上ではエッチング反応が
優勢になるため、Ａl<x>Ｇa<1-x>Ａsが選択的にエッチ
ングされた。
【００４２】本実施例ではＡl<x>Ｇa<1-x>Ａsのエッチ
ングをＲＩＥを用いて行った。この方法は、異方性に優
れ微細パターンの形成に適したエッチング技術である。
上記実施例で示したように、本発明の光ＣＶＤ反応を利
用した選択エッチングの方法は、ＲＩＥに有効である事
が分かった。
【００４３】＜実施例２＞本実施例は、本発明の作用で
説明した光酸化反応を利用した場合であり、Ｃl2をエッ
チングガスに用いたＸeＦエキシマレーザによる光エッ
チングにおいて、酸化性のガスとして酸素を用いたもの
である。Ｃl2分子は波長３４０ｎｍ付近に吸収ピークを
有するので、発振波長３５１、３５３ｎｍのＸeＦエキ
シマレーザがＣl2の励起に適している。ＧaＡs表面での
光反応の励起には発振波長が５１４.５ｎｍのＡrイオン
レーザを用いた。
【００４４】本実施例で用いた装置の概略を図４に示
す。本装置では、ＸeＦエキシマレーザ18からのレーザ
光は、溶融石英製窓７を通して試料11の上方を水平に通
過し、気相中のＣl2分子を励起するようになっている。
一方Ａrイオンレーザ16からの光は光学系17で拡大さ
れ、試料11に垂直に照射できるようになっている。
【００４５】本実施例に用いた試料11は図３(ａ)に示す
ように、ＧaＡs基板３上にＡl<x>Ｇa<1-x>Ａs１(ｘ=０.
７５)を１５０ｎｍ成長させ、レジスト15のパターンを
形成したものである。組成比０.７５のＡl<x>Ｇa<1-x>
Ａsの直接遷移の禁止帯幅２．４８eＶに対応する波長は
５００ｎｍであり、従ってＡrイオンレーザの光はＧaＡ
sに比べると、Ａl<x>Ｇa<1-x>Ａsにはあまり吸収されな
い。
【００４６】エッチングの手順は以下のとおりである。
先ず試料11をエッチング容器９内に設置した後、排気系
13によりエッチング容器９内を０.００１ｍＴｏｒｒ以
下に排気した。次に、Ｃl2を１０ｍＴｏｒｒ、酸素を１
００ｍＴｏｒｒガス供給系10よりエッチング容器９内に
導入した。そしてＡrイオンレーザ16、およびＸeＦエキ
シマレーザ18からの光を３０分間照射した。その結果、
図３(ｂ)に示すように、レジスト15のパターンに従って
Ａl<x>Ｇa<1-x>Ａs１がちょうどＧaＡs基板２までエッ
チングされた。また、これ以上エッチング時間を長くし
てもＧaＡs基板２は殆どエッチングされなかった。
【００４７】本実施例では、気相中で光励起されたＣl2
によりＡl<x>Ｇa<1-x>Ａsの光エッチング反応が進み、
エッチングが基板のＧaＡs表面に達したところでＧaＡs
による光吸収で光酸化反応が起こり、ＧaＡs表面に光酸
化膜66が形成されて、エッチングが進行しなくなったも
のである。
【００４８】本実施例ではＡl<x>Ｇa<1-x>Ａsのエッチ
ングを光エッチングを用いて行った。この方法は、プラ
ズマエッチングの様な荷電粒子や高速粒子による損傷が
試料に生じないため、将来有力なエッチング技術として
期待されている。上記実施例で示したように、本発明の
光酸化反応を利用した選択エッチングの方法は、光エッ
チングに有効である事が分かった。
【００４９】また、Ａrイオンレーザの光吸収が起こる
組成比０.３＜ｘ＜０.７５の試料に対しても本実施例と
同様の手順でＡl<x>Ｇa<1-x>Ａsの選択エッチングがあ
る程度可能であった。
【００５０】＜実施例３＞本実施例は、本発明の作用で
説明した光脱離反応を利用した場合であり、Ｃl2分子の
振動状態を励起した所謂ホット分子ビームを用いたエッ
チングにおいて低圧水銀ランプ光を照射したものであ
る。
【００５１】本実施例で用いた装置の概略を図５に示
す。この装置では、基板ホルダー19上の試料11の上方に
ホット分子ビーム発生用ノズル20があって、Ｃl2ホット
分子ビーム22が試料に垂直に照射できるようになってい
る。また、低圧水銀ランプ６の光は溶融石英窓７を介し
て試料11に斜めから照射できるようになっている。
【００５２】本実施例に用いた試料11は＜実施例１＞と
同様図１(ａ)に示すように、ＧaＡs基板３上に厚さ１.
５μｍのＡl<x>Ｇa<1-x>Ａs１(ｘ=０.４)、ＧaＡs２の
領域が存在したものである。先ず、本試料11をエッチン
グ容器９内に設置した後、０.００１ｍＴｏｒｒ以下に
排気した。所定の真空度に達したところで、ホット分子
ビーム発生装置20のノズル部分を８００℃に加熱して、
Ｃl2ガス21を１０ｓｃｃｍ流して、Ｃl2ホット分子ビー
ム22を試料11に照射した。この時同時に低圧水銀ランプ
６を点灯した。この状態で３０分間エッチングを行った
ところ、図１(ｂ)に示すように、Ａl<x>Ｇa<1-x>Ａsの
みが約１００ｎｍエッチングされた。
【００５３】本実施例ではＡl<x>Ｇa<1-x>Ａsのエッチ
ングをホット分子ビームを用いて行った。この方法は、
プラズマエッチングの様な荷電粒子や高速粒子による損
傷が試料に入らないため、将来有力なエッチング技術で
ある。上記実施例で示したように、本発明の光脱離反応
を利用した選択エッチングの方法は、このホット分子ビ
ームエッチングにも有効である事が分かった。
【００５４】＜実施例４＞本実施例は本発明の選択エッ
チングの方法をＳi<n>Ｇe<n>(<n>はｎ原子層を意味す
る)超格子層に対するＳi層の選択エッチングに用いた例
である。ＳiおよびＧeは本来間接遷移型の半導体であ
る。しかし、数原子層毎の多層構造(超格子層)にすると
電子帯の構造が直接型に変化し、超格子層の光吸収係数
は本来の間接型半導体の吸収係数に比べ大きくなる。従
って、本発明の方法により超格子層に対しＳi、Ｇe層の
みを選択的にエッチングする事が可能になる。
【００５５】本実施例には図４に示したエッチング装置
を利用し、試料11には図６(ａ)に示したＳi基板26上に
２０層のＳi<4>/Ｇe<4>超格子層25、Ｓi層24をＭＢＥ(M
olecular Beam Epitaxy)法で成長させたものを使った。
試料11は、表面にホトリソグラフィー工程によりマスク
パターン23を形成した後、エッチング容器９内にセット
した。エッチングガスにはＣl2を、酸化性のガスには酸
素を用いた。実施例２と同様の手順でエッチング容器９
内の排気、エッチングガス・酸化性ガスの導入、Ａrイ
オンレーザ光、ＸeＦエキシマレーザ光の照射を行っ
た。その結果、図６(ｂ)に示したように超格子層25の最
上部のＳi層でエッチングが止まった。そしてこの表面
をオージェ電子分光分析法で調べたところＳiが２原子
層ほど酸化されていた。
【００５６】以上の様に本発明の選択エッチングの方法
は、Ｓi<n>Ｇe<n>超格子構造を有する半導体装置の作製
においても有効であることが分かった。
【００５７】＜実施例５＞本実施例は本発明の選択エッ
チングの方法を、ＨＢＴの作製におけるエミッタ層をエ
ッチングしてベース層を露出させるＡl<x>Ｇa<1-x>Ａs
層の選択エッチングに適用したものである。
【００５８】図７(ａ)は理想的なＨＢＴの断面構造を示
したものである。標準的な作製プロセスでは半絶縁性Ｇ
aＡs基板35上に先ずｎ+_ＧaＡs(サブコレクタ)層34、ｎ
_ＧaＡs(コレクタ)層32、ｐ+_ＧaＡs(ベース)層31、ｎ_
Ａl<x>Ｇa<1-x>Ａs(エミッタ)層29、ｎ+_ＧaＡs(キャッ
プ)層28を順次ＭＢＥ法で形成した後、リソグラフィー
とエッチング工程を繰り返し、エミッタ領域、ベース電
極取出し部、コレクタ電極取出し部を形成し、最後にリ
フトオフ法で、エミッタ電極27、ベース電極30、コレク
タ電極33を形成する。実際のプロセスでは、ｐ+_ＧaＡs
(ベース)層31、ｎ+_ＧaＡs(サブコレクタ)層34の表面で
エッチングが正確に止まらないため、図７(ｂ)に示した
ようにオーバエッチングを行う事になる。特にｐ+_Ｇa
Ａs(ベース)層31が薄くなりベース抵抗Ｒbが大きくなっ
てしまう事が問題である。ＨＢＴの最大発振周波数ｆma
xは数８に示したようにベース抵抗Ｒbの平方根の逆数に
比例する。
【００５９】
【数８】
【００６０】ここでｆtは利得遮断周波数、Ｃbcはベー
ス・コレクタ容量である。従ってｐ+_ＧaＡs(ベース)層
31が薄くなるとｆmaxが低くなってしまう。またオーバ
エッチング量のばらつきがのｆmaxの値のばらつきとし
て表れる。そこでｎ_Ａl<x>Ｇa<1-x>Ａs(エミッタ)層29
のエッチングに本発明の選択エッチングの方法を適用し
た。
【００６１】超高真空のＭＢＥ装置を用いてＨＢＴの各
層を形成し、ホトリソグラフィー工程によりエミッタ領
域にレジストマスクを設けたウエーハを、図２に示した
エッチング装置内に設置した。ここでＣＣl2Ｆ2をエッ
チングガスに用いた通常のＲＩＥを先ず行った。このエ
ッチングではｎ+_ＧaＡs(キャップ)層28のみがエッチン
グされるのでｎ_Ａl<x>Ｇa<1-x>Ａs(エミッタ)層29の表
面が表れる。次に実施例１と同様の条件、つまりエッチ
ングガスにＣＣl4を、ＧaＡsの原料ガスにＴＭＧaとＡs
Ｈ3を用い、光ＣＶＤの光源として低圧水銀ランプを点
灯させながら、ＲＩＥを行った。本エッチングではｎ_
Ａl<x>Ｇa<1-x>Ａs層29のみがエッチングされるので、
図７(ａ)の様にｐ+_ＧaＡs(ベース)層31の表面がちょう
ど露出するところでエッチングが停止する。この後はウ
エーハを取出し、ホトリソグラフィー工程によりサブコ
レクタ領域が露出するようにレジストマスクを設けｐ+_
ＧaＡs(ベース)層31、ｎ_ＧaＡs(コレクタ)層32をそれ
ぞれＣＣl4をエッチングガスに用いたＲＩＥによりエッ
チングした。そして最後にエミッタ電極27、ベース電極
30、コレクタ電極33をリフトオフ法により形成した。
【００６２】本実施例の方法により作製したＨＢＴの最
大発振周波数ｆmaxを従来方法で作製したものと比べて
みたところ、従来方法で作製したＨＢＴでは３０〜５０
ＧＨzであったのが、約６０ＧＨzと高くなり、ばらつき
もほとんど無くなり特性が向上した。
【００６３】＜実施例６＞本実施例は、組成比が深さ方
向に変化するＡl<x>Ｇa<1-x>Ａsの試料で所望の組成比
の深さでエッチングを停止させたものである。本実施例
に用いた試料を図８(ａ)に示す。本試料は半絶縁性Ｇa
Ａs基板35上に傾斜組成を有するＡl<x>Ｇa<1-x>Ａs層36
をＭＢＥ法で１００ｎｍ成長させたものである。その組
成比ｘは表面で０.３、界面で基板と一致させるために
０.０、つまりＧaＡsとした。本試料で組成比が０.１５
のところでエッチングを停止させるため、波長７７３ｎ
ｍのレーザ光を照射しながらエッチングを行った。この
波長は数７におけるＡl<x>Ｇa<1-x>Ａsの組成比ｘが０.
１５、温度が３００Ｋにおける直接遷移の禁止帯幅に対
応している。
【００６４】本実施例に用いたエッチング装置を図９に
示す。本エッチング装置の特徴は、光ＣＶＤ反応を誘
起する光源に波長可変固体レーザを用いたこと、基板
温度を一定に保つための機構を入れたこと、である。具
体的には、光ＣＶＤ反応を誘起するための光源としてレ
ーザクリスタルにアレキサンドライト(ＢeＡl2Ｏ4)、ポ
ンピングに水銀アークランプを利用した波長可変固体レ
ーザ37を用い、またヒータと水冷機構を備えた高周波電
極38を使用した。ある組成比でエッチングを停止させる
ためにはその組成比のときの禁止帯幅に正確に対応する
波長の光を照射する必要がある。また、禁止帯幅は温度
に依存して変化するので基板温度を一定に保つことは重
要である。
【００６５】試料11をエッチング容器９内にセットした
後、実施例１と同様の手順でエッチングを行った。つま
り先ずエッチングガス(ＣＣl4)、次にＧaＡsの原料ガス
(ＴＭＧa、ＡsＨ3)の順番でガスをエッチング容器９内
に導入した後、波長可変固体レーザ37からのレーザ光の
照射を開始し、最後にエッチング容器内のガスを２分間
放電させた。このとき試料11の温度は３００Ｋになるよ
うにした。
【００６６】本実施例でエッチングされた試料11の表面
を深さ方向にオージェ電子分光法で分析したところ、最
表面１〜３原子層がＧaＡsになっており、その下からＡ
l<0.15>Ｇa<0.85>Ａsの層が表れた。つまり図８(ｂ)の
様に、ＲＩＥによるエッチングが進んで組成比ｘ=０.１
５の部分が表面に表れたところでＧaＡsの光ＣＶＤ反応
が誘起されてエッチング反応と競合したため、この部分
でエッチングが止まったものである。最表面に表れたＧ
aＡs膜は極めて薄いので、ドライエッチング、ウエット
エッチングのどちらでも簡単に除去できた。なお、ＣＶ
Ｄの原料ガスにＡlの原料ガスＴＭＡl(Ａl(ＣＨ3)3：ト
リメチルアルミニウム)を追加することもできる。その
際は、光ＣＶＤ反応で形成されるＡl<x>Ｇa<1-x>Ａs層
の組成比ｘが０.１５になるようにＴＭＧaとＴＭＡlの
分圧を調整する必要がある。
【００６７】本実施例では光ＣＶＤ反応を利用したが、
次の実施例７の様に、図４に示した装置のＡrイオンレ
ーザ16を波長可変固体レーザ37に、基板ホルダー16をヒ
ータと水冷機構を備えたものに改良すれば、光酸化反応
を利用した本発明の選択エッチングの方法を適用するこ
とも可能である。
【００６８】＜実施例７＞本実施例は実施例６を発展さ
せて、傾斜組成ベース層を有するＨＢＴの作製に本発明
の選択エッチングの方法を適用したものである。図１０
に傾斜組成ベース層を有するＨＢＴの構造を示した。ベ
ース層を傾斜組成にするとベース領域に電界が発生して
電子が加速され、ベース走行時間が短くなるため、高周
波特性が改善される。本実施例の試料では、ｐ+_Ａl<x>
Ｇa<1-x>Ａs(傾斜組成ベース)層39の組成比はｎ_Ａl<x>
Ｇa<1-x>Ａs(エミッタ)層29との界面でｘ=０.１、ｕ_Ｇ
aＡs(コレクタ)層40との界面でｘ=０.０である。通常、
ＨＢＴの製作工程では、Ｔi/Ｐt/Ａuのベース電極30を
確実にオーミック接触させるためにｐ+_Ａl<X>Ｇa<1-X>
Ａs(傾斜組成ベース)層39を少しだけエッチングするこ
とが望ましい。このエッチングはベース層を薄くするの
で、先に実施例５で述べた様にＨＢＴの特性を大きく左
右する。このエッチングの量を制御するため、一定の組
成のところでエッチングを止める実施例６の方法を適用
した。
【００６９】本実施例では、実施例６の最後の部分で述
べた図４に示した装置を改良したエッチング装置を用い
た。そして、組成比ｘ=０.０８のところでエッチングが
止まるように波長可変固体レーザ37の発振波長を８１３
ｎｍに調整した。この波長はｘ=０.０８のときのＡl<x>
Ｇa<1-x>Ａsの直接遷移の禁止帯幅１.５３eＶに対応し
ている。
【００７０】超高真空のＭＢＥ装置を用いて傾斜組成ベ
ース層を有するＨＢＴの各層を形成した後、ホトリソグ
ラフィー工程によりエミッタ領域にレジストマスクを設
け、先ずＣＣl2Ｆ2をエッチングガスに用いた通常のＲ
ＩＥ装置によりｎ+_ＧaＡs(キャップ)層28を選択エッチ
ングして、ｎ_Ａl<x>Ｇa<1-x>Ａs(エミッタ)層29の表面
を露出させた。次にウエーハを図４の装置を改良したエ
ッチング装置のエッチング容器９内にセットし、本発明
の光酸化反応を利用した選択エッチングを行った。選択
エッチングの手順は実施例２と同様であるが、Ａrイオ
ンレーザ16が波長可変固体レーザ37に置き換えられてい
る。表面光酸化を励起する光は、組成比ｘ＜０.０８の
Ａl<x>Ｇa<1-x>Ａsでは吸収されないので、エッチング
はｎ_Ａl<x>Ｇa<1-x>Ａs(エミッタ)層29とｐ+_Ａl<X>Ｇ
a<1-X>Ａs(傾斜組成ベース)層39の界面では止まらず、
組成比ｘ=０.０８になる深さまでエッチングが進行し、
そこで光酸化反応が起こってエッチングが止まる。本選
択エッチングでは表面に薄いＧaの酸化物が残るのでこ
れは別にウエットエッチングで取り除いた。
【００７１】この後実施例５と同様に、ウエーハを取出
し、サブコレクター領域が露出するようにレジストマス
クを設け、ｐ+_Ａl<X>Ｇa<1-X>Ａs(傾斜組成ベース)層3
9、ｕ_ＧaＡs(コレクタ)層40をそれぞれＣＣl4をエッチ
ングガスに用いたＲＩＥによりエッチングした。最後に
エミッタ電極27、ベース電極30、コレクタ電極33をリフ
トオフ法により形成した。
【００７２】本方法で形成した傾斜組成を有するＨＢＴ
は、最大発振周波数が約８０ＧＨzで、そのばらつきは
ほとんど無かった。
【００７３】なお、Ｚn、Ｍg、Ｂe等のIII-Ｖ族化合物
半導体に対しｐ型不純物となる金属がベース電極に用い
られる場合は、エミッタ層を所定の膜厚以下だけ残した
状態でも良好なオーミック接触が得られる。この場合に
は残すエミッタ層の厚さを正確に制御する必要があるの
で、ｎ_Ａl<x>Ｇa<1-x>Ａs(エミッタ)層29のベース層側
の組成比ｘを徐々に小さくする傾斜組成とし、所定の組
成比、つまり所定の膜厚のところでエッチングを止める
必要がある。このような場合にも、本発明の選択エッチ
ングの方法がそのまま適用できる。
【００７４】＜実施例８＞本実施例は、Ａl<x>Ｇa<1-x>
Ａs結晶成長膜の膜厚チェックに本実施例の選択エッチ
ングの方法を適用したものである。結晶成長膜の膜厚を
測定する最も簡便な方法は、成長膜を部分的にエッチン
グし、段差計で段差の高さを測ることであり、短時間で
ウエーハ上の複数点を測定できるので、膜厚分布を調べ
るのに適している。従来のドライエッチングではＧaＡs
層のみのエッチングが可能だったので、Ａl<x>Ｇa<1-x>
Ａs上に結晶成長させたＧaＡs膜の膜厚を上記の方法で
測定できた。本実施例の選択エッチングの方法ではＡl<
x>Ｇa<1-x>Ａs膜の選択エッチングが可能なので、従来
とは逆にＧaＡsウエーハ上に結晶成長させたＡl<x>Ｇa<
1-x>Ａsの膜厚分布の測定が可能になった。
【００７５】図１１に本実施例による膜厚測定の手順を
示した。先ず図１１(ａ)に示したようにＧaＡsウエーハ
43上にＡl<x>Ｇa<1-x>Ａs膜42を結晶成長させた試料に
レジストマスク41を施した。次に図１１(ｂ)に示したよ
うに、本発明の選択エッチングの方法を用いてＡl<x>Ｇ
a<1-x>Ａs層のみをエッチングした。レジストマスク41
を取り除けば図１１(ｃ)に示したようにＡl<x>Ｇa<1-x>
Ａsの段差が表れるのでこれを段差計で測定することに
より、膜厚を求めることができた。
【００７６】＜実施例９＞本実施例は光ＣＶＤ反応を利
用した本発明の選択エッチングの方法を、ＨＩＧＦＥＴ
(Heterostructure Insulated Gate Field Effect Trans
istor)の製造プロセスに適用したものである。
【００７７】図１２はＨＩＧＦＥＴの断面構造を示した
ものでり、その特徴は、Ｗ/ＷＳiゲート44とｕ_Ａl<0.3
>Ｇa<0.7>Ａs46のショットキー接合が疑似的に絶縁膜の
役割を果たしていることである。ＨＩＧＦＥＴの作製手
順は次のとおりである。先ず半絶縁性ＧaＡs基板35上に
ＧaＡs(バッファー)層54、ｐ_ＧaＡs層53、ｎ_ＧaＡs
(チャネル)層47、ｕ_Ａl<0.3>Ｇa<0.7>Ａs層46をエピタ
キシャル成長させる。各層の仕様は表２に示したとおり
である。
【００７８】
【表２】
【００７９】次にｐ_ＧaＡs層53の途中までメサエッチ
ングを行なう。ここでＷ/ＷＳiゲート44を形成する。次
に素子領域を限定するＳiＯ2パターン52、ゲート電極側
壁ＳiＯ2膜51を形成する。この状態を示したのが図１２
(ｂ)である。そして、ＳiＯ2パターン52、ゲート電極側
壁ＳiＯ2膜51をマスクにしてｕ_Ａl<0.3>Ｇa<0.7>Ａs層
46をエッチングする。本実施例は、このｕ_Ａl<0.3>Ｇa
<0.7>Ａs層46のエッチングに本発明の選択エッチングの
方法は適用したものである。この後ＭＯＣＶＤでｎ+_Ｇ
aＡs層50を選択成長させ、ソース電極・ドレイン電極49
をそれぞれリフトオフ法で形成してＨＩＧＦＥＴが完成
する。
【００８０】図１２(ｂ)でｕ_Ａl<0.3>Ｇa<0.7>Ａs層46
のエッチングにＣＣl4を用いたＲＩＥで行うて、その下
のｎ_ＧaＡs(チャネル)層47の表面でエッチングが止ま
らずオーバエッチングが生じる。このオーバエッチング
はｕ_Ａl<0.3>Ｇa<0.7>Ａs層46を完全に除去するという
意味で不可欠でもある。しかしオーバエッチングは、ｎ
_ＧaＡs(チャネル)層47を薄くし、ソース抵抗、ドレイ
ン抵抗が高くなるので、ＨＩＧＦＥＴの特性を著しく低
下させる。そこで本発明の選択エッチングの方法を用い
れば、ｕ_Ａl<0.3>Ｇa<0.7>Ａs層46のみがエッチングさ
れ、オーバエッチングの問題が解決される。
【００８１】先ず、図１２(ｂ)まで工程の進んだウエー
ハを図９に示したエッチング装置のエッチング容器９内
にセットした。ここで、波長可変固体レーザ37の発振波
長は８００ｎｍに調整した。この波長の光はｕ_Ａl<0.3
>Ｇa<0.7>Ａs層46には吸収されず、ｎ_ＧaＡs(チャネ
ル)層47でのみ吸収される。エッチングの手順は実施例
１と同様である。ただし、選択エッチングを終了する
際、波長可変固体レーザ37からレーザ光照射、ＴＭＧ
a、ＡsＨ3の供給を先に停止し、通常のＲＩＥを５秒間
だけ行った。これは、気相中の放電により表面全体、例
えばＳiＯ2パターン52上に薄く形成されたＧaＡs膜を除
去するためである。その結果、図１２(ｃ)に示す様にｕ
_Ａl<0.3>Ｇa<0.7>Ａs層46のみが選択的にエッチングさ
れた。
【００８２】この後、原料ガスにＴＭＧaとＡsＨ3を、
ドーピングガスとしてＳi2Ｈ6を用いたＭＯＣＶＤでｎ+
_ＧaＡs層50を再成長させ、最後にソース電極・ドレイ
ン電極49をそれぞれリフトオフ法で形成した。
【００８３】上記の方法で形成したＨＩＧＦＥＴは、ソ
ース抵抗が０.５Ω・ｍｍと従来の０.７Ω・ｍｍと比べ
て著しく改善された。
【００８４】＜実施例10＞本実施例は、本発明の選択エ
ッチングの方法を２段リセスゲート構造のＨＥＭＴ(Hig
h Electron Mobility Transistor)の製造プロセスに適
用した例である。図１３にＨＥＭＴの断面構造を示し
た。各層の仕様は表３に示したとおりである。
【００８５】
【表３】
【００８６】通常のＨＥＭＴの構造は図１３(ａ)の様に
なっている。ＨＥＭＴ素子の特性を大きく左右するの
は、ゲート電極45とｎ+_ＧaＡs(キャップ)層28の間の目
あき部分の抵抗である。この目あき部分はゲート電極45
とｎ+_ＧaＡs(キャップ)層28の間の絶縁耐圧を確保する
ために必要である。図では横方向の寸法を縮めて表示し
てあるが、通常目あき部分の距離は１００〜３００ｎｍ
あり、一方ゲート電極45からチャネル層までの深さは数
十ｎｍである。そしてソース抵抗は目あき部分63の下の
チャネル層に溜まるキャリアの濃度に依存している。特
にｎ_Ａl<0.15>Ｇa<0.85>Ａs(キャリア供給)層59の薄い
即ちしきい値の浅い素子に関しては、その影響が大き
い。このキャリア濃度を上げるためにｕ_ＧaＡs(カバ
ー)層57を設けたのが、図１３(ｂ)に示した２段リセス
ゲート構造ＨＥＭＴである。ｕ_ＧaＡs(カバー)層57
は、その下部のヘテロ構造全体の伝導帯のエネルギーを
下げるので、ｕ_Ｉn<x>Ｇa<1-x>Ａs(チャネル)層61に溜
まるキャリアの濃度を高くし、目あき部分の抵抗を低く
し、ソース抵抗の低減を図る。その結果、相互コンダク
タンスｇmを向上でき、遮断周波数ｆt、最大発振周波数
ｆmax、雑音指数ＮＦ等の素子特性が改善される。
【００８７】２段リセスゲート構造ＨＥＭＴのゲート部
分の通常の作製手順を図１４に示した。先ずゲートレジ
ストパターン64をマスクにＳiＯ2膜65をウエットエッチ
ングし、次にＲＩＥによりｎ+_ＧaＡs(キャップ)層28を
選択エッチングする。このときｕ_Ａl<0.3>Ｇa<0.7>Ａs
(エッチングストップ)層56がエッチングを停止させる役
割を果たす。このエッチングは、若干のサイドエッチン
グを生じるので、少しオーバエッチングをすると横方向
へエッチングが進み、図１４(ａ)の様に目あき部分を作
る。次にウエットエッチングによりｕ_Ａl<0.3>Ｇa<0.7
>Ａs(エッチングストップ)層56を選択エッチングする。
この状態を示したのが図１４(ｂ)である。このエッチン
グが選択的に行われることは極めて重要である。ｕ_Ｇa
Ａs(カバー)層57がオーバエッチングされて薄くなる
と、チャネルに溜まるキャリアの濃度が低くなり、目あ
き部分の抵抗が高くなるからである。最後にゲートレジ
ストパターン64をマスクにして、ｕ_ＧaＡs(カバー)層5
7をＲＩＥで選択的にエッチングして２段リセスゲート
部分が完成する。
【００８８】本実施例では、ｕ_Ａl<0.3>Ｇa<0.7>Ａs
(エッチングストップ)層56のエッチングに本発明の選択
エッチングの方法を適用した。エッチングには図９のエ
ッチング装置を用い、波長可変固体レーザは８００ｎｍ
に調整した。ＳiＯ2膜65のウエットエッチングまで終了
したウエーハをエッチング容器9内にセットし、ＣＣl2
Ｆ2をエッチングガスに用いたＲＩＥによりｎ+_ＧaＡs
(キャップ)層28を選択エッチングした。次にエッチング
ガスをＣＣl4に切替え、同時にＧaＡsの原料ガスとして
ＴＭＧaとＡsＨ3を導入し、ｕ_Ａl<0.3>Ｇa<0.7>Ａs(エ
ッチングストップ)層56を本発明の光ＣＶＤ反応を利用
した選択エッチング法でエッチングした。最後に再びエ
ッチングガスをＣＣl2Ｆ2に切替え、ｕ_ＧaＡs(カバー)
層58を選択的にエッチングした。
【００８９】従来のプロセスでは、ｎ+_ＧaＡs(キャッ
プ)層28はＲＩＥ、ｕ_Ａl<0.3>Ｇa<0.7>Ａs(エッチング
ストップ)層56はウエットエッチング、ｕ_ＧaＡs(カバ
ー)層57は再びＲＩＥを用いてエッチングを行っていた
が、本発明の選択エッチングの方法を用いることで、一
つのエッチング装置内でガスを変えることで一貫して、
２段リセスゲート構造の加工が可能になった。
【００９０】
【本発明の効果】本発明によれば、特に電子帯の遷移型
が異なる物質間で、直接遷移型の物質に対して間接遷移
型の物質を選択的にエッチングする事が可能になった。
また、直接遷移型の半導体間でも、禁止帯幅の広い半導
体を選択的にエッチングする事が可能になる。
【図面の簡単な説明】
【図１】本発明の原理図
【図２】本発明の実施例１で用いた装置の概略図
【図３】本発明の実施例２を説明する図
【図４】本発明の実施例２で用いた装置の概略図
【図５】本発明の実施例３で用いた装置の概略図
【図６】本発明の実施例４を説明する図
【図７】本発明の実施例５を説明する図
【図８】本発明の実施例６を説明する図
【図９】本発明の実施例６で用いた装置の概略図
【図１０】本発明の実施例７を説明する図
【図１１】本発明の実施例８を説明する図
【図１２】本発明の実施例９を説明する図
【図１３】２段リセスゲート構造ＨＥＭＴを説明する図
【図１４】本発明の実施例10を説明する図
【図１５】Ａl<x>Ｇa<1-x>Ａsの禁止帯幅の組成比ｘ依
存性を示す図
【符合の説明】
１…Ａl<x>Ｇa<1-x>Ａs、２…ＧaＡs、３…ＧaＡs基
板、４…ＧaＡsのみが吸収可能な波長の光、５…光ＣＶ
Ｄ反応により形成されるＧaＡs、６…低圧水銀ランプ、
７…溶融石英製窓、８…網目状接地電極、９…エッチン
グ容器、10…ガス供給系、11…試料、12…高周波電極、
13…排気系、14…高周波電源、15…レジスト、16…Ａr
イオンレーザ、17…光学系、18…ＸeＦエキシマレー
ザ、19…基板ホルダー、20…ホット分子ビーム発生用ノ
ズル、21…Ｃl2ガス、22…Ｃl2ホット分子ビーム。23…
ホトレジストパターン、24…Ｓi層、25…Ｓi<4>/Ｇe<4>
超格子層、26…Ｓi基板、27…エミッタ電極、28…ｎ+_
ＧaＡs(キャップ)層、29…ｎ_Ａl<x>Ｇa<1-x>Ａs(エミ
ッタ)層、30…ベース電極、31…ｐ+_ＧaＡs(ベース)
層、32…ｎ_ＧaＡs(コレクタ)層、33…コレクタ電極、3
4…ｎ+_ＧaＡs(サブコレクタ)層、35…半絶縁性ＧaＡs
基板、36…傾斜組成を有するＡl<x>Ｇa<1-x>Ａs層、37
…波長可変固体レーザ、38…ヒータと水冷機構を備えた
高周波電極、39…ｐ+_Ａl<X>Ｇa<1-X>Ａs(傾斜組成ベー
ス)層、40…ｕ_ＧaＡs(コレクタ)層、41…レジストマス
ク、42…Ａl<x>Ｇa<1-x>Ａs膜、43…ＧaＡsウエーハ、4
4…Ｗ/ＷＳiゲート、45…ゲート電極、46…ｕ_Ａl<0.3>
Ｇa<0.7>Ａs、47…ｎ_ＧaＡs(チャネル)層、48…ＳiＯ2
(平坦化)膜、49…ソース電極・ドレイン電極、50…ｎ+_
ＧaＡs層、51…ゲート電極側襞ＳiＯ2膜、52…ＳiＯ2パ
ターン、53…ｐ_ＧaＡs層、54…ＧaＡs(バッファー)
層、55…ＳiＮ膜、56…ｕ_Ａl<0.3>Ｇa<0.7>Ａs(エッチ
ングストップ)層、57…ｕ_ＧaＡs(カバー)層、58…ｕ_
Ａl<0.15>Ｇa<0.85>Ａs層、59…ｎ_Ａl<0.15>Ｇa<0.85>
Ａs(キャリア供給)層、60…ｕ_Ａl<0.15>Ｇa<0.85>Ａs
(スペーサ)層、61…ｕ_Ｉn<x>Ｇa<1-x>Ａs(チャネル)
層、62…ｕ_ＧaＡs(バッファー)層、63…目あき部分、6
4…ゲートレジストパターン、65…ＳiＯ2膜、66…光酸
化膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/205 7377−4Ｍ 21/331 29/73 21/338 29/812 (72)発明者 鈴木 敬三 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 重田 淳二 東京都千代田区神田駿河台四丁目６番地 株式会社日立製作所内 (72)発明者 増田 宏 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 森 光廣 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 谷本 琢磨 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 中塚 慎一 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 三谷 克彦 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】光吸収係数の異なる複数の物質からなる試
    料のドライエッチングにおいて、光を試料に照射し、照
    射する光に対する吸収係数が大きい物質のエッチング速
    度を小さくする事を特徴とする選択エッチングの方法。
  2. 【請求項２】照射する光に対する吸収係数が大きい物質
    の原料ガスをエッチング容器内に導入し、エッチング中
    に光を試料に照射する事により、該吸収係数の大きい物
    質のエッチング速度を小さくする事を特徴とする特許請
    求項１の選択エッチングの方法。
  3. 【請求項３】酸化性のガスをエッチング容器内に導入
    し、エッチング開始前、あるいはエッチング中に光を照
    射する事で、光吸収係数が大きい物質のエッチング速度
    を小さくする事を特徴とする特許請求項１の選択エッチ
    ングの方法。
  4. 【請求項４】光を照射する事で、光吸収係数が大きい物
    質の表面でのエッチングガス分子の脱離を促進し、該光
    吸収係数が大きい物質のエッチング速度を小さくする事
    を特徴とする特許請求項１の選択エッチングの方法。
  5. 【請求項５】直接遷移の禁止帯幅が深さ方向に連続して
    減少する試料において、ある特定の深さにおける禁止帯
    幅に対応する波長の光を照射することにより、該深さま
    でエッチングをすることを特徴とする特許請求項１〜４
    の選択エッチングの方法。
  6. 【請求項６】ドライエッチングの方法が、プラズマ中で
    の物理過程、化学反応を利用したプラズマエッチングで
    ある特許請求項１から５の選択エッチングの方法。
  7. 【請求項７】ドライエッチングの方法が、光励起反応を
    利用した光エッチングである特許請求項１から５の選択
    エッチングの方法。
  8. 【請求項８】ドライエッチングの方法が、エッチングガ
    ス分子の振動状態を励起した所謂ホット分子ビームエッ
    チングである特許請求項１から５の選択エッチングの方
    法。
  9. 【請求項９】ドライエッチング装置において、エッチン
    グ容器内の試料に光を照射できるようにした事を特徴と
    する選択エッチングの装置。
  10. 【請求項１０】平行平板構造の電極を有するドライエッ
    チング装置において、一方の電極を網目状にして試料に
    光を照射できるようにした事を特徴とする選択エッチン
    グの装置。
JP3239242A 1991-09-19 1991-09-19 選択エツチングの方法、装置 Pending JPH0582490A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3239242A JPH0582490A (ja) 1991-09-19 1991-09-19 選択エツチングの方法、装置
US07/937,781 US5401357A (en) 1991-09-19 1992-09-01 Dry etching method
EP19920308553 EP0533497A3 (en) 1991-09-19 1992-09-18 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3239242A JPH0582490A (ja) 1991-09-19 1991-09-19 選択エツチングの方法、装置

Publications (1)

Publication Number Publication Date
JPH0582490A true JPH0582490A (ja) 1993-04-02

Family

ID=17041856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3239242A Pending JPH0582490A (ja) 1991-09-19 1991-09-19 選択エツチングの方法、装置

Country Status (3)

Country Link
US (1) US5401357A (ja)
EP (1) EP0533497A3 (ja)
JP (1) JPH0582490A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010461A (ja) * 2006-06-27 2008-01-17 Sharp Corp ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
WO2010125821A1 (ja) * 2009-05-01 2010-11-04 国立大学法人東京大学 化合物半導体の堆積方法及び装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859447A (en) * 1997-05-09 1999-01-12 Yang; Edward S. Heterojunction bipolar transistor having heterostructure ballasting emitter
JP3450155B2 (ja) * 1997-06-11 2003-09-22 Ｎｅｃエレクトロニクス株式会社 電界効果トランジスタとその製造方法
US6569775B1 (en) 1999-03-30 2003-05-27 Applied Materials, Inc. Method for enhancing plasma processing performance
JP3644863B2 (ja) * 2000-01-24 2005-05-11 沖電気工業株式会社 膜厚分布測定方法
EP2043765A4 (en) * 2006-06-14 2012-10-10 METHOD AND DEVICES FOR TREATING AND / OR INCREASING THE DRYNESS OF A SUBSTANCE
KR101867999B1 (ko) * 2011-10-31 2018-06-18 삼성전자주식회사 Ｉｉｉ-ｖ족 물질층을 형성하는 방법, ｉｉｉ-ｖ족 물질층을 포함하는 반도체 소자 및 그 제조방법
KR101805634B1 (ko) * 2011-11-15 2017-12-08 삼성전자 주식회사 Ⅲ-ⅴ족 배리어를 포함하는 반도체 소자 및 그 제조방법
JP5920255B2 (ja) * 2013-03-18 2016-05-18 株式会社デンソー 半導体装置の製造方法およびそれに用いられるドライエッチング装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642456B2 (ja) * 1984-11-21 1994-06-01 株式会社日立製作所 表面光処理方法
JPS61278146A (ja) * 1985-06-03 1986-12-09 Toshiba Corp 光処理方法
US4648938A (en) * 1985-10-11 1987-03-10 The United States Of America As Represented By The United States Department Of Energy Composition/bandgap selective dry photochemical etching of semiconductor materials
US4880493A (en) * 1988-06-16 1989-11-14 The United States Of America As Represented By The United States Department Of Energy Electronic-carrier-controlled photochemical etching process in semiconductor device fabrication
DE68918818T2 (de) * 1988-12-13 1995-02-09 Fujitsu Ltd Verfahren zur Herstellung von Halbleiterbauelementen durch selektives, U.V.-unterstütztes Aetzen von Mehrschichten.
US5092957A (en) * 1989-11-24 1992-03-03 The United States Of America As Represented By The United States Department Of Energy Carrier-lifetime-controlled selective etching process for semiconductors using photochemical etching

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010461A (ja) * 2006-06-27 2008-01-17 Sharp Corp ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
WO2010125821A1 (ja) * 2009-05-01 2010-11-04 国立大学法人東京大学 化合物半導体の堆積方法及び装置
JP5564639B2 (ja) * 2009-05-01 2014-07-30 国立大学法人 東京大学 化合物半導体の堆積方法及び装置
US8912079B2 (en) 2009-05-01 2014-12-16 The University Of Tokyo Compound semiconductor deposition method and apparatus

Also Published As

Publication number Publication date
EP0533497A3 (en) 1993-06-30
EP0533497A2 (en) 1993-03-24
US5401357A (en) 1995-03-28

Similar Documents

Publication Publication Date Title
EP0408252A2 (en) Heterojunction bipolar transistor
JPH0582490A (ja) 選択エツチングの方法、装置
JPH11126758A (ja) 半導体素子製造方法
US5106766A (en) Method of making a semiconductor device that comprises p-type III-V semiconductor material
US6764883B1 (en) Amorphous and polycrystalline silicon nanolaminate
EP0374036B1 (en) Method of fabricating a semiconductor device using U.V. assisted selective multilayer etching
US5370767A (en) Selective dry etching method for compound semiconductor and production method of semiconductor device
Pearton et al. Dry Etching of GaAs, AlGaAs, and GaSb Using Electron Cyclotron Resonance and Radio Frequency CH 4/H 2/Ar or C 2 H 6/H 2/Ar Discharges
JPH05335346A (ja) 半導体装置及びその製造方法
Woodall et al. The continuing drama of the semiconductor interface
JPH07263383A (ja) エッチング方法および半導体装置の製造方法
JPH1032176A (ja) エッチング方法および半導体装置の製造方法
JP3541324B2 (ja) 半導体装置の製造方法
JPH05243252A (ja) バイポーラトランジスタの製造方法
JPH08340105A (ja) 半導体装置およびその製造方法
Nishizawa et al. Latest molecular layer epitaxy technology
CN117638648A (zh) 一种掺铁磷化铟半绝缘外延层及掩埋异质结构的制作方法
JPH0786183A (ja) 半導体結晶の成長方法
JPH0713966B2 (ja) ＧａＡｓ半導体ダイオードの製造方法
Park et al. GaInP selective area epitaxy for heterojunction bipolar transistor applications
JP3534370B2 (ja) 半導体装置の製造方法
JPH09199452A (ja) エッチング方法および半導体装置の製造方法
JP2005150136A (ja) 窒化物系化合物からなる半導体素子の製造方法
JPH11274168A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH04287320A (ja) 光励起エッチング方法