JPH0580722A - 液晶表示装置の多階調駆動方法、及びその回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】多階調、多色情報を有するデジタル表示データ
を入力し、アナログデータに変換した後、アナログ値で
１水平ライン分のデータを一時記憶し、液晶パネルに多
階調、多色表示を行う液晶表示装置の多階調／多色信号
駆動回路を提供することを目的とする。 【構成】１水平ライン分のデータ容量より少ない容量の
シフトレジスタ１０２、ラッチ１０５でデジタル表示デ
ータ１００を順次取り込み、Ｄ／Ａコンバータ１０７で
順次アナログデータに変換した後、サンプルホールド回
路１１０にアナログ値で順次記憶し、１水平ライン分の
データが揃った後にバッファ１１３を介して信号線１１
４に表示データに対応した液晶印加電圧を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
タイプの液晶表示装置等の表示装置に係り、特に、デジ
タル表示データを対応する電圧に変換し、多色／多階調
表示を行う画像表示方法、及びその装置、及びその駆動
方法、及びその回路に関する。

【０００２】

【従来の技術】従来のカラー液晶ディスプレイは、日立
ＬＣＤドライバＬＳＩデータブック（１９９０年３月
（株）日立製作所半導体事業部発行）記載のＶＤＴ用Ｔ
ＦＴドライバ：ＨＤ６６３１０Ｔを信号駆動回路に使用
し、液晶ディスプレイの駆動回路を構成することが出来
る。ＨＤ６６３１０Ｔを使用した従来のカラー液晶ディ
スプレイを図２から図４を使用して説明する。

【０００３】図２に従来の信号駆動回路で構成したカラ
ー液晶ディスプレイのブロック図を示す。この図におい
て、２００は表示データであり、そのうち２００Ｒは３
ビットのＲデータ、２００Ｇは３ビットのＧデータ、２
００Ｂは３ビットのＢデータである。２０１は表示デー
タ２００を並び換える回路であり、２０２は並び換え後
の表示データである。２０３はＨＤ６６３１０Ｔで構成
した信号駆動回路のブロック図である。この従来例で
は、水平方向６４０×３（Ｒ、Ｇ、Ｂ）画素で構成する
ものとする。ＨＤ６６３１０Ｔの信号線出力は１６０本
であり、必要な信号線は６４０×３＝１９２０本である
ことから、計１２個のＨＤ６６３１０Ｔが必要である。
したがって、信号駆動回路２０３は、ＨＤ６６３１０Ｔ
を１２個まとめたブロックである。並び換え回路２０１
はこの信号駆動回路２０３のインターフェイスに合った
表示データ２０２に変換している。信号駆動回路２０３
のうち、２０４はシフト回路であり、２０５の取り込み
クロックに同期して表示データ２０２を取り込む。２０
６は水平方向１ライン分の表示データを一時記憶するラ
ッチ回路であり、ラッチクロック２０７にてラッチす
る。２０８はラッチ回路２０６で記憶した表示データを
デコードするデータデコード回路であり、デコードした
結果を電圧マルチプレクサ２０９に供給する。２１１は
電圧生成回路であり、入力ハイレベル電圧２１２と入力
ロウレベル電圧２１３とから１６レベルの液晶印加電圧
２１４を生成する。電圧マルチプレクサ２０９では表示
データに対応した電圧を１６レベルの液晶印加電圧２１
４から選択し、ドレインライン１１１に出力する。１１
６は走査駆動回路であり、垂直方向第１ラインを有効に
するイネーブル信号１１７と順次ラインを選択するクロ
ック１１８を受けて、ゲートライン１１９を制御する。
１２０は表示を行なうカラー液晶パネルである。ゲート
ライン１１９のライン数は、カラー液晶パネル１２０の
垂直方向のライン数によって決まる。

【０００４】次に、図３にカラー液晶パネル１２０の内
部等価回路を示す。なお、本液晶パネル１２０は水平方
向６４０×３（Ｒ、Ｇ、Ｂ）画素、垂直方向４８０ライ
ンとして記載している。３００が１つの画素部であり、
画素部３００のうち、３０１は薄膜トランジスタ（以
下、Thin Film Transistor:ＴＦＴと略す。）、３０２
は液晶、３０３は保持容量、３０４は対向電極である。
連続する３個の画素に順次Ｒ、Ｇ、Ｂのカラーフィルタ
を付加して１ピクセルを構成する。例えば、Ｒのカラー
フィルタを画素部３００−１−１、３００−１−２、
…、３００−１−４８０、Ｇのカラーフィルタを画素部
３００−２−１、３００−２−２、…、３００−２−４
８０、Ｂのカラーフィルタを画素部３００−３−１、３
００−３−２、…、３００−３−４８０、…、３００−
１９２０−１、３００−１９２０−２、…、３００−１
９２０−４８０に付加する。

【０００５】次に、図４に画素部３００の駆動波形を示
す。この図において、１１９はゲートラインの駆動波形
を示しており、ＶＧＨはゲートオン電圧、ＶＧＬはゲー
トオフ電圧である。１１１はドレインラインの駆動波形
を示しており、Ｖ７から−Ｖ７までの１６レベルのドレ
イン電圧が用意されている。３０４は対向電極の電圧レ
ベルである対向電圧ＶＣＯＭである。また、ドレイン電
圧は、この対向電圧ＶＣＯＭに対して、正電位ではＶ７
からＶ０、負電位では−Ｖ０から−Ｖ７としている。

【０００６】図２の駆動回路の動作を説明する。

【０００７】液晶ディスプレイは、各画素３ビットのＲ
データ２００Ｒ、Ｇデータ２００Ｇ、Ｂデータ２００Ｂ
を入力して表示を行なう。この時、信号駆動回路２０３
は４画素×３ビットの入力インターフェイスを有するの
で、データ並び換え回路２０１にて、表示データ２０２
にデータを並び換える。信号駆動回路２０３ではまずシ
フト回路２０４でクッロク２０５に同期して水平方向１
ライン分の表示データ２０２を取り込む。シフト回路２
０４に１ライン分の最後の表示データが取り込まれた後
にラッチクロック２０７がアクティブとなり、ラッチ回
路２０６に同時に一ライン分のデータが一時記憶され
る。シフト回路２０４は、再び次ラインの表示データを
取り込み始める。ラッチ回路２０６では、シフト回路２
０４が再び次ラインのデータを全てラッチするまで現ラ
インのデータを記憶しておく。シフト回路２０４とラッ
チ回路２０６は、順次これを繰り返すことになる。ラッ
チ回路２０６でラッチしたデータはデコード回路２０８
でデコードされ、電圧マルチプレクサ２０９に１６レベ
ルの液晶印加電圧２１４を選択する信号として供給す
る。電圧マルチプレクサ２０９には、電圧生成回路２１
１で生成された１６レベルの電圧２１４が供給されてお
り、各々の表示データに対応した電圧レベルを選択し、
ドレインライン１１１に出力する。

【０００８】このドレインライン１１１の電圧出力に同
期して走査駆動回路１１６のゲートライン１１９のうち
表示するラインが順次選択される。例えば、カラー液晶
パネル１２０の１番目のラインを表示するための電圧レ
ベルが各ドレインライン１１１から出力されるときクロ
ック１１８がアクティブとなり、１番目のゲートライン
１１９−１を有効にするイネーブル信号１１７をアクテ
ィブとなるとき、１番目のゲートラインが有効となる。
次に、２番目のラインを表示するための電圧レベルが各
ドレインライン１１１から出力されるとき、クロック１
１８のみアクティブとすることで、２番目のゲートライ
ン１１９−２が有効となる。３番目以降のラインではこ
の動作が繰り返させる。

【０００９】また、Ｒデータ２００Ｒ、Ｇデータ２００
Ｇ、Ｂデータ２００Ｂは各３ビットのデータであるから
階調表現のできるレベルは（２の３乗）の８レベルであ
る。液晶は直流成分が印加されると劣化する特性を有す
るため、ある周期をもって交流化する必要がある。そこ
で、図３に示す対向電極３０４の電圧レベルに対して、
８レベルいずれも正と負の電位になるように、計１６レ
ベルの液晶印加電圧２１４を電圧生成回路２１１で生成
する。

【００１０】図３、図４を用いてカラー液晶パネル１２
０の内部動作を、前記ドレインライン１１１、ゲートラ
イン１１９の動作をふまえて説明する。図３において、
ゲートライン１１９のうち有効とするゲートラインを選
択する。つまり、ＴＦＴ３０１のゲートをオン状態に
し、ドレインライン１１１から電圧をＴＦＴ３０１のド
レインに供給する。ＴＦＴ３０１は導通状態となりドレ
インライン１１１から印加された電圧レベルを液晶３０
２と保持容量３０３に蓄積する。予めねじりを加えてあ
る液晶３０２はこの電圧の印加によってねじれを解く量
を制御し、光の遮断、透過量を制御し多色、多階調表示
を行なう。

【００１１】この動作を図４の駆動波形で説明する。ゲ
ートライン１１９の電圧レベルがＶＧＬの時、ゲートオ
フ状態であり、ＶＧＨの時、ゲートオン状態となる。ゲ
ートライン１１９の電圧レベルがＶＧＨの時、例えば、
対向電極３０４の対向電圧レベルＶＣＯＭに対して、正
電位の電圧を印加する場合ドレインライン１１１から液
晶印加電圧Ｖ０からＶ７のうち表示データに対応した電
圧レベルが液晶３０２と保持容量３０３に供給され、蓄
積する。この蓄積した電圧レベルによって液晶にかかる
実行値が変化し、輝度の異なる階調を得ることが可能と
なる。そして、各画素部のカラーフィルターを通して、
多色、多階調を実現している。

【００１２】また、前記ドライバＬＳＩデータブック記
載のＴＶ用ＴＦＴドライバ；ＨＤ６６３００を複数個用
いても構成していた。ＨＤ６６３００はアナログ表示デ
ータを入力し、増幅した後、液晶印加電圧として、信号
線から出力する構成をとっていた。

【００１３】図２３に、アナログ表示データの入力で多
色／多階調表示を行うアナログ方式の信号駆動回路：Ｈ
Ｄ６６３００の内部ブロック図を示す。

【００１４】２３００はアナログ表示データであり、２
３０１はサンプルホールドクロック、２３０２はサンプ
ルホールド回路である。２３０３はサンプルホールド回
路２３０２の出力するデータを転送するデータ線であ
り、２３０４はバッファであり、アナログデータを増幅
し、液晶印加電圧として、２３０５の信号線に出力す
る。

【００１５】次に動作を詳しく説明する。

【００１６】図２３の信号駆動回路は各画素の階調に関
する情報をアナログ表示データ２３００の電圧レベルで
入手することから、サンプルホールド回路２３０２はサ
ンプルホールドクロック２３０１に同期して、アナログ
表示データ２３００を順次取り込み、１２０画素分のデ
ータを電圧レベルで保持する。サンプルホールド回路２
３０２は再びサンプルホールドクロック２３０１のうち
ホールドするための信号が有効となるまで保持すること
になる。データ線２３０３には前記サンプルホールド回
路２３０２が保持している電圧レベルが出力されている
から、前記電圧レベルをバッファ２３０４にて増幅して
液晶印加電圧に変換して、信号線２３０５に出力する。

【００１７】更に、他の従来例として、特開昭５９−２
１９７９１号公報「液晶表示装置駆動回路」（セイコー
電子工業株式会社）記載の信号駆動回路がある。本従来
例を図２４、２５を用いて説明する。

【００１８】図２４は本従来例の信号駆動回路のブロッ
ク図である。

【００１９】図２４において、２４００は入力信号であ
り、複数ビットの論理情報を有する。２４０１、２４０
２、２４０３、２４０４、２４０５、２４０６は記憶回
路である。２４０７、２４０８、２４０９はラッチ信号
であり、入力信号２４００の内容を記憶する。更に、２
４１０もラッチ信号であり、各々記憶回路２４０１、２
４０２、２４０３で記憶した内容を記憶回路２４０４、
２４０５、２４０６に記憶させるよう動作する。２４１
１、２４１２、２４１３は、各々記憶回路２４０４、２
４０５、２４０６の記憶した内容を転送する信号線であ
る。２４１４は切り替え回路であり、信号線２４１１、
２４１２、２４１３で転送されるデータを切り替える。
２４１５はデジタル／アナログ変換回路（以下、Ｄ／Ａ
コンバータと略す。）である。２４１６は切り替え回路
であり、Ｄ／Ａコンバータ２４１５の出力を２４１７、
２４１８、２４１９の信号電極のうち一つに振り分け出
力する。２４２０、２４２１は切り替え回路２４１４、
２４１６の選択信号である。更に２４２２は記憶回路２
４０１、２４０２、２４０３、２４０４、２４０５、２
４０６、切り替え回路２４０４、Ｄ／Ａコンバータ２４
１５、切り替え回路２４１６と同等の回路を有する駆動
回路である。２４２３、２４２４、２４２５はラッチ信
号２４０７、２４０８、２４０９と同等のラッチ信号で
ある。２４２６、２４２７、２４２８は信号電極であ
る。

【００２０】図２５は、図２４の信号駆動回路の動作を
示すタイミングチャートである。

【００２１】次に詳しく動作を説明する。

【００２２】図２５において、時間ｔ１より１走査時間
内で前記ラッチ信号２４０７、２４０８、２４０９、…
により順次入力信号２４００の内容が、ラッチ２４０
１、２４０２、２４０３、…に記憶される。時間ｔ２に
おいて、ラッチ信号２４１０により、記憶回路２４０
１、２４０２、２４０３の内容が信号線２４１１、２４
１２、２４１３を介して記憶回路２４０４、２４０５、
２４０６、…に記憶される。時間ｔ２より再び１走査時
間内で前記ラッチ信号２４０１、２４０２、２４０３、
…により、順次入力信号２４００の内容が記憶回路２４
０１、２４０２、２４０３、…に記憶される。時間区間
ｔｄ１において、記憶回路２４０４、２４０５、２４０
６の出力は信号線２４１１、２４１２、２４１３を通る
が、選択信号２４２０、２４２１により、切り替え回路
２４１４で信号線２４１１が選択され、Ｄ／Ａコンバー
タ２４１５に入力される。更に、切り替え回路２４１６
では、選択信号２４２０、２４２１により、Ｄ／Ａコン
バータ２４１５の出力を信号電極２４１７に出力する。

【００２３】更に、時間区間ｔｄ２においては、記憶回
路２４０５の記憶した内容が切り替え回路２４１４、Ｄ
／Ａコンバータ２４１５、切り替え回路２４１６を通し
て、信号電極２４１８に出力される。同様に時間区間ｔ
ｄ３においては、記憶回路２４０６の記憶した内容が切
り替え回路２４１４、Ｄ／Ａコンバータ２４１５、切り
替え回路２４１６を通して、信号電極２４１９に出力さ
れる。

【００２４】また、信号電極２４１７、２４１８、２４
１９、２４２６、２４２７、２４２８の様な信号電極の
数により駆動回路２４２２と同等の駆動回路が多数あ
り、その動作はすべて同様である。

【００２５】

【発明が解決しようとする課題】従来の信号駆動回路に
おいて、従来例ＨＤ６６３１０の様なデジタル方式の構
成の場合、高速なデータ処理は可能であるが、１画素の
階調数の増加に伴い回路規模が増大するといった問題が
ある。つまり、１画素８レベルの階調制御を行うため、
入力データのビット幅を３ビット構成としているが、入
力データのビット幅が２倍の６ビットになった場合、前
記シフトレジスタやラッチ回路の規模は２倍となり、デ
コーダや電圧マルチプレクサの規模は８倍になることか
ら、液晶表示装置全体のコストアップの要因になるとい
った課題があった。

【００２６】また、従来例ＨＤ６６３００の様なアナロ
グ方式の構成の場合、階調レベルは入力するアナログ表
示データの電圧レベルとなり、その電圧レベルを増幅す
ることによって、液晶印加電圧が生成できることから、
容易にフルカラー等の多階調が実現できる。しかし、入
力するアナログ表示データの電圧レベルを精度良く保持
しなければならないことから、高速なデータ処理が困難
であるといった課題があった。

【００２７】また、従来例ＨＤ６６３１０の様な外部で
複数の電圧を生成し、電圧マルチプレクサに供給する方
式では、複数レベルの電圧を分割回路の抵抗比を制御す
ることが容易であり、デジタル表示データの表現する表
示輝度を得るのに必要な液晶に印加する電圧を生成する
ことが可能であることから、デジタル表示データと表現
する表示輝度を視覚特性に沿った設定にすることは容易
であった。

【００２８】更に、従来例に記載した特開昭５９−２１
９７９１号公報「液晶表示装置駆動回路」（セイコー電
子工業株式会社）において、複数画素分のデータをＤ／
Ａコンバータを共用し、アナログデータに変換した後、
各画素電極に前記アナログデータを分配しているが、駆
動回路から液晶パネルに出力するタイミングが各画素電
極によって、異なることになる。現在の液晶ディスプレ
イは、水平方向の１ラインを同時に駆動することから、
前記駆動回路の駆動タイミングでは、良好な表示を得る
ことが困難となる。

【００２９】更に、カラー液晶ディスプレイで多色、多
階調表示を行う場合、従来例では、信号駆動回路がＲ、
Ｇ、Ｂ各表示データに関係なく混在して構成しているの
で、電圧マルチプレクサに供給する液晶印加電圧が、
Ｒ、Ｇ、Ｂいずれの画素にも共通となっている。このた
め、各画素毎に印加する電圧レベルを制御出来ないの
で、各画素の輝度特性がカラーフィルタ等の特性に依存
し、各画素の輝度バランスを取ることが困難となるとい
う問題があった。例えば、白と黒の中間調を得るには、
システムからＲ、Ｇ、Ｂいずれも同じ表示データを入力
するので、液晶印加電圧は同一のものとなる。よって、
Ｒ、Ｇ、Ｂ各々の輝度特性がずれることで、色ずれを起
こした白と黒の中間調を得ることになる。

【００３０】また、入力画像が自然画の場合、色補正が
困難であり、色の再現性が容易に図れないといった問題
があった。

【００３１】さらに、通常ＣＲＴ等でモノクロ表示を行
なう場合、Ｇデータのみを有効にして表示を行なうが、
現状液晶ディスプレイでは、その機能を実現する手段が
なっかった。

【００３２】本発明の第１の目的は、１画素の階調数が
増加しても、回路規模が増大することなく、かつ、高速
なデータ処理が可能な表示装置の信号駆動方法、及びそ
の装置を提供することにある。

【００３３】そこで、本発明の第２の目的は、視覚特性
に沿ったデジタル表示データと表現する表示輝度の関係
を実施可能な表示装置の信号駆動方法、及びその装置を
提供することにある。

【００３４】そこで、本発明の第３の目的は、信号電極
に１水平ライン分のアナログデータを同時に出力するこ
とが可能な信号駆動方法、及びその回路を提供すること
にある。

【００３５】本発明の第４の目的は、Ｒ、Ｇ、Ｂ各画素
毎に色補正が可能な液晶ディスプレイ駆動方法、及びそ
の回路を提供することにある。

【００３６】本発明の第５の目的は、カラー表示からモ
ノクロ表示に切り換えた場合にも、良好な品質の表示が
行なえる液晶ディスプレイ駆動方法、及びその回路を提
供することにある。

【００３７】

【課題を解決するための手段】上記第１及び第３の目的
を達成するため、本発明においては、マトリックスに配
列した画素部を有し、各々の該画素部はスイッチング素
子と液晶を有し、前記液晶に印加する表示信号で光の透
過を制御し、画素表示を行う液晶表示装置の多階調駆動
方法において、画素部に並列出力する信号の数より少な
い容量のディジタル表示データを順次取り込み、一時記
憶し、この容量のディジタル表示データを各々対応する
アナログ表示データに変換し、この容量の変換されたア
ナログ表示データを複数組順次取り込み、並列出力する
信号の数のアナログ表示データを取り込んだ後、同時に
出力する。又、本発明においては液晶表示装置の多階調
駆動回路を、画素部に並列出力する信号の数より少ない
容量のデジタル表示データを順次取り込み、一時記憶す
る手段と、この容量のデジタル表示データを各々対応す
るアナログ表示データに変換する手段と、この容量の変
換されたアナログ表示データを複数組順次取り込み、並
列出力する信号の数のアナログ表示データを取り込んだ
後、同時に出力する手段を設けた構成とする。

【００３８】更に、本発明においては、マトリックス状
に配列した画素部を有し、各々の画素部はスイッチング
素子と液晶を有し、液晶に印加する表示データで光の透
過を制御し、画像表示を行う液晶表示装置において、１
水平ライン分の表示データをＮ（Ｎは整数）分割して、
１／Ｎ水平ライン分のデジタル表示データを順次取り込
み、一時記憶する手段と、１／Ｎ水平ライン分のデジタ
ル表示データを対応するアナログ表示データに変換する
手段と、１／Ｎ水平ライン分のアナログ表示データ毎に
順次取り込み、１水平ライン分の前記アナログ表示デー
タを取り込んだ後、画素部に同時に出力する手段を設け
た構成の多階調駆動回路を用いる。

【００３９】更に又、本発明においては、マトリックス
状に配列された画素部を有し、各々の該画素部がスイッ
チング素子と表示部とからなり、この画素部の各水平ラ
イン毎にスイッチング素子を介して表示部に表示データ
を印加して多階調の画像表示を行う画像表示装置におい
て、マトリックス状に配列された画素部の水平方向をＭ
（Ｍは整数）分割し、Ｍ分割された画素部のそれぞれに
水平ライン毎の表示データを印加する、水平方向に配列
されたＭ個の多階調駆動回路を有し、水平方向に配列さ
れたＭ個の多階調駆動回路が各々順次にＭ分割された画
素部の表示データをＮ（Ｎは整数）分割して、１／（Ｍ
×Ｎ）水平ライン分の対応するデジタル表示データを順
次取り込み一時記憶する手段と、記憶手段に接続され、
１／（Ｍ×Ｎ）水平ライン分の対応するデジタル表示デ
ータを取り込む毎に対応するアナログ表示データに変換
する手段と、変換手段に接続され、アナログ表示データ
を１／Ｍ水平ライン分取り込む手段を有し、Ｍ個の多階
調駆動回路がすべてアナログ表示データを１／Ｍ水平ラ
イン分取り込んだ後、１水平ライン分のアナログ表示デ
ータを表示画素部に同時に印加する構成とする。

【００４０】更に第２の目的を達成するために、本発明
においては、液晶に印加する電圧と輝度の関係を示す曲
線を複数の直線で近似し、複数の直線の軌跡に沿う様
に、前記デジタル表示データで表現する表示輝度と前記
液晶に印加する電圧を対応させるため、デジタル表示デ
ータを何れの直線で近似するかを判定する判定手段と、
デジタル表示データの各ビット当たり複数の重み付け有
する電流を生成する手段から、判定手段の結果に基ずい
て、デジタル表示データの各ビット当たり複数の重み付
けを有する電流値の何れかを選択手段で選択した後、電
流値を加算し電圧に変換して、出力する構成とする。

【００４１】更に又、本発明においては、液晶に印加す
る電圧と輝度の関係を示す曲線を複数の直線で近似し、
複数の直線の軌跡に沿う様に、前記デジタル表示データ
で表現する表示輝度と前記液晶に印加する電圧を対応さ
せるため、デジタル表示データを何れの直線で近似する
かを判定する判定手段と、デジタル表示データの各ビッ
ト当たり複数の重み付け有する電流を生成する手段と前
記電流生成手段に供給する電圧を可変として重み付けを
可変にし、判定手段の結果に基ずいて、デジタル表示デ
ータの各ビット当たり複数の重み付けを有する電流値の
何れかを選択手段で選択した後、電流値を加算し電圧に
変換して、出力する構成とする。

【００４２】また、本発明においては、スイッチング素
子、液晶で各表示画素部を構成するアクティブマトリッ
クス液晶パネルと、入力したｎビット（ｎは整数）の表
示データより２のｎ乗レベルの電圧のいずれかを選択す
る電圧セレクタと、選択した電圧を各表示画素部に印加
し、２のｎ乗レベルの表示輝度を持つ階調色を得ること
が可能なＸ駆動手段からなる液晶表示装置における駆動
方法おいて、Ｘ方向１ラインの走査時間内、つまり、ス
イッチング素子が導通状態のときに、２のｎ乗本以下の
液晶印加電圧用電源線に異なるレベルの電圧を順次印加
して、表示データに対応した電圧が前記液晶印加電圧用
電源線に印加されたときに、各表示画素部に前記選択し
た電圧を伝播し液晶に蓄積する。

【００４３】更に、第１の目的を達成するために、本発
明においては、第一のスイッチング素子、液晶でマトリ
ックス状の表示画素部の各画素を構成するアクティブマ
トリックス液晶パネルと、該表示画素部の一水平ライン
上の該画素を選択する走査ライン選択手段と、入力した
ｎビット（ｎは整数）の表示デ−タに対応する電圧を、
該走査ライン選択手段によって選択される前記画素の各
々に印加し、２のｎ乗レベルの表示輝度をもつ階調色を
得るＸ駆動手段とからなる液晶表示装置の駆動装置にお
いて、該Ｘ駆動手段が、少なくとも１以上で２のｎ乗本
以下の液晶印加電圧用電源線と、該液晶印加電圧用電源
線に対し、Ｘ方向１ラインの走査時間内に２のｎ乗レベ
ルの電圧を順次印加する印加手段と、前記表示デ−タに
対応した該電圧が前記液晶印加電圧用電源線に印加され
た時に、前記各表示画素部に前記電圧を伝播し液晶を駆
動する手段とを有し、前記表示デ−タに対応する階調を
得る構成とする。

【００４４】上記第４、第５の目的を達成するために、
本発明による液晶ディスプレイ駆動回路は、Ｒ、Ｇ、Ｂ
の各画素を有する液晶パネルに対して印加する電圧値で
表示輝度を制御するカラー液晶ディスプレイ駆動回路に
おいて、それぞれｎビットのＲ、Ｇ、Ｂ表示データをｍ
（＞ｎ）ビットの表示データに変換するデータ変換手段
と、前記ｍビットの表示データを一時記憶する手段と、
（２のｍ乗）レベルの電圧を生成する手段と、前記一時
記憶された表示データに基づいて、前記（２のｍ乗）レ
ベルのうちのいずれかのレベルの電圧を選択し液晶パネ
ルに出力する手段とを設けたものである。

【００４５】前記生成する手段と前記出力する手段と
を、前記ｍビットの表示データ毎にアナログ信号に変換
するデジタル／アナログ変換手段で置き換えてもよい。

【００４６】前記データ変換手段は変換定数を格納する
構成とし、該変換定数を記憶する手段から変換定数を読
み込むようにすることもできる。

【００４７】前記データ変換手段は、Ｒ、Ｇ、Ｂの各々
について変換内容の異なる複数のデータ変換回路を有し
てもよい。

【００４８】外部から制御信号を受けて、前記データ変
換手段の入力へ接続される表示データバスを他の表示デ
ータバスに切り換える手段を有してもよい。

【００４９】本発明による他の液晶ディスプレイ駆動回
路は、Ｒ、Ｇ、Ｂの画素を有する液晶パネルに対して印
加する電圧値で表示輝度を制御するカラー液晶ディスプ
レイ駆動回路において、Ｒ、Ｇ、Ｂ各表示データ毎に、
ｎビットの表示データを随時取り込み、液晶パネルに対
して同時に出力が可能な容量の表示データを一時記憶す
る手段と、Ｒ、Ｇ、Ｂ各表示データ毎に、（２のｎ乗）
レベルの電圧を生成する手段と、Ｒ、Ｇ、Ｂ各表示デー
タ毎に、前記一時記憶された表示データに基づいて、前
記（２のｎ乗）レベルのうちのいずれかのレベルの電圧
を選択し液晶パネルに出力する手段とを設けたものであ
る。

【００５０】

【作用】第１の目的、及び第３の目的に対しては、本発
明においては、データを処理する回路、つまり、外部か
らデータを入力する回路をデジタル回路で構成し、信号
駆動回路の生成する信号線分のデータを保持し、出力す
る回路をアナログ回路で構成するデジタル／アナログ混
在回路とし、デジタル回路に関しては、高速なデジタル
表示データを低速なアナログデータに変換するシフト回
路やラッチ回路やデジタル／アナログ変換回路を信号駆
動回路の出力する信号線の容量より少ない容量分設け
る。更に、アナログ回路に関しては、デジタル／アナロ
グ変換回路で変換した低速なアナログデータを順次記憶
するサンプルホールド回路やバッファ回路を設ける。

【００５１】更に、このデジタル回路に関して、高速な
デジタル表示データを低速なアナログデータに変換する
シフト回路やラッチ回路やデジタル／アナログ変換回路
を１／Ｎ水平ライン数設ける。更に、このデジタル回路
に関して、デジタル／アナログ変換回路をデータデコー
ド回路と電圧マルチプレクス回路及び分圧回路で構成
し、集積化することも可能である。

【００５２】これにより、デジタル回路のシフト回路や
ラッチ回路、デジタル／アナログ変換回路は、信号駆動
回路の出力する信号線の容量より少ない容量で構成し、
高速なデジタル表示データを低速なアナログデータの電
圧レベルに変換する作用がある。

【００５３】更に、１／Ｎ水平ライン分のデジタル回路
のシフト回路やラッチ回路、デジタル／アナログ変換回
路は、高速なデジタル表示データを低速なアナログデー
タの電圧レベルに変換する作用がある。

【００５４】更に又、アナログ回路のサンプルホールド
回路は、信号線分のアナログデータを電圧レベルで一定
期間保持する作用があり、バッファ回路は前記アナログ
データの電圧レベルを液晶印加電圧に変換し、信号線に
出力する作用がある。

【００５５】更に、データデコード回路と電圧マルチプ
レクス回路と分圧回路は、デジタル／アナログ変換回路
と同様にデジタルデータをアナログデータに変換する作
用がある。

【００５６】又、第２の目的に対して、電流生成手段と
加算手段は、デジタル表示データの各ビットに対応する
電流値を加算し、電圧に変換し出力する作用がある。

【００５７】更に、デジタル表示データを判定する判定
手段と、１ビット当たり複数の電流から何れかを選択す
る選択手段は、加算手段に供給する電流値を表示データ
毎に補正する作用を有し、これにより、液晶に印加する
電圧と輝度の関係の曲線を複数の直線で近似できる作用
と、表示データと輝度の関係を視覚特性に沿った関係に
する作用がある。

【００５８】更に又、電流生成回路に供給する電圧を可
変とすることで、液晶に印加する電圧と輝度の関係の曲
線を近似する複数の直線を容易に可変に出来、表示デー
タと輝度の関係を視覚特性に沿った関係にする作用があ
る。

【００５９】又、第１の目的に対して、本発明では、Ｘ
方向の１走査期間内に１つの電源線に異なるレベルの電
圧を順次印加し、必要な電圧レベルの印加時間のみ液晶
パネルの各画素に印加することができる。更に、電源線
への異なるレベルの電圧の印加時間を設定可能とするこ
とで、液晶材料、電圧レベル等の変更に対しても、印加
時間の設定値を変更するだけで十分対応できる。

【００６０】第４の目的に対して、ｎビットのデジタル
データをｍ（＞ｎ）ビットにデータを変換するデータ変
換手段は、入力するｎビットの表示データに重み付けを
する作用がある。２×（２のｍ乗）レベルの電圧を生成
する手段は、液晶駆動回路内部で、処理されるｍビット
の表示データから液晶に印加する正負の電位レベルを生
成する。２×（２のｍ乗）レベルの電圧のうち、ｍビッ
トの表示データに対応する電圧を選択して液晶パネルに
出力される。入力する表示データ量の２×（２のｎ乗）
レベル以上の電圧レベルを液晶パネルに供給することが
可能となり、カラーフィルタの特性差等を補償し、良好
な表示品質を得ることができる。

【００６１】また、第５の目的に対して、ｎビットの表
示データを随時取り込み、液晶パネルに対して同時に出
力が可能な容量の表示データを一時記憶する手段と、
（２のｎ乗）レベルの電圧を生成する手段と、前記液晶
パネルに出力する手段の各手段を、Ｒ、Ｇ、Ｂ各表示デ
ータバス毎に分離することは、Ｒ、Ｇ、Ｂ各表示データ
バス毎に（２のｎ乗）レベルの電圧を供給する事を可能
とする。

【００６２】更に、表示データの特性に応じて、Ｒ、
Ｇ、Ｂ各表示データごとにデータ変換の内容を変更でき
るようにすることにより、モノクロ表示に切り換えた場
合でも、良好な品質のカラー多色表示が可能になる。

【００６３】本発明の第一の実施例を図１、図５、図６
と図７を用いて説明する。

【００６４】図１は、本発明のデジタル／アナログ変換
（以下、Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ Ｃｏｎｖｅｒ
ｔｅｒ：ＤＡＣと略す。）方式の信号駆動回路の一実施
例を示したものである。

【００６５】１００はデジタル表示データであり、多色
／多階調を実現するため、１画素当たり複数のビット幅
を有す。本実施例では、６画素並列で入力するものとす
る。１０１はデジタル表示データ１００に同期したシフ
トクロックであり、１０２はデジタル表示データ１００
を順次取り込むシフトレジスタである。本実施例ではシ
フトレジスタ１０２は４シフトクロックに対応する２４
画素分のデータを取り込むものとする。１０３はシフト
レジスタ１０２の出力するデータ線である。１０４はラ
ッチクロックであり、１０５は前記２４画素分のデータ
を同時に取り込むラッチである。尚、前記デジタル表示
データ１００の並列入力する画素数が６画素以外の複数
画素で合っても、前記シフトレジスタ１０２、ラッチ１
０５の容量を変更するだけで構成は同様である。１０６
はラッチ１０５の出力するデータ線である。１０７はデ
ジタルデータをアナログデータに変換するＤＡＣであ
り、１０８は２４画素分のアナログデータが同時に転送
可能なデータ線である。１０９は前記アナログデータを
２４画素毎にサンプリングするサンプリングクロックで
あり、１１０はサンプルホールド回路、１１１は２４０
画素分のデータを同時に保持するホールドクロックであ
る。１１２はサンプルホールド回路１１０の出力する２
４０画素分のデータを転送するデータ線、１１３はバッ
ファ、１１４は信号線であり、本実施例の信号駆動回路
は２４０本の信号線１１４を有するものとする。尚、本
実施例では信号線１１４は２４０本としているが、信号
線１１４の本数によって前記サンプルホールド回路１１
０、バッファ１１３の容量を変更するだけで構成は同様
である。

【００６６】図５は、図１に示すサンプルホールド回路
１１０のサンプリングクロック１０９を生成するサンプ
リングクロック生成回路を示したものである。

【００６７】図５において、５００はサンプリングクロ
ック生成回路であり、シフトレジスタで構成可能であ
る。５０１は入力するイネーブル信号、５０２は出力す
るイネーブル信号である。

【００６８】図６は、図１に示す信号駆動回路の動作を
示すタイミング図である。図６において、（ａ）はシフ
トクロック１０１、（ｂ）はラッチクロック１０４であ
り、各々（ｃ）から（ｄ）の６画素並列のデジタル表示
データ１００−１から１００−６に同期している。
（ｅ）と（ｆ）はデータ線１０６−１から１０６−２４
の動作を示したもので（ｂ）のラッチクロック１０４に
同期してデータを更新する。（ｇ）と（ｈ）は（ｅ）と
（ｆ）のデジタルデータ１０６−１と１０６−２４をア
ナログデータ１０８−１と１０８−２４に変換し、且つ
タイムスケールを縮小したものである。２４０画素分の
信号線１１４を有することからＤ１からＤ２４０のデー
タを処理している。（ｉ）（ｊ）（ｋ）はサンプルホー
ルドクロック１０９−１、１０９−２、１０９−１０の
動作を示したもので、（ｉ）（ｊ）（ｋ）と順次有効と
なる。（ｌ）（ｍ）（ｎ）（ｏ）はサンプルホールド回
路１１０の内部においてサンプリングしている様子を示
したものである。（ｐ）は２４０画素分のアナログデー
タを同期化するホールドクロック１１１であり、（ｑ）
（ｒ）は同期化されたバッファ１１４−１、１１４−２
４０から出力される２４０本の信号線１１３−１、１１
３−２４０の動作を示すものである。

【００６９】図７は図１に示すＤ／Ａ方式の信号駆動回
路に対して、カラー対応とした場合に、Ｒ、Ｇ、Ｂ各表
示データ毎にＤＡＣを分離した方式を採用した信号駆動
回路を示したものである。

【００７０】図７において、１００ＲはＲデジタル表示
データ、１００ＧはＧデジタル表示データ、１００Ｂは
Ｂデジタル表示データである。１０２ＲはＲ用シフトレ
ジスタ、１０２ＧはＧ用シフトレジスタ、１０２ＢはＢ
用シフトレジスタである。１０３ＲはＲ用データ線、１
０３ＧはＧ用データ線、１０３ＢはＢ用データ線であ
る。１０５ＲはＲ用ラッチ、１０５ＧはＧ用ラッチ、１
０５ＢはＢ用ラッチである。１０６ＲはＲ用データ線、
１０６ＧはＧ用データ線、１０６ＢはＢ用データ線であ
る。１０７ＲはＲ用ＤＡＣ、１０７ＧはＧ用ＤＡＣ、１
０７ＢはＢ用ＤＡＣである。１０８ＲはＲ用データ線、
１０８ＧはＧ用データ線、１０８ＢはＢ用データ線であ
る。

【００７１】再び、図１から詳しく動作の説明する。

【００７２】シフトレジスタ１０２は、６画素分のデジ
タル表示データ１００をシフトクロック１０１の１サイ
クルで順次取り込み、４サイクル２４画素分のデータを
まとめて順次データ線１０３に転送する。シフトレジス
タ１０２で処理された２４画素分のデータがラッチ１０
５に同時に保持される。

【００７３】この動作の様子を図６を用いて説明する。
（ｃ）と（ｄ）は、デジタル表示データ１００−１、１
００−６を記載したものであるが、（ａ）のシフトクロ
ック１０１に同期している。更に（ｂ）のラッチクロッ
ク１０４は、（ａ）のシフトクロック１０１を４分周し
たものである。この２つのクロックにより、（ｃ）のデ
ジタル表示データ１０１−１のＤ１は、（ｅ）のデータ
線１０６−１のＤ１に変換され、順次動作を繰返し、
（ｄ）のデジタル表示データ１０１−６のＤ６は、
（ｆ）のデータ線１０１−２４のＤ２４に変換される。
以下同様に、（ｃ）のデジタル表示データ１０１−１の
Ｄ２５は（ｅ）のデータ線１０６−１のＤ２５に、
（ｄ）のデジタル表示データ１０１−６のＤ４８は、
（ｆ）のデータ線１０６−２４のＤ４８に順次変換され
る。

【００７４】図１のＤＡＣ１０７は、２４画素分のデジ
タルデータ毎に順次アナログデータに変換する動作を繰
返し、データ線１０８に出力する。前記デジタルからア
ナログに変換されたデータは、２４画素分毎にサンプル
ホールド回路１１０に入力され、１０回の繰返しで２４
０画素分のデータが取り込まれる。

【００７５】従来の信号駆動回路では、前記シフトレジ
スタ１０２、ラッチ１０５、ＤＡＣ１０７が２４０画素
分の回路が必要であったが、本発明によれば、前記回路
部は約１０分の１の回路規模で構成可能である。

【００７６】ここで、図５にサンプリングクロック１０
９を生成するサンプリングクロック生成回路５００を示
す。サンプリングクロック生成回路５００はイネーブル
信号１０１とラッチクロック１０４を入力して動作する
シフトレジスタとなっている。つまり、イネーブル信号
５０１の有効極性を’ハイ’レベルとすると、イネーブ
ル信号５０１が’ハイ’レベルとなった後、ラッチクロ
ック１０４が入力される毎にサンプリングクロック１０
９−１から順に１０９−１０まで有効となる。そして、
１０９−１０が有効となった後に、イネーブル信号５０
２を有効とする。

【００７７】この動作を図６を用いて説明する。（ｅ）
のデジタルデータ１０６−１は、タイムスケールを縮小
して記載した（ｇ）のアナログデータ１０８−１に、
（ｆ）のデジタルデータ１０６−２４は、（ｈ）のアナ
ログデータ１０８−２４に各々変換される。そして、変
換された（ｇ）のアナログデータ１０８−１から（ｈ）
のアナログデータ１０８−２４は、（ｉ）のサンプリン
グクロック１０９−１から（ｋ）のサンプリングクロッ
ク１０９−１０で２４画素毎にサンプリングされ、
（ｌ）のサンプリングデータ１１０−１から（ｏ）のサ
ンプリングデータ１１０−２４０に変換される。尚、
（ｌ）のサンプリングデータ１１０−１から（ｏ）のサ
ンプリングデータ１１０−２４０は対応する（ｉ）のサ
ンプリングクロック１０９−１から（ｊ）のサンプリン
グクロック１０９−１０が有効となるまで保持される。
そして、２４０画素分のデータが揃った後、ホールドク
ロック１１１が有効となると、図１のバッファ１１３を
介して、図６に示すように（ｑ）の信号線１１３−１か
ら（ｒ）の信号線１１３−２４０に液晶印加電圧を出力
する。

【００７８】次に、図７の色補正が可能なカラー対応可
能な信号駆動手段の動作の説明をする。

【００７９】図７において、デジタル表示データ１００
Ｒ、１００Ｇ、１００Ｂは各々２画素並列転送するもの
で、計６画素並列転送する。つまり、図１に示す信号駆
動回路と同様の容量のデータを順次入力することにな
る。シフトレジスタ１０２Ｒ、１０２Ｇ、１０２Ｂは各
色各々８画素分、計２４画素分のデジタル表示データ１
００Ｒ、１００Ｇ、１００Ｂを各々データ線１０３Ｒ、
１０３Ｇ、１０３Ｂに転送する。そして、図１の信号駆
動回路と同様に２４画素分取り込んだ後に、各々のラッ
チ１０５Ｒ、１０５Ｇ、１０５Ｂでラッチし、各々のデ
ータ線１０６Ｒ、１０６Ｇ、１０６Ｂでデータ揃えを行
う。各々のＤＡＣ１０７Ｒ、１０７Ｇ、１０７Ｂは各々
のデータ線１０６Ｒ、１０６Ｇ、１０６Ｂのデジタル値
の各ビットの重み付けを異なるように構成しており、各
々に同一データが入力されても、各々のデータ線１０８
Ｒ、１０８Ｇ、１０８Ｂに現れるアナログ値が異なるよ
うになっている。このことから、各色の色補正が可能と
なる。

【００８０】サンプルホールド回路１１０以降の動作
は、図１に示す信号駆動回路と同様となる。尚、図１及
び図７に示す信号駆動回路は、図５のサンプリングクロ
ック生成回路を含めて、集積化することも可能である。

【００８１】本発明の他の実施例を図８と図９を用いて
説明する。

【００８２】図８は、本発明のデジタル方式の信号駆動
回路を示したものである。

【００８３】図８において、８００はデジタルデータを
デコードするデコーダであり、８０１はデコードした結
果の選択信号である。８０２、８０３は電源線、８０４
は複数の電圧レベル発生手段としての分圧回路、８０５
は多レベルの液晶印加電圧である。８０６は選択信号に
応じて、複数の電圧レベルを選択する手段としての電圧
マルチプレクサである。デコーダ８００、分圧回路８０
４、及び電圧マルチプレクサ８０９は先の図１及び図７
に示した実施例におけるＤＡＣ１０７に相当する機能を
持つ。

【００８４】図９は、図８に示す信号駆動回路を色補正
が可能なカラー対応の信号駆動回路とした実施例であ
る。

【００８５】図９において、８００ＲはＲ用デコーダ、
８００ＧはＧ用デコーダ、８００ＢはＢ用デコーダであ
る。８０１ＲはＲ用選択信号、８０１ＧはＧ用選択信
号、８０１ＢはＢ用選択信号である。８０４ＲはＲ用分
圧回路、８０４ＧはＧ用分圧回路、８０４ＢはＢ用分圧
回路であり、各色に対応して、分圧比を変えることが可
能である。８０５ＲはＲ用多レベル液晶印加電圧、８０
５ＧはＧ用多レベル液晶印加電圧、８０５ＢはＢ用多レ
ベル液晶印加電圧である。８０６ＲはＲ用電圧マルチプ
レクサ、８０６ＧはＧ用電圧マルチプレクサ、８０６Ｂ
はＢ用電圧マルチプレクサである。８０７ＲはＲ用デー
タ線、８０７ＧはＧ用データ線、８０７ＢはＢ用データ
線である。

【００８６】デコーダ８００Ｒ、８００Ｇ、８００Ｂ、
分圧回路８０４Ｒ、８０４Ｇ、８０４Ｂ、電圧マルチプ
レクサ８０６Ｒ、８０６Ｇ、８０６Ｂは色毎の組合せで
先のＤＡＣ１０７Ｒ、１０７Ｇ、１０７Ｂと同等の機能
を有する。

【００８７】再び、図８の動作を詳しく説明する。

【００８８】デジタル表示データ１００が、シフトレジ
スタ１０２、ラッチ１０５を介して、データ線１０７に
現れる動作は、図１に示した信号駆動回路の動作と同様
である。デコーダ８００は、各画素複数ビットのデジタ
ルデータをデコードして選択信号８０１とする。例え
ば、各画素３ビットのデータで多色／多階調を実現する
場合、２の３乗の８本の選択信号８０１が各画素毎に存
在し、その内何れかが有効となる。又、分圧回路８０４
では、電源８０２、８０３から多レベルの液晶印加電圧
８０５を生成し、前記選択信号８０１が各画素８本の
時、８レベルの電圧を生成する。電圧マルチプレクサ８
０６では、前記選択信号８０１の内有効となった信号線
に対応する多レベルの液晶印加電圧８０５の電圧レベル
を選択し、データ線１０８に出力する。

【００８９】データ線１０８に現れる各画素の電圧レベ
ルが、サンプルホールド回路１１０、バッファ１１３を
介して、信号線１１４に現れる動作は、図１に示した信
号駆動回路と同様である。

【００９０】図９の動作を詳しく説明する。

【００９１】図９において、Ｒデジタル表示データ１０
０Ｒ、Ｇデジタル表示データ１００Ｇ、Ｂデジタル表示
データ１００Ｂは、各々Ｒ用シフトレジスタ１０２Ｒ、
Ｇ用シフトレジスタ１０２Ｇ、Ｂ用シフトレジスタ１０
２ＢとＲ用ラッチ１０５Ｒ、Ｇ用ラッチ１０５Ｇ、Ｂ用
ラッチ１０５Ｂを介して、各々のデータ線１０６Ｒ、１
０６Ｇ、１０６Ｂに現れる動作は、図７に示した信号駆
動回路の動作と同様である。デコーダ８００Ｒ、８００
Ｇ、８００Ｂは、各データ線１０６Ｒ、１０６Ｇ、１０
６Ｂで転送されるデジタルデータをデコードし、各電圧
マルチプレクサ８０６Ｒ、８０６Ｇ、８０６Ｂの各選択
信号８０１Ｒ、８０１Ｇ、８０１Ｂとして出力する。各
々の電圧マルチプレクサ８０６Ｒ、８０６Ｇ、８０６Ｂ
には、各々対応する分圧回路８０４Ｒ、８０４Ｇ、８０
４Ｂが生成する異なる多レベルの液晶印加電圧８０５
Ｒ、８０５Ｇ、８０５Ｂが供給され、前記選択信号８０
１Ｒ、８０１Ｇ、８０１Ｂによって選択するので、前記
デジタル表示データ１００Ｒ、１００Ｇ、１００Ｂの値
が同一のものであっても色特性によって、データ線１０
８Ｒ、１０８Ｇ、１０８Ｂに異なるアナログ値を出力す
ることが可能となる。

【００９２】データ線１０８Ｒ、１０８Ｇ、１０８Ｂに
現れる各画素の電圧レベルがサンプルホールド回路１１
０、バッファ１１３を介して、信号線１１４に現れる動
作は図７に示した信号駆動回路の動作と同様である。
尚、図８及び図９に示す信号駆動回路は、図５に示すサ
ンプリングクロック生成回路を含めて、集積化すること
も可能である。

【００９３】図１０に、本発明の信号駆動回路を用いた
液晶表示装置のブロック図を示す。

【００９４】図１０において、１０００は、図１、また
は図７、または図８、または図９に記載した本発明の信
号駆動回路である。尚、信号駆動回路１０００には、図
５に示すサンプリングクロック生成回路を集積化してい
るものとする。１２０はカラー液晶パネルであり、水平
解像度が６４０ドットで１ドットをＲ、Ｇ、Ｂ各３画素
で構成しており、水平方向の画素数は、計１９２０画素
である。そのため、前記２４０本の信号線１１４を出力
する信号駆動手段１０００は、計８個必要となる。本実
施例において、この８個は、先に述べた水平方向に配列
されたＭ個の多階調駆動回路のＭ個に相当する。Ｍは８
に限定されることは言うまでもない。１００１はイネー
ブル信号であり、隣あう信号駆動回路１０００と接続す
る。

【００９５】次に動作の説明をする。

【００９６】デジタル表示データ１００は、８個の信号
駆動手段１０００−１から１０００−８に全て入力され
ており、まず、シフトクロック１０１に同期して、第１
の信号駆動手段１０００−１に２４０画素分入力され、
保持される。第１の信号駆動回路１０００−１で２４０
画素分のデータが保持されると、イネーブル信号１００
２−１が有効となり、第２の信号駆動回路１０００−２
が動作する。尚、第１の信号駆動回路１０００−１のイ
ネーブル信号１００２−０は’ハイ’レベルに固定して
あり、常に水平ラインデータの始めから入力動作が開始
出来るように設定してある。第２以降の信号駆動回路１
０００に関しては、前段の信号駆動回路１０００の出力
するイネーブル信号１００２の’ハイ’レベルを入力し
て動作する。そして、前記信号駆動回路１０００−１が
取り込んだ２４０画素分以降の２４０画素分のデータを
順次取り込む。第２の信号駆動回路１０００−２が２４
０画素分のデータを取り込み保持すると、前記第１の信
号駆動回路１０００−１と同様にイネーブル信号１００
２−２を有効とし、第３の信号駆動回路１０００−３以
降同様の動作を繰り返す。

【００９７】第８の信号駆動回路１０００−８が２４０
画素分のデータを取り込み保持した後、ホールドクロッ
ク１１１が有効となり、デジタル表示データ１００に対
応した液晶印加電圧が、信号線１１４−１から１１４−
８の計１９２０本から同時に出力する。ホールドクロッ
ク１１１が有効となると、各信号駆動回路１０００−１
から１０００−８は、前記動作を繰り返すことで、順次
水平ラインのデータを取り込み、信号線１１４から出力
する動作を繰り返す。

【００９８】また、走査回路１１６は、走査線１１９を
順次走査する回路であり、イネーブル信号１１７が有効
な状態で走査クロック１１８が有効となると、走査線１
１９の最上位ラインが有効となる。そして、イネーブル
信号１１７が無効な状態で走査クロック１１８が順次有
効となると、走査線１１９は第２ライン目から順次有効
となるように動作する。この時、走査クロック１１８と
ホールドクロック１３１１は同期したクロックであり、
信号線１１４が出力する液晶印加電圧を走査線１１９が
所望する画素部３００に転送することになる。

【００９９】画素部３００は、ＴＦＴ３０１と液晶３０
２と保持容量３０３とで構成している。走査線１１９が
有効となると、ＴＦＴ３０１がオン状態となり、信号線
１３１４から転送されてくる液晶印加電圧をＴＦＴ３０
１を介して、液晶３０２と保持容量３０３に蓄積する。
そして、次ラインの走査線１１９が、有効となると、Ｔ
ＦＴ３０１はオフ状態となり、前記液晶印加電圧を液晶
３０２と保持容量３０３に保持することになる。液晶印
加電圧の電圧レベルによって、液晶３０２を介して、光
の量を制御し、多色／多階調表示を実現する。尚、本実
施例では、水平解像度が６４０ドットで１ドットをＲ、
Ｇ、Ｂ各３画素で構成しているため、２４０本の信号線
１３１４を有する信号駆動回路１９００を８個使用した
が、解像度にあわせて、信号駆動回路１０００の数（Ｍ
個）を増加、減少させても同様である。

【０１００】次に、図１、図７に示した本発明の実施例
に記載したＤＡＣにおいて、視覚特性に沿った表示デー
タと輝度の特性を実施可能となる補正手段について、図
１１、図１２、図１３を用いて説明する。

【０１０１】図１１は、横軸を階調番号、縦軸を表示輝
度とし、視覚特性に沿った階調番号−輝度特性を曲線１
１００で示したものである。本実施例では、図１並びに
図７に示す信号駆動回路の入力するデジタル表示データ
１００を１画素４ビットとして説明する。よって、デジ
タル表示データ１００の１画素当たりの表現しうる階調
数は１６（２の４乗）階調となるので、デジタル表示デ
ータ１００が１６進数Ｆのとき最も明るい表示輝度を示
すものとし、１６進数Ｆのデータの示す階調番号をＮｏ
１５とし、１６進数Ｅのデータの示す階調番号をＮｏ１
４とし、以下順次表示輝度が低下する中間表示輝度に対
応する階調番号を図１１のように示し、最も暗い表示輝
度を示すデータである１６進数０の階調番号をＮｏ０と
することにする。

【０１０２】また、各階調番号に対応する輝度も１６種
類選択することが可能となる。階調番号Ｎｏ１５で表現
する最も明るい表示輝度をＢｒ１５とし、階調番号Ｎｏ
１４で表現する表示輝度をＢｒ１４とし、階調番号が減
少する中間表示輝度を図１１のように示し、階調番号Ｎ
ｏ０で表現する最も暗い表示輝度をＢｒ０とすることに
する。

【０１０３】図１２は、横軸を液晶に印加する電圧、縦
軸を表示輝度とした時の電圧−表示輝度特性を曲線１２
００で示したものである。液晶に印加する電圧を増加さ
せることで、表示輝度は、順次暗くなる特性を有してい
る。

【０１０４】表示輝度Ｂｒ１５を得る電圧をＶ１５と
し、表示輝度Ｂｒ１４を得る電圧をＶ１４とし、以下表
示輝度が低下する中間表示輝度に対応する電圧を図１２
のように示し、表示輝度Ｂｒ０を得る電圧をＶ０とす
る。

【０１０５】更に、１２０１、１２０２、１２０３は何
れもある範囲で曲線１２００を直線で近似したものであ
る。直線１２０１、１２０２、１２０３は、隣接する表
示輝度の輝度差がほぼ同一であり、且つ前記隣接する表
示輝度に対応する電圧の電圧差がほぼ同一である範囲で
設けている。

【０１０６】図１３は、図１及び図７の本発明の実施例
に記載したＤＡＣ１０７に補正回路を付加した１画素の
処理を行なう回路図である。１３００は電流生成回路で
あり、１３０１は基準電源、１３０２−１から１３０２
−８は基準電流源であり、本実施例では１画素当たり８
種類の基準電流を生成することとし、１３０３は基準電
流を伝送するデータ線である。

【０１０７】１３０４はデータ線１０６−１で転送され
る１画素分の表示データの値を判定する判定回路であ
り、１３０５−１、１３０５−２、１３０５−３は、判
定回路１３０４で生成された判定信号を伝送するデータ
線である。

【０１０８】１３０６は電流選択回路であり、１３０６
−１から１３０６−６のスイッチで構成されている。１
３０７−１、１３０７−２は、前記電流選択回路１３０
６の選択した電流を伝送するデータ線である。１３０８
は加算回路であり、１３０９は加算回路１３０８内のス
イッチであり、１３１０は抵抗である。

【０１０９】次に、補正の概要について説明する。

【０１１０】図１３において、表示輝度と階調番号との
関係が図中の曲線１１００で示した関係とするには、階
調番号に対応する液晶に印加する電圧を制御する必要が
ある。例えば、階調番号Ｎｏ１０で表現する表示輝度Ｂ
ｒ１０を得るためには、図１２に示した表示輝度Ｂｒ１
０に対応する液晶へ印加する電圧はＶ１０であるから、
階調番号Ｎ０１０の表示データではＶ１０の電圧が液晶
に印加出来る様に制御すれば良い。他の階調番号で表現
する表示輝度を得ることも同様に、図１１から階調番号
で表現する得たい表示輝度をもとめて、図１２から前記
表示輝度を得るために対応する液晶に印加する電圧を決
定することで制御可能となる。

【０１１１】ここで、図１２の表示輝度と液晶に印加す
る電圧の関係の曲線１２００において、電圧の増加に伴
う輝度変化が単純に減少していないことがわかる。つま
り、明るい範囲の表示輝度の場合や暗い範囲の表示輝度
の場合、電圧の増加に伴い、緩やかに表示輝度は減少
し、明るい範囲の表示輝度と暗い範囲表示輝度の中間の
表示輝度の範囲では電圧の増加に伴い、急俊な減少と成
っている。

【０１１２】そこで、図中のように表示輝度と電圧の関
係を直線で近似することにする。

【０１１３】つまり、明るい表示輝度範囲の表示輝度Ｂ
ｒ１５からＢｒ１２と、前記表示輝度を得る電圧Ｖ１５
からＶ１２の特性を直線２１０１で、中間の表示輝度範
囲の表示輝度Ｂｒ１１からＢｒ４と、前記表示輝度を得
る電圧Ｖ１１からＶ４の特性を直線１２０２で、暗い表
示輝度範囲の表示輝度Ｂｒ３からＢｒ０と、前記表示輝
度を得る電圧Ｖ３からＶ０の特性を直線１２０３で近似
することにする。

【０１１４】図１３を用いてその動作を詳しく説明す
る。

【０１１５】図１３において、電流生成回路１３００
は、各々重み付けの異なる値を有する複数の基準電流を
生成しデータ線１３０３で転送する。つまり、基準電流
源１３０２−１にＩ１の電流が流れるように設定し、以
下同様に１３０２−２にＩ２、１３０２−３にＩ３、１
３０２−４にＩ４、１３０２−５にＩ５、１３０２−６
にＩ６、１３０２−７にＩ７、１３０２−８にＩ８が各
々流れるようにする。

【０１１６】又、表示データは、データ線１０６−１で
転送され、その内上位２ビットを転送するデータ線１０
６−１−３とデータ線１０６−１−２は判定回路１３０
４に入力する。判定回路１３０４では、データ線１０６
−１−３、１０６−１−２の何れのデータも’０’であ
ったときデータ線１３０５−３に判定有効として’１’
を出力し、何れのデータも’１’であったときデータ線
１３０５−１に判定有効として’１’を出力し、何れか
のデータが’１’のときデータ線１３０５−２に判定有
効として’１’を出力する。

【０１１７】そして、それぞれの判定信号１３０５が有
効となるとき電流選択回路１３０６では、スイッチ１３
０６−１から１３０６−６を制御する。１３０５−１が
有効になるとスイッチ１３０６−３、１３０６−６が有
効と成り、データ線１３０７−１に電流Ｉ３を、データ
線１３０７−２に電流Ｉ６を流す。同様に１３０５−２
が有効になるとスイッチ１３０６−２、１３０６−５が
有効と成り、データ線１３０７−１に電流Ｉ２を、デー
タ線１３０７−２に電流Ｉ５を流し、１３０５−３が有
効になるとスイッチ１３０６−１、１３０６−４が有効
と成り、データ線１３０７−１に電流Ｉ１を、データ線
１３０７−２に電流Ｉ４を流す。

【０１１８】そして、加算回路１３０８ではデータ線１
０６−１で転送される表示データによって、スイッチ１
３０９−１、１３０９−２、１３０９−３、１３０９−
４がスイッチング動作を行ない、スイッチがオン状態に
なったものに供給されている電流は並列に流れているこ
とから加算されて出力線１０８−１に現われる。そし
て、電圧Ｖと電流Ｉと抵抗Ｒの関係はオームの法則Ｖ＝
ＩＲで表すことが出来るから、出力線１０８−１に現わ
れる電流と、抵抗１３１０で所望する電圧を得ることが
可能となる。

【０１１９】ここで、データ線１３０５−３に’１’が
表れる表示輝度と電圧の関係は、図１２に示した直線１
２０１で近似し、同様にデータ線１３０５−２に’１’
が表れるときは直線１２０２で、データ線１３０５−２
に’１’が表れるときは直線１２０３で近似する様にす
る。よって、前記直線近似の制御を行なうためには、例
えば、直線１２０２で特性を近似した電圧Ｖ３からＶ０
の範囲では隣接する電圧差が大きいことから、この時選
択される電流Ｉ３は、Ｉ２、Ｉ１より大きく設定し、同
様に電流Ｉ６は、Ｉ５、Ｉ４より大きく設定することが
わかる。

【０１２０】また各直線内での隣接する電圧の電圧差を
均一に保ために、Ｉ６≒２×Ｉ３、Ｉ５≒２×Ｉ２、Ｉ
４≒２×Ｉ１とすることが望ましい。

【０１２１】更に、Ｉ６＞Ｉ４＞Ｉ５のとき、Ｉ８≒２
×Ｉ７＞Ｖ６を満足する様に設定し、各電流Ｉ１からＩ
８の絶対値は、前記抵抗１３１０と所望する電圧で設定
することが出来る。

【０１２２】本実施例においては、デジタル表示データ
１００を１画素４ビットで説明してきたが４ビット以上
のデータの場合でも同様に、図１１に示した階調番号と
表示輝度の特性を表す曲線１１００を用いて、階調番号
を細分化して、表示輝度を選択し、図１２に示した電圧
と表示輝度の特性を表す曲線１２００を用いて、電圧を
決定することが可能と成り、ビット幅に応じた電流生成
回路１３００を設けることと、前記電圧と表示輝度の特
性を表す曲線１２００を近似する直線の数によって補正
用を付加した電流生成回路１３００とし、更に、判定回
路１３０４で判定範囲を設定し、選択回路１３０６で前
記補正用の電流を選択し、ビット幅に応じたスイッチを
有する加算回路とすることで可能と成る。

【０１２３】次に、図１、図７に示した本発明の実施例
に記載したＤＡＣにおいて、視覚特性に沿った表示デー
タと輝度の特性を実施可能となる補正手段のもう一つの
実施例を図１４を用いて説明する。

【０１２４】図１４において、１４００は電源であり、
１４０１−１、１４０１−２、１４０１−３は可変抵抗
であり、１４０２−１、１４０２−２、１４０２−３は
電流を伝送するデータ線である。１４０３はＤＡＣ１０
７内の電流生成回路であり、１４０４−１、１４０４−
２、１４０４−３、１４０４−４、１４０４−５、１４
０４−６は基準電流源であり、各々Ｉａ、Ｉｂ、Ｉｃ、
Ｉｄ、Ｉｅ、Ｉｆの電流を生成する。その他の構成は図
１３に記載した回路図と同様である。

【０１２５】次に動作について説明する。

【０１２６】基準電流源１４０４−１、１４０４−２、
１４０４−３、１４０４−４、１４０４−５、１４０４
−６に供給されるデータ線は、可変抵抗１４０１−１、
１４０１−２、１４０１−３に接続されている。よっ
て、可変抵抗１４０１−１、１４０１−２、１４０２−
３の抵抗値を切り替えることにより、電流生成回路１４
０３内の基準電流源１４０４−１、１４０４−２、１４
０４−３、１４０４−４、１４０４−５、１４０４−６
に供給される電圧値を可変とすることが可能となり、各
々の基準電流源１４０４−１、１４０４−２、１４０４
−３、１４０４−４、１４０４−５、１４０４−６で生
成される電流Ｉａ、Ｉｂ、Ｉｃ、Ｉｄ、Ｉｅ、Ｉｆを可
変とすることが可能となる。そして、電流生成回路１４
０３、判定回路１３０４、電流選択回路１３０６、加算
回路１３０８は、図１３に示す回路と同様の動作を行な
うことで１３０８−１に電圧が現われることになる。

【０１２７】先程、電流Ｉａ、Ｉｂ、Ｉｃ、Ｉｄ、Ｉ
ｅ、Ｉｆは可変となることから図２１に記載した近似曲
線１２０１、１２０２、１２０３の実現出来、且つ直線
の傾きを可変にすること容易に可能とする。

【０１２８】本実施例においては、デジタル表示データ
１００を１画素４ビットで説明してきたが４ビット以上
のデータの場合でも同様に、図１１に示した階調番号と
表示輝度の特性を表す曲線１１００を用いて、階調番号
を細分化して、表示輝度を選択し、図１２に示した電圧
と表示輝度の特性を表す曲線１２００を用いて、電圧を
決定することが可能と成り、ビット幅に応じた電流生成
回路１３００を設けることと、前記電圧と表示輝度の特
性を表す曲線１２００を近似する直線の数によって可変
抵抗１４０１から電圧を供給し、補正用を付加した電流
生成回路１３００とし、更に、判定回路１３０４で判定
範囲を設定し、選択回路１３０６で前記補正用の電流を
選択し、ビット幅に応じたスイッチを有する加算回路と
することで可能と成る。

【０１２９】更に、図１５に、図８記載の信号駆動回路
の分圧回路８０４と電圧マルチプレクサ８０６、及び図
９記載の信号駆動回路の分圧回路８０４Ｒ、８０４Ｇ、
８０４Ｂと電圧マルチプレクサ８０６Ｒ、８０６Ｇ、８
０６Ｂの実施例を記載する。

【０１３０】図１５において、１０６はデータ線であ
り、上位ｆビット、下位ｇビットのデータを転送する。
１５００−１は上位ビットのデコーダであり、１５０１
−１は下位ビットのデコーダである。１５０２はデコー
ダ１５００−１のデコード結果で（ｆの２乗）＝ｋ本の
デコード信号を有するものとする。１５０３はデコーダ
１５００−２のデコード結果で（ｇの２乗）＝ｐ本のデ
コード信号を有するものとする。１５０４は分圧回路で
あり、電源１５０５−１と電源１５０５−（ｋ＋１）を
入力し、分圧抵抗１５０７−１から１５０７−ｋによっ
て、電圧線１５０５−２から電圧線１５０５−（ｋ＋
１）に分圧した電圧を伝播する。１５０８−１から１５
０８−ｋ及び１５０９−１から１５０９−ｋはトランジ
スタで構成したスイッチング回路である。１５１０−
１、１５１０−（ｐ＋１）は各々スイッチング回路１５
０８−１から１５０８−ｋと１５０９−１から１５０９
−ｋによって選択された電圧を伝播する電圧線である。
１５１２は各画素毎に設けられた分圧回路であり、電圧
線１５１０−１と１５１０−ｐの供給する電圧を入力し
て分圧抵抗１５１３−１から１５１３−ｐによって、電
圧線１５１０−１から電圧線１５０５−ｐに分圧した電
圧を伝播する。１５１４−１から１５１４−ｐはトラン
ジスタで構成したスイッチング回路である。

【０１３１】詳しい動作の説明をする。

【０１３２】データ線１０６で転送されるデータは、上
位ｆビットをデコーダ１５００−１に、下位ｇビットを
デコーダ１５００−２に入力し、各々デコード信号１５
０２、１５０３のいずれかを有効にする。デコード信号
１５０２はスイッチング回路１５０８と１５０９の選択
信号となる。デコード信号１５０２のうち各々１本毎は
スイッチング回路１５０８のうちの１つとスイッチング
回路１５０９のうちの１つに接続する。接続するスイッ
チは各々隣合う電圧線に接続してあるものとする。つま
り、スイッチ１５０８−１と１５０９−１に接続された
デコード信号１５０２が有効となると電圧線１５１０−
１には電圧線１５０２−１で伝播される電圧が表れ、電
圧線１５１０−ｐには電圧線１５０２−２で伝播される
電圧が表れることになる。ここで電圧線１５０５−１と
１５０５−２に伝播される電圧は分圧回路１５０４内の
分圧抵抗１５０７−１を介したものであるから電圧線１
５０５で伝播する電圧としては隣接する電圧となる。

【０１３３】更にスイッチング回路１５０８と１５０９
で選択された電圧は各々の電圧線１５１０−１と１５１
０−ｐによって伝播され、分圧回路１５１２に入力し
分圧抵抗によって更に細分化され、電圧線１５１０に伝
播される。

【０１３４】ここでデコード信号１５０３はスイッチン
グ回路１５１４の選択信号となり、１本毎にスイッチン
グ回路１５０８のうちの１つに接続する。そうして、有
効となったデコード信号１５１４に接続されているスイ
ッチが有効となり、電圧線１５１０で伝播されていた電
圧のうちいずれか一つがデータ線１０８に表れることに
なる。このような構成途することで１画素当たりのデー
タ１０６に対応した電圧が生成できる。

【０１３５】本実施例においては、１画素当たりの電圧
マルチプレクサ１０７のみ記載したが図８記載の実施例
では２４画素分必要であるからスイッチング回路１５０
８、１５０９、１５１４及び分圧回路１５１２を各画素
毎に設け、分圧回路１５０４は前画素共通にすることで
構成できる。更に、電圧マルチプレクサ１０７が他の画
素数の場合でも同様である。

【０１３６】又、分圧回路１５１２内の分圧抵抗１５１
３−１から１５１３−ｐの抵抗値を同様のものとし、分
圧回路１５０４内の分圧抵抗１５０７−１から１５０７
−（ｋ＋１）を可変とすることで液晶の電圧と輝度の特
性を補正することが可能となる。つまり、データ１０６
の上位ビットの値によって電圧線１５１０−１と１５１
０−ｐに表れる電圧の電圧が異なるとともに電圧差も異
なることになる。しかし、分圧回路１５１２内の分圧抵
抗１５１３−１から１５１３−ｐは同一の抵抗値である
から、電圧線１５１０に表れる電圧はリニアリティが保
証出来る。よって、複数の直線で近似することで良好な
表示品質を得ることが可能となる。

【０１３７】更に又、図１６に図８記載の信号駆動回路
の分圧回路８０４と電圧マルチプレクサ８０６、及び図
９記載の信号駆動回路の分圧回路８０４Ｒ、８０４Ｇ、
８０４Ｂと電圧マルチプレクサ８０６Ｒ、８０６Ｇ、８
０６Ｂの実施例を記載する。

【０１３８】図１６において、１０６はデータであり、
１６００はデコーダである。１６０１はデコーダ１６０
０のデコード結果でｈ本のデコード信号を有するものと
する。１６０２は分圧抵抗群であり、分圧抵抗１６０２
−１−１から１６０２−１−ｐは電圧線１５０５−１と
１５０５−２で伝播される電圧を分圧し、電圧線１５０
５−１と１５０５−１−２から１５０５−１−ｐで分圧
された電圧を伝播する。更に、分圧抵抗１６０２−２−
１から１６０２−２−ｐは電圧線１５０５−２と１５０
５−３で伝播される電圧を分圧し、電圧線１５０５−２
と１５０５−２−２から１５０５−２−ｐで分圧された
電圧を伝播する。以下同様に１５０５−（ｐ＋１）まで
分圧された電圧を伝播する。１６０３−１−１から１６
０３−（ｋ＋１）−ｐはスイッチング回路であり、各々
電圧線１５０５−１から１５０５−（ｋ＋１）に接続さ
れている。尚、スイッチング回路１６０３−１−１から
１６０３−（ｋ＋１）−ｐの選択信号が前記デコード信
号１６０１となる。

【０１３９】次に動作の説明をする。

【０１４０】分圧回路１５０４によって分圧された電圧
は電圧線１５０５−１から１５０５−（ｐ＋１）で伝播
され、更に分圧抵抗群１６０２によって細分化される。
そして、各々の細分化された電圧を伝播する電圧線１５
０５にはスイッチング回路１６０３が接続されており、
デコード線１６０１のいずれか一つが有効となることで
データ線１５１５に電圧が伝播されることになる。

【０１４１】本実施例に、おいては１画素当たりの電圧
マルチプレクサ１０７のみ記載したが図８記載の実施例
では２４画素分必要であるからスイッチング回路１６０
３を各画素毎に設け、分圧回路１５０４は前画素共通に
することで構成できる。更に、電圧マルチプレクサ１０
７が他の画素数の場合でも同様である。

【０１４２】又、分圧抵抗１６１０の各々の抵抗値を同
様のものとし、分圧回路１５０４内の分圧抵抗１５０７
−１から１５０７−（ｋ＋１）を可変とすることで液晶
の電圧と輝度の特性を補正することが可能となる。つま
り、電圧線１５０５−１と１５０５−（ｋ＋１）に表れ
る電圧の電圧が異なるとともに隣接する電圧線１５０５
の電圧差も異なることになる。しかし、分圧抵抗１６０
２は同一の抵抗値であるから、複数の直線で近似するこ
とで良好な表示品質を得ることが可能となる。

【０１４３】次に本発明の図１記載の信号駆動回路にデ
ータ変換回路を設け色補正を可能とした信号駆動回路を
図１７、図１８、図１９、図２０と図２１を使用して説
明する。

【０１４４】図１７に本発明を使用した信号駆動回路の
ブロック図を示す。

【０１４５】７００は表示データであり、７００Ｒはｎ
ビットのＲデータ、７００ＧはｎビットのＧデータ、７
００ＢはｎビットのＢデータである。７０１はデータ変
換回路であり、ｎビットの表示データをｍ（＞ｎ）ビッ
トの表示データに変換する。

【０１４６】図１８に本実施例の駆動波形を示す。この
図において、１１４はドレインラインの駆動波形を示し
ており、Ｖ（２のｍ乗−１）から−Ｖ（２のｍ乗−１）
までの２×（２のｍ乗）レベルのドレイン電圧を用意し
ている。３０４は対向電極の電圧レベルである対抗電圧
ＶＣＯＭである。また、ドレイン電圧は、この対向電圧
ＶＣＯＭに対して正電位では、Ｖ（２のｍ乗−１）から
Ｖ０、負電位では−Ｖ０から−Ｖ（２のｍ乗−１）とし
ている。対向電極ＶＣＯＭの電圧レベルが一定であるこ
とからＶＣＯＭ一定駆動波形と呼ぶ。

【０１４７】図１９に本実施例のもう一例の駆動波形を
示す。この図において、１１９はゲートラインの駆動波
形を示しており、ＶＧＨはゲートオン電圧、ＶＧＬはゲ
ートオフ電圧である。１１１はドレインラインの駆動波
形を示しており、Ｖ（２のｍ乗−１）からＶ０の（２の
ｍ乗）レベルのドレイン電圧である。３０４は対向電極
の駆動波形を示しており、ＶＣＯＭＨはハイレベル対向
電圧、ＶＣＯＭＬはロウレベル対向電圧である。また、
ドレイン電圧は、この対向電圧ＶＣＯＭがＶＣＯＭＬレ
ベルの時にＶ（２のｍ乗−１）からＶ０のレベルである
が、対向電極ＶＣＯＭがＶＣＯＭＨレベルのときにドレ
イン電圧ＶＣＯＭＶ０は−Ｖ（２のｍ乗−１）を、Ｖ
（２のｍ乗−１）は−Ｖ０を意味する。対向電極ＶＣＯ
Ｍの電圧レベルが交流していることからＶＣＯＭ交流駆
動波形と呼ぶ。この対向電圧を変化させる構成によれ
ば、ドレイン電圧の振幅を低減することができる。

【０１４８】図１７の駆動回路の動作を説明する。

【０１４９】本実施例は、駆動回路には各画素ｎビット
の表示データ７００Ｒ、７００Ｇ、７００Ｂを入力す
る。Ｒ、Ｇ、Ｂ各表示データ毎のデータ変換回路７０１
で各画素ｎビットの表示データをｍビットの表示データ
１００に変換する。このデータを変換する動作におい
て、入力する各表示データ７００Ｒ、７００Ｇ、７００
Ｂ毎に重み付け処理が行なわれるので、Ｒ、Ｇ、Ｂ毎
で、同一の値が入力されてもシフトレジスタ１０２以降
の駆動回路では、異なるデータとして処理することが可
能となる。

【０１５０】表示データはデータ変換回路７０１でｍビ
ットに変換されており、階調表現のできるレベルは（２
のｍ乗）レベルである。さらに、液晶は直流成分が印加
されると劣化する特性を有するため、ある周期をもって
交流化する必要がある。そこで、図１８に示す対向電極
３０４の電圧レベルに対して、正および負のいずれにお
いても（２のｍ乗）レベルの電位が得られるように、Ｄ
／Ａコンバータ１０７デ処理される。

【０１５１】入力する各表示データ７００Ｒ、７００
Ｇ、７００Ｂはデータ変換回路７０１にて重み付け処理
が行なわれているが、各表示データについて、２×（２
のｍ乗）レベルの液晶印加電圧１１５のうち利用される
一組の電圧レベルの数は、各画素毎に２×（２のｎ乗）
となる。この一組の電圧レベルの選択は、Ｒ、Ｇ、Ｂ毎
で異なるように設定することが可能なことから、各色毎
の輝度を制御することが可能となる。

【０１５２】動作を図１８のＶＣＯＭ一定駆動波形と図
１０記載の画素等価回路を用いて説明する。ゲートライ
ン１１９の電圧レベルがＶＧＬの時、ゲートオフ状態で
あり、ＶＧＨの時、ゲートオン状態となる。ゲートライ
ン１１９の電圧レベルがＶＧＨの時、ドレインライン１
１４から液晶印加電圧Ｖ０からＶ（２のｍ乗−１）のう
ち表示データに対応した電圧レベルが液晶３０２と保持
容量３０３に供給され、蓄積される。この蓄積された電
圧レベルによって液晶にかかる実効値が変化し、輝度の
異なる階調を得ることが可能となる。前に説明したよう
に、選択できるレベルはこのうち（２のｎ乗）レベルに
制約されるが、入力するＲ、Ｇ、Ｂ各表示データ７００
Ｒ、７００Ｇ、７００Ｂの値が同一であっても、前記デ
ータ変換回路７０１で各表示データ１００の重み付けさ
れた値が異なるため、各画素毎に異なる電圧レベルが選
択できるから、良好な多色表示を得ることが可能とな
る。

【０１５３】更に、もう一例のＶＣＯＭ交流駆動波形を
図１９で説明する。ゲートライン１１９の電圧レベルが
ＶＧＨのゲートオン状態のとき、ドレインライン１１４
からドレイン電圧Ｖ（２のｍ乗−１）からＶ０のうち表
示データに対応した電圧が選択される。この時、対向電
極３０４の電圧レベルはロウレベル対向電圧ＶＣＯＭＬ
とする。再度、ゲートライン１１９の電圧レベルがＶＧ
Ｈのゲートオン状態のとき、対向電極３０４の電圧レベ
ルは反転し、ハイレベル対向電圧ＶＣＯＭＨとなる。こ
のとき、ドレインライン１１４でドレイン電圧Ｖ（２の
ｍ乗−１）からＶ０のうち表示データに対応した電圧が
選択されるが、対向電極３０４との電位差をもって表示
データに対応した電圧が有効となる。つまり、ある表示
データに対向電極３０４の電圧レベルがＶＣＯＭＬのと
き、ドレイン電圧Ｖ（２のｍ乗−１）が対応したとする
と、対向電極３０４の電圧レベルがＶＣＯＭＨのとき、
ドレイン電圧Ｖ０が対応することになる。本駆動波形を
用いても、前記図１８に示したＶＣＯＭ一定の駆動波形
での液晶印加電圧実効値と同一値が得られることから、
良好な多色、多階調表示を実現できる。

【０１５４】次に、図２０に、図１７に記載のデータ変
換回路７０１において、随時書替え可能なデータ変換回
路のブロック図を示す。

【０１５５】この図において、７００は表示データであ
り、表示データ７００のうち、７００ＲはｎビットのＲ
データであり、７００ＧはｎビットのＧデータであり、
７００ＢはｎビットのＢデータである。２０００はシス
テムから転送されてくるシステム制御信号である。２０
０１ＲはＲデータ７００ＲとＧデータ７００Ｇを選択す
るＲ／Ｇデータセレクタ、２００１ＧはＧデータ７００
ＧとＢデータ７００Ｂを選択するＧ／Ｂデータセレクタ
であり、各々２００２のｎビットＲデータ、２００３の
ｎビットＢデータを選択する。２００４は制御回路であ
り、システム制御信号２０００を受けて、カラー／モノ
クロ制御信号２００５、データ変換回路制御信号２００
６、定数記憶回路制御信号２００７を生成する。２００
８Ｒはｎビットデータをｍビットデータに変換するＲデ
ータ変換回路、２００８Ｇはｎビットデータをｍビット
データに変換するＧデータ変換回路、２００８Ｂはｎビ
ットデータをｍビットデータに変換するＢデータ変換回
路である。２００９は変換定数を記憶する定数記憶回路
であり、２０１０の定数データバスから変換定数をデー
タ変換回路２００８Ｒ、２００８Ｇ、２００８Ｂに供給
する。２０１１ＲはｍビットのＲデータ、２０１１Ｇは
ｍビットのＧデータであり、２０１１ＢはｍビットのＢ
データである。

【０１５６】その動作を説明する。

【０１５７】システム制御信号２０００は後で詳述する
システムから転送してくる表示データ７００の特性を示
す信号である。例えば、表示データ７００が、モノクロ
データであった場合、システム制御信号２０００を入力
する制御回路２００４では、カラー／モノクロ制御信号
２００５をモノクロ有効とし、表示データバスの切り替
えが行われる。つまり、Ｇデータ７００Ｇにモノクロデ
ータが転送され、Ｒデータ７００ＲとＢデータ７００Ｂ
にデータが転送されない場合、Ｒ／Ｇデータセレクタ２
００１Ｒは、Ｇデータ７００Ｇを選択して、Ｒデータ２
００２とし、Ｇ／Ｂデータセレクタ２００１Ｂは、Ｇデ
ータ７００Ｇを選択して、Ｂデータ２００３とする。ま
た、表示データがモノクロデータであってもＲデータ７
００ＲとＢデータ７００ＢにＧデータ７００Ｇと同一デ
ータが転送されている場合は、予めシステム側でデータ
を変換している。よって、表示データがカラーデータで
あった場合と同様に、Ｒ／Ｇデータセレクタ２００１Ｒ
は、Ｒデータ２００Ｒを選択して、２００２のＲデータ
とし、Ｇ／Ｂデータセレクタ２００１Ｂは、Ｂデータ２
００Ｂを選択して、Ｂデータ２００３とする。

【０１５８】更に、各々のデータ変換回路２００８Ｒ、
２００８Ｇ、２００８Ｂは、変換定数を随時切り替える
ことが可能な構成となっている。制御回路２００４は、
システム制御信号２０００を入力し、データ変換回路２
００８Ｒ、２００８Ｇ、２００８Ｂの定数を設定しなお
すための制御信号２００６を生成する。更に、制御回路
２００４は、定数記憶回路制御信号２００７を生成し、
定数記憶回路２００９に出力する。例えば、定数記憶回
路２００９がメモリで構成されていた場合は、前記定数
記憶回路制御信号２００７は、メモリアドレスとメモリ
制御信号とすれば良い。定数記憶回路２００９には、表
示特性に沿った表示データの変換定数が記憶してあり、
定数記憶回路制御信号２００７で前記変換定数が記憶し
てある領域を指定することで、定数データバス２０１０
に読みだすことが可能となる。定数データバス２０１０
から読み出されたデータは、制御信号２００６によっ
て、Ｒ、Ｇ、Ｂ各々のデータ変換回路２００８Ｒ、２０
０８Ｇ、２００８Ｂに設定される。そして、ｎビットの
Ｒデータ２００２はデータ変換回路２００８Ｒによって
ｍビットのＲデータに、ｎビットのＧデータ７００Ｇは
データ変換回路２００８ＧによってｍビットのＧデータ
に、ｎビットのＢデータ２００３はデータ変換回路２０
０８ＢによってｍビットのＢデータに変換される。いず
れのｍビットデータ２００８Ｒ、２００８Ｇ、２００８
Ｂも表示データの特性に沿ったデータ変換がなされてい
るため良好な画質が得られることになる。

【０１５９】次に、図２１に随時切り替え可能なデータ
変換回路のブロック図を示す。

【０１６０】図２１において、７００は表示データであ
り、表示データ７００のうち、７００ＲはｎビットのＲ
データであり、７００ＧはｎビットのＧデータであり、
７００ＢはｎビットのＢデータである。２１００はシス
テムから転送されてくるシステム制御信号である。２１
０１ＲはＲデータ７００ＲとＧデータ７００Ｇを選択す
るＲ／Ｇデータセレクタ、２１０１ＧはＧデータ７００
ＧとＢデータ７００Ｂを選択するＧ／Ｂデータセレクタ
であり、各々２１０２ＲのｎビットＲデータ、２１０２
ＢのｎビットＢデータを選択する。２１０３は制御回路
であり、システム制御信号２１００を受けて、カラー／
モノクロ制御信号２１０４、イネーブル信号２１０５
ａ、イネーブル信号２１０５ｂを生成する。２１０６
Ｒ、２１０７ＲはＲデータ変換回路、２１０６Ｇ、２１
０７ＧはＧデータ変換回路、２１０６Ｂ、２１０７Ｂは
Ｂデータ変換回路である。２１０８ＲはｍビットのＲデ
ータ、２１０８ＧはｍビットのＧデータであり、２１０
８ＢはｍビットのＢデータである。

【０１６１】次に図２１のデータ変換回路の動作を説明
する。

【０１６２】システム制御信号２１００は後で述べるシ
ステムから転送してくる表示データ７００の特性を示す
信号である。例えば、表示データ７００が、モノクロデ
ータであった場合、システム制御信号２１００を入力す
る制御回路２１０３では、カラー／モノクロ制御信号２
１０４をモノクロ有効とし、表示データバスの切り替え
が行われる。つまり、Ｇデータ７００Ｇにモノクロデー
タが転送され、Ｒデータ７００ＲとＢデータ７００Ｂに
データが転送さない場合、Ｒ／Ｇデータセレクタ２１０
１Ｒは、Ｇデータ７００Ｇを選択して、Ｒデータ２００
２Ｒとし、Ｇ／Ｂデータセレクタ２１０１Ｂは、Ｇデー
タ７００Ｇを選択して、Ｂデータ２１０２Ｂとする。ま
た、表示データがモノクロデータであってもＲデータ７
００ＲとＢデータ７００ＢにＧデータ７００Ｇと同一デ
ータが転送されている場合は、予めシステム側でデータ
を変換している。よって、表示データがカラーデータで
あった場合と同様に、Ｒ／Ｇデータセレクタ２１０１Ｒ
は、Ｒデータ７００Ｒを選択して、Ｒデータ２１０２Ｒ
とし、Ｇ／Ｂデータセレクタ２１０１Ｂは、Ｂデータ７
００Ｂを選択して、Ｂデータ２１０２Ｂとする。

【０１６３】更に、Ｒ、Ｇ、Ｂ各々の表示データバス上
には、Ｒデータのデータ変換回路２１０５Ｒ、２１０６
Ｒ、Ｇデータのデータ変換回路２１０５Ｇ、２１０６
Ｇ、Ｂデータのデータ変換回路２１０５Ｂ、２１０６Ｂ
と２、組のデータ変換回路を有している。表示データの
特性に沿って制御回路２１０３では、２種類のイネーブ
ル信号２１０５ａ、２１０５ｂのいずれかを選択する。
選択された一方のデータ変換回路のみ変換処理が有効と
なり、ｍビットのＲデータ２１０８Ｒ、ｍビットのＧデ
ータ２１０８Ｇ、ｍビットのＢデータ２１０８Ｂが生成
される。本実施例は、Ｒ、Ｇ、Ｂ各々のデータ変換回路
が２種類のみであったが、表示データの特性が複数の場
合は、その特性に沿ったデータ変換回路数で構成し、イ
ネーブル信号を複数設けることも同様である。

【０１６４】更に、図２２に、前記図８記載の信号駆動
回路と図２０または、図２１記載のデータ変換回路で構
成した信号駆動回路のブロック図を示す。なお、データ
変換回路７０１の動作に関しては、前記図２０または、
図２１記載のデータ変換回路の動作と同様であり、シフ
トレジスタ１０２以降の動作は図８記載の信号駆動回路
と同等であり詳しい動作を省く。

【０１６５】以上の実施例の説明において、図１、図
７、図８、図９、図１７、図２１の信号駆動回路をＴＦ
Ｔ液晶ディスプレイの駆動回路として説明してきたが、
本発明の信号駆動回路は、線順次走査であって、且つ電
圧値によって表示状態の変化するマトリックスタイプの
装置に一般的に応用可能であることは言うまでもない。

【０１６６】更に、本発明の他の実施例を図２６、図２
７、図２８を用いて説明する。図２６は、本発明の液晶
表示装置のブロック図である。

【０１６７】２８００は数ビットの１画素分の階調を示
す表示データ、２８０１はクロック、２８０２はＸ駆動
回路であり、Ｘ駆動回路２８０２は、クロック２８０１
に同期して表示データ２８００をＸ₀からＸ₆₃₉までの１
ライン分読み込む。本実施例、及び以下の実施例では説
明を簡単にするために１画素分の表示データしか扱わな
いが、数画素分の表示データが１度に入力されても良
い。２８０３は多レベル電源回路、２８０４は多レベル
の電源線バスであり、この多レベルの電源バス２８０４
により、多階調用印加電圧がＸ駆動回路２８０２に供給
される。２８０５はタイマ、２８０６はタイマ出力バ
ス、２８０７は液晶パネルであり、Ｘ駆動回路２８０２
は、タイマ出力バス２８０６により液晶パネル２８０７
内の液晶に印加する各電圧の印加時間を規定する。１１
８は走査クロックであり、Ｘ駆動回路２８０２は、この
走査クロック１１８が“ハイ”になるときに同期して、
ドレインラインＸ₀からＸ₆₃₉に各画素の表示データに対
応した電圧をタイマ出力２８０６によって規定された時
間だけ出力する。１１７は垂直方向の表示をスタートす
るイネーブル信号、１１６は走査駆動回路であり、走査
駆動回路１１６は、イネーブル信号１１７が“ハイ”に
立ち上がり、走査クロック１１８が“ハイ”に立ち上が
るとゲートラインＹ₀を“ハイ”にする。次に走査クロ
ック１１８が“ハイ”に立ち上がるとゲートラインＹ₀
を“ロー”にし、ゲートラインＹ₁を“ハイ”にする。
走査駆動回路１１６は、この操作を順次繰り返す。

【０１６８】例えば、ゲートラインＹに接続してある１
ライン分の画素を表示する場合は、ゲートラインＹ₀が
“ハイ”になってからＹ₁が“ハイ”になるまでの間に
１ライン分の表示データをＸ駆動回路２８０２が読み込
む。そして、走査クロック１１８が“ハイ”に立ち上が
るとＸ駆動回路はドレインラインＸ₀からＸ₆₃₉に表示デ
ータに応じた電圧を供給し、かつ、走査駆動回路１１６
は、ゲートラインＹ₁を“ハイ”にする。この動作によ
って１ライン分の表示ができる。この動作をゲートライ
ンＹ₀からＹ₄₇₉まで繰り返すことにより、１画面表示し
たことになる。

【０１６９】図２７は、本発明の図２６記載の実施例で
において、１つのスイッチを用いて、２レベルの電圧を
１本の電源線に１走査期間中に順次印加し、表示データ
に応じた電圧のみを液晶に印加する１画素分の液晶駆動
装置のブロック図である。図２８は、図２７の動作を示
すタイムチャートである。

【０１７０】２９００は“ハイ”と“ロー”の２値を持
つ表示データ、２９０１はラッチ回路、２９０２はクロ
ック、２９０３はラッチデータであり、ラッチ回路２９
０１はクロック２９０２に同期して表示データ２９００
を読み込み、ラッチデータ２９０３として出力する。ラ
ッチ回路２９０１は、次の表示データを読み込むまで前
記ラッチデータ２９０３を出力する。

【０１７１】２９０４は電圧セレクタ、２９０５、２９
０６はセレクタ線Ｓ０、Ｓ１であり、電圧セレクタ２９
０４は、ラッチデータ２９０３が“ロー”のときはＳ０
を“ハイ”にして、“ハイ”のときはＳ１を“ハイ”に
する。

【０１７２】２９０７はタイマ設定データ、２９０８は
走査信号、２９０９はタイマ、２９１０はタイマ９０９
の出力Ｔ０、２９１１はタイマ２９０９の出力Ｔ１であ
り、タイマ設定データ２９０７は、タイマ出力Ｔ０を
“ハイ”にする時間を規定するもので、その時間をｔ０
とする。タイマ２９０９は、タイマ設定データ２９０７
を読み込み、走査信号２９０８に同期してタイマ設定デ
ータ２９０７で設定されたｔ０まで、出力Ｔ０を“ハ
イ”にする。また、タイマ２９０９の出力Ｔ１は、出力
Ｔ０がｔ０後に“ロー”になると同時に“ハイ”にな
り、次の走査信号に同期して“ロー”になる。この“ハ
イ”の期間をｔ１とする。２９１２は電源回路、２９１
３、２９１４は電源出力であり、電源回路２９１２は２
レベルの電圧Ｖ０、Ｖ１（Ｖ０＜Ｖ１）を生成し、電源
出力２９１３にＶ０、電源出力２９１４にＶ１を出力す
る。

【０１７３】２９１５はパルスセレクタ、２９１６はゲ
ート信号であり、パルスセレクタ２９１５は、セレクト
線Ｓ０が“ハイ”のときにタイマ出力Ｔ０を、セレクト
線Ｓ１が“ハイ”のときにタイマ出力Ｔ１をゲート信号
２９１６として出力する。

【０１７４】２９１７、２９１８は電源用スイッチング
素子、２９１９は電源線であり、タイマ出力Ｔ０が“ハ
イ”のときは、電源用スイッチング素子２９１７が導通
となり、電圧Ｖ０を電源線２９１９へ、タイマ出力Ｔ１
が“ハイ”のときは、電源用スイッチング素子２９１８
が導通となり、電圧Ｖ１を電源線２９１９へ出力する。

【０１７５】２９２０はスイッチング素子、２９２１は
液晶に電圧を印加するドレイン線であり、ゲート信号２
９１６が“ハイ”の時、スイッチング素子２９２０は導
通になり、電源線２９１９の電圧がドレイン線２９２１
へ出力する。

【０１７６】２９２２は走査駆動回路、２９２３はイネ
ーブル信号、２９２４、２９２５は走査線である。イネ
ーブル信号２９２３は、１フレームの走査を開始すると
きに“ハイ”になる信号であり、走査駆動回路２９２２
は、この“ハイ”になったイネーブル信号２９２３を読
み込んだ後、走査信号２９０８が“ハイ”になると出力
Ｙ０を１走査期間“ハイ”にする。その後、走査駆動回
路２９２２は、走査信号２９０８に同期して出力Ｙ０，
Ｙ１，…，Ｙｎ−１（ｎは走査線数である）を１走査期
間だけ順次“ハイ”にする。例えば、ある時点で出力Ｙ
０が“ハイ”とすると、次に走査信号２９０８が“ハ
イ”になると、出力Ｙ０は“ロー”になり、出力Ｙ１が
“ハイ”になる。この動作をＹ０からＹｎ−１まで繰返
し、Ｙｎ−１の次は、イネーブル信号２９２３に同期し
てＹ０が“ハイ”になる。

【０１７７】２９２６、２９２８は液晶用スイッチング
素子、２９２７、２９２９は液晶、２９３０、２９３１
は付加容量であり、液晶用スイッチング素子２９２６
は、走査線２９２４に接続されたＹ０が“ハイ”になっ
たときに導通となり、ドレイン線２９２１の電圧が液晶
２９２７と付加容量２９３０に印加され、Ｙ０が“ロ
ー”になったときに遮断となり、液晶２９２７と付加容
量２９３０の電荷は保持される。この付加容量２９３０
は、前段のダミーの走査線２９２４−ａに接続し、液晶
２９２７を安定させる。同様にＹ１が“ハイ”になる
と、スイッチング素子２９２８が導通になり、ドレイン
線２９２１の電圧が液晶２９２９と付加容量２９３１に
印加される。付加容量２９３１は、前段の走査線２９２
４に接続し、液晶２９２９を安定させる。

【０１７８】次に詳細な動作の説明をする。走査信号２
９０８は図２８に示すように１走査期間の始めに短い矩
形パルスを発する。この走査信号２９０８に同期してタ
イマ２９０９、走査駆動回路２９１２が動作する。タイ
マ２９０９の出力Ｔ０は、図２８に示すように走査信号
２９０８に立上りに同期してｔ０間“ハイ”になる。も
う一方の出力Ｔ１は、Ｔ０の立ち下がりに同期して“ハ
イ”になり、走査信号２９０８の立ち上がりに同期して
“ロー”になる。このタイマ２９０９の出力により、電
源回路２９１２の出力に接続されているスイッチング素
子２９１７、２９１８が１走査期間中に交互に導通状態
になり、電源線２９１９には図２７に示すようにＶ０が
ｔ０間、Ｖ１がｔ１間交互に印加される。

【０１７９】走査駆動回路２９２２は、“ハイ”になっ
たイネーブル信号２９２３を取り込んだ後、図２８に示
すように走査信号２９０８の立上りに同期してＹ０が
“ハイ”にし、Ｙ１からＹｎ−１は“ロー”にする。ま
た、Ｙ０が“ハイ”のときは、Ｙ０に接続されている液
晶用スイッチング素子２９２６が導通状態になる。走査
信号２９０８の次の立上りに同期してＹ０が“ロー”に
なり、Ｙ１が“ハイ”になる。この動作を順次繰り返
す。走査駆動回路２９１２のＹ０が“ハイ”のときに、
“ロー”状態のラッチデータ２９０３を読み込んだ電圧
セレクタ２９０４の出力Ｓ０が“ハイ”になると、パル
スセレクタ２９１５の出力２９１６には、タイマの出力
Ｔ０が出力される。

【０１８０】このためドレイン線２９２１と電源線２９
１９を接続するスイッチング素子２９２０はｔ０間導通
状態になり、液晶２９２７には電圧Ｖ０が印加される。
液晶２９２７の電圧は、図２８のようにｔ０間内にＶ０
になる。続いてのｔ１間は、液晶２９２７のスイッチン
グ素子２９２６は導通状態であるが、ゲート信号２９１
６が“ロー”であるためにスイッチング素子２９２０は
高インピーダンス状態になるので、液晶２９２７に蓄積
された電荷は保持される。走査ラインセレクタ２９２２
の出力Ｙ０が“ロー”になるとスイッチング素子２９２
６は遮断状態になり、液晶２９２７の電荷は保持され、
Ｙ０が次に“ハイ”になるまで、電圧Ｖ０を保持する。

【０１８１】次にＹ１が“ハイ”のときに、“ハイ”状
態のラッチデータ２９０３を読み込んだ電圧セレクタ２
９０４の出力Ｓ１が“ハイ”になると、パルスセレクタ
２９１５の出力２９１６には、タイマの出力Ｔ１が出力
される。このためドレイン線２９２１と電源線２９１９
を接続するスイッチング素子２９２０はｔ１間導通状態
になり、液晶２９２７には電圧Ｖ１が印加される。液晶
２９２７の電圧は、図３０のようにｔ１間内にＶ１にな
り、Ｙ１が次に“ハイ”になるまで、電圧Ｖ１を保持す
る。ラッチ回路２９１０、電圧セレクタ２９０４、パル
スセレクタ２９１５を１ラインの画素分用意することで
１ラインの表示ができる。

【０１８２】図２９に本発明の他の実施例を示す。図２
９は、リーク等による液晶の電圧降下を防ぐために、図
２７記載の実施例の液晶に並列なコンデンサを加えたも
のである。

【０１８３】３１００はコンデンサであり、液晶２９２
７、２９２９と並列になるようにドレイン線２９２１に
接続されている。他の動作は、図２７の実施例と同じで
ある。ドレイン線２９２１に電圧が印加されたときに
は、コンデンサ３１００にも液晶と同じ電圧になるよう
に電荷が蓄積される。例えば、液晶２９２７に電圧を印
加し、電荷を蓄積させた後、液晶用スイッチング素子２
９２６が導通状態であり、かつ、ドレイン線２９２１に
電圧が印加されない状態の時でも、コンデンサ３１００
にも液晶２９２７と同電位の電荷が蓄積されているので
リーク電流等による表示品質に与える影響を小さくでき
る。ラッチ回路２９０１、電圧セレクタ２９０４、パル
スセレクタ２９１５を１ラインの画素分用意することで
１ラインの表示ができる。

【０１８４】図３０に本発明の他の実施例を示す。図３
０は、図２７記載の実施例を４つ用いて、８レベルの電
圧うち、表示データに応じた電圧のみを液晶に印加する
液晶駆動装置のブロック図である。

【０１８５】３２００は３ビットの表示データ、３２０
１はラッチ回路、３２０２はラッチデータであり、ラッ
チ回路３２０１はクロック２９０２の立上りに同期し
て、表示データ３２００をラッチし、ラッチデータ３２
０２として出力する。

【０１８６】３２０３は電圧セレクタ、３２０２から３
２１１は電圧セレクタ３２０３の出力であり、電圧セレ
クタ３２０３はラッチデータ３２０２に応じて出力３２
０４から３２１１までのただ１つを”ハイ”にする。

【０１８７】３２１２は８レベルの出力を持つ電源回
路、３２１３は電圧Ｖ０の出力、３２１４は電圧Ｖ１の
出力、３２１５は電圧Ｖ２の出力、３２１６は電圧Ｖ３
の出力、３２１７は電圧Ｖ４の出力、３２１８は電圧Ｖ
５の出力、３２１９は電圧Ｖ６の出力、３２２０は電圧
Ｖ７の出力、３２２１から３２２８は電源用スイッチン
グ素子、３２３４から３２３７は電源線である。電源回
路３２１２は、Ｖ０からＶ７までの８レベルの電圧を出
力する。スイッチング素子３２２１、３２２３、３２２
５、３２２７は、タイマ出力Ｔ０が”ハイ”の期間だけ
導通状態になり、電源線３２３４にＶ０、電源線３２３
５にＶ２、電源線３２３６にＶ４、電源線３２３７にＶ
６を印加する。スイッチング素子３２２２、３２２４、
３２２６、３２２８は、タイマ出力Ｔ１が”ハイ”の期
間だけ導通状態になり、電源線３２３４にＶ１、電源線
３２３５にＶ３、電源線３２３６にＶ５、電源線３２３
７にＶ７を印加する。

【０１８８】３２２９はパルスセレクタ、３２３０はゲ
ート信号Ｓ’０、３２３１はゲート信号Ｓ’１、３２３
２はゲート信号Ｓ’２、３２３３はゲート信号Ｓ’３、
３２３８から３２４１はスイッチング素子、３２４２は
ドレイン線である。パルスセレクタ３２２９は、電圧セ
レクタ３２０３の出力Ｓ０が”ハイ”のときは、ゲート
信号Ｓ’０からタイマ２９０９の出力Ｔ０に同期した信
号が出力される。このゲート信号Ｓ’０が”ハイ”の期
間だけ、スイッチング素子３２３８が導通状態になり、
ドレイン線３２３６には、電圧Ｖ０が印加される。パル
スセレクタ３２２９は、電圧セレクタ３２０３の出力Ｓ
１が”ハイ”のときは、ゲート信号Ｓ’０からタイマ２
９０９の出力Ｔ１に同期した信号が出力される。このゲ
ート信号Ｓ’０が”ハイ”の期間だけ、スイッチング素
子３２３８が導通状態になり、ドレイン線３２３６に
は、電圧Ｖ１が印加される。同様に電圧セレクタ３２０
３の出力Ｓ２が”ハイ”のときにはゲート信号Ｓ’１
は、出力Ｔ０に同期した信号が出力され、ドレイン線３
２３６には電圧Ｖ２が印加される。電圧セレクタ３２０
３の出力Ｓ３が”ハイ”のときにはゲート信号Ｓ’１
は、出力Ｔ１に同期した信号が出力され、ドレイン線３
２３６には電圧Ｖ３が印加される。電圧セレクタ３２０
３の出力Ｓ４が”ハイ”のときにはゲート信号Ｓ’２
は、出力Ｔ０に同期した信号が出力され、ドレイン線３
２３６には電圧Ｖ４が印加される。電圧セレクタ３２０
３の出力Ｓ５が”ハイ”のときにはゲート信号Ｓ’２
は、出力Ｔ１に同期した信号が出力され、ドレイン線３
２３６には電圧Ｖ５が印加される。電圧セレクタ３２０
３の出力Ｓ６が”ハイ”のときにはゲート信号Ｓ’３
は、出力Ｔ０に同期した信号が出力され、ドレイン線３
２３６には電圧Ｖ６が印加される。電圧セレクタ３２０
３の出力Ｓ７が”ハイ”のときにはゲート信号Ｓ’３
は、出力Ｔ１に同期した信号が出力され、ドレイン線３
２３６には電圧Ｖ７が印加される。

【０１８９】動作について詳しく説明する。表示データ
３２００が“ハイ，ロー，ハイ”とすると、クロック２
９０２に同期してラッチ回路３２０１が表示データ３２
００をラッチし、ラッチデータ３２０２として出力す
る。電圧セレクタ３２０３はこのラッチデータ３２０１
“ハイ，ロー，ハイ”を読み込み、このラッチデータに
対応したゲート信号Ｓ’２をタイマ出力Ｔ１に同期した
期間“ハイ”にする。パルスセレクタのゲート信号Ｓ’
２が“ハイ”になると、スイッチング素子３２４０が導
通状態になり、電源線３２３６の電圧がドレイン線３２
４２に出力される。この時、電源線３２３６には電圧Ｖ
５が印加されているので、ドレイン線３２４２には電圧
Ｖ５が出力され、この先にある液晶に電圧Ｖ５が印加さ
れる。

【０１９０】図２７、図２９、図３０の実施例を複数個
組み合わせることで少ない電源線、スイッチング素子で
多レベルの電圧を液晶に印加することができる。

【０１９１】ドレイン線にコンデンサを液晶と並列に設
置することにより、更に品質の良い表示が得られる。

【０１９２】図３１、図３２に本発明の他の実施例を示
す。図３１は、一つのスイッチを用いて、４レベルの電
圧を１本の電源線に１走査期間中に順次印加し、表示デ
ータに応じた電圧のみを液晶に印加する液晶駆動装置の
ブロック図である。図３２は、図３１の動作を説明する
タイムチャートである。

【０１９３】３３００は１ビットあたり“ハイ”、“ロ
ー”の２値を持つ２ビットの表示データ、３３０１は２
ビットのラッチ回路、３３０２は２ビットのラッチデー
タであり、表示データ３３００は、クロック２９０２に
同期してラッチ回路３３０１にラッチされ、次のクロッ
ク２９０２が入力されまで表示データ３３００と同値の
ラッチデータ３３０２を出力する。

【０１９４】３３０３は電圧セレクタであり、電圧セレ
クタ３３０３は、２ビットのラッチデータが“ロー、ロ
ー”のときに出力Ｓ０を“ハイ”にする。同様に、ラッ
チデータが“ロー、ハイ”のときに出力Ｓ１を“ハイ”
にし、ラッチデータが“ハイ、ロー”のときに出力Ｓ２
を“ハイ”にし、ラッチデータが“ハイ、ハイ”のとき
に出力Ｓ３を“ハイ”にする。

【０１９５】３３０４はタイマ設定データ、３３０５は
タイマ、３３１０から３３１３はタイマ出力であり、タ
イマ３３０５は、タイマ設定データ３３０４に従い、走
査信号２９０８に同期してＴ０からＴ３を３３１０から
３３１３に出力する。尚、タイマ設定データ３３０４
は、タイマ出力Ｔ０からＴ２の“ハイ”の期間を設定す
る。タイマ出力Ｔ０は、走査信号２９０８の立上りに同
期して“ハイ”になり、設定時間ｔ０後に“ロー”にな
る。タイマ出力Ｔ１は、タイマ出力Ｔ０の立ち下がりに
同期して“ハイ”になり、設定時間ｔ１後に“ロー”に
なる。タイマ出力Ｔ２は、タイマ出力Ｔ１の立ち下がり
に同期して“ハイ”になり、設定時間ｔ２後に“ロー”
になる。タイマ出力Ｔ３は、タイマ出力Ｔ２の立ち下が
りに同期して“ハイ”になり、ｔ３後の走査信号２９０
８の次の立上りに同期して“ロー”になる。ｔ３は、１
走査期間からタイマ設定時間ｔ０，ｔ１，ｔ２を引いた
時間である。

【０１９６】３３１４は４レベルの電圧を発生する電源
回路、３３１５から３３１８は電源出力、３３１９から
３３２２は電源用スイッチング素子であり、電源回路３
３１４は、Ｖ０からＶ３（Ｖ０＜Ｖ１＜Ｖ２＜Ｖ３）ま
での４レベルの電圧を生成し、電源出力３３１５にＶ
０、電源出力３３１６にＶ１、電源出力３３１７にＶ
２、電源出力３３１８にＶ３に出力する。電源用スイッ
チング素子３３１９は電源出力３３１５、電源用スイッ
チング素子３３２０は電源出力３３１６、電源用スイッ
チング素子３３２１は電源出力３３１７、電源用スイッ
チング素子３３２２は電源出力３３１８にそれぞれ接続
されている。電源用スイッチング素子３３１９から３３
２２は、タイマ出力Ｔ０からＴ３により導通・遮断され
る。タイマ出力Ｔ０が“ハイ”のときは、電源用スイッ
チング素子３３１９が導通状態になり、電源回路の出力
Ｖ０が電源線２９１９に印加される。同様に、タイマ出
力Ｔ１が“ハイ”のときは、電源用スイッチング素子３
３２０が導通状態になり、電源回路の出力Ｖ１が電源線
２９１９に印加され、タイマ出力Ｔ２が“ハイ”のとき
は、電源用スイッチング素子３３２１が導通状態にな
り、電源回路の出力Ｖ２が電源線２９１９に印加され、
タイマ出力Ｔ３が“ハイ”のときは、電源用スイッチン
グ素子３３２２が導通状態になり、電源回路の出力Ｖ３
が電源線２９１９に印加される。タイマ出力が“ロー”
のときには、各々の電源用スイッチング素子が遮断状態
になり、電源回路の出力は電源線２９１９に印加されな
い。

【０１９７】３３２３はパルスセレクタ、３３２４はゲ
ート信号であり、パルスセレクタ３３２３には、電圧セ
レクタ３３０３の出力Ｓ０からＳ３とタイマの出力Ｔ０
からＴ３が入力される。このパルスセレクタ３３２３
は、Ｓ０が“ハイ”のときは、Ｔ０の信号をパルスセレ
クタ３３２３のゲート信号３３２４から出力する。同様
に、Ｓ１が“ハイ”のときは、Ｔ１の信号をパルスセレ
クタ３３２３のゲート信号３３２４から出力し、Ｓ２が
“ハイ”のときは、Ｔ２の信号をパルスセレクタ３３２
３のゲート信号３３２４から出力し、Ｓ３が“ハイ”の
ときは、Ｔ３の信号をパルスセレクタ３３２３のゲート
信号３３２４から出力する。

【０１９８】本発明の他の実施例の動作について、図３
１、図３２を用いて説明する。タイマ３３０５は、タイ
マ設定データ３３０４と図３２に示す走査信号２９０８
により、出力Ｔ０からＴ３までを制御する。図３２に示
すように、タイマ３３０５の出力Ｔ０は、走査信号２９
０８の立上りに同期して“ハイ”になり、ｔ０後に“ロ
ー”になる。同様に、出力Ｔ１は、出力Ｔ０の立下がり
に同期して“ハイ”になり、ｔ１後に“ロー”になる。
出力Ｔ２は、出力Ｔ１の立下がりに同期して“ハイ”に
なり、ｔ２後に“ロー”になる。出力Ｔ３は、出力Ｔ２
の立下がりに同期して“ハイ”になり、ｔ３後に“ロ
ー”になる。また、このタイマ３３０５の出力Ｔ０が
“ハイ”のとき、電源用スイッチング素子３３１５が導
通状態になり、電源線２９１９に電源回路３３１０の出
力Ｖ０が印加され、出力Ｔ０が“ロー”のとき、遮断状
態になり、電源線２９１９にＶ０が印加されなくなる。
同様に、出力Ｔ１が“ハイ”のとき、電源用スイッチン
グ素子３３１６が導通状態になり、電源線２９１９に電
源回路３３１０の出力Ｖ１が印加される。出力Ｔ２が
“ハイ”のとき、電源用スイッチング素子３３１７が導
通状態になり、電源線２９１９に電源回路３３１０の出
力Ｖ２が印加される。出力Ｔ３が“ハイ”のとき、電源
用スイッチング素子３３１８が導通状態になり、電源線
２９１９に電源回路３３１０の出力Ｖ３が印加される。
この動作のため、図３２に示すように電源線２９１９に
は、１走査期間中に電圧Ｖ０がｔ０間、電圧Ｖ１がｔ１
間、電圧Ｖ２がｔ２間、電圧Ｖ３がｔ３間、順次印加さ
れる。

【０１９９】一方、２ビットの表示データは、クロック
２９０２に同期してラッチ回路３３０１にラッチされ、
２ビットのラッチデータ３３０２として、電圧セレクタ
３３０３に入力する。ラッチデータ３３０２、例えば、
ラッチデータ３３０２が“ハイ、ロー”とすると電圧セ
レクタ３３０３は、Ｓ２を“ハイ”にする。図３２のよ
うにパルスセレクタ３３０３は、電圧セレクタ３３０４
のＳ２が“ハイ”なので、ゲート信号３３２０にはタイ
マ３３０５の出力Ｔ２を出力する。スイッチング素子２
９２０は、パルスセレクタ３３１９のゲート信号３３２
０により制御され、ゲート信号３３２０が“ハイ”のと
き導通状態になる。このため、スイッチング素子２９２
０は、ｔ２間だけ導通状態になり、図３２に示すように
ドレイン線２９２１には電圧Ｖ２が、ｔ２間だけ印加さ
れる。このドレイン線２９２１は、走査駆動回路２９２
２により制御される液晶用スイッチング素子を介して液
晶に接続されているので、液晶用スイッチング素子が導
通状態になっている液晶に、電圧Ｖ２が印加される。す
なわち、４レベルの電圧のうち表示データの値に対応し
た１つの電圧が液晶に印加でき、表示データに対応した
表示が得られる。このように、ｎ個の出力を持つ電圧セ
レクタとｎ個の出力を持つタイマとｎ−１個タイマ設定
データとｎレベルの出力を持つ電源回路とｎ個の電源用
スイッチング素子により、１つのスイッチング素子でｎ
階調の表示が得られる。また、このようなｎ階調を持つ
液晶駆動装置のドレイン線に、コンデンサを液晶と並列
に設置することにより、更に品質の良い表示が得られ
る。

【０２００】図３３、図３４は、本発明の他の実施例を
示す。前記駆動装置は、ｎレベルの電圧のうち表示デー
タに対応した電圧が電源線に印加されたときのみ、１つ
のスイッチング素子を用いて液晶に電圧を印加するが、
本実施例は、一つのスイッチを用いて、４レベルの電圧
を１本の電源線に１走査期間中に順次印加し、１走査期
間の初めから表示データに対応した電圧まで液晶に印加
する。図３３は、本実施例の液晶駆動装置のブロック図
である。図３４は、そのタイムチャートである。

【０２０１】３５００はタイマ設定データ、３５０１は
タイマであり、タイマ３５０１は、タイマ設定データ３
５００により走査信号２９０８に同期して出力Ｔ０から
出力Ｔ３を設定時間“ハイ”にし、出力線３３１０から
出力線３３１３に出力する。タイマ出力Ｔ０の設定時間
をｔ０、出力Ｔ１の設定時間をｔ１、出力Ｔ２の設定時
間をｔ２とする。１走査期間は、ｔ３とする。タイマ３
５０１の出力Ｔ０は、走査信号２９０８の立上りに同期
して“ハイ”になり、設定時間ｔ０後に“ロー”にな
る。同様に、出力Ｔ１は、走査信号２９０８の立上りに
同期して“ハイ”になり、設定時間ｔ１後に“ロー”に
なり、出力Ｔ２は、走査信号２９０８の立上りに同期し
て“ハイ”になり、設定時間ｔ２後に“ロー”になる。
出力Ｔ３は、常に“ハイ”のままである。

【０２０２】３５０２から３５０４は２入力のＸＯＲ素
子、３５０５から３５０７はＸＯＲ素子の出力であり、
ＸＯＲ素子３５０２から３５０４は、入力のどちらか一
方が“ハイ”のときに“ハイ”を出力し、両方が同値の
ときは“ロー”を出力する。ＸＯＲ素子３５０２には、
タイマ出力Ｔ０とＴ１が入力され、ＸＯＲ素子３５０３
には、タイマ出力Ｔ１とＴ２が入力され、ＸＯＲ素子３
５０４には、タイマ出力Ｔ２とＴ３が入力される。

【０２０３】次に、詳細な動作の説明をする。

【０２０４】タイマ３５０１には、タイマ設定データ３
５００と図３４に示すような走査信号２９０８が入力さ
れる。図３４に示すように、タイマ出力Ｔ０からＴ２
は、走査信号２９０８の立上りに同期して“ハイ”にな
り、それぞれの設定時間ｔ０、ｔ１、ｔ２後に“ロー”に
なる。タイマ出力Ｔ３は、常に“ハイ”である。また、
タイマ３５０１の出力Ｔ０は、４レベルの電圧（Ｖ０＜
Ｖ１＜Ｖ２＜Ｖ３）を生成する電源回路３３１４の出力
Ｖ０と電源線２９１９を接続する電源用スイッチング素
子３３１９を、ｔ０間だけ導通状態にする。出力Ｔ０
は、ＸＯＲ素子３５０２にも入力する。ＸＯＲ素子３５
０２には、タイマ出力Ｔ０とＴ１が入力され、図３４に
示すようにＸＯＲ素子３５０２の出力３５０５は、走査
信号２９０８の立上りからｔ０間は“ロー”になり、ｔ
０後から“ハイ”になりｔ１後に“ロー”になる。ＸＯ
Ｒ素子３５０２の出力３５０５が“ハイ”の期間は、電
源回路３３１４の出力Ｖ１と電源線２９１９を接続する
スイッチング素子３３２０を導通状態にする。同様に、
ＸＯＲ素子３５０３には、タイマ出力Ｔ１とＴ２が入力
され、図３４に示すようにＸＯＲ素子３５０３の出力３
５０６は、走査信号２９０８の立上りからｔ１間は“ロ
ー”になり、ｔ１後から“ハイ”になりｔ２後に“ロ
ー”になる。ＸＯＲ素子３５０２の出力３５０５が、
“ハイ”の期間は、電源回路３３１４の出力Ｖ２と電源
線２９０８を接続する電源用スイッチング素子３３２１
を導通状態にする。ＸＯＲ素子３５０４には、タイマ出
力Ｔ２とＴ３が入力され、図３６に示すようにＸＯＲ素
子３５０４の出力３５０７は、走査信号２９０８の立上
りからｔ２間は“ロー”になり、ｔ２後から“ハイ”に
なりｔ３後に“ロー”になる。ＸＯＲ素子３５０４の出
力３５０７が“ハイ”の期間は、電源回路３３１４の出
力Ｖ３と電源線２９０８を接続する電源用スイッチング
素子３３２２を導通状態にする。この結果、図３４に示
すように電源線２９０８には、Ｖ０からＶ３に階段状に
変化する電圧が印加される。一方、２ビットの表示デー
タは、クロック２９０２に同期してラッチ回路３３０１
にラッチされ、２ビットのラッチ出力３３０２として、
電圧セレクタ３３０３に入力する。ラッチデータ３３０
２、例えば“ハイ、ロー”とすると電圧セレクタ３３０
３は、Ｓ２を“ハイ”にする。図３４のようにパルスセ
レクタ３３０３は、電圧セレクタ３３０４のＳ２が“ハ
イ”なので、ゲート信号３３２４にはタイマ３５０１の
出力Ｔ２を出力する。スイッチング素子２９２０は、パ
ルスセレクタ３３２３のゲート信号３３２４により制御
され、ゲート信号３３２４が“ハイ”のとき導通状態に
なる。このため、スイッチング素子２９２０は、ｔ２間
だけ導通状態になり、図３４に示すようにドレイン線２
９２１には電圧Ｖ０からＶ２までが、ｔ２間内に印加さ
れる。このドレイン線２９２１は、図２７記載の実施例
のように走査駆動回路１１６により制御されるスイッチ
ング素子を介して液晶に接続されているので、スイッチ
ング素子が導通状態になっている液晶には、最終的には
電圧Ｖ２まで電荷が蓄積される。また、スイッチング素
子２９２０がｔ２後に遮断状態になっても、ドレイン線
に電圧Ｖ２が印加されているのは、液晶が電圧Ｖ２まで
電荷が蓄積されているためである。

【０２０５】例えば“ロー、ハイ”とすると電圧セレク
タ３３０４は、Ｓ１を“ハイ”にする。パルスセレクタ
３３０３は、電圧セレクタ３３０４のＳ１が“ハイ”な
ので、ゲート信号３３２４にはタイマ３５０１の出力Ｔ
１を出力する。スイッチング素子２９２０は、ゲート信
号３３２４が“ハイ”のとき導通状態になる。このた
め、スイッチング素子２９２０は、ｔ１間だけ導通状態
になり、ドレイン線２９２１には電圧Ｖ０からＶ１まで
が、ｔ１間内に印加される。このドレイン線は、図２７
記載の実施例のように走査駆動回路１１６により制御さ
れるスイッチング素子を介して液晶に接続されているの
で、スイッチング素子が導通状態になっている液晶に
は、最終的には電圧Ｖ１まで電荷が蓄積される。

【０２０６】このように、ｎ個の出力を持つ電圧セレク
タとｎ個の出力を持つタイマとｎ−１個タイマ設定デー
タとｎレベルの出力を持つ電源回路とｎ個の電源用スイ
ッチング素子とｎ−１個のＸＯＲ素子により、１つのス
イッチング素子でｎ階調の表示が得られる。また、この
ようなｎ階調を持つ液晶駆動装置のドレイン線に、コン
デンサを液晶と並列に設置することにより、更に品質の
良い表示が得られる。

【０２０７】図３５と図３６に本発明の他の実施例を示
す。前記実施例は、ｎレベルの電圧を階段状になるよう
にして電源線に印加し、表示データに対応した電圧の
み、または、１走査期間の初めから表示データに対応し
た電圧までを液晶に印加する方式である。しかし、本実
施例は、電源線の階段状に変化する電圧をスロープ状に
変化する電圧にし、１走査期間の初めから表示データに
対応した電圧までを印加する方式である。図３５はその
液晶駆動装置のブロック図であり、図３６はそのタイム
チャートを示す。

【０２０８】図３５において、３７００はのこぎり波発
生回路、３７０１はのこぎり波発生回路の出力、３７０
２は増幅回路であり、のこぎり波発生回路３７０２は、
走査信号２９０８に同期してのこぎり波を発生し、出力
３７０１を通して増幅回路３７０２に入力する。増幅回
路３７０２は、入力されたのこぎり波が液晶を駆動でき
る電圧レベルまで増幅する。

【０２０９】動作を詳しく説明する。２ビットの表示デ
ータ３３００は、クロック３３０２に同期してラッチ回
路３３０１にラッチされ、ラッチデータ３３０２として
出力される。ラッチデータ３３０２は電圧セレクタ３３
０３に入力され、電圧セレクタ３３０３は、ラッチデー
タ３３０２に対応して出力Ｓ０からＳ３までの一つを
“ハイ”にする。例えば、ラッチデータ３３０２が“ハ
イ，ロー”とすると、電圧セレクタ３３０３は、Ｓ２を
“ハイ”にする。

【０２１０】図３３の実施例と同様のタイマ３３０５
は、タイマ設定データ３３０４と図３６に示す走査信号
２９０８を読み込み、走査信号２９０８に立上りに同期
したタイマ出力Ｔ０からＴ３を規定時間であるｔ０，ｔ
１，ｔ２，ｔ３間“ハイ”になる信号を出力する。

【０２１１】のこぎり波発生回路３７００には走査信号
２９０８が入力され、のこぎり波発生回路３７００は、
走査信号２９０８に同期したのこぎり波を出力３７０１
から出力する。増幅回路３７０２には、のこぎり波発生
回路３７００の出力３７０１が入力され、図３６に示す
ように出力３７０１を液晶駆動電圧レベル（Ｖｃｏｍか
らＶｍａｘ）まで増幅し、電源線２９１９に出力する。
パルスセレクタ３３２３は、ラッチデータ“ハイ、ロ
ー”に対応し、Ｓ２が“ハイ”になっているので、ゲー
ト信号３３２４には図３６に示すようにタイマ３３０５
の出力Ｔ２が出力される。このパルスセレクタ３３２３
のゲート信号３３２４は、ｔ２間“ハイ”となるので、
スイッチング素子２９２０はｔ２間導通状態になり、そ
の間ドレイン線２９２１と電源線２９１９が接続され
る。

【０２１２】この結果、図３６に示すように走査信号２
９０８の立上りからｔ２後の電源線２９１９の電圧はＶ
２なので、ドレイン線２９２１には、ＶｃｏｍからＶ２
までの電圧が印加される。このドレイン線２９２１は、
図２７記載の実施例のように走査駆動回路１１６により
制御される液晶用スイッチング素子を介して液晶に接続
されているので、液晶用スイッチング素子が導通状態に
なっている液晶には、最終的には電圧Ｖ２まで電荷が蓄
積される。また、スイッチング素子２９２０がｔ２後に
遮断状態になっても、ドレイン線に電圧Ｖ２が印加され
ているのは、液晶が電圧Ｖ２まで電荷が蓄積されている
ためである。

【０２１３】また、本実施例ではのこぎり波を用いた
が、他の波形を用いても良い。

【０２１４】図３７は、本発明の他の実施例を示す。本
実施例は、前記図３５記載の実施例である階段状電圧の
印加方式を複数個用いて、さらに多レベルの電圧を液晶
に印加する液晶駆動装置である。図３７は、本実施例の
液晶駆動装置のブロック図である。

【０２１５】３９００はｋビットの表示データ、３９０
１はｋビットのラッチ回路、３９０２はラッチデータで
あり、ラッチ回路３９０１は、クロック２９０２に同期
してｋビットの表示データ３９００をラッチし、ｋビッ
トのラッチデータ３９０２として出力する。３９０３は
電圧セレクタ、３９０４は２のｋ乗個（以下、Ｋ＝２の
ｋ乗とする）の出力のバスであり、電圧セレクタ３９０
３は、ラッチデータ３９０２を読み込み、出力バス３９
０４のうちラッチデータ３９０２に対応した１本の出力
のみを“ハイ”にし、他の出力は“ロー”にして出力す
る。

【０２１６】３９０６はＭ（Ｍ＜Ｋ）個の出力を持つタ
イマ１、３９０５はタイマ１用のタイマ設定データ、３
９０７はＭレベルの出力電圧を持つ電源回路１、３９０
９はＮ個（Ｎ＝Ｋ−Ｍ）の出力をもつタイマ２、３９０
８はタイマ２用のタイマ設定データ、３９１０はＮレベ
ルの出力電圧を持つ電源回路２、３９１１はタイマ１の
出力Ｍ本のバス、３９１２は電源回路１のＭ本のバス、
３９１３はＭ個の電源用スイッチング素子、３９１４は
タイマ２の出力Ｎ本のバス、３９１５は電源回路２のＮ
本のバス、３９１６はＮ個の電源用スイッチング素子、
３９２０、３９２１は電源線であり、タイマ１は、前記
記載の実施例と同様に、タイマ設定データ３９０５と走
査信号２９０８を読み込み、走査信号２９０８の立上り
に同期して、タイマ出力Ｔ０を“ハイ”にし、設定時間
ｔ０後に“ロー”にする。タイマ出力Ｔ１は、タイマ出
力Ｔ０の立ち下がりに同期して“ハイ”なり、設定時間
ｔ１後に“ロー”になる。以下同様に、タイマ出力Ｔ２
からタイマ１の最後の出力ＴＭ−１まで繰り返す。タイ
マ２は、タイマ設定データ３９０５と走査信号２９０８
を読み込み、走査信号２９０８の立上りに同期して、タ
イマ出力ＴＭを“ハイ”にし、設定時間ｔＭ後に“ロ
ー”にする。タイマ出力ＴＭ＋１は、タイマ出力Ｔ０の
立ち下がりに同期して“ハイ”なり、設定時間ｔＭ＋１
後に“ロー”になる。以下同様に、タイマ出力Ｔ２から
タイマ１の最後の出力ＴＫ−１まで１走査期間内に順次
出力する。

【０２１７】電源回路１は、Ｍレベルの電圧Ｖ０からＶ
Ｍ−１までを生成し、出力バス３９１２より出力する。
電源回路２は、Ｎレベルの電圧ＶＭからＶＫ−１までを
生成し、出力バス３９１５より出力する。

【０２１８】Ｍ個の電源用スイッチング素子３９１３
は、一端は電源線３９２０に接続されており、他端は電
源回路１の出力バスの１本に接続されている。この電源
用スイッチング素子の制御用にタイマ１の出力バス３９
１１の１本が接続されており、タイマ１の出力が“ハ
イ”のときは導通、“ロー”のときは遮断となる。例え
ば、電源用スイッチング素子０には、制御用にタイマ１
の出力Ｔ０、電源回路１の出力Ｖ０がそれぞれ接続され
ている。以下同様に、電源用スイッチング素子１には、
制御用にタイマ１の出力Ｔ１、電源回路１の出力Ｖ１が
それぞれ接続されている。電源用スイッチング素子ＴＭ
−１には、制御用にタイマ１の出力ＴＭ−１、電源回路
１の出力ＶＭ−１がそれぞれ接続されている。

【０２１９】Ｎ個の電源用スイッチング素子３９１６
は、一端は電源線３９２１に接続されており、他端は電
源回路２の出力バスの１本に接続されている。この電源
用スイッチング素子の制御用にタイマ２の出力バス３９
１４の１本が接続されており、タイマ２の出力が“ハ
イ”のときは導通、“ロー”のときは遮断となる。例え
ば、電源用スイッチング素子Ｎには、制御用にタイマ２
の出力ＴＮ、電源回路１の出力ＶＮがそれぞれ接続され
ている。以下同様に、電源用スイッチング素子１には、
制御用にタイマ２の出力ＴＮ＋１、電源回路２の出力Ｖ
Ｎ＋１がそれぞれ接続されている。電源用スイッチング
素子ＴＫ−１には、制御用にタイマ１の出力ＴＫ−１、
電源回路１の出力ＶＫ−１がそれぞれ接続されている。
これらの動作により、電源線３９２０には、Ｍ段の階段
状に変化する電圧、電源線３９２１には、Ｎ段の階段状
に変化する電圧が１走査期間に印加される。

【０２２０】３９１７はパルスセレクタ、３９１８、３
９１９はゲート信号であり、パルスセレクタ３９１７
は、電圧セレクタの出力バス３９１９から電圧セレクタ
３９０３の出力を読み込み、その出力値に対応してタイ
マ１，２の出力のうち１つをパルスセレクタの出力Ｐ０
をゲート信号３９１８、または出力Ｐ１をゲート信号３
９１９として出力する。例えば、電圧セレクタ３９０３
の出力のうち、Ｓｎ（０≦ｎ≦Ｍ−１）が“ハイ”のと
きは、出力Ｐ０からタイマ１の出力Ｔｎをゲート信号３
９１８として出力する。また、電圧セレクタ３９０３の
出力のうち、Ｓｎ（Ｍ≦ｎ≦Ｋ−１）が“ハイ”のとき
は、出力Ｐ１からタイマ１の出力Ｔｎをゲート信号３９
１９として出力する。

【０２２１】３９２２、３９２３はスイッチング素子で
あり、スイッチング素子３９２２はゲート信号３９１８
が“ハイ”のときは導通、“ロー”のときは遮断され
る。スイッチング素子３９２２が導通状態になると、電
源線３９２０とドレイン線２９２１が接続される。スイ
ッチング素子３９２３はゲート信号３９１９が“ハイ”
のときは導通、“ロー”のときは遮断される。スイッチ
ング素子３９２３が導通状態になると、電源線３９２１
とドレイン線２９２１が接続される。

【０２２２】図３７を用いて動作の説明をする。表示デ
ータ３９００はクロック２９０２に同期してラッチ回路
３９０１にラッチされ、ラッチデータ３９０２として出
力される。電圧セレクタ３９０３はラッチデータ３９０
２を読み込み、データバス３９０４のうち、そのデータ
に対応した出力Ｓｎ（０≦ｎ≦Ｍ−１）だけを“ハイ”
にする。パルスセレクタ３９１７は、このデータバスの
値とタイマ１，２の出力を読み込み、出力Ｐ０からゲー
ト信号３９１８としてタイマ１の出力Ｔｎを出力する。
このゲート信号３９１８が“ハイ”のときに、スイッチ
ング素子３９０２は導通状態になる。また、タイマ１の
出力Ｔｎが“ハイ”のときは、電源用スイッチング素子
ｎが導通状態になり、電源線３９２０には電圧Ｖｎが印
加されているので、ドレイン線２９２１には電圧Ｖｎだ
けが印加される。次に、電圧セレクタ３９０３がラッチ
データ３９０２を読み込み、データバス３９０４のう
ち、そのデータに対応した出力Ｓｎ（Ｍ≦ｎ≦Ｋ−１）
だけを“ハイ”にすると、パルスセレクタ３９１７は、
このデータバスの値とタイマ１，２の出力を読み込み、
出力Ｐ１からゲート信号３９１９としてタイマ２の出力
Ｔｎを出力する。このゲート信号３９１９が“ハイ”の
ときに、スイッチング素子３９２２は導通状態になる。
また、タイマ２の出力Ｔｎが“ハイ”のときは、電源用
スイッチング素子ｎが導通状態になり、電源線３９２１
には電圧Ｖｎが印加されているので、ドレイン線２９２
１には電圧Ｖｎだけが印加される。

【０２２３】このように、ｋ個の出力を持つ電圧セレク
タと合計ｋ個になるｍ個(ｍ＜ｋ）のタイマと各タイマ
の出力数と同じレベル数の出力電圧を持つ電源回路とｋ
個の電源用スイッチング素子とｍ個の出力を持つパルス
セレクタとｍ個のスイッチング素子を用いることによ
り、ｍ個のスイッチング素子でｋ階調の表示が得られ
る。また、このようなｋ階調を持つ液晶駆動装置のドレ
イン線に、コンデンサを液晶と並列に設置することによ
り、更に品質の良い表示が得られる。

【０２２４】更に、図３８に本発明の液晶表示装置を用
いた情報機器を示す。

【０２２５】図３８において、４２００はマイクロプロ
セッサユニット（以下、ＭＰＵと略す。）、４２０１は
メインメモリ、４２０２はシステムバス、４２０３は表
示コントローラ、４２０４は表示バス、４２０５は表示
メモリ、４２０６は表示データバス、４２０７は液晶表
示装置である。液晶表示装置４２０７のうち、４２０８
は液晶コントローラ、４２０９は信号駆動回路用制御信
号、４２１０は走査駆動回路用制御信号、４２１１は信
号駆動回路、４２１２は走査駆動回路、４２１３は液晶
パネル，４２１４はシステム制御信号、このシステム制
御信号４２１３は図２０，２１におけるシステム制御信
号２０００，２１００と同一である。

【０２２６】次に、動作の説明をする。

【０２２７】ＭＰＵ４２００がメインメモリ４２０１に
記憶されているプログラムを読みだして、システムバス
４２０２、表示コントローラ４２０３を介して、表示メ
モリ４２０５に表示データを描画する。描画された表示
データは表示コントローラ４２０３によって読みだされ
る。そして、表示データバス４２０６を介して、液晶表
示装置４２０７に転送する。液晶表示装置４２０７では
表示データバス４２０６で転送される表示データと同期
信号を入力し、液晶コントローラ４２０８で、システム
制御信号４２１４に基づき信号駆動回路用制御信号４２
０９と走査駆動回路用制御信号４２１０を生成する。信
号駆動回路４２１１は信号駆動回路用制御信号４２０９
を入力し、走査駆動回路４２１２は走査駆動回路用制御
信号４２１０を入力し、液晶パネル４２１３の各画素部
に表示データに対応する電圧を印加し表示を行う。

【０２２８】以上の実施例記載の信号駆動回路をＴＦＴ
液晶ディスプレイの駆動回路として説明してきたが、本
信号駆動回路は、線順次走査で、且つ、電圧値によって
表示状態の変化するマトリックスタイプの装置に応用可
能である。

【０２２９】

【効果】本発明の図１、図７、図８、図９いずれの信号
駆動回路を用いた場合でも、１水平ライン分の表示デー
タをアナログ値で記憶することから、階調数、または表
示色数が多くなっても回路を変更することがないので、
回路規模の増大を防ぐ効果がある。

【０２３０】又、前記図１、図７、図８、図９いずれの
信号駆動回路も表示データをデジタルデータで処理する
ことから、現在のデジタルドライバの動作速度である１
５ＭＨｚ以上の高速処理が可能となり、図１０に記載す
る液晶表示装置を構成する場合において、高精細化など
による高速データ処理に対応できる効果がある。

【０２３１】更に、前記図１、図７、図８、図９いずれ
の信号駆動回路もデジタルデータを処理する回路が、１
水平ラインのデータ数よりかなり少なく構成可能であ
り、階調数、または表示色数の増加に伴う回路規模の増
加が従来のデジタルドライバの約１０分の１以下の増加
に押さえる効果がある。

【０２３２】又、図８、図９記載のデジタル方式の信号
駆動回路において、多レベルの電圧を集積回路の内部で
生成することから外部に多レベル電圧を生成する回路が
不要となる。

【０２３３】又、前記図１、図７、図８、図９に記載し
た本発明の信号駆動回路を用いて、液晶表示装置を構成
した場合、液晶パネル周辺の駆動回路の占める面積を小
さくできる効果がある。

【０２３４】更に、図７、図９の本発明の信号駆動回路
を用いてカラー表示を行う場合、各色毎に異なるレベル
の電圧が選択できるので、色補正が可能となり、高品質
な表示色が得られる効果がある。

【０２３５】又、図１３、図１４の本発明のＤＡＣを用
いて、デジタル表示データから視覚特性に沿った表示輝
度を得られる効果がある。

【０２３６】更に、図１４の本発明のＤＡＣを用いて、
図１１及び図１２の様な曲線の特性を持たない液晶を用
いる場合でも、近似直線の傾きを容易に可変にすること
が出来るので、デジタル表示データと表示輝度の関係を
容易に可変とする効果がある。

【０２３７】又、本発明の図２７、図２９、図３０、図
３１、図３３、図３５、図３７によれば、液晶装置の多
色化による電源線の増加を抑えることができ、又、電源
線とドレイン線を結ぶスイッチング素子や電圧セレクタ
の出力線を削減できるのでＸ駆動手段の回路規模を小型
化できる。これらの効果により、表示部周辺の駆動回路
系の占有面積が減少しても多色／多階調表示することが
期待できる。

【０２３８】本発明の図１７、図２２記載のデータ変換
手段において、Ｒ、Ｇ、Ｂ各表示データ毎にｎビットか
らｍ（＞ｎ）ビットに表示データに重み付けをするの
で、カラーフィルタ等の特性に適合した変換が可能とな
る。これにより、（２のｍ乗）レベルの電圧レベルを液
晶パネルに供給することが可能となり、人間の視覚特性
に沿った、良好な表示品質を得ることが出来る。

【０２３９】更に、図１７、図２２記載のＲ、Ｇ、Ｂ各
表示データ毎に処理系統を分離したことでカラーフィル
タ等の特性に適合した色補正が出来る効果がある。

【０２４０】また、図２０記載のデータ変換回路を随時
書き込み可能な構成にし、あるいは図２１記載の随時切
り替え可能な構成にすることにより、画素の特性に適合
した表示品質を保つことが出来る。

【図面の簡単な説明】

【図１】本発明の信号駆動回路（Ｄ／Ａ方式）を示した
図である。

【図２】従来の液晶ディスプレイ駆動回路のブロック図
を示したものである。

【図３】図１記載の液晶パネルの等価回路を示したもの
である。

【図４】従来の画素部の駆動波形を示したものである。

【図５】図１に示すサンプリングクロックを生成するサ
ンプルホールド回路を示した図である。

【図６】図１に示す信号駆動回路のタイミングを示した
図である。

【図７】本発明の色補正可能な信号駆動回路（Ｄ／Ａ方
式）を示した図である。

【図８】本発明の信号駆動回路（デジタル方式）を示し
た図である。

【図９】本発明の色補正可能な信号駆動回路（デジタル
方式）を示した図である。

【図１０】本発明の信号駆動回路を用いた液晶表示装置
を示した図である。

【図１１】階調番号と表示輝度の特性曲線を示す図であ
る。

【図１２】電圧と表示輝度の特性曲線を示す図である。

【図１３】本発明の補正回路を付加したＤＡＣを示した
図である。

【図１４】本発明の外部制御が可能な補正回路を付加し
たＤＡＣを示した図である。

【図１５】図８及び図９記載の信号駆動回路において色
補正可能な分圧回路と電圧マルチプレクサを示した図で
ある。

【図１６】図８及び図９記載の信号駆動回路において色
補正可能な分圧回路と電圧マルチプレクサを示した図で
ある。

【図１７】データ変換回路を付加した本発明の信号駆動
回路（Ｄ／Ａ方式）を示した図である。

【図１８】本発明のＶＣＯＭを一定としたときの駆動波
形を示したものである。

【図１９】本発明のＶＣＯＭを交流化したときの駆動波
形を示したものである。

【図２０】本発明の随時書替え可能なデータ変換回路の
ブロック図を示したものである。

【図２１】本発明の随時選択可能なデータ変換回路のブ
ロック図を示したものである。

【図２２】データ変換回路を付加した本発明の信号駆動
回路（デジタル方式）を示した図である。

【図２３】従来の信号駆動回路（ＨＤ６６３００）を示
した図である。

【図２４】従来の液晶駆動回路のブロック図を示したも
のである。

【図２５】図２４に記載した液晶駆動回路の動作のタイ
ミングを示したものである。

【図２６】本発明の液晶表示装置を示す図である。

【図２７】本発明の２レベル電圧の印加方式のブロック
図である。

【図２８】本発明の２レベル電圧の印加方式タイムチャ
ートである。

【図２９】本発明の２レベル電圧の印加方式のブロック
図である。

【図３０】本発明の多レベル電圧印加方式のブロック図
である。

【図３１】本発明の４レベル電圧の階段状印加方式のブ
ロック図である。

【図３２】本発明の４レベル電圧の階段状印加方式のタ
イムチャートである。

【図３３】本発明の４レベル電圧の階段状印加方式のブ
ロック図である。

【図３４】本発明の４レベル電圧の階段状印加方式のタ
イムチャートである。

【図３５】本発明のスロープ状電圧の印加方式のブロッ
ク図である。

【図３６】本発明のスロープ状電圧の印加方式のタイム
チャートである。

【図３７】本発明の多レベル電圧の階段状印加方式のブ
ロック図である。

【図３８】本発明の液晶表示装置を用いた情報機器のブ
ロック図である。

【符号の説明】

１００…デジタル表示データ、１０１…シフトクロッ
ク、１０２…シフトレジスタ、１０３…データ線、１０
４…ラッチクロック、１０５…ラッチ、１０６…データ
線、１０７…Ｄ／Ａコンバータ（ＤＡＣ）、１０８…デ
ータ線、１０９…サンプリングクロック、１１０…サン
プルホールド回路、１１１…ホールドクロック、１１２
…データ線、１１３…バッファ、１１４…信号線、１１
６…走査駆動回路、１１７…垂直方向第１ラインを有効
にするイネーブル信号、１１８…順次ラインを選択する
クロック、１１９…ゲートライン、１２０…カラー液晶
パネル、２００…表示データ、２００Ｒ…３ビットのＲ
データ、２００Ｇ…３ビットのＧデータ、２００Ｂ…３
ビットのＢデータ、２０１…データ並び替え回路、２０
２…表示データ、２０３…ＨＤ６６３１０Ｔで構成した
液晶駆動回路のブロック図、２０４…シフト回路、２０
５…取り込みクロック、２０６…ラッチ回路、２０７…
ラッチクロック、２０８…データデコード回路、２０９
…電圧マルチプレクサ、２１１…電圧生成回路、２１２
…入力ハイレベル電圧、２１３…入力ロウレベル電圧、
２１４…１６レベルの液晶印加電圧、３００…１つの画
素部、３０１…薄膜トランジスタ、３０２…液晶、３０
３…保持容量、３０４…対向電極、ＶＧＨ…ゲートオン
電圧、ＶＧＬ…ゲートオフ電圧、ＶＣＯＭ…対向電圧、
Ｖ７〜Ｖ０、−Ｖ０、〜−Ｖ７…ドレイン電圧、５００
…サンプルクロック生成回路、５０１…イネーブル信
号、５０２…イネーブル信号、１００Ｒ…Ｒデジタル表
示データ、１００Ｇ…Ｇデジタル表示データ、１００Ｂ
…Ｂデジタル表示データ、１０２Ｒ…Ｒ用シフトレジス
タ、１０２Ｇ…Ｇ用シフトレジスタ、１０２Ｂ…Ｂ用シ
フトレジスタ、１０３Ｒ…Ｒ用データ線、１０３Ｇ…Ｇ
用データ線、１０３Ｂ…Ｂ用データ線、１０５Ｒ…Ｒラ
ッチ、１０５Ｇ…Ｇラッチ、１０５Ｂ…Ｂラッチ、１０
６Ｒ…Ｒ用データ線、１０６Ｇ…Ｇ用データ線、１０６
Ｂ…Ｂ用データ線、１０７Ｒ…Ｒ用ＤＡＣ、１０７Ｇ…
Ｇ用ＤＡＣ、１０７Ｂ…Ｂ用ＤＡＣ、１０８Ｒ…Ｒ用デ
ータ線、１０８Ｇ…Ｇ用データ線、１０８Ｂ…Ｂ用デー
タ線、８００…デコーダ、８０１…選択信号、８０２…
電源、８０３…電源、８０４…分圧回路、８０５…多レ
ベル電圧、８０６…電圧マルチプレクサ、８００Ｒ…Ｒ
用デコーダ、８００Ｇ…Ｇ用デコーダ、８００Ｂ…Ｂ用
デコーダ、８０１Ｒ…Ｒ用選択信号、８０１Ｇ…Ｇ用選
択信号、８０１Ｂ…Ｂ用選択信号、８０４Ｒ…Ｒ用分圧
回路、８０４Ｇ…Ｇ用分圧回路、８０４Ｂ…Ｂ用分圧回
路、８０５Ｒ…Ｒ用多レベル電圧、８０５Ｇ…Ｇ用多レ
ベル電圧、８０５Ｂ…Ｂ用多レベル電圧、８０６Ｒ…Ｒ
用電圧マルチプレクサ、８０６Ｇ…Ｇ用電圧マルチプレ
クサ、８０６Ｂ…Ｂ用電圧マルチプレクサ、１０００−
１から１０００−８…信号駆動回路、１００１−１、１
００１−２…イネーブル信号、１１００…階調番号と表
示輝度の特性曲線、１２００…電圧と表示輝度の特性曲
線、２０１、１２０２、１２０３…近似直線、１３００
…電流生成回路、１３０１…電源、１３０２…基準電
源、１３０３…データ線、１３０４…判定回路、１３０
５…データ線、１３０６…電流選択回路、１３０７…デ
ータ線、１３０８…加算回路、１３０９…スイッチ、１
３１０…抵抗、１４００…電源、１４０１…可変抵抗、
１４０２…データ線、１４０３…電流生成回路、１４０
４…基準電流源、１５００…上位ビットデコーダ、１５
０１…下位ビットデコーダ、１５０２…デコード信号、
１５０３…デコード信号、１５０４…分圧回路、１５０
５…電圧線、１５０７…分圧抵抗、１５０８…スイッチ
ング回路、１５０９…スイッチング回路、１５１２…分
圧回路、１５１３…分圧抵抗、１５１４…スイッチング
回路、１５１５…データ線、１６００…デコーダ、１６
０１…デコード信号、１６０２…分圧抵抗、１６０３…
スイッチング回路、７００Ｒ…Ｒ用表示データ、７００
Ｇ…Ｇ用表示データ、７００Ｂ…Ｂ用表示データ、７０
１…データ変換回路、Ｖ（２のｍ乗−１）〜Ｖ０、−Ｖ
０〜−Ｖ（２のｍ乗−１）…ドレイン電圧、２０００…
システム制御信号、２００１Ｒ…Ｒ／Ｇデータセレク
タ、２００１Ｂ…Ｇ／Ｂデータセレクタ、２００２…ｎ
ビットのＲデータ、２００３…ｎビットのＢデータ、２
００４…制御回路、２００５…カラー／モノクロ制御信
号、２００６…データ変換回路制御信号、２００７…定
数記憶回路制御信号、２００８Ｒ…Ｒデータ変換回路、
２００８Ｇ…Ｇデータ変換回路、２００８Ｂ…Ｂデータ
変換回路、２００９…定数記憶回路、２０１０…定数デ
ータバス、１００Ｒ…ｍビットのＲデータ、１００Ｇ…
ｍビットのＧデータ、１００Ｂ…ｍビットのＢデータ、
２１００…システム制御信号、２１０１Ｒ…Ｒ／Ｇデー
タセレクタ、２１０１Ｂ…Ｇ／Ｂデータセレクタ、２１
０２Ｒ…ｎビットのＲデータ、２１０２Ｂ…ｎビットの
Ｂデータ、２１０３…制御回路、２１０４…カラー／モ
ノクロ制御信号、２１０５ａ…イネーブル信号、２１０
５ｂ…イネーブル信号、２１０６Ｒ…Ｒ系データ変換回
路、２１０７Ｒ…Ｒ系データ変換回路、２１０６Ｇ…Ｇ
系データ変換回路、２１０７Ｇ…Ｇ系データ変換回路、
２１０６Ｂ…Ｂ系データ変換回路、２１０７Ｂ…Ｂ系デ
ータ変換回路、２１０８Ｒ…ｍビットのＲデータ、２１
０８Ｇ…ｍビットのＧデータ、２１０８Ｂ…ｍビットの
Ｂデータ、２３００…アナログ表示データ、２３０１…
サンプルホールドクロック、２３０２…サンプルホール
ド回路、２３０３…データ線、２３０４…バッファ、２
３０５…信号線、２４００…入力信号、２４０１…記憶
回路、２４０２…記憶回路、２４０３…記憶回路、２４
０４…記憶回路、２４０５…記憶回路、２４０６…記憶
回路、２４０７…ラッチ信号、２４０８…ラッチ信号、
２４０９…ラッチ信号、２４１０…ラッチ信号、２４１
１…信号線、２４１２…信号線、２４１３…信号線、２
４１４…切り替え回路、２４１５…Ｄ／Ａコンバータ、
２４１６…切り替え回路、２４１７…信号電極、２４１
８…信号電極、２４１９…信号電極、２４２０…選択信
号、２４２１…選択信号、２４２２…駆動回路、２４２
３…ラッチ信号、２４２４…ラッチ信号、２４２５…ラ
ッチ信号、２４２６…信号電極、２４２７…信号電極、
２４２８…信号電極、２８００…表示データ、２８０１
…クロック、２８０２…信号駆動回路、２８０３…多レ
ベル電源回路、２８０４…電源出力バス、２８０５…タ
イマ、２８０６…タイマ出力バス、２８０７…液晶パネ
ル、２９００…表示データ、２９０１…ラッチ回路、２
９０２…クロック、２９０３…ラッチデータ、２９０４
…電圧セレクタ、２９０５…セレクタ線Ｓ０、２９０６
…セレクタ線Ｓ１、２９０７…タイマ設定データ、２９
０８…走査信号、２９０９…タイマ、２９１０…タイマ
出力Ｔ０、２９１１…タイマ出力Ｔ１、２９１２…電源
回路、２９１３…電源線Ｖ０、２９１４…電源線Ｖ１、
２９１５…パルスセレクタ、２９１６…ゲート信号、２
９１７，２９１８…電源用スイッチング素子、２９１９
…電源線、２９２０…スイッチング素子、２９２１…ド
レイン線、２９２２…走査駆動回路、２９２３…イネー
ブル信号、２９２４…走査線、２９２４−ａ…ダミー走
査線、２９２５…走査線、２９２６，２９２８…液晶用
スイッチング素子、２９２７，２９２９…液晶、２９３
０，２９３０…付加容量、３１００…コンデンサ、３２
００…表示データ、３２０１…ラッチ回路、３２０２…
ラッチデータ、３２０３…電圧セレクタ、３２０４…セ
レクタ線Ｓ０、３２０５…セレクタ線Ｓ１、３２０６…
セレクタ線Ｓ２、３２０７…セレクタ線Ｓ３、３２０８
…セレクタ線Ｓ４、３２０９…セレクタ線Ｓ５、３２１
０…セレクタ線Ｓ６、３２１１…セレクタ線Ｓ７、３２
１２…電源回路、３２１３…電源出力Ｖ０、３２１４…
電源出力Ｖ１、３２１５…電源出力Ｖ２、３２１６…電
源出力Ｖ３、３２１７…電源出力Ｖ４、３２１８…電源
出力Ｖ５、３２１９…電源出力Ｖ６、３２２０…電源出
力Ｖ７、３２２１，３２２２，３２２３，３２２４，３
２２５，３２２６，３２２７，３２２８…電源用スイッ
チング素子、３２２９…パルスセレクタ、３２３０…ゲ
ート信号Ｓ’０、３２３１…ゲート信号Ｓ’１、３２３
２…ゲート信号Ｓ’２、３２３３…ゲート信号Ｓ’３、
３２３４，３２３５，３２３６，３２３７…電源線、３
２３８，３２３９，３２４０，３２４１…スイッチング
素子、３２４２…ドレイン線、３３００…表示データ、
３３０１…ラッチ回路、３３０２…ラッチデータ、３３
０３…電圧セレクタ、３３０４…タイマ設置データ、３
３０５…タイマ、３３０６…セレクタ線Ｓ０、３３０７
…セレクタ線Ｓ１、３３０８…セレクタ線Ｓ２、３３０
９…セレクタ線Ｓ３、３３１０…タイマ出力Ｔ０、３３
１１…タイマ出力Ｔ１、３３１２…タイマ出力Ｔ２、３
３１３…タイマ出力Ｔ３、３３１４…電源回路、３３１
５…電源出力Ｖ０、３３１６…電源出力Ｖ１、３３１７
…電源出力Ｖ２、３３１８…電源出力Ｖ３、３３１９，
３３２０，３３２１，３３２２…電源用スイッチング素
子、３３２３…パルスセレクタ、３３２４…ゲート信
号、３５００…タイマ設定データ、３５０１…タイマ、
３５０２，３５０３，３５０４…ＸＯＲ素子、３５０
５，３５０６，３５０７…ＸＯＲ素子出力、３７００…
のこぎり波発生回路、３７０１…のこぎり波発生回路出
力、３７０２…増幅回路、３９００…表示データ、３９
０１…ラッチ回路、３９０２…ラッチデータ、３９０３
…電圧セレクタ、３９０４…電圧セレクタ出力バス、３
９０５…タイマ設定データ、３９０６…タイマ１、３９
０７…電源回路１、３９０８…タイマ設定データ、３９
０９…タイマ２、３９１０…電源回路２、３９１１…タ
イマ１出力バス、３９１２…電源回路１出力バス、３９
１３…電源用スイッチング素子、３９１４…タイマ２出
力バス、３９１５…電源回路２出力バス、３９１６…電
源用スイッチング素子、３９１７…パルスセレクタ、３
９１８，３９１９…ゲート信号、３９２０，３９２１…
電源線、３９２２，３９２３…スイッチング素子、４２
００…ＭＰＵ、４２０１…メインメモリ、４２０２…シ
ステムバス、４２０３…表示コントローラ、４２０４…
表示バス、４２０５…表示メモリ、４２０６…表示デー
タバス、４２０７…液晶表示装置、４２０８…液晶コン
トローラ、４２０９…信号駆動回路用制御信号、４２１
０…走査駆動回路用制御信号、４２１１…信号駆動回
路、４２１２…走査駆動回路、４２１３…液晶パネル。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 北島 雅明 茨城県日立市久慈町4026番地株式会社日立 製作所日立研究所内 (72)発明者 田中 紀夫 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 ▲真▼野 宏之 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 二見 利男 千葉県茂原市早野3300番地株式会社日立製 作所茂原工場内

Claims (36)

【特許請求の範囲】
1. 【請求項１】マトリックスに配列した画素部を有し、該
   画素部はスイッチング素子と液晶を有し、前記液晶に印
   加する表示信号で光の透過を制御し、画像表示を行う液
   晶表示装置の駆動回路において、 前記画素部に並列出力する信号線の数より少ない容量の
   デジタル表示データを順次取り込み、一時記憶する手段
   と、 該容量のデジタル表示データを各々対応するアナログ表
   示データに変換する手段と、 前記容量の変換された該アナログ表示データを複数組順
   次取り込み、前記並列出力する信号の数の前記アナログ
   表示データを取り込んだ後、同時に出力する手段と、 を設けたことを特徴とする液晶表示装置の多階調駆動回
   路。
2. 【請求項２】前記デジタル表示データが赤色（以下、Ｒ
   ｅｄ：Ｒと略す。）、緑色（以下、Ｇｒｅｅｎ：Ｇと略
   す。）、青色（以下、Ｂｌｕｅ：Ｂと略す。）デジタル
   表示データからなり、該Ｒ、Ｇ、Ｂデジタル表示データ
   の各々に異なる重み付けをし、前記アナログ表示データ
   に変換することを特徴とする請求項１記載の液晶表示装
   置の多階調駆動回路。
3. 【請求項３】請求項１記載の多階調駆動回路を複数個組
   み合わせ、各々の前記多階調駆動回路で並列出力する前
   記表示信号の数の前記アナログ表示データを同時に出力
   することにより、マトリックスに配列した前記画素部の
   １水平ライン分の前記表示信号とすることを特徴とする
   液晶表示装置。
4. 【請求項４】マトリックスに配列した画素部を有し、各
   々の該画素部はスイッチング素子と液晶を有し、前記液
   晶に印加する表示データで光の透過を制御し、画像表示
   を行う液晶表示装置において、 １水平ライン分の該表示データをＮ（Ｎは整数）分割し
   て、１／Ｎ水平ライン分のデジタル表示データを順次取
   り込み、一時記憶する手段と、 １／Ｎ水平ライン分の該デジタル表示データを対応する
   アナログ表示データに変換する手段と、 １／Ｎ水平ライン分の該アナログ表示データ毎に順次取
   り込み、１水平ライン分の前記アナログ表示データを取
   り込んだ後、前記画素部に同時に出力する手段とを設け
   たことを特徴とする液晶表示装置の多階調駆動回路。
5. 【請求項５】前記デジタル表示データが赤色（以下、Ｒ
   ｅｄ：Ｒと略す。）、緑色（以下、Ｇｒｅｅｎ：Ｇと略
   す。）、青色（以下、Ｂｌｕｅ：Ｂと略す。）デジタル
   表示データからなり、該Ｒ、Ｇ、Ｂデジタル表示データ
   各々に異なる重み付けをし、前記アナログ表示データに
   変換することを特徴とする請求項４記載の液晶表示装置
   の多階調駆動回路。
6. 【請求項６】マトリックス状に配列された画素部を有
   し、各々の該画素部がスイッチング素子と表示部とから
   成り、前記画素部の各水平ライン毎に該スイッチング素
   子を介して該表示部に表示信号を印加して多階調の画像
   表示を行う画像表示装置において、 マトリックス状に配列された前記画素部の水平方向をＭ
   （Ｍは整数）分割し、該Ｍ分割された前記画素部のそれ
   ぞれに水平ライン毎の前記表示信号を印加する、水平方
   向に配列されたＭ個の多階調駆動回路を有し、該水平方
   向に配列されたＭ個の多階調駆動回路が各々、順次に該
   Ｍ分割された前記画素部の前記表示信号をＮ（Ｎは整
   数）分割して、１／（Ｍ×Ｎ）水平ライン分の対応する
   デジタル表示データを順次取り込み一時記憶する手段
   と、 該記憶手段に接続され、１／（Ｍ×Ｎ）水平ライン分の
   対応する該デジタル表示データを取り込む毎に対応する
   アナログ表示データに変換する手段と、該変換手段に接
   続され、該アナログ表示データを１／Ｍ水平ライン分取
   り込む手段を有し、Ｍ個の前記多階調駆動回路がすべて
   前記アナログ表示データを１／Ｍ水平ライン分取り込ん
   だ後、１水平ライン分の前記アナログ表示データを前記
   表示部に同時に印加することを特徴とする画像表示装
   置。
7. 【請求項７】前記デジタル表示データが赤色（以下、Ｒ
   ｅｄ：Ｒと略す。）、緑色（以下、Ｇｒｅｅｎ：Ｇと略
   す。）、青色（以下、Ｂｌｕｅ：Ｂと略す。）デジタル
   表示データからなり、該Ｒ、Ｇ、Ｂデジタル表示データ
   各々に異なる重み付けをし、前記アナログ表示データに
   変換することを特徴とする請求項６記載の画像表示装
   置。
8. 【請求項８】水平方向に配列されたＭ個の前記多階調駆
   動回路の各々は、前記アナログ表示データを１／Ｍ水平
   ライン分取り込んだ時、隣接する他の前記多階調駆動回
   路を動作させるためのイネーブル信号を発生することを
   特徴とする請求項６記載の画像表示装置。
9. 【請求項９】前記一時記憶する手段は、１／（Ｍ×Ｎ）
   水平ライン分の対応する前記デジタル表示データを取り
   込むシフトレジスタと、該シフトレジスタの並列出力を
   ラッチするラッチ回路とからなることを特徴とする請求
   項６記載の画像表示装置。
10. 【請求項１０】前記変換手段は、１／（Ｍ×Ｎ）水平ラ
    イン分の対応する前記デジタル表示データを対応する前
    記アナログ表示データに変換するデジタル／アナログコ
    ンバータから成ることを特徴とする請求項６記載の画像
    表示装置。
11. 【請求項１１】前記アナログ表示データを１／Ｍ水平ラ
    イン分取り込む手段は、前記アナログ表示データを保持
    するサンプルホールド回路からなることを特徴とする請
    求項６記載の画像表示装置。
12. 【請求項１２】前記変換手段は、１／（Ｍ×Ｎ）水平ラ
    イン分の対応する前記デジタル表示データをデコードす
    るデコーダと、複数の電圧レベルを発生する手段と、該
    デコーダの出力に応じて該電圧レベル発生手段からの該
    複数の電圧レベルを選択する選択手段とからなることを
    特徴とする請求項６記載の画像表示装置。
13. 【請求項１３】前記デジタル表示データの表現する表示
    輝度を得るのに必要な液晶に印加する電圧を生成するデ
    ジタル／アナログ変換手段は、 液晶に印加する電圧と表示輝度の関係を示す曲線を複数
    の直線で近似し、該複数の直線の軌跡に沿う様に、前記
    デジタル表示データで表現する表示輝度と前記液晶に印
    加する電圧を対応させるため、前記デジタル表示データ
    を何れの直線で近似するかを判定する判定手段と、 前記デジタル表示データの各ビット当たり複数の重み付
    け有する電流生成手段と、前記判定手段の結果に基ずい
    て、前記デジタル表示データの各ビット当たり複数の重
    み付けを有する電流値の何れかを選択する選択手段と、 選択された電流値を加算処理し、所望する電圧を生成す
    る加算手段とから成ることを特徴とする請求項１記載の
    液晶表示装置の多階調駆動回路。
14. 【請求項１４】前記デジタル表示データの表現する表示
    輝度を得るのに必要な液晶に印加する電圧を生成するデ
    ジタル／アナログ変換手段は、 液晶に印加する電圧と表示輝度の関係を示す曲線を複数
    の直線で近似し、該複数の直線の軌跡に沿う様に、前記
    デジタル表示データで表現する表示輝度と前記液晶に印
    加する電圧を対応させるため、前記デジタル表示データ
    を何れの直線で近似するかを判定する判定手段と、 前記デジタル表示データの各ビット当たり複数の重み付
    け有する電流生成手段と、前記電流生成回路に供給する
    電圧を可変とする電圧生成回路と、 前記判定手段の結果に基ずいて、前記デジタル表示デー
    タの各ビット当たり複数の重み付けを有する電流値の何
    れかを選択する選択手段と、 選択された電流値を加算処理し、所望する電圧を生成す
    る加算手段とから成ることを特徴とする請求項１記載の
    液晶表示装置の多階調駆動回路。
15. 【請求項１５】前記デジタル表示データの表現する表示
    輝度を得るのに必要な液晶に印加する電圧を生成する請
    求項１６記載の変換手段のデジタル／アナログコンバー
    タは、１画素あたりｎビットの表示データのうち上位ｍ
    ビットをデコードするデコード手段と、 下位（ｎ−ｍ）ビットをデコードするデコード手段と、 上位ｍビットのデコード結果から（２のｍ乗＋１）レベ
    ルの電圧のうち隣合う２つのレベルの電圧を選択する手
    段と、 選択された２つのレベルの電圧を分圧する分圧手段と、 下位（ｎ−ｍ）ビットのデコード結果から、前記分圧手
    段によって、分圧された（２の（ｎ−ｍ）乗）レベルの
    電圧のうち、何れか一つを選択する手段とからなること
    を特徴とする請求項１０記載の液晶表示装置の多階調駆
    動回路。
16. 【請求項１６】請求項１２記載の変換手段において、 入力する複数レベルの電圧のうち、隣合う電圧レベル間
    で分圧する分圧手段を集積化したことを特徴とする液晶
    表示装置の多階調駆動回路。
17. 【請求項１７】Ｒ、Ｇ、Ｂの画素を有する液晶パネルに
    対して印加する電圧値で表示輝度を制御するカラー液晶
    ディスプレイ駆動装置において、 それぞれｎビットのＲ、Ｇ、Ｂ表示データをｍ（＞ｎ）
    ビットの表示データに変換するデータ変換手段と、 請求項１記載の多階調駆動回路と、で構成したことを特
    徴とする液晶表示装置の駆動回路。
18. 【請求項１８】前記データ変換手段は変換定数を格納す
    る構成とし、該変換定数を記憶する手段から変換定数を
    読み込むことを特徴とする請求項１記載の液晶表示装置
    の駆動回路。
19. 【請求項１９】前記データ変換手段は、Ｒ、Ｇ、Ｂの各
    々について変換内容の異なる複数のデータ変換回路を有
    することを特徴とする請求項１記載の液晶表示装置の駆
    動回路。
20. 【請求項２０】外部から制御信号を受けて、前記データ
    変換手段の入力へ接続される表示データバスを他の表示
    データバスに切り換える手段を有することを特徴とする
    請求項１７記載の液晶表示装置の駆動回路。
21. 【請求項２１】マトリックスに配列した画素部を有し、
    該画素部はスイッチング素子と液晶を有し、前記液晶に
    印加する表示信号で光の透過を制御し、画像表示を行う
    液晶表示装置の駆動方法において、 前記画素部に並列出力する信号線の数より少ない容量の
    デジタル表示データを順次取り込み、一時記憶し、 該容量のデジタル表示データを各々対応するアナログ表
    示データに変換し、 前記容量の変換された該アナログ表示データを複数組順
    次取り込み、前記並列出力する信号の数の前記アナログ
    表示データを取り込んだ後、同時に出力することを特徴
    とする液晶表示装置の多階調駆動方法。
22. 【請求項２２】前記デジタル表示データが赤色（以下、
    Ｒｅｄ：Ｒと略す。）、緑色（以下、Ｇｒｅｅｎ：Ｇと
    略す。）、青色（以下、Ｂｌｕｅ：Ｂと略す。）デジタ
    ル表示データからなり、該Ｒ、Ｇ、Ｂデジタル表示デー
    タの各々に異なる重み付けをし、前記アナログ表示デー
    タに変換することを特徴とする請求項２１記載の液晶表
    示装置の多階調駆動方法。
23. 【請求項２３】前記一時記憶と、前記アナログデ−タへ
    の前記変換とを複数個並列で実施し、並列出力する前記
    表示信号の数の前記アナログ表示データを同時に出力す
    ることにより、マトリックスに配列した前記画素部の１
    水平ライン分の前記表示信号とすることを特徴とする液
    晶表示方法。
24. 【請求項２４】スイッチング素子、液晶で各表示画素部
    を構成するアクティブマトリックス液晶パネルと、入力
    したｎビット（ｎは整数）の液晶表示データより２のｎ
    乗レベルの電圧のいずれかを選択する電圧セレクタと、
    選択した電圧を各表示画素部に印加し、２のｎ乗レベル
    の表示輝度を持つ階調色を得ることが可能なＸ駆動手段
    からなる液晶表示装置において、 Ｘ方向１ラインの走査時間内、つまり、スイッチング素
    子が導通状態のときに、２のｎ乗本以下の液晶印加電圧
    用電源線に異なるレベルの電圧を順次印加する手段と、 表示データに対応した電圧が前記液晶印加電圧用電源線
    に印加されたときに、各表示画素部に前記選択した電圧
    を伝播する手段とで、 液晶に蓄積することで、表示データに沿った階調色を得
    ることができることを特徴とする液晶駆動装置。
25. 【請求項２５】請求項２４において、各画素部のドレイ
    ン線に順次供給する各レベルの電圧の印加時間を任意に
    設定できることを特徴とする液晶駆動方式。
26. 【請求項２６】請求項２４において、１電源線の印加電
    圧を階段状にし、液晶表示データに対応するレベルの電
    圧を選択している期間では、各画素部に前記電圧を供給
    し、前記液晶表示データに対応しないレベルの電圧を選
    択している期間では各画素部に前記電圧を供給しない手
    段を設けたことを特徴とする液晶駆動方式。
27. 【請求項２７】請求項２４において、１電源線の印加電
    圧を階段状にし、液晶表示データに対応するレベルの電
    圧を選択している期間までは、各画素部に前記電圧を供
    給し、前記液晶表示データに対応するレベルの電圧を選
    択している期間を過ぎたら、各画素部に前記電圧を供給
    しない手段を設けたことを特徴とする液晶駆動方式。
28. 【請求項２８】請求項２４において、１電源線の印加電
    圧を時間に相対して増加又は減少する手段と、走査の初
    めから液晶表示データに対応する電圧まで各画素部に電
    圧を印加し、表示データに対応する電圧を過ぎたら、各
    画素部に電圧を印加しないことを特徴とする液晶駆動方
    式。
29. 【請求項２９】請求項２４において、複数の電源線に印
    加する電圧をそれぞれ異なるレベルの階段状にし、表示
    データに対応する電圧が印加された電源線から、前記電
    圧が印加されたときのみ、各画素部に前記電圧を印加
    し、前記液晶表示データに対応しないレベルの電圧を選
    択している期間では各画素部に前記電圧を供給しない手
    段を設けたことを特徴とする液晶駆動方式。
30. 【請求項３０】第一のスイッチング素子、液晶でマトリ
    ックス状の表示画素部の各画素を構成するアクティブマ
    トリックス液晶パネルと、該表示画素部の一水平ライン
    上の該画素を選択する走査ライン選択手段と、入力した
    ｎビット（ｎは整数）の表示デ−タに対応する電圧を、
    該走査ライン選択手段によって選択される前記画素の各
    々に印加し、２のｎ乗レベルの表示輝度をもつ階調色を
    得るＸ駆動手段とからなる液晶表示装置の駆動装置にお
    いて、 該Ｘ駆動手段が、少なくとも１以上で２のｎ乗本以下の
    液晶印加電圧用電源線と、 該液晶印加電圧用電源線に対し、Ｘ方向１ラインの走査
    時間内に２のｎ乗レベルの電圧を順次印加する印加手段
    と、 前記表示デ−タに対応した該電圧が前記液晶印加電圧用
    電源線に印加された時に、前記各表示画素部に前記電圧
    を伝播し液晶を駆動する手段とを有し、 前記表示デ−タに対応する階調を得ることを特徴とする
    液晶表示装置の駆動装置。
31. 【請求項３１】前記印加手段は順次印加される前記電圧
    の印加時間を任意に設定できることを特徴とする請求項
    ３０記載の液晶表示装置の駆動装置。
32. 【請求項３２】前記印加手段は前記２のｎ乗レベルの電
    圧を発生する手段と、 該発生手段の出力である前記２のｎ乗レベルの電圧を、
    前記Ｘ方向１ラインの走査時間内に、順次所定時間、前
    記液晶印加電圧用電源線に印加するためのタイミングパ
    ルスを発生するタイマ手段と、該タイミングパルスによ
    り、前記２のｎ乗レベルの電圧を前記液晶印加電圧用電
    源線に印加するゲ−ト手段とからなることを特徴とする
    請求項３０記載の液晶表示装置の駆動装置。
33. 【請求項３３】前記液晶駆動手段は、前記表示デ−タに
    基づき、電圧セレクト信号を発生する電圧セレクタ手段
    と、該電圧セレクト手段の出力と、前記タイマ手段の出
    力である前記タイミングパルスが入力され、前記表示デ
    −タに対応した前記電圧が前記液晶印加電圧用電源線に
    印加された時に、前記電圧を前記第一のスイッチング素
    子に接続されたドレイン線に印加する第二のスイッチン
    グ素子とからなることを特徴とする請求項３２記載の液
    晶表示装置の駆動装置。
34. 【請求項３４】該ドレイン線に容量が接続されているこ
    とを特徴とする請求項３３記載の液晶表示装置の駆動装
    置。
35. 【請求項３５】少なくとも水平方向の数画素分の前記液
    晶駆動手段が、一つのＬＳＩチップに収められているこ
    とを特徴とする請求項３３記載の液晶表示装置の駆動装
    置。
36. 【請求項３６】前記２のｎ乗レベルの電圧を順次印加す
    る印加手段は、異なるレベルの電圧を発生する電圧発生
    手段と、前記液晶印加電圧用電源線に該異なるレベルの
    電圧を印加するゲ−ト手段と、該ゲ−ト手段の接続時間
    を規定するタイマ設定デ−タにより制御されるタイマ手
    段とからなり、 前記液晶駆動手段は、前記液晶印加電圧用電源線と前記
    第一のスイッチング素子に接続されたドレイン線とを接
    続する第二のスイッチング素子と、前記表示デ−タから
    印加電圧を決定するセレクト信号を出力する電圧セレク
    タ手段と、該電圧セレクタ手段の該セレクト信号と該タ
    イマ手段の出力が入力され、該第二のスイッチング素子
    の開閉制御信号を発生する論理回路とからなることを特
    徴とする請求項３０記載の液晶表示装置の駆動装置。