JPH0580722A - 液晶表示装置の多階調駆動方法、及びその回路 - Google Patents
液晶表示装置の多階調駆動方法、及びその回路Info
- Publication number
- JPH0580722A JPH0580722A JP4033149A JP3314992A JPH0580722A JP H0580722 A JPH0580722 A JP H0580722A JP 4033149 A JP4033149 A JP 4033149A JP 3314992 A JP3314992 A JP 3314992A JP H0580722 A JPH0580722 A JP H0580722A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- data
- display data
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】 (修正有)
【目的】多階調、多色情報を有するデジタル表示データ
を入力し、アナログデータに変換した後、アナログ値で
1水平ライン分のデータを一時記憶し、液晶パネルに多
階調、多色表示を行う液晶表示装置の多階調/多色信号
駆動回路を提供することを目的とする。 【構成】1水平ライン分のデータ容量より少ない容量の
シフトレジスタ102、ラッチ105でデジタル表示デ
ータ100を順次取り込み、D/Aコンバータ107で
順次アナログデータに変換した後、サンプルホールド回
路110にアナログ値で順次記憶し、1水平ライン分の
データが揃った後にバッファ113を介して信号線11
4に表示データに対応した液晶印加電圧を出力する。
を入力し、アナログデータに変換した後、アナログ値で
1水平ライン分のデータを一時記憶し、液晶パネルに多
階調、多色表示を行う液晶表示装置の多階調/多色信号
駆動回路を提供することを目的とする。 【構成】1水平ライン分のデータ容量より少ない容量の
シフトレジスタ102、ラッチ105でデジタル表示デ
ータ100を順次取り込み、D/Aコンバータ107で
順次アナログデータに変換した後、サンプルホールド回
路110にアナログ値で順次記憶し、1水平ライン分の
データが揃った後にバッファ113を介して信号線11
4に表示データに対応した液晶印加電圧を出力する。
Description
【0001】
【産業上の利用分野】本発明は、アクティブマトリクス
タイプの液晶表示装置等の表示装置に係り、特に、デジ
タル表示データを対応する電圧に変換し、多色/多階調
表示を行う画像表示方法、及びその装置、及びその駆動
方法、及びその回路に関する。
タイプの液晶表示装置等の表示装置に係り、特に、デジ
タル表示データを対応する電圧に変換し、多色/多階調
表示を行う画像表示方法、及びその装置、及びその駆動
方法、及びその回路に関する。
【0002】
【従来の技術】従来のカラー液晶ディスプレイは、日立
LCDドライバLSIデータブック(1990年3月
(株)日立製作所半導体事業部発行)記載のVDT用T
FTドライバ:HD66310Tを信号駆動回路に使用
し、液晶ディスプレイの駆動回路を構成することが出来
る。HD66310Tを使用した従来のカラー液晶ディ
スプレイを図2から図4を使用して説明する。
LCDドライバLSIデータブック(1990年3月
(株)日立製作所半導体事業部発行)記載のVDT用T
FTドライバ:HD66310Tを信号駆動回路に使用
し、液晶ディスプレイの駆動回路を構成することが出来
る。HD66310Tを使用した従来のカラー液晶ディ
スプレイを図2から図4を使用して説明する。
【0003】図2に従来の信号駆動回路で構成したカラ
ー液晶ディスプレイのブロック図を示す。この図におい
て、200は表示データであり、そのうち200Rは3
ビットのRデータ、200Gは3ビットのGデータ、2
00Bは3ビットのBデータである。201は表示デー
タ200を並び換える回路であり、202は並び換え後
の表示データである。203はHD66310Tで構成
した信号駆動回路のブロック図である。この従来例で
は、水平方向640×3(R、G、B)画素で構成する
ものとする。HD66310Tの信号線出力は160本
であり、必要な信号線は640×3=1920本である
ことから、計12個のHD66310Tが必要である。
したがって、信号駆動回路203は、HD66310T
を12個まとめたブロックである。並び換え回路201
はこの信号駆動回路203のインターフェイスに合った
表示データ202に変換している。信号駆動回路203
のうち、204はシフト回路であり、205の取り込み
クロックに同期して表示データ202を取り込む。20
6は水平方向1ライン分の表示データを一時記憶するラ
ッチ回路であり、ラッチクロック207にてラッチす
る。208はラッチ回路206で記憶した表示データを
デコードするデータデコード回路であり、デコードした
結果を電圧マルチプレクサ209に供給する。211は
電圧生成回路であり、入力ハイレベル電圧212と入力
ロウレベル電圧213とから16レベルの液晶印加電圧
214を生成する。電圧マルチプレクサ209では表示
データに対応した電圧を16レベルの液晶印加電圧21
4から選択し、ドレインライン111に出力する。11
6は走査駆動回路であり、垂直方向第1ラインを有効に
するイネーブル信号117と順次ラインを選択するクロ
ック118を受けて、ゲートライン119を制御する。
120は表示を行なうカラー液晶パネルである。ゲート
ライン119のライン数は、カラー液晶パネル120の
垂直方向のライン数によって決まる。
ー液晶ディスプレイのブロック図を示す。この図におい
て、200は表示データであり、そのうち200Rは3
ビットのRデータ、200Gは3ビットのGデータ、2
00Bは3ビットのBデータである。201は表示デー
タ200を並び換える回路であり、202は並び換え後
の表示データである。203はHD66310Tで構成
した信号駆動回路のブロック図である。この従来例で
は、水平方向640×3(R、G、B)画素で構成する
ものとする。HD66310Tの信号線出力は160本
であり、必要な信号線は640×3=1920本である
ことから、計12個のHD66310Tが必要である。
したがって、信号駆動回路203は、HD66310T
を12個まとめたブロックである。並び換え回路201
はこの信号駆動回路203のインターフェイスに合った
表示データ202に変換している。信号駆動回路203
のうち、204はシフト回路であり、205の取り込み
クロックに同期して表示データ202を取り込む。20
6は水平方向1ライン分の表示データを一時記憶するラ
ッチ回路であり、ラッチクロック207にてラッチす
る。208はラッチ回路206で記憶した表示データを
デコードするデータデコード回路であり、デコードした
結果を電圧マルチプレクサ209に供給する。211は
電圧生成回路であり、入力ハイレベル電圧212と入力
ロウレベル電圧213とから16レベルの液晶印加電圧
214を生成する。電圧マルチプレクサ209では表示
データに対応した電圧を16レベルの液晶印加電圧21
4から選択し、ドレインライン111に出力する。11
6は走査駆動回路であり、垂直方向第1ラインを有効に
するイネーブル信号117と順次ラインを選択するクロ
ック118を受けて、ゲートライン119を制御する。
120は表示を行なうカラー液晶パネルである。ゲート
ライン119のライン数は、カラー液晶パネル120の
垂直方向のライン数によって決まる。
【0004】次に、図3にカラー液晶パネル120の内
部等価回路を示す。なお、本液晶パネル120は水平方
向640×3(R、G、B)画素、垂直方向480ライ
ンとして記載している。300が1つの画素部であり、
画素部300のうち、301は薄膜トランジスタ(以
下、Thin Film Transistor:TFTと略す。)、302
は液晶、303は保持容量、304は対向電極である。
連続する3個の画素に順次R、G、Bのカラーフィルタ
を付加して1ピクセルを構成する。例えば、Rのカラー
フィルタを画素部300−1−1、300−1−2、
…、300−1−480、Gのカラーフィルタを画素部
300−2−1、300−2−2、…、300−2−4
80、Bのカラーフィルタを画素部300−3−1、3
00−3−2、…、300−3−480、…、300−
1920−1、300−1920−2、…、300−1
920−480に付加する。
部等価回路を示す。なお、本液晶パネル120は水平方
向640×3(R、G、B)画素、垂直方向480ライ
ンとして記載している。300が1つの画素部であり、
画素部300のうち、301は薄膜トランジスタ(以
下、Thin Film Transistor:TFTと略す。)、302
は液晶、303は保持容量、304は対向電極である。
連続する3個の画素に順次R、G、Bのカラーフィルタ
を付加して1ピクセルを構成する。例えば、Rのカラー
フィルタを画素部300−1−1、300−1−2、
…、300−1−480、Gのカラーフィルタを画素部
300−2−1、300−2−2、…、300−2−4
80、Bのカラーフィルタを画素部300−3−1、3
00−3−2、…、300−3−480、…、300−
1920−1、300−1920−2、…、300−1
920−480に付加する。
【0005】次に、図4に画素部300の駆動波形を示
す。この図において、119はゲートラインの駆動波形
を示しており、VGHはゲートオン電圧、VGLはゲー
トオフ電圧である。111はドレインラインの駆動波形
を示しており、V7から−V7までの16レベルのドレ
イン電圧が用意されている。304は対向電極の電圧レ
ベルである対向電圧VCOMである。また、ドレイン電
圧は、この対向電圧VCOMに対して、正電位ではV7
からV0、負電位では−V0から−V7としている。
す。この図において、119はゲートラインの駆動波形
を示しており、VGHはゲートオン電圧、VGLはゲー
トオフ電圧である。111はドレインラインの駆動波形
を示しており、V7から−V7までの16レベルのドレ
イン電圧が用意されている。304は対向電極の電圧レ
ベルである対向電圧VCOMである。また、ドレイン電
圧は、この対向電圧VCOMに対して、正電位ではV7
からV0、負電位では−V0から−V7としている。
【0006】図2の駆動回路の動作を説明する。
【0007】液晶ディスプレイは、各画素3ビットのR
データ200R、Gデータ200G、Bデータ200B
を入力して表示を行なう。この時、信号駆動回路203
は4画素×3ビットの入力インターフェイスを有するの
で、データ並び換え回路201にて、表示データ202
にデータを並び換える。信号駆動回路203ではまずシ
フト回路204でクッロク205に同期して水平方向1
ライン分の表示データ202を取り込む。シフト回路2
04に1ライン分の最後の表示データが取り込まれた後
にラッチクロック207がアクティブとなり、ラッチ回
路206に同時に一ライン分のデータが一時記憶され
る。シフト回路204は、再び次ラインの表示データを
取り込み始める。ラッチ回路206では、シフト回路2
04が再び次ラインのデータを全てラッチするまで現ラ
インのデータを記憶しておく。シフト回路204とラッ
チ回路206は、順次これを繰り返すことになる。ラッ
チ回路206でラッチしたデータはデコード回路208
でデコードされ、電圧マルチプレクサ209に16レベ
ルの液晶印加電圧214を選択する信号として供給す
る。電圧マルチプレクサ209には、電圧生成回路21
1で生成された16レベルの電圧214が供給されてお
り、各々の表示データに対応した電圧レベルを選択し、
ドレインライン111に出力する。
データ200R、Gデータ200G、Bデータ200B
を入力して表示を行なう。この時、信号駆動回路203
は4画素×3ビットの入力インターフェイスを有するの
で、データ並び換え回路201にて、表示データ202
にデータを並び換える。信号駆動回路203ではまずシ
フト回路204でクッロク205に同期して水平方向1
ライン分の表示データ202を取り込む。シフト回路2
04に1ライン分の最後の表示データが取り込まれた後
にラッチクロック207がアクティブとなり、ラッチ回
路206に同時に一ライン分のデータが一時記憶され
る。シフト回路204は、再び次ラインの表示データを
取り込み始める。ラッチ回路206では、シフト回路2
04が再び次ラインのデータを全てラッチするまで現ラ
インのデータを記憶しておく。シフト回路204とラッ
チ回路206は、順次これを繰り返すことになる。ラッ
チ回路206でラッチしたデータはデコード回路208
でデコードされ、電圧マルチプレクサ209に16レベ
ルの液晶印加電圧214を選択する信号として供給す
る。電圧マルチプレクサ209には、電圧生成回路21
1で生成された16レベルの電圧214が供給されてお
り、各々の表示データに対応した電圧レベルを選択し、
ドレインライン111に出力する。
【0008】このドレインライン111の電圧出力に同
期して走査駆動回路116のゲートライン119のうち
表示するラインが順次選択される。例えば、カラー液晶
パネル120の1番目のラインを表示するための電圧レ
ベルが各ドレインライン111から出力されるときクロ
ック118がアクティブとなり、1番目のゲートライン
119−1を有効にするイネーブル信号117をアクテ
ィブとなるとき、1番目のゲートラインが有効となる。
次に、2番目のラインを表示するための電圧レベルが各
ドレインライン111から出力されるとき、クロック1
18のみアクティブとすることで、2番目のゲートライ
ン119−2が有効となる。3番目以降のラインではこ
の動作が繰り返させる。
期して走査駆動回路116のゲートライン119のうち
表示するラインが順次選択される。例えば、カラー液晶
パネル120の1番目のラインを表示するための電圧レ
ベルが各ドレインライン111から出力されるときクロ
ック118がアクティブとなり、1番目のゲートライン
119−1を有効にするイネーブル信号117をアクテ
ィブとなるとき、1番目のゲートラインが有効となる。
次に、2番目のラインを表示するための電圧レベルが各
ドレインライン111から出力されるとき、クロック1
18のみアクティブとすることで、2番目のゲートライ
ン119−2が有効となる。3番目以降のラインではこ
の動作が繰り返させる。
【0009】また、Rデータ200R、Gデータ200
G、Bデータ200Bは各3ビットのデータであるから
階調表現のできるレベルは(2の3乗)の8レベルであ
る。液晶は直流成分が印加されると劣化する特性を有す
るため、ある周期をもって交流化する必要がある。そこ
で、図3に示す対向電極304の電圧レベルに対して、
8レベルいずれも正と負の電位になるように、計16レ
ベルの液晶印加電圧214を電圧生成回路211で生成
する。
G、Bデータ200Bは各3ビットのデータであるから
階調表現のできるレベルは(2の3乗)の8レベルであ
る。液晶は直流成分が印加されると劣化する特性を有す
るため、ある周期をもって交流化する必要がある。そこ
で、図3に示す対向電極304の電圧レベルに対して、
8レベルいずれも正と負の電位になるように、計16レ
ベルの液晶印加電圧214を電圧生成回路211で生成
する。
【0010】図3、図4を用いてカラー液晶パネル12
0の内部動作を、前記ドレインライン111、ゲートラ
イン119の動作をふまえて説明する。図3において、
ゲートライン119のうち有効とするゲートラインを選
択する。つまり、TFT301のゲートをオン状態に
し、ドレインライン111から電圧をTFT301のド
レインに供給する。TFT301は導通状態となりドレ
インライン111から印加された電圧レベルを液晶30
2と保持容量303に蓄積する。予めねじりを加えてあ
る液晶302はこの電圧の印加によってねじれを解く量
を制御し、光の遮断、透過量を制御し多色、多階調表示
を行なう。
0の内部動作を、前記ドレインライン111、ゲートラ
イン119の動作をふまえて説明する。図3において、
ゲートライン119のうち有効とするゲートラインを選
択する。つまり、TFT301のゲートをオン状態に
し、ドレインライン111から電圧をTFT301のド
レインに供給する。TFT301は導通状態となりドレ
インライン111から印加された電圧レベルを液晶30
2と保持容量303に蓄積する。予めねじりを加えてあ
る液晶302はこの電圧の印加によってねじれを解く量
を制御し、光の遮断、透過量を制御し多色、多階調表示
を行なう。
【0011】この動作を図4の駆動波形で説明する。ゲ
ートライン119の電圧レベルがVGLの時、ゲートオ
フ状態であり、VGHの時、ゲートオン状態となる。ゲ
ートライン119の電圧レベルがVGHの時、例えば、
対向電極304の対向電圧レベルVCOMに対して、正
電位の電圧を印加する場合ドレインライン111から液
晶印加電圧V0からV7のうち表示データに対応した電
圧レベルが液晶302と保持容量303に供給され、蓄
積する。この蓄積した電圧レベルによって液晶にかかる
実行値が変化し、輝度の異なる階調を得ることが可能と
なる。そして、各画素部のカラーフィルターを通して、
多色、多階調を実現している。
ートライン119の電圧レベルがVGLの時、ゲートオ
フ状態であり、VGHの時、ゲートオン状態となる。ゲ
ートライン119の電圧レベルがVGHの時、例えば、
対向電極304の対向電圧レベルVCOMに対して、正
電位の電圧を印加する場合ドレインライン111から液
晶印加電圧V0からV7のうち表示データに対応した電
圧レベルが液晶302と保持容量303に供給され、蓄
積する。この蓄積した電圧レベルによって液晶にかかる
実行値が変化し、輝度の異なる階調を得ることが可能と
なる。そして、各画素部のカラーフィルターを通して、
多色、多階調を実現している。
【0012】また、前記ドライバLSIデータブック記
載のTV用TFTドライバ;HD66300を複数個用
いても構成していた。HD66300はアナログ表示デ
ータを入力し、増幅した後、液晶印加電圧として、信号
線から出力する構成をとっていた。
載のTV用TFTドライバ;HD66300を複数個用
いても構成していた。HD66300はアナログ表示デ
ータを入力し、増幅した後、液晶印加電圧として、信号
線から出力する構成をとっていた。
【0013】図23に、アナログ表示データの入力で多
色/多階調表示を行うアナログ方式の信号駆動回路:H
D66300の内部ブロック図を示す。
色/多階調表示を行うアナログ方式の信号駆動回路:H
D66300の内部ブロック図を示す。
【0014】2300はアナログ表示データであり、2
301はサンプルホールドクロック、2302はサンプ
ルホールド回路である。2303はサンプルホールド回
路2302の出力するデータを転送するデータ線であ
り、2304はバッファであり、アナログデータを増幅
し、液晶印加電圧として、2305の信号線に出力す
る。
301はサンプルホールドクロック、2302はサンプ
ルホールド回路である。2303はサンプルホールド回
路2302の出力するデータを転送するデータ線であ
り、2304はバッファであり、アナログデータを増幅
し、液晶印加電圧として、2305の信号線に出力す
る。
【0015】次に動作を詳しく説明する。
【0016】図23の信号駆動回路は各画素の階調に関
する情報をアナログ表示データ2300の電圧レベルで
入手することから、サンプルホールド回路2302はサ
ンプルホールドクロック2301に同期して、アナログ
表示データ2300を順次取り込み、120画素分のデ
ータを電圧レベルで保持する。サンプルホールド回路2
302は再びサンプルホールドクロック2301のうち
ホールドするための信号が有効となるまで保持すること
になる。データ線2303には前記サンプルホールド回
路2302が保持している電圧レベルが出力されている
から、前記電圧レベルをバッファ2304にて増幅して
液晶印加電圧に変換して、信号線2305に出力する。
する情報をアナログ表示データ2300の電圧レベルで
入手することから、サンプルホールド回路2302はサ
ンプルホールドクロック2301に同期して、アナログ
表示データ2300を順次取り込み、120画素分のデ
ータを電圧レベルで保持する。サンプルホールド回路2
302は再びサンプルホールドクロック2301のうち
ホールドするための信号が有効となるまで保持すること
になる。データ線2303には前記サンプルホールド回
路2302が保持している電圧レベルが出力されている
から、前記電圧レベルをバッファ2304にて増幅して
液晶印加電圧に変換して、信号線2305に出力する。
【0017】更に、他の従来例として、特開昭59−2
19791号公報「液晶表示装置駆動回路」(セイコー
電子工業株式会社)記載の信号駆動回路がある。本従来
例を図24、25を用いて説明する。
19791号公報「液晶表示装置駆動回路」(セイコー
電子工業株式会社)記載の信号駆動回路がある。本従来
例を図24、25を用いて説明する。
【0018】図24は本従来例の信号駆動回路のブロッ
ク図である。
ク図である。
【0019】図24において、2400は入力信号であ
り、複数ビットの論理情報を有する。2401、240
2、2403、2404、2405、2406は記憶回
路である。2407、2408、2409はラッチ信号
であり、入力信号2400の内容を記憶する。更に、2
410もラッチ信号であり、各々記憶回路2401、2
402、2403で記憶した内容を記憶回路2404、
2405、2406に記憶させるよう動作する。241
1、2412、2413は、各々記憶回路2404、2
405、2406の記憶した内容を転送する信号線であ
る。2414は切り替え回路であり、信号線2411、
2412、2413で転送されるデータを切り替える。
2415はデジタル/アナログ変換回路(以下、D/A
コンバータと略す。)である。2416は切り替え回路
であり、D/Aコンバータ2415の出力を2417、
2418、2419の信号電極のうち一つに振り分け出
力する。2420、2421は切り替え回路2414、
2416の選択信号である。更に2422は記憶回路2
401、2402、2403、2404、2405、2
406、切り替え回路2404、D/Aコンバータ24
15、切り替え回路2416と同等の回路を有する駆動
回路である。2423、2424、2425はラッチ信
号2407、2408、2409と同等のラッチ信号で
ある。2426、2427、2428は信号電極であ
る。
り、複数ビットの論理情報を有する。2401、240
2、2403、2404、2405、2406は記憶回
路である。2407、2408、2409はラッチ信号
であり、入力信号2400の内容を記憶する。更に、2
410もラッチ信号であり、各々記憶回路2401、2
402、2403で記憶した内容を記憶回路2404、
2405、2406に記憶させるよう動作する。241
1、2412、2413は、各々記憶回路2404、2
405、2406の記憶した内容を転送する信号線であ
る。2414は切り替え回路であり、信号線2411、
2412、2413で転送されるデータを切り替える。
2415はデジタル/アナログ変換回路(以下、D/A
コンバータと略す。)である。2416は切り替え回路
であり、D/Aコンバータ2415の出力を2417、
2418、2419の信号電極のうち一つに振り分け出
力する。2420、2421は切り替え回路2414、
2416の選択信号である。更に2422は記憶回路2
401、2402、2403、2404、2405、2
406、切り替え回路2404、D/Aコンバータ24
15、切り替え回路2416と同等の回路を有する駆動
回路である。2423、2424、2425はラッチ信
号2407、2408、2409と同等のラッチ信号で
ある。2426、2427、2428は信号電極であ
る。
【0020】図25は、図24の信号駆動回路の動作を
示すタイミングチャートである。
示すタイミングチャートである。
【0021】次に詳しく動作を説明する。
【0022】図25において、時間t1より1走査時間
内で前記ラッチ信号2407、2408、2409、…
により順次入力信号2400の内容が、ラッチ240
1、2402、2403、…に記憶される。時間t2に
おいて、ラッチ信号2410により、記憶回路240
1、2402、2403の内容が信号線2411、24
12、2413を介して記憶回路2404、2405、
2406、…に記憶される。時間t2より再び1走査時
間内で前記ラッチ信号2401、2402、2403、
…により、順次入力信号2400の内容が記憶回路24
01、2402、2403、…に記憶される。時間区間
td1において、記憶回路2404、2405、240
6の出力は信号線2411、2412、2413を通る
が、選択信号2420、2421により、切り替え回路
2414で信号線2411が選択され、D/Aコンバー
タ2415に入力される。更に、切り替え回路2416
では、選択信号2420、2421により、D/Aコン
バータ2415の出力を信号電極2417に出力する。
内で前記ラッチ信号2407、2408、2409、…
により順次入力信号2400の内容が、ラッチ240
1、2402、2403、…に記憶される。時間t2に
おいて、ラッチ信号2410により、記憶回路240
1、2402、2403の内容が信号線2411、24
12、2413を介して記憶回路2404、2405、
2406、…に記憶される。時間t2より再び1走査時
間内で前記ラッチ信号2401、2402、2403、
…により、順次入力信号2400の内容が記憶回路24
01、2402、2403、…に記憶される。時間区間
td1において、記憶回路2404、2405、240
6の出力は信号線2411、2412、2413を通る
が、選択信号2420、2421により、切り替え回路
2414で信号線2411が選択され、D/Aコンバー
タ2415に入力される。更に、切り替え回路2416
では、選択信号2420、2421により、D/Aコン
バータ2415の出力を信号電極2417に出力する。
【0023】更に、時間区間td2においては、記憶回
路2405の記憶した内容が切り替え回路2414、D
/Aコンバータ2415、切り替え回路2416を通し
て、信号電極2418に出力される。同様に時間区間t
d3においては、記憶回路2406の記憶した内容が切
り替え回路2414、D/Aコンバータ2415、切り
替え回路2416を通して、信号電極2419に出力さ
れる。
路2405の記憶した内容が切り替え回路2414、D
/Aコンバータ2415、切り替え回路2416を通し
て、信号電極2418に出力される。同様に時間区間t
d3においては、記憶回路2406の記憶した内容が切
り替え回路2414、D/Aコンバータ2415、切り
替え回路2416を通して、信号電極2419に出力さ
れる。
【0024】また、信号電極2417、2418、24
19、2426、2427、2428の様な信号電極の
数により駆動回路2422と同等の駆動回路が多数あ
り、その動作はすべて同様である。
19、2426、2427、2428の様な信号電極の
数により駆動回路2422と同等の駆動回路が多数あ
り、その動作はすべて同様である。
【0025】
【発明が解決しようとする課題】従来の信号駆動回路に
おいて、従来例HD66310の様なデジタル方式の構
成の場合、高速なデータ処理は可能であるが、1画素の
階調数の増加に伴い回路規模が増大するといった問題が
ある。つまり、1画素8レベルの階調制御を行うため、
入力データのビット幅を3ビット構成としているが、入
力データのビット幅が2倍の6ビットになった場合、前
記シフトレジスタやラッチ回路の規模は2倍となり、デ
コーダや電圧マルチプレクサの規模は8倍になることか
ら、液晶表示装置全体のコストアップの要因になるとい
った課題があった。
おいて、従来例HD66310の様なデジタル方式の構
成の場合、高速なデータ処理は可能であるが、1画素の
階調数の増加に伴い回路規模が増大するといった問題が
ある。つまり、1画素8レベルの階調制御を行うため、
入力データのビット幅を3ビット構成としているが、入
力データのビット幅が2倍の6ビットになった場合、前
記シフトレジスタやラッチ回路の規模は2倍となり、デ
コーダや電圧マルチプレクサの規模は8倍になることか
ら、液晶表示装置全体のコストアップの要因になるとい
った課題があった。
【0026】また、従来例HD66300の様なアナロ
グ方式の構成の場合、階調レベルは入力するアナログ表
示データの電圧レベルとなり、その電圧レベルを増幅す
ることによって、液晶印加電圧が生成できることから、
容易にフルカラー等の多階調が実現できる。しかし、入
力するアナログ表示データの電圧レベルを精度良く保持
しなければならないことから、高速なデータ処理が困難
であるといった課題があった。
グ方式の構成の場合、階調レベルは入力するアナログ表
示データの電圧レベルとなり、その電圧レベルを増幅す
ることによって、液晶印加電圧が生成できることから、
容易にフルカラー等の多階調が実現できる。しかし、入
力するアナログ表示データの電圧レベルを精度良く保持
しなければならないことから、高速なデータ処理が困難
であるといった課題があった。
【0027】また、従来例HD66310の様な外部で
複数の電圧を生成し、電圧マルチプレクサに供給する方
式では、複数レベルの電圧を分割回路の抵抗比を制御す
ることが容易であり、デジタル表示データの表現する表
示輝度を得るのに必要な液晶に印加する電圧を生成する
ことが可能であることから、デジタル表示データと表現
する表示輝度を視覚特性に沿った設定にすることは容易
であった。
複数の電圧を生成し、電圧マルチプレクサに供給する方
式では、複数レベルの電圧を分割回路の抵抗比を制御す
ることが容易であり、デジタル表示データの表現する表
示輝度を得るのに必要な液晶に印加する電圧を生成する
ことが可能であることから、デジタル表示データと表現
する表示輝度を視覚特性に沿った設定にすることは容易
であった。
【0028】更に、従来例に記載した特開昭59−21
9791号公報「液晶表示装置駆動回路」(セイコー電
子工業株式会社)において、複数画素分のデータをD/
Aコンバータを共用し、アナログデータに変換した後、
各画素電極に前記アナログデータを分配しているが、駆
動回路から液晶パネルに出力するタイミングが各画素電
極によって、異なることになる。現在の液晶ディスプレ
イは、水平方向の1ラインを同時に駆動することから、
前記駆動回路の駆動タイミングでは、良好な表示を得る
ことが困難となる。
9791号公報「液晶表示装置駆動回路」(セイコー電
子工業株式会社)において、複数画素分のデータをD/
Aコンバータを共用し、アナログデータに変換した後、
各画素電極に前記アナログデータを分配しているが、駆
動回路から液晶パネルに出力するタイミングが各画素電
極によって、異なることになる。現在の液晶ディスプレ
イは、水平方向の1ラインを同時に駆動することから、
前記駆動回路の駆動タイミングでは、良好な表示を得る
ことが困難となる。
【0029】更に、カラー液晶ディスプレイで多色、多
階調表示を行う場合、従来例では、信号駆動回路がR、
G、B各表示データに関係なく混在して構成しているの
で、電圧マルチプレクサに供給する液晶印加電圧が、
R、G、Bいずれの画素にも共通となっている。このた
め、各画素毎に印加する電圧レベルを制御出来ないの
で、各画素の輝度特性がカラーフィルタ等の特性に依存
し、各画素の輝度バランスを取ることが困難となるとい
う問題があった。例えば、白と黒の中間調を得るには、
システムからR、G、Bいずれも同じ表示データを入力
するので、液晶印加電圧は同一のものとなる。よって、
R、G、B各々の輝度特性がずれることで、色ずれを起
こした白と黒の中間調を得ることになる。
階調表示を行う場合、従来例では、信号駆動回路がR、
G、B各表示データに関係なく混在して構成しているの
で、電圧マルチプレクサに供給する液晶印加電圧が、
R、G、Bいずれの画素にも共通となっている。このた
め、各画素毎に印加する電圧レベルを制御出来ないの
で、各画素の輝度特性がカラーフィルタ等の特性に依存
し、各画素の輝度バランスを取ることが困難となるとい
う問題があった。例えば、白と黒の中間調を得るには、
システムからR、G、Bいずれも同じ表示データを入力
するので、液晶印加電圧は同一のものとなる。よって、
R、G、B各々の輝度特性がずれることで、色ずれを起
こした白と黒の中間調を得ることになる。
【0030】また、入力画像が自然画の場合、色補正が
困難であり、色の再現性が容易に図れないといった問題
があった。
困難であり、色の再現性が容易に図れないといった問題
があった。
【0031】さらに、通常CRT等でモノクロ表示を行
なう場合、Gデータのみを有効にして表示を行なうが、
現状液晶ディスプレイでは、その機能を実現する手段が
なっかった。
なう場合、Gデータのみを有効にして表示を行なうが、
現状液晶ディスプレイでは、その機能を実現する手段が
なっかった。
【0032】本発明の第1の目的は、1画素の階調数が
増加しても、回路規模が増大することなく、かつ、高速
なデータ処理が可能な表示装置の信号駆動方法、及びそ
の装置を提供することにある。
増加しても、回路規模が増大することなく、かつ、高速
なデータ処理が可能な表示装置の信号駆動方法、及びそ
の装置を提供することにある。
【0033】そこで、本発明の第2の目的は、視覚特性
に沿ったデジタル表示データと表現する表示輝度の関係
を実施可能な表示装置の信号駆動方法、及びその装置を
提供することにある。
に沿ったデジタル表示データと表現する表示輝度の関係
を実施可能な表示装置の信号駆動方法、及びその装置を
提供することにある。
【0034】そこで、本発明の第3の目的は、信号電極
に1水平ライン分のアナログデータを同時に出力するこ
とが可能な信号駆動方法、及びその回路を提供すること
にある。
に1水平ライン分のアナログデータを同時に出力するこ
とが可能な信号駆動方法、及びその回路を提供すること
にある。
【0035】本発明の第4の目的は、R、G、B各画素
毎に色補正が可能な液晶ディスプレイ駆動方法、及びそ
の回路を提供することにある。
毎に色補正が可能な液晶ディスプレイ駆動方法、及びそ
の回路を提供することにある。
【0036】本発明の第5の目的は、カラー表示からモ
ノクロ表示に切り換えた場合にも、良好な品質の表示が
行なえる液晶ディスプレイ駆動方法、及びその回路を提
供することにある。
ノクロ表示に切り換えた場合にも、良好な品質の表示が
行なえる液晶ディスプレイ駆動方法、及びその回路を提
供することにある。
【0037】
【課題を解決するための手段】上記第1及び第3の目的
を達成するため、本発明においては、マトリックスに配
列した画素部を有し、各々の該画素部はスイッチング素
子と液晶を有し、前記液晶に印加する表示信号で光の透
過を制御し、画素表示を行う液晶表示装置の多階調駆動
方法において、画素部に並列出力する信号の数より少な
い容量のディジタル表示データを順次取り込み、一時記
憶し、この容量のディジタル表示データを各々対応する
アナログ表示データに変換し、この容量の変換されたア
ナログ表示データを複数組順次取り込み、並列出力する
信号の数のアナログ表示データを取り込んだ後、同時に
出力する。又、本発明においては液晶表示装置の多階調
駆動回路を、画素部に並列出力する信号の数より少ない
容量のデジタル表示データを順次取り込み、一時記憶す
る手段と、この容量のデジタル表示データを各々対応す
るアナログ表示データに変換する手段と、この容量の変
換されたアナログ表示データを複数組順次取り込み、並
列出力する信号の数のアナログ表示データを取り込んだ
後、同時に出力する手段を設けた構成とする。
を達成するため、本発明においては、マトリックスに配
列した画素部を有し、各々の該画素部はスイッチング素
子と液晶を有し、前記液晶に印加する表示信号で光の透
過を制御し、画素表示を行う液晶表示装置の多階調駆動
方法において、画素部に並列出力する信号の数より少な
い容量のディジタル表示データを順次取り込み、一時記
憶し、この容量のディジタル表示データを各々対応する
アナログ表示データに変換し、この容量の変換されたア
ナログ表示データを複数組順次取り込み、並列出力する
信号の数のアナログ表示データを取り込んだ後、同時に
出力する。又、本発明においては液晶表示装置の多階調
駆動回路を、画素部に並列出力する信号の数より少ない
容量のデジタル表示データを順次取り込み、一時記憶す
る手段と、この容量のデジタル表示データを各々対応す
るアナログ表示データに変換する手段と、この容量の変
換されたアナログ表示データを複数組順次取り込み、並
列出力する信号の数のアナログ表示データを取り込んだ
後、同時に出力する手段を設けた構成とする。
【0038】更に、本発明においては、マトリックス状
に配列した画素部を有し、各々の画素部はスイッチング
素子と液晶を有し、液晶に印加する表示データで光の透
過を制御し、画像表示を行う液晶表示装置において、1
水平ライン分の表示データをN(Nは整数)分割して、
1/N水平ライン分のデジタル表示データを順次取り込
み、一時記憶する手段と、1/N水平ライン分のデジタ
ル表示データを対応するアナログ表示データに変換する
手段と、1/N水平ライン分のアナログ表示データ毎に
順次取り込み、1水平ライン分の前記アナログ表示デー
タを取り込んだ後、画素部に同時に出力する手段を設け
た構成の多階調駆動回路を用いる。
に配列した画素部を有し、各々の画素部はスイッチング
素子と液晶を有し、液晶に印加する表示データで光の透
過を制御し、画像表示を行う液晶表示装置において、1
水平ライン分の表示データをN(Nは整数)分割して、
1/N水平ライン分のデジタル表示データを順次取り込
み、一時記憶する手段と、1/N水平ライン分のデジタ
ル表示データを対応するアナログ表示データに変換する
手段と、1/N水平ライン分のアナログ表示データ毎に
順次取り込み、1水平ライン分の前記アナログ表示デー
タを取り込んだ後、画素部に同時に出力する手段を設け
た構成の多階調駆動回路を用いる。
【0039】更に又、本発明においては、マトリックス
状に配列された画素部を有し、各々の該画素部がスイッ
チング素子と表示部とからなり、この画素部の各水平ラ
イン毎にスイッチング素子を介して表示部に表示データ
を印加して多階調の画像表示を行う画像表示装置におい
て、マトリックス状に配列された画素部の水平方向をM
(Mは整数)分割し、M分割された画素部のそれぞれに
水平ライン毎の表示データを印加する、水平方向に配列
されたM個の多階調駆動回路を有し、水平方向に配列さ
れたM個の多階調駆動回路が各々順次にM分割された画
素部の表示データをN(Nは整数)分割して、1/(M
×N)水平ライン分の対応するデジタル表示データを順
次取り込み一時記憶する手段と、記憶手段に接続され、
1/(M×N)水平ライン分の対応するデジタル表示デ
ータを取り込む毎に対応するアナログ表示データに変換
する手段と、変換手段に接続され、アナログ表示データ
を1/M水平ライン分取り込む手段を有し、M個の多階
調駆動回路がすべてアナログ表示データを1/M水平ラ
イン分取り込んだ後、1水平ライン分のアナログ表示デ
ータを表示画素部に同時に印加する構成とする。
状に配列された画素部を有し、各々の該画素部がスイッ
チング素子と表示部とからなり、この画素部の各水平ラ
イン毎にスイッチング素子を介して表示部に表示データ
を印加して多階調の画像表示を行う画像表示装置におい
て、マトリックス状に配列された画素部の水平方向をM
(Mは整数)分割し、M分割された画素部のそれぞれに
水平ライン毎の表示データを印加する、水平方向に配列
されたM個の多階調駆動回路を有し、水平方向に配列さ
れたM個の多階調駆動回路が各々順次にM分割された画
素部の表示データをN(Nは整数)分割して、1/(M
×N)水平ライン分の対応するデジタル表示データを順
次取り込み一時記憶する手段と、記憶手段に接続され、
1/(M×N)水平ライン分の対応するデジタル表示デ
ータを取り込む毎に対応するアナログ表示データに変換
する手段と、変換手段に接続され、アナログ表示データ
を1/M水平ライン分取り込む手段を有し、M個の多階
調駆動回路がすべてアナログ表示データを1/M水平ラ
イン分取り込んだ後、1水平ライン分のアナログ表示デ
ータを表示画素部に同時に印加する構成とする。
【0040】更に第2の目的を達成するために、本発明
においては、液晶に印加する電圧と輝度の関係を示す曲
線を複数の直線で近似し、複数の直線の軌跡に沿う様
に、前記デジタル表示データで表現する表示輝度と前記
液晶に印加する電圧を対応させるため、デジタル表示デ
ータを何れの直線で近似するかを判定する判定手段と、
デジタル表示データの各ビット当たり複数の重み付け有
する電流を生成する手段から、判定手段の結果に基ずい
て、デジタル表示データの各ビット当たり複数の重み付
けを有する電流値の何れかを選択手段で選択した後、電
流値を加算し電圧に変換して、出力する構成とする。
においては、液晶に印加する電圧と輝度の関係を示す曲
線を複数の直線で近似し、複数の直線の軌跡に沿う様
に、前記デジタル表示データで表現する表示輝度と前記
液晶に印加する電圧を対応させるため、デジタル表示デ
ータを何れの直線で近似するかを判定する判定手段と、
デジタル表示データの各ビット当たり複数の重み付け有
する電流を生成する手段から、判定手段の結果に基ずい
て、デジタル表示データの各ビット当たり複数の重み付
けを有する電流値の何れかを選択手段で選択した後、電
流値を加算し電圧に変換して、出力する構成とする。
【0041】更に又、本発明においては、液晶に印加す
る電圧と輝度の関係を示す曲線を複数の直線で近似し、
複数の直線の軌跡に沿う様に、前記デジタル表示データ
で表現する表示輝度と前記液晶に印加する電圧を対応さ
せるため、デジタル表示データを何れの直線で近似する
かを判定する判定手段と、デジタル表示データの各ビッ
ト当たり複数の重み付け有する電流を生成する手段と前
記電流生成手段に供給する電圧を可変として重み付けを
可変にし、判定手段の結果に基ずいて、デジタル表示デ
ータの各ビット当たり複数の重み付けを有する電流値の
何れかを選択手段で選択した後、電流値を加算し電圧に
変換して、出力する構成とする。
る電圧と輝度の関係を示す曲線を複数の直線で近似し、
複数の直線の軌跡に沿う様に、前記デジタル表示データ
で表現する表示輝度と前記液晶に印加する電圧を対応さ
せるため、デジタル表示データを何れの直線で近似する
かを判定する判定手段と、デジタル表示データの各ビッ
ト当たり複数の重み付け有する電流を生成する手段と前
記電流生成手段に供給する電圧を可変として重み付けを
可変にし、判定手段の結果に基ずいて、デジタル表示デ
ータの各ビット当たり複数の重み付けを有する電流値の
何れかを選択手段で選択した後、電流値を加算し電圧に
変換して、出力する構成とする。
【0042】また、本発明においては、スイッチング素
子、液晶で各表示画素部を構成するアクティブマトリッ
クス液晶パネルと、入力したnビット(nは整数)の表
示データより2のn乗レベルの電圧のいずれかを選択す
る電圧セレクタと、選択した電圧を各表示画素部に印加
し、2のn乗レベルの表示輝度を持つ階調色を得ること
が可能なX駆動手段からなる液晶表示装置における駆動
方法おいて、X方向1ラインの走査時間内、つまり、ス
イッチング素子が導通状態のときに、2のn乗本以下の
液晶印加電圧用電源線に異なるレベルの電圧を順次印加
して、表示データに対応した電圧が前記液晶印加電圧用
電源線に印加されたときに、各表示画素部に前記選択し
た電圧を伝播し液晶に蓄積する。
子、液晶で各表示画素部を構成するアクティブマトリッ
クス液晶パネルと、入力したnビット(nは整数)の表
示データより2のn乗レベルの電圧のいずれかを選択す
る電圧セレクタと、選択した電圧を各表示画素部に印加
し、2のn乗レベルの表示輝度を持つ階調色を得ること
が可能なX駆動手段からなる液晶表示装置における駆動
方法おいて、X方向1ラインの走査時間内、つまり、ス
イッチング素子が導通状態のときに、2のn乗本以下の
液晶印加電圧用電源線に異なるレベルの電圧を順次印加
して、表示データに対応した電圧が前記液晶印加電圧用
電源線に印加されたときに、各表示画素部に前記選択し
た電圧を伝播し液晶に蓄積する。
【0043】更に、第1の目的を達成するために、本発
明においては、第一のスイッチング素子、液晶でマトリ
ックス状の表示画素部の各画素を構成するアクティブマ
トリックス液晶パネルと、該表示画素部の一水平ライン
上の該画素を選択する走査ライン選択手段と、入力した
nビット(nは整数)の表示デ−タに対応する電圧を、
該走査ライン選択手段によって選択される前記画素の各
々に印加し、2のn乗レベルの表示輝度をもつ階調色を
得るX駆動手段とからなる液晶表示装置の駆動装置にお
いて、該X駆動手段が、少なくとも1以上で2のn乗本
以下の液晶印加電圧用電源線と、該液晶印加電圧用電源
線に対し、X方向1ラインの走査時間内に2のn乗レベ
ルの電圧を順次印加する印加手段と、前記表示デ−タに
対応した該電圧が前記液晶印加電圧用電源線に印加され
た時に、前記各表示画素部に前記電圧を伝播し液晶を駆
動する手段とを有し、前記表示デ−タに対応する階調を
得る構成とする。
明においては、第一のスイッチング素子、液晶でマトリ
ックス状の表示画素部の各画素を構成するアクティブマ
トリックス液晶パネルと、該表示画素部の一水平ライン
上の該画素を選択する走査ライン選択手段と、入力した
nビット(nは整数)の表示デ−タに対応する電圧を、
該走査ライン選択手段によって選択される前記画素の各
々に印加し、2のn乗レベルの表示輝度をもつ階調色を
得るX駆動手段とからなる液晶表示装置の駆動装置にお
いて、該X駆動手段が、少なくとも1以上で2のn乗本
以下の液晶印加電圧用電源線と、該液晶印加電圧用電源
線に対し、X方向1ラインの走査時間内に2のn乗レベ
ルの電圧を順次印加する印加手段と、前記表示デ−タに
対応した該電圧が前記液晶印加電圧用電源線に印加され
た時に、前記各表示画素部に前記電圧を伝播し液晶を駆
動する手段とを有し、前記表示デ−タに対応する階調を
得る構成とする。
【0044】上記第4、第5の目的を達成するために、
本発明による液晶ディスプレイ駆動回路は、R、G、B
の各画素を有する液晶パネルに対して印加する電圧値で
表示輝度を制御するカラー液晶ディスプレイ駆動回路に
おいて、それぞれnビットのR、G、B表示データをm
(>n)ビットの表示データに変換するデータ変換手段
と、前記mビットの表示データを一時記憶する手段と、
(2のm乗)レベルの電圧を生成する手段と、前記一時
記憶された表示データに基づいて、前記(2のm乗)レ
ベルのうちのいずれかのレベルの電圧を選択し液晶パネ
ルに出力する手段とを設けたものである。
本発明による液晶ディスプレイ駆動回路は、R、G、B
の各画素を有する液晶パネルに対して印加する電圧値で
表示輝度を制御するカラー液晶ディスプレイ駆動回路に
おいて、それぞれnビットのR、G、B表示データをm
(>n)ビットの表示データに変換するデータ変換手段
と、前記mビットの表示データを一時記憶する手段と、
(2のm乗)レベルの電圧を生成する手段と、前記一時
記憶された表示データに基づいて、前記(2のm乗)レ
ベルのうちのいずれかのレベルの電圧を選択し液晶パネ
ルに出力する手段とを設けたものである。
【0045】前記生成する手段と前記出力する手段と
を、前記mビットの表示データ毎にアナログ信号に変換
するデジタル/アナログ変換手段で置き換えてもよい。
を、前記mビットの表示データ毎にアナログ信号に変換
するデジタル/アナログ変換手段で置き換えてもよい。
【0046】前記データ変換手段は変換定数を格納する
構成とし、該変換定数を記憶する手段から変換定数を読
み込むようにすることもできる。
構成とし、該変換定数を記憶する手段から変換定数を読
み込むようにすることもできる。
【0047】前記データ変換手段は、R、G、Bの各々
について変換内容の異なる複数のデータ変換回路を有し
てもよい。
について変換内容の異なる複数のデータ変換回路を有し
てもよい。
【0048】外部から制御信号を受けて、前記データ変
換手段の入力へ接続される表示データバスを他の表示デ
ータバスに切り換える手段を有してもよい。
換手段の入力へ接続される表示データバスを他の表示デ
ータバスに切り換える手段を有してもよい。
【0049】本発明による他の液晶ディスプレイ駆動回
路は、R、G、Bの画素を有する液晶パネルに対して印
加する電圧値で表示輝度を制御するカラー液晶ディスプ
レイ駆動回路において、R、G、B各表示データ毎に、
nビットの表示データを随時取り込み、液晶パネルに対
して同時に出力が可能な容量の表示データを一時記憶す
る手段と、R、G、B各表示データ毎に、(2のn乗)
レベルの電圧を生成する手段と、R、G、B各表示デー
タ毎に、前記一時記憶された表示データに基づいて、前
記(2のn乗)レベルのうちのいずれかのレベルの電圧
を選択し液晶パネルに出力する手段とを設けたものであ
る。
路は、R、G、Bの画素を有する液晶パネルに対して印
加する電圧値で表示輝度を制御するカラー液晶ディスプ
レイ駆動回路において、R、G、B各表示データ毎に、
nビットの表示データを随時取り込み、液晶パネルに対
して同時に出力が可能な容量の表示データを一時記憶す
る手段と、R、G、B各表示データ毎に、(2のn乗)
レベルの電圧を生成する手段と、R、G、B各表示デー
タ毎に、前記一時記憶された表示データに基づいて、前
記(2のn乗)レベルのうちのいずれかのレベルの電圧
を選択し液晶パネルに出力する手段とを設けたものであ
る。
【0050】
【作用】第1の目的、及び第3の目的に対しては、本発
明においては、データを処理する回路、つまり、外部か
らデータを入力する回路をデジタル回路で構成し、信号
駆動回路の生成する信号線分のデータを保持し、出力す
る回路をアナログ回路で構成するデジタル/アナログ混
在回路とし、デジタル回路に関しては、高速なデジタル
表示データを低速なアナログデータに変換するシフト回
路やラッチ回路やデジタル/アナログ変換回路を信号駆
動回路の出力する信号線の容量より少ない容量分設け
る。更に、アナログ回路に関しては、デジタル/アナロ
グ変換回路で変換した低速なアナログデータを順次記憶
するサンプルホールド回路やバッファ回路を設ける。
明においては、データを処理する回路、つまり、外部か
らデータを入力する回路をデジタル回路で構成し、信号
駆動回路の生成する信号線分のデータを保持し、出力す
る回路をアナログ回路で構成するデジタル/アナログ混
在回路とし、デジタル回路に関しては、高速なデジタル
表示データを低速なアナログデータに変換するシフト回
路やラッチ回路やデジタル/アナログ変換回路を信号駆
動回路の出力する信号線の容量より少ない容量分設け
る。更に、アナログ回路に関しては、デジタル/アナロ
グ変換回路で変換した低速なアナログデータを順次記憶
するサンプルホールド回路やバッファ回路を設ける。
【0051】更に、このデジタル回路に関して、高速な
デジタル表示データを低速なアナログデータに変換する
シフト回路やラッチ回路やデジタル/アナログ変換回路
を1/N水平ライン数設ける。更に、このデジタル回路
に関して、デジタル/アナログ変換回路をデータデコー
ド回路と電圧マルチプレクス回路及び分圧回路で構成
し、集積化することも可能である。
デジタル表示データを低速なアナログデータに変換する
シフト回路やラッチ回路やデジタル/アナログ変換回路
を1/N水平ライン数設ける。更に、このデジタル回路
に関して、デジタル/アナログ変換回路をデータデコー
ド回路と電圧マルチプレクス回路及び分圧回路で構成
し、集積化することも可能である。
【0052】これにより、デジタル回路のシフト回路や
ラッチ回路、デジタル/アナログ変換回路は、信号駆動
回路の出力する信号線の容量より少ない容量で構成し、
高速なデジタル表示データを低速なアナログデータの電
圧レベルに変換する作用がある。
ラッチ回路、デジタル/アナログ変換回路は、信号駆動
回路の出力する信号線の容量より少ない容量で構成し、
高速なデジタル表示データを低速なアナログデータの電
圧レベルに変換する作用がある。
【0053】更に、1/N水平ライン分のデジタル回路
のシフト回路やラッチ回路、デジタル/アナログ変換回
路は、高速なデジタル表示データを低速なアナログデー
タの電圧レベルに変換する作用がある。
のシフト回路やラッチ回路、デジタル/アナログ変換回
路は、高速なデジタル表示データを低速なアナログデー
タの電圧レベルに変換する作用がある。
【0054】更に又、アナログ回路のサンプルホールド
回路は、信号線分のアナログデータを電圧レベルで一定
期間保持する作用があり、バッファ回路は前記アナログ
データの電圧レベルを液晶印加電圧に変換し、信号線に
出力する作用がある。
回路は、信号線分のアナログデータを電圧レベルで一定
期間保持する作用があり、バッファ回路は前記アナログ
データの電圧レベルを液晶印加電圧に変換し、信号線に
出力する作用がある。
【0055】更に、データデコード回路と電圧マルチプ
レクス回路と分圧回路は、デジタル/アナログ変換回路
と同様にデジタルデータをアナログデータに変換する作
用がある。
レクス回路と分圧回路は、デジタル/アナログ変換回路
と同様にデジタルデータをアナログデータに変換する作
用がある。
【0056】又、第2の目的に対して、電流生成手段と
加算手段は、デジタル表示データの各ビットに対応する
電流値を加算し、電圧に変換し出力する作用がある。
加算手段は、デジタル表示データの各ビットに対応する
電流値を加算し、電圧に変換し出力する作用がある。
【0057】更に、デジタル表示データを判定する判定
手段と、1ビット当たり複数の電流から何れかを選択す
る選択手段は、加算手段に供給する電流値を表示データ
毎に補正する作用を有し、これにより、液晶に印加する
電圧と輝度の関係の曲線を複数の直線で近似できる作用
と、表示データと輝度の関係を視覚特性に沿った関係に
する作用がある。
手段と、1ビット当たり複数の電流から何れかを選択す
る選択手段は、加算手段に供給する電流値を表示データ
毎に補正する作用を有し、これにより、液晶に印加する
電圧と輝度の関係の曲線を複数の直線で近似できる作用
と、表示データと輝度の関係を視覚特性に沿った関係に
する作用がある。
【0058】更に又、電流生成回路に供給する電圧を可
変とすることで、液晶に印加する電圧と輝度の関係の曲
線を近似する複数の直線を容易に可変に出来、表示デー
タと輝度の関係を視覚特性に沿った関係にする作用があ
る。
変とすることで、液晶に印加する電圧と輝度の関係の曲
線を近似する複数の直線を容易に可変に出来、表示デー
タと輝度の関係を視覚特性に沿った関係にする作用があ
る。
【0059】又、第1の目的に対して、本発明では、X
方向の1走査期間内に1つの電源線に異なるレベルの電
圧を順次印加し、必要な電圧レベルの印加時間のみ液晶
パネルの各画素に印加することができる。更に、電源線
への異なるレベルの電圧の印加時間を設定可能とするこ
とで、液晶材料、電圧レベル等の変更に対しても、印加
時間の設定値を変更するだけで十分対応できる。
方向の1走査期間内に1つの電源線に異なるレベルの電
圧を順次印加し、必要な電圧レベルの印加時間のみ液晶
パネルの各画素に印加することができる。更に、電源線
への異なるレベルの電圧の印加時間を設定可能とするこ
とで、液晶材料、電圧レベル等の変更に対しても、印加
時間の設定値を変更するだけで十分対応できる。
【0060】第4の目的に対して、nビットのデジタル
データをm(>n)ビットにデータを変換するデータ変
換手段は、入力するnビットの表示データに重み付けを
する作用がある。2×(2のm乗)レベルの電圧を生成
する手段は、液晶駆動回路内部で、処理されるmビット
の表示データから液晶に印加する正負の電位レベルを生
成する。2×(2のm乗)レベルの電圧のうち、mビッ
トの表示データに対応する電圧を選択して液晶パネルに
出力される。入力する表示データ量の2×(2のn乗)
レベル以上の電圧レベルを液晶パネルに供給することが
可能となり、カラーフィルタの特性差等を補償し、良好
な表示品質を得ることができる。
データをm(>n)ビットにデータを変換するデータ変
換手段は、入力するnビットの表示データに重み付けを
する作用がある。2×(2のm乗)レベルの電圧を生成
する手段は、液晶駆動回路内部で、処理されるmビット
の表示データから液晶に印加する正負の電位レベルを生
成する。2×(2のm乗)レベルの電圧のうち、mビッ
トの表示データに対応する電圧を選択して液晶パネルに
出力される。入力する表示データ量の2×(2のn乗)
レベル以上の電圧レベルを液晶パネルに供給することが
可能となり、カラーフィルタの特性差等を補償し、良好
な表示品質を得ることができる。
【0061】また、第5の目的に対して、nビットの表
示データを随時取り込み、液晶パネルに対して同時に出
力が可能な容量の表示データを一時記憶する手段と、
(2のn乗)レベルの電圧を生成する手段と、前記液晶
パネルに出力する手段の各手段を、R、G、B各表示デ
ータバス毎に分離することは、R、G、B各表示データ
バス毎に(2のn乗)レベルの電圧を供給する事を可能
とする。
示データを随時取り込み、液晶パネルに対して同時に出
力が可能な容量の表示データを一時記憶する手段と、
(2のn乗)レベルの電圧を生成する手段と、前記液晶
パネルに出力する手段の各手段を、R、G、B各表示デ
ータバス毎に分離することは、R、G、B各表示データ
バス毎に(2のn乗)レベルの電圧を供給する事を可能
とする。
【0062】更に、表示データの特性に応じて、R、
G、B各表示データごとにデータ変換の内容を変更でき
るようにすることにより、モノクロ表示に切り換えた場
合でも、良好な品質のカラー多色表示が可能になる。
G、B各表示データごとにデータ変換の内容を変更でき
るようにすることにより、モノクロ表示に切り換えた場
合でも、良好な品質のカラー多色表示が可能になる。
【0063】本発明の第一の実施例を図1、図5、図6
と図7を用いて説明する。
と図7を用いて説明する。
【0064】図1は、本発明のデジタル/アナログ変換
(以下、Digital/Analog Conver
ter:DACと略す。)方式の信号駆動回路の一実施
例を示したものである。
(以下、Digital/Analog Conver
ter:DACと略す。)方式の信号駆動回路の一実施
例を示したものである。
【0065】100はデジタル表示データであり、多色
/多階調を実現するため、1画素当たり複数のビット幅
を有す。本実施例では、6画素並列で入力するものとす
る。101はデジタル表示データ100に同期したシフ
トクロックであり、102はデジタル表示データ100
を順次取り込むシフトレジスタである。本実施例ではシ
フトレジスタ102は4シフトクロックに対応する24
画素分のデータを取り込むものとする。103はシフト
レジスタ102の出力するデータ線である。104はラ
ッチクロックであり、105は前記24画素分のデータ
を同時に取り込むラッチである。尚、前記デジタル表示
データ100の並列入力する画素数が6画素以外の複数
画素で合っても、前記シフトレジスタ102、ラッチ1
05の容量を変更するだけで構成は同様である。106
はラッチ105の出力するデータ線である。107はデ
ジタルデータをアナログデータに変換するDACであ
り、108は24画素分のアナログデータが同時に転送
可能なデータ線である。109は前記アナログデータを
24画素毎にサンプリングするサンプリングクロックで
あり、110はサンプルホールド回路、111は240
画素分のデータを同時に保持するホールドクロックであ
る。112はサンプルホールド回路110の出力する2
40画素分のデータを転送するデータ線、113はバッ
ファ、114は信号線であり、本実施例の信号駆動回路
は240本の信号線114を有するものとする。尚、本
実施例では信号線114は240本としているが、信号
線114の本数によって前記サンプルホールド回路11
0、バッファ113の容量を変更するだけで構成は同様
である。
/多階調を実現するため、1画素当たり複数のビット幅
を有す。本実施例では、6画素並列で入力するものとす
る。101はデジタル表示データ100に同期したシフ
トクロックであり、102はデジタル表示データ100
を順次取り込むシフトレジスタである。本実施例ではシ
フトレジスタ102は4シフトクロックに対応する24
画素分のデータを取り込むものとする。103はシフト
レジスタ102の出力するデータ線である。104はラ
ッチクロックであり、105は前記24画素分のデータ
を同時に取り込むラッチである。尚、前記デジタル表示
データ100の並列入力する画素数が6画素以外の複数
画素で合っても、前記シフトレジスタ102、ラッチ1
05の容量を変更するだけで構成は同様である。106
はラッチ105の出力するデータ線である。107はデ
ジタルデータをアナログデータに変換するDACであ
り、108は24画素分のアナログデータが同時に転送
可能なデータ線である。109は前記アナログデータを
24画素毎にサンプリングするサンプリングクロックで
あり、110はサンプルホールド回路、111は240
画素分のデータを同時に保持するホールドクロックであ
る。112はサンプルホールド回路110の出力する2
40画素分のデータを転送するデータ線、113はバッ
ファ、114は信号線であり、本実施例の信号駆動回路
は240本の信号線114を有するものとする。尚、本
実施例では信号線114は240本としているが、信号
線114の本数によって前記サンプルホールド回路11
0、バッファ113の容量を変更するだけで構成は同様
である。
【0066】図5は、図1に示すサンプルホールド回路
110のサンプリングクロック109を生成するサンプ
リングクロック生成回路を示したものである。
110のサンプリングクロック109を生成するサンプ
リングクロック生成回路を示したものである。
【0067】図5において、500はサンプリングクロ
ック生成回路であり、シフトレジスタで構成可能であ
る。501は入力するイネーブル信号、502は出力す
るイネーブル信号である。
ック生成回路であり、シフトレジスタで構成可能であ
る。501は入力するイネーブル信号、502は出力す
るイネーブル信号である。
【0068】図6は、図1に示す信号駆動回路の動作を
示すタイミング図である。図6において、(a)はシフ
トクロック101、(b)はラッチクロック104であ
り、各々(c)から(d)の6画素並列のデジタル表示
データ100−1から100−6に同期している。
(e)と(f)はデータ線106−1から106−24
の動作を示したもので(b)のラッチクロック104に
同期してデータを更新する。(g)と(h)は(e)と
(f)のデジタルデータ106−1と106−24をア
ナログデータ108−1と108−24に変換し、且つ
タイムスケールを縮小したものである。240画素分の
信号線114を有することからD1からD240のデー
タを処理している。(i)(j)(k)はサンプルホー
ルドクロック109−1、109−2、109−10の
動作を示したもので、(i)(j)(k)と順次有効と
なる。(l)(m)(n)(o)はサンプルホールド回
路110の内部においてサンプリングしている様子を示
したものである。(p)は240画素分のアナログデー
タを同期化するホールドクロック111であり、(q)
(r)は同期化されたバッファ114−1、114−2
40から出力される240本の信号線113−1、11
3−240の動作を示すものである。
示すタイミング図である。図6において、(a)はシフ
トクロック101、(b)はラッチクロック104であ
り、各々(c)から(d)の6画素並列のデジタル表示
データ100−1から100−6に同期している。
(e)と(f)はデータ線106−1から106−24
の動作を示したもので(b)のラッチクロック104に
同期してデータを更新する。(g)と(h)は(e)と
(f)のデジタルデータ106−1と106−24をア
ナログデータ108−1と108−24に変換し、且つ
タイムスケールを縮小したものである。240画素分の
信号線114を有することからD1からD240のデー
タを処理している。(i)(j)(k)はサンプルホー
ルドクロック109−1、109−2、109−10の
動作を示したもので、(i)(j)(k)と順次有効と
なる。(l)(m)(n)(o)はサンプルホールド回
路110の内部においてサンプリングしている様子を示
したものである。(p)は240画素分のアナログデー
タを同期化するホールドクロック111であり、(q)
(r)は同期化されたバッファ114−1、114−2
40から出力される240本の信号線113−1、11
3−240の動作を示すものである。
【0069】図7は図1に示すD/A方式の信号駆動回
路に対して、カラー対応とした場合に、R、G、B各表
示データ毎にDACを分離した方式を採用した信号駆動
回路を示したものである。
路に対して、カラー対応とした場合に、R、G、B各表
示データ毎にDACを分離した方式を採用した信号駆動
回路を示したものである。
【0070】図7において、100RはRデジタル表示
データ、100GはGデジタル表示データ、100Bは
Bデジタル表示データである。102RはR用シフトレ
ジスタ、102GはG用シフトレジスタ、102BはB
用シフトレジスタである。103RはR用データ線、1
03GはG用データ線、103BはB用データ線であ
る。105RはR用ラッチ、105GはG用ラッチ、1
05BはB用ラッチである。106RはR用データ線、
106GはG用データ線、106BはB用データ線であ
る。107RはR用DAC、107GはG用DAC、1
07BはB用DACである。108RはR用データ線、
108GはG用データ線、108BはB用データ線であ
る。
データ、100GはGデジタル表示データ、100Bは
Bデジタル表示データである。102RはR用シフトレ
ジスタ、102GはG用シフトレジスタ、102BはB
用シフトレジスタである。103RはR用データ線、1
03GはG用データ線、103BはB用データ線であ
る。105RはR用ラッチ、105GはG用ラッチ、1
05BはB用ラッチである。106RはR用データ線、
106GはG用データ線、106BはB用データ線であ
る。107RはR用DAC、107GはG用DAC、1
07BはB用DACである。108RはR用データ線、
108GはG用データ線、108BはB用データ線であ
る。
【0071】再び、図1から詳しく動作の説明する。
【0072】シフトレジスタ102は、6画素分のデジ
タル表示データ100をシフトクロック101の1サイ
クルで順次取り込み、4サイクル24画素分のデータを
まとめて順次データ線103に転送する。シフトレジス
タ102で処理された24画素分のデータがラッチ10
5に同時に保持される。
タル表示データ100をシフトクロック101の1サイ
クルで順次取り込み、4サイクル24画素分のデータを
まとめて順次データ線103に転送する。シフトレジス
タ102で処理された24画素分のデータがラッチ10
5に同時に保持される。
【0073】この動作の様子を図6を用いて説明する。
(c)と(d)は、デジタル表示データ100−1、1
00−6を記載したものであるが、(a)のシフトクロ
ック101に同期している。更に(b)のラッチクロッ
ク104は、(a)のシフトクロック101を4分周し
たものである。この2つのクロックにより、(c)のデ
ジタル表示データ101−1のD1は、(e)のデータ
線106−1のD1に変換され、順次動作を繰返し、
(d)のデジタル表示データ101−6のD6は、
(f)のデータ線101−24のD24に変換される。
以下同様に、(c)のデジタル表示データ101−1の
D25は(e)のデータ線106−1のD25に、
(d)のデジタル表示データ101−6のD48は、
(f)のデータ線106−24のD48に順次変換され
る。
(c)と(d)は、デジタル表示データ100−1、1
00−6を記載したものであるが、(a)のシフトクロ
ック101に同期している。更に(b)のラッチクロッ
ク104は、(a)のシフトクロック101を4分周し
たものである。この2つのクロックにより、(c)のデ
ジタル表示データ101−1のD1は、(e)のデータ
線106−1のD1に変換され、順次動作を繰返し、
(d)のデジタル表示データ101−6のD6は、
(f)のデータ線101−24のD24に変換される。
以下同様に、(c)のデジタル表示データ101−1の
D25は(e)のデータ線106−1のD25に、
(d)のデジタル表示データ101−6のD48は、
(f)のデータ線106−24のD48に順次変換され
る。
【0074】図1のDAC107は、24画素分のデジ
タルデータ毎に順次アナログデータに変換する動作を繰
返し、データ線108に出力する。前記デジタルからア
ナログに変換されたデータは、24画素分毎にサンプル
ホールド回路110に入力され、10回の繰返しで24
0画素分のデータが取り込まれる。
タルデータ毎に順次アナログデータに変換する動作を繰
返し、データ線108に出力する。前記デジタルからア
ナログに変換されたデータは、24画素分毎にサンプル
ホールド回路110に入力され、10回の繰返しで24
0画素分のデータが取り込まれる。
【0075】従来の信号駆動回路では、前記シフトレジ
スタ102、ラッチ105、DAC107が240画素
分の回路が必要であったが、本発明によれば、前記回路
部は約10分の1の回路規模で構成可能である。
スタ102、ラッチ105、DAC107が240画素
分の回路が必要であったが、本発明によれば、前記回路
部は約10分の1の回路規模で構成可能である。
【0076】ここで、図5にサンプリングクロック10
9を生成するサンプリングクロック生成回路500を示
す。サンプリングクロック生成回路500はイネーブル
信号101とラッチクロック104を入力して動作する
シフトレジスタとなっている。つまり、イネーブル信号
501の有効極性を’ハイ’レベルとすると、イネーブ
ル信号501が’ハイ’レベルとなった後、ラッチクロ
ック104が入力される毎にサンプリングクロック10
9−1から順に109−10まで有効となる。そして、
109−10が有効となった後に、イネーブル信号50
2を有効とする。
9を生成するサンプリングクロック生成回路500を示
す。サンプリングクロック生成回路500はイネーブル
信号101とラッチクロック104を入力して動作する
シフトレジスタとなっている。つまり、イネーブル信号
501の有効極性を’ハイ’レベルとすると、イネーブ
ル信号501が’ハイ’レベルとなった後、ラッチクロ
ック104が入力される毎にサンプリングクロック10
9−1から順に109−10まで有効となる。そして、
109−10が有効となった後に、イネーブル信号50
2を有効とする。
【0077】この動作を図6を用いて説明する。(e)
のデジタルデータ106−1は、タイムスケールを縮小
して記載した(g)のアナログデータ108−1に、
(f)のデジタルデータ106−24は、(h)のアナ
ログデータ108−24に各々変換される。そして、変
換された(g)のアナログデータ108−1から(h)
のアナログデータ108−24は、(i)のサンプリン
グクロック109−1から(k)のサンプリングクロッ
ク109−10で24画素毎にサンプリングされ、
(l)のサンプリングデータ110−1から(o)のサ
ンプリングデータ110−240に変換される。尚、
(l)のサンプリングデータ110−1から(o)のサ
ンプリングデータ110−240は対応する(i)のサ
ンプリングクロック109−1から(j)のサンプリン
グクロック109−10が有効となるまで保持される。
そして、240画素分のデータが揃った後、ホールドク
ロック111が有効となると、図1のバッファ113を
介して、図6に示すように(q)の信号線113−1か
ら(r)の信号線113−240に液晶印加電圧を出力
する。
のデジタルデータ106−1は、タイムスケールを縮小
して記載した(g)のアナログデータ108−1に、
(f)のデジタルデータ106−24は、(h)のアナ
ログデータ108−24に各々変換される。そして、変
換された(g)のアナログデータ108−1から(h)
のアナログデータ108−24は、(i)のサンプリン
グクロック109−1から(k)のサンプリングクロッ
ク109−10で24画素毎にサンプリングされ、
(l)のサンプリングデータ110−1から(o)のサ
ンプリングデータ110−240に変換される。尚、
(l)のサンプリングデータ110−1から(o)のサ
ンプリングデータ110−240は対応する(i)のサ
ンプリングクロック109−1から(j)のサンプリン
グクロック109−10が有効となるまで保持される。
そして、240画素分のデータが揃った後、ホールドク
ロック111が有効となると、図1のバッファ113を
介して、図6に示すように(q)の信号線113−1か
ら(r)の信号線113−240に液晶印加電圧を出力
する。
【0078】次に、図7の色補正が可能なカラー対応可
能な信号駆動手段の動作の説明をする。
能な信号駆動手段の動作の説明をする。
【0079】図7において、デジタル表示データ100
R、100G、100Bは各々2画素並列転送するもの
で、計6画素並列転送する。つまり、図1に示す信号駆
動回路と同様の容量のデータを順次入力することにな
る。シフトレジスタ102R、102G、102Bは各
色各々8画素分、計24画素分のデジタル表示データ1
00R、100G、100Bを各々データ線103R、
103G、103Bに転送する。そして、図1の信号駆
動回路と同様に24画素分取り込んだ後に、各々のラッ
チ105R、105G、105Bでラッチし、各々のデ
ータ線106R、106G、106Bでデータ揃えを行
う。各々のDAC107R、107G、107Bは各々
のデータ線106R、106G、106Bのデジタル値
の各ビットの重み付けを異なるように構成しており、各
々に同一データが入力されても、各々のデータ線108
R、108G、108Bに現れるアナログ値が異なるよ
うになっている。このことから、各色の色補正が可能と
なる。
R、100G、100Bは各々2画素並列転送するもの
で、計6画素並列転送する。つまり、図1に示す信号駆
動回路と同様の容量のデータを順次入力することにな
る。シフトレジスタ102R、102G、102Bは各
色各々8画素分、計24画素分のデジタル表示データ1
00R、100G、100Bを各々データ線103R、
103G、103Bに転送する。そして、図1の信号駆
動回路と同様に24画素分取り込んだ後に、各々のラッ
チ105R、105G、105Bでラッチし、各々のデ
ータ線106R、106G、106Bでデータ揃えを行
う。各々のDAC107R、107G、107Bは各々
のデータ線106R、106G、106Bのデジタル値
の各ビットの重み付けを異なるように構成しており、各
々に同一データが入力されても、各々のデータ線108
R、108G、108Bに現れるアナログ値が異なるよ
うになっている。このことから、各色の色補正が可能と
なる。
【0080】サンプルホールド回路110以降の動作
は、図1に示す信号駆動回路と同様となる。尚、図1及
び図7に示す信号駆動回路は、図5のサンプリングクロ
ック生成回路を含めて、集積化することも可能である。
は、図1に示す信号駆動回路と同様となる。尚、図1及
び図7に示す信号駆動回路は、図5のサンプリングクロ
ック生成回路を含めて、集積化することも可能である。
【0081】本発明の他の実施例を図8と図9を用いて
説明する。
説明する。
【0082】図8は、本発明のデジタル方式の信号駆動
回路を示したものである。
回路を示したものである。
【0083】図8において、800はデジタルデータを
デコードするデコーダであり、801はデコードした結
果の選択信号である。802、803は電源線、804
は複数の電圧レベル発生手段としての分圧回路、805
は多レベルの液晶印加電圧である。806は選択信号に
応じて、複数の電圧レベルを選択する手段としての電圧
マルチプレクサである。デコーダ800、分圧回路80
4、及び電圧マルチプレクサ809は先の図1及び図7
に示した実施例におけるDAC107に相当する機能を
持つ。
デコードするデコーダであり、801はデコードした結
果の選択信号である。802、803は電源線、804
は複数の電圧レベル発生手段としての分圧回路、805
は多レベルの液晶印加電圧である。806は選択信号に
応じて、複数の電圧レベルを選択する手段としての電圧
マルチプレクサである。デコーダ800、分圧回路80
4、及び電圧マルチプレクサ809は先の図1及び図7
に示した実施例におけるDAC107に相当する機能を
持つ。
【0084】図9は、図8に示す信号駆動回路を色補正
が可能なカラー対応の信号駆動回路とした実施例であ
る。
が可能なカラー対応の信号駆動回路とした実施例であ
る。
【0085】図9において、800RはR用デコーダ、
800GはG用デコーダ、800BはB用デコーダであ
る。801RはR用選択信号、801GはG用選択信
号、801BはB用選択信号である。804RはR用分
圧回路、804GはG用分圧回路、804BはB用分圧
回路であり、各色に対応して、分圧比を変えることが可
能である。805RはR用多レベル液晶印加電圧、80
5GはG用多レベル液晶印加電圧、805BはB用多レ
ベル液晶印加電圧である。806RはR用電圧マルチプ
レクサ、806GはG用電圧マルチプレクサ、806B
はB用電圧マルチプレクサである。807RはR用デー
タ線、807GはG用データ線、807BはB用データ
線である。
800GはG用デコーダ、800BはB用デコーダであ
る。801RはR用選択信号、801GはG用選択信
号、801BはB用選択信号である。804RはR用分
圧回路、804GはG用分圧回路、804BはB用分圧
回路であり、各色に対応して、分圧比を変えることが可
能である。805RはR用多レベル液晶印加電圧、80
5GはG用多レベル液晶印加電圧、805BはB用多レ
ベル液晶印加電圧である。806RはR用電圧マルチプ
レクサ、806GはG用電圧マルチプレクサ、806B
はB用電圧マルチプレクサである。807RはR用デー
タ線、807GはG用データ線、807BはB用データ
線である。
【0086】デコーダ800R、800G、800B、
分圧回路804R、804G、804B、電圧マルチプ
レクサ806R、806G、806Bは色毎の組合せで
先のDAC107R、107G、107Bと同等の機能
を有する。
分圧回路804R、804G、804B、電圧マルチプ
レクサ806R、806G、806Bは色毎の組合せで
先のDAC107R、107G、107Bと同等の機能
を有する。
【0087】再び、図8の動作を詳しく説明する。
【0088】デジタル表示データ100が、シフトレジ
スタ102、ラッチ105を介して、データ線107に
現れる動作は、図1に示した信号駆動回路の動作と同様
である。デコーダ800は、各画素複数ビットのデジタ
ルデータをデコードして選択信号801とする。例え
ば、各画素3ビットのデータで多色/多階調を実現する
場合、2の3乗の8本の選択信号801が各画素毎に存
在し、その内何れかが有効となる。又、分圧回路804
では、電源802、803から多レベルの液晶印加電圧
805を生成し、前記選択信号801が各画素8本の
時、8レベルの電圧を生成する。電圧マルチプレクサ8
06では、前記選択信号801の内有効となった信号線
に対応する多レベルの液晶印加電圧805の電圧レベル
を選択し、データ線108に出力する。
スタ102、ラッチ105を介して、データ線107に
現れる動作は、図1に示した信号駆動回路の動作と同様
である。デコーダ800は、各画素複数ビットのデジタ
ルデータをデコードして選択信号801とする。例え
ば、各画素3ビットのデータで多色/多階調を実現する
場合、2の3乗の8本の選択信号801が各画素毎に存
在し、その内何れかが有効となる。又、分圧回路804
では、電源802、803から多レベルの液晶印加電圧
805を生成し、前記選択信号801が各画素8本の
時、8レベルの電圧を生成する。電圧マルチプレクサ8
06では、前記選択信号801の内有効となった信号線
に対応する多レベルの液晶印加電圧805の電圧レベル
を選択し、データ線108に出力する。
【0089】データ線108に現れる各画素の電圧レベ
ルが、サンプルホールド回路110、バッファ113を
介して、信号線114に現れる動作は、図1に示した信
号駆動回路と同様である。
ルが、サンプルホールド回路110、バッファ113を
介して、信号線114に現れる動作は、図1に示した信
号駆動回路と同様である。
【0090】図9の動作を詳しく説明する。
【0091】図9において、Rデジタル表示データ10
0R、Gデジタル表示データ100G、Bデジタル表示
データ100Bは、各々R用シフトレジスタ102R、
G用シフトレジスタ102G、B用シフトレジスタ10
2BとR用ラッチ105R、G用ラッチ105G、B用
ラッチ105Bを介して、各々のデータ線106R、1
06G、106Bに現れる動作は、図7に示した信号駆
動回路の動作と同様である。デコーダ800R、800
G、800Bは、各データ線106R、106G、10
6Bで転送されるデジタルデータをデコードし、各電圧
マルチプレクサ806R、806G、806Bの各選択
信号801R、801G、801Bとして出力する。各
々の電圧マルチプレクサ806R、806G、806B
には、各々対応する分圧回路804R、804G、80
4Bが生成する異なる多レベルの液晶印加電圧805
R、805G、805Bが供給され、前記選択信号80
1R、801G、801Bによって選択するので、前記
デジタル表示データ100R、100G、100Bの値
が同一のものであっても色特性によって、データ線10
8R、108G、108Bに異なるアナログ値を出力す
ることが可能となる。
0R、Gデジタル表示データ100G、Bデジタル表示
データ100Bは、各々R用シフトレジスタ102R、
G用シフトレジスタ102G、B用シフトレジスタ10
2BとR用ラッチ105R、G用ラッチ105G、B用
ラッチ105Bを介して、各々のデータ線106R、1
06G、106Bに現れる動作は、図7に示した信号駆
動回路の動作と同様である。デコーダ800R、800
G、800Bは、各データ線106R、106G、10
6Bで転送されるデジタルデータをデコードし、各電圧
マルチプレクサ806R、806G、806Bの各選択
信号801R、801G、801Bとして出力する。各
々の電圧マルチプレクサ806R、806G、806B
には、各々対応する分圧回路804R、804G、80
4Bが生成する異なる多レベルの液晶印加電圧805
R、805G、805Bが供給され、前記選択信号80
1R、801G、801Bによって選択するので、前記
デジタル表示データ100R、100G、100Bの値
が同一のものであっても色特性によって、データ線10
8R、108G、108Bに異なるアナログ値を出力す
ることが可能となる。
【0092】データ線108R、108G、108Bに
現れる各画素の電圧レベルがサンプルホールド回路11
0、バッファ113を介して、信号線114に現れる動
作は図7に示した信号駆動回路の動作と同様である。
尚、図8及び図9に示す信号駆動回路は、図5に示すサ
ンプリングクロック生成回路を含めて、集積化すること
も可能である。
現れる各画素の電圧レベルがサンプルホールド回路11
0、バッファ113を介して、信号線114に現れる動
作は図7に示した信号駆動回路の動作と同様である。
尚、図8及び図9に示す信号駆動回路は、図5に示すサ
ンプリングクロック生成回路を含めて、集積化すること
も可能である。
【0093】図10に、本発明の信号駆動回路を用いた
液晶表示装置のブロック図を示す。
液晶表示装置のブロック図を示す。
【0094】図10において、1000は、図1、また
は図7、または図8、または図9に記載した本発明の信
号駆動回路である。尚、信号駆動回路1000には、図
5に示すサンプリングクロック生成回路を集積化してい
るものとする。120はカラー液晶パネルであり、水平
解像度が640ドットで1ドットをR、G、B各3画素
で構成しており、水平方向の画素数は、計1920画素
である。そのため、前記240本の信号線114を出力
する信号駆動手段1000は、計8個必要となる。本実
施例において、この8個は、先に述べた水平方向に配列
されたM個の多階調駆動回路のM個に相当する。Mは8
に限定されることは言うまでもない。1001はイネー
ブル信号であり、隣あう信号駆動回路1000と接続す
る。
は図7、または図8、または図9に記載した本発明の信
号駆動回路である。尚、信号駆動回路1000には、図
5に示すサンプリングクロック生成回路を集積化してい
るものとする。120はカラー液晶パネルであり、水平
解像度が640ドットで1ドットをR、G、B各3画素
で構成しており、水平方向の画素数は、計1920画素
である。そのため、前記240本の信号線114を出力
する信号駆動手段1000は、計8個必要となる。本実
施例において、この8個は、先に述べた水平方向に配列
されたM個の多階調駆動回路のM個に相当する。Mは8
に限定されることは言うまでもない。1001はイネー
ブル信号であり、隣あう信号駆動回路1000と接続す
る。
【0095】次に動作の説明をする。
【0096】デジタル表示データ100は、8個の信号
駆動手段1000−1から1000−8に全て入力され
ており、まず、シフトクロック101に同期して、第1
の信号駆動手段1000−1に240画素分入力され、
保持される。第1の信号駆動回路1000−1で240
画素分のデータが保持されると、イネーブル信号100
2−1が有効となり、第2の信号駆動回路1000−2
が動作する。尚、第1の信号駆動回路1000−1のイ
ネーブル信号1002−0は’ハイ’レベルに固定して
あり、常に水平ラインデータの始めから入力動作が開始
出来るように設定してある。第2以降の信号駆動回路1
000に関しては、前段の信号駆動回路1000の出力
するイネーブル信号1002の’ハイ’レベルを入力し
て動作する。そして、前記信号駆動回路1000−1が
取り込んだ240画素分以降の240画素分のデータを
順次取り込む。第2の信号駆動回路1000−2が24
0画素分のデータを取り込み保持すると、前記第1の信
号駆動回路1000−1と同様にイネーブル信号100
2−2を有効とし、第3の信号駆動回路1000−3以
降同様の動作を繰り返す。
駆動手段1000−1から1000−8に全て入力され
ており、まず、シフトクロック101に同期して、第1
の信号駆動手段1000−1に240画素分入力され、
保持される。第1の信号駆動回路1000−1で240
画素分のデータが保持されると、イネーブル信号100
2−1が有効となり、第2の信号駆動回路1000−2
が動作する。尚、第1の信号駆動回路1000−1のイ
ネーブル信号1002−0は’ハイ’レベルに固定して
あり、常に水平ラインデータの始めから入力動作が開始
出来るように設定してある。第2以降の信号駆動回路1
000に関しては、前段の信号駆動回路1000の出力
するイネーブル信号1002の’ハイ’レベルを入力し
て動作する。そして、前記信号駆動回路1000−1が
取り込んだ240画素分以降の240画素分のデータを
順次取り込む。第2の信号駆動回路1000−2が24
0画素分のデータを取り込み保持すると、前記第1の信
号駆動回路1000−1と同様にイネーブル信号100
2−2を有効とし、第3の信号駆動回路1000−3以
降同様の動作を繰り返す。
【0097】第8の信号駆動回路1000−8が240
画素分のデータを取り込み保持した後、ホールドクロッ
ク111が有効となり、デジタル表示データ100に対
応した液晶印加電圧が、信号線114−1から114−
8の計1920本から同時に出力する。ホールドクロッ
ク111が有効となると、各信号駆動回路1000−1
から1000−8は、前記動作を繰り返すことで、順次
水平ラインのデータを取り込み、信号線114から出力
する動作を繰り返す。
画素分のデータを取り込み保持した後、ホールドクロッ
ク111が有効となり、デジタル表示データ100に対
応した液晶印加電圧が、信号線114−1から114−
8の計1920本から同時に出力する。ホールドクロッ
ク111が有効となると、各信号駆動回路1000−1
から1000−8は、前記動作を繰り返すことで、順次
水平ラインのデータを取り込み、信号線114から出力
する動作を繰り返す。
【0098】また、走査回路116は、走査線119を
順次走査する回路であり、イネーブル信号117が有効
な状態で走査クロック118が有効となると、走査線1
19の最上位ラインが有効となる。そして、イネーブル
信号117が無効な状態で走査クロック118が順次有
効となると、走査線119は第2ライン目から順次有効
となるように動作する。この時、走査クロック118と
ホールドクロック1311は同期したクロックであり、
信号線114が出力する液晶印加電圧を走査線119が
所望する画素部300に転送することになる。
順次走査する回路であり、イネーブル信号117が有効
な状態で走査クロック118が有効となると、走査線1
19の最上位ラインが有効となる。そして、イネーブル
信号117が無効な状態で走査クロック118が順次有
効となると、走査線119は第2ライン目から順次有効
となるように動作する。この時、走査クロック118と
ホールドクロック1311は同期したクロックであり、
信号線114が出力する液晶印加電圧を走査線119が
所望する画素部300に転送することになる。
【0099】画素部300は、TFT301と液晶30
2と保持容量303とで構成している。走査線119が
有効となると、TFT301がオン状態となり、信号線
1314から転送されてくる液晶印加電圧をTFT30
1を介して、液晶302と保持容量303に蓄積する。
そして、次ラインの走査線119が、有効となると、T
FT301はオフ状態となり、前記液晶印加電圧を液晶
302と保持容量303に保持することになる。液晶印
加電圧の電圧レベルによって、液晶302を介して、光
の量を制御し、多色/多階調表示を実現する。尚、本実
施例では、水平解像度が640ドットで1ドットをR、
G、B各3画素で構成しているため、240本の信号線
1314を有する信号駆動回路1900を8個使用した
が、解像度にあわせて、信号駆動回路1000の数(M
個)を増加、減少させても同様である。
2と保持容量303とで構成している。走査線119が
有効となると、TFT301がオン状態となり、信号線
1314から転送されてくる液晶印加電圧をTFT30
1を介して、液晶302と保持容量303に蓄積する。
そして、次ラインの走査線119が、有効となると、T
FT301はオフ状態となり、前記液晶印加電圧を液晶
302と保持容量303に保持することになる。液晶印
加電圧の電圧レベルによって、液晶302を介して、光
の量を制御し、多色/多階調表示を実現する。尚、本実
施例では、水平解像度が640ドットで1ドットをR、
G、B各3画素で構成しているため、240本の信号線
1314を有する信号駆動回路1900を8個使用した
が、解像度にあわせて、信号駆動回路1000の数(M
個)を増加、減少させても同様である。
【0100】次に、図1、図7に示した本発明の実施例
に記載したDACにおいて、視覚特性に沿った表示デー
タと輝度の特性を実施可能となる補正手段について、図
11、図12、図13を用いて説明する。
に記載したDACにおいて、視覚特性に沿った表示デー
タと輝度の特性を実施可能となる補正手段について、図
11、図12、図13を用いて説明する。
【0101】図11は、横軸を階調番号、縦軸を表示輝
度とし、視覚特性に沿った階調番号−輝度特性を曲線1
100で示したものである。本実施例では、図1並びに
図7に示す信号駆動回路の入力するデジタル表示データ
100を1画素4ビットとして説明する。よって、デジ
タル表示データ100の1画素当たりの表現しうる階調
数は16(2の4乗)階調となるので、デジタル表示デ
ータ100が16進数Fのとき最も明るい表示輝度を示
すものとし、16進数Fのデータの示す階調番号をNo
15とし、16進数Eのデータの示す階調番号をNo1
4とし、以下順次表示輝度が低下する中間表示輝度に対
応する階調番号を図11のように示し、最も暗い表示輝
度を示すデータである16進数0の階調番号をNo0と
することにする。
度とし、視覚特性に沿った階調番号−輝度特性を曲線1
100で示したものである。本実施例では、図1並びに
図7に示す信号駆動回路の入力するデジタル表示データ
100を1画素4ビットとして説明する。よって、デジ
タル表示データ100の1画素当たりの表現しうる階調
数は16(2の4乗)階調となるので、デジタル表示デ
ータ100が16進数Fのとき最も明るい表示輝度を示
すものとし、16進数Fのデータの示す階調番号をNo
15とし、16進数Eのデータの示す階調番号をNo1
4とし、以下順次表示輝度が低下する中間表示輝度に対
応する階調番号を図11のように示し、最も暗い表示輝
度を示すデータである16進数0の階調番号をNo0と
することにする。
【0102】また、各階調番号に対応する輝度も16種
類選択することが可能となる。階調番号No15で表現
する最も明るい表示輝度をBr15とし、階調番号No
14で表現する表示輝度をBr14とし、階調番号が減
少する中間表示輝度を図11のように示し、階調番号N
o0で表現する最も暗い表示輝度をBr0とすることに
する。
類選択することが可能となる。階調番号No15で表現
する最も明るい表示輝度をBr15とし、階調番号No
14で表現する表示輝度をBr14とし、階調番号が減
少する中間表示輝度を図11のように示し、階調番号N
o0で表現する最も暗い表示輝度をBr0とすることに
する。
【0103】図12は、横軸を液晶に印加する電圧、縦
軸を表示輝度とした時の電圧−表示輝度特性を曲線12
00で示したものである。液晶に印加する電圧を増加さ
せることで、表示輝度は、順次暗くなる特性を有してい
る。
軸を表示輝度とした時の電圧−表示輝度特性を曲線12
00で示したものである。液晶に印加する電圧を増加さ
せることで、表示輝度は、順次暗くなる特性を有してい
る。
【0104】表示輝度Br15を得る電圧をV15と
し、表示輝度Br14を得る電圧をV14とし、以下表
示輝度が低下する中間表示輝度に対応する電圧を図12
のように示し、表示輝度Br0を得る電圧をV0とす
る。
し、表示輝度Br14を得る電圧をV14とし、以下表
示輝度が低下する中間表示輝度に対応する電圧を図12
のように示し、表示輝度Br0を得る電圧をV0とす
る。
【0105】更に、1201、1202、1203は何
れもある範囲で曲線1200を直線で近似したものであ
る。直線1201、1202、1203は、隣接する表
示輝度の輝度差がほぼ同一であり、且つ前記隣接する表
示輝度に対応する電圧の電圧差がほぼ同一である範囲で
設けている。
れもある範囲で曲線1200を直線で近似したものであ
る。直線1201、1202、1203は、隣接する表
示輝度の輝度差がほぼ同一であり、且つ前記隣接する表
示輝度に対応する電圧の電圧差がほぼ同一である範囲で
設けている。
【0106】図13は、図1及び図7の本発明の実施例
に記載したDAC107に補正回路を付加した1画素の
処理を行なう回路図である。1300は電流生成回路で
あり、1301は基準電源、1302−1から1302
−8は基準電流源であり、本実施例では1画素当たり8
種類の基準電流を生成することとし、1303は基準電
流を伝送するデータ線である。
に記載したDAC107に補正回路を付加した1画素の
処理を行なう回路図である。1300は電流生成回路で
あり、1301は基準電源、1302−1から1302
−8は基準電流源であり、本実施例では1画素当たり8
種類の基準電流を生成することとし、1303は基準電
流を伝送するデータ線である。
【0107】1304はデータ線106−1で転送され
る1画素分の表示データの値を判定する判定回路であ
り、1305−1、1305−2、1305−3は、判
定回路1304で生成された判定信号を伝送するデータ
線である。
る1画素分の表示データの値を判定する判定回路であ
り、1305−1、1305−2、1305−3は、判
定回路1304で生成された判定信号を伝送するデータ
線である。
【0108】1306は電流選択回路であり、1306
−1から1306−6のスイッチで構成されている。1
307−1、1307−2は、前記電流選択回路130
6の選択した電流を伝送するデータ線である。1308
は加算回路であり、1309は加算回路1308内のス
イッチであり、1310は抵抗である。
−1から1306−6のスイッチで構成されている。1
307−1、1307−2は、前記電流選択回路130
6の選択した電流を伝送するデータ線である。1308
は加算回路であり、1309は加算回路1308内のス
イッチであり、1310は抵抗である。
【0109】次に、補正の概要について説明する。
【0110】図13において、表示輝度と階調番号との
関係が図中の曲線1100で示した関係とするには、階
調番号に対応する液晶に印加する電圧を制御する必要が
ある。例えば、階調番号No10で表現する表示輝度B
r10を得るためには、図12に示した表示輝度Br1
0に対応する液晶へ印加する電圧はV10であるから、
階調番号N010の表示データではV10の電圧が液晶
に印加出来る様に制御すれば良い。他の階調番号で表現
する表示輝度を得ることも同様に、図11から階調番号
で表現する得たい表示輝度をもとめて、図12から前記
表示輝度を得るために対応する液晶に印加する電圧を決
定することで制御可能となる。
関係が図中の曲線1100で示した関係とするには、階
調番号に対応する液晶に印加する電圧を制御する必要が
ある。例えば、階調番号No10で表現する表示輝度B
r10を得るためには、図12に示した表示輝度Br1
0に対応する液晶へ印加する電圧はV10であるから、
階調番号N010の表示データではV10の電圧が液晶
に印加出来る様に制御すれば良い。他の階調番号で表現
する表示輝度を得ることも同様に、図11から階調番号
で表現する得たい表示輝度をもとめて、図12から前記
表示輝度を得るために対応する液晶に印加する電圧を決
定することで制御可能となる。
【0111】ここで、図12の表示輝度と液晶に印加す
る電圧の関係の曲線1200において、電圧の増加に伴
う輝度変化が単純に減少していないことがわかる。つま
り、明るい範囲の表示輝度の場合や暗い範囲の表示輝度
の場合、電圧の増加に伴い、緩やかに表示輝度は減少
し、明るい範囲の表示輝度と暗い範囲表示輝度の中間の
表示輝度の範囲では電圧の増加に伴い、急俊な減少と成
っている。
る電圧の関係の曲線1200において、電圧の増加に伴
う輝度変化が単純に減少していないことがわかる。つま
り、明るい範囲の表示輝度の場合や暗い範囲の表示輝度
の場合、電圧の増加に伴い、緩やかに表示輝度は減少
し、明るい範囲の表示輝度と暗い範囲表示輝度の中間の
表示輝度の範囲では電圧の増加に伴い、急俊な減少と成
っている。
【0112】そこで、図中のように表示輝度と電圧の関
係を直線で近似することにする。
係を直線で近似することにする。
【0113】つまり、明るい表示輝度範囲の表示輝度B
r15からBr12と、前記表示輝度を得る電圧V15
からV12の特性を直線2101で、中間の表示輝度範
囲の表示輝度Br11からBr4と、前記表示輝度を得
る電圧V11からV4の特性を直線1202で、暗い表
示輝度範囲の表示輝度Br3からBr0と、前記表示輝
度を得る電圧V3からV0の特性を直線1203で近似
することにする。
r15からBr12と、前記表示輝度を得る電圧V15
からV12の特性を直線2101で、中間の表示輝度範
囲の表示輝度Br11からBr4と、前記表示輝度を得
る電圧V11からV4の特性を直線1202で、暗い表
示輝度範囲の表示輝度Br3からBr0と、前記表示輝
度を得る電圧V3からV0の特性を直線1203で近似
することにする。
【0114】図13を用いてその動作を詳しく説明す
る。
る。
【0115】図13において、電流生成回路1300
は、各々重み付けの異なる値を有する複数の基準電流を
生成しデータ線1303で転送する。つまり、基準電流
源1302−1にI1の電流が流れるように設定し、以
下同様に1302−2にI2、1302−3にI3、1
302−4にI4、1302−5にI5、1302−6
にI6、1302−7にI7、1302−8にI8が各
々流れるようにする。
は、各々重み付けの異なる値を有する複数の基準電流を
生成しデータ線1303で転送する。つまり、基準電流
源1302−1にI1の電流が流れるように設定し、以
下同様に1302−2にI2、1302−3にI3、1
302−4にI4、1302−5にI5、1302−6
にI6、1302−7にI7、1302−8にI8が各
々流れるようにする。
【0116】又、表示データは、データ線106−1で
転送され、その内上位2ビットを転送するデータ線10
6−1−3とデータ線106−1−2は判定回路130
4に入力する。判定回路1304では、データ線106
−1−3、106−1−2の何れのデータも’0’であ
ったときデータ線1305−3に判定有効として’1’
を出力し、何れのデータも’1’であったときデータ線
1305−1に判定有効として’1’を出力し、何れか
のデータが’1’のときデータ線1305−2に判定有
効として’1’を出力する。
転送され、その内上位2ビットを転送するデータ線10
6−1−3とデータ線106−1−2は判定回路130
4に入力する。判定回路1304では、データ線106
−1−3、106−1−2の何れのデータも’0’であ
ったときデータ線1305−3に判定有効として’1’
を出力し、何れのデータも’1’であったときデータ線
1305−1に判定有効として’1’を出力し、何れか
のデータが’1’のときデータ線1305−2に判定有
効として’1’を出力する。
【0117】そして、それぞれの判定信号1305が有
効となるとき電流選択回路1306では、スイッチ13
06−1から1306−6を制御する。1305−1が
有効になるとスイッチ1306−3、1306−6が有
効と成り、データ線1307−1に電流I3を、データ
線1307−2に電流I6を流す。同様に1305−2
が有効になるとスイッチ1306−2、1306−5が
有効と成り、データ線1307−1に電流I2を、デー
タ線1307−2に電流I5を流し、1305−3が有
効になるとスイッチ1306−1、1306−4が有効
と成り、データ線1307−1に電流I1を、データ線
1307−2に電流I4を流す。
効となるとき電流選択回路1306では、スイッチ13
06−1から1306−6を制御する。1305−1が
有効になるとスイッチ1306−3、1306−6が有
効と成り、データ線1307−1に電流I3を、データ
線1307−2に電流I6を流す。同様に1305−2
が有効になるとスイッチ1306−2、1306−5が
有効と成り、データ線1307−1に電流I2を、デー
タ線1307−2に電流I5を流し、1305−3が有
効になるとスイッチ1306−1、1306−4が有効
と成り、データ線1307−1に電流I1を、データ線
1307−2に電流I4を流す。
【0118】そして、加算回路1308ではデータ線1
06−1で転送される表示データによって、スイッチ1
309−1、1309−2、1309−3、1309−
4がスイッチング動作を行ない、スイッチがオン状態に
なったものに供給されている電流は並列に流れているこ
とから加算されて出力線108−1に現われる。そし
て、電圧Vと電流Iと抵抗Rの関係はオームの法則V=
IRで表すことが出来るから、出力線108−1に現わ
れる電流と、抵抗1310で所望する電圧を得ることが
可能となる。
06−1で転送される表示データによって、スイッチ1
309−1、1309−2、1309−3、1309−
4がスイッチング動作を行ない、スイッチがオン状態に
なったものに供給されている電流は並列に流れているこ
とから加算されて出力線108−1に現われる。そし
て、電圧Vと電流Iと抵抗Rの関係はオームの法則V=
IRで表すことが出来るから、出力線108−1に現わ
れる電流と、抵抗1310で所望する電圧を得ることが
可能となる。
【0119】ここで、データ線1305−3に’1’が
表れる表示輝度と電圧の関係は、図12に示した直線1
201で近似し、同様にデータ線1305−2に’1’
が表れるときは直線1202で、データ線1305−2
に’1’が表れるときは直線1203で近似する様にす
る。よって、前記直線近似の制御を行なうためには、例
えば、直線1202で特性を近似した電圧V3からV0
の範囲では隣接する電圧差が大きいことから、この時選
択される電流I3は、I2、I1より大きく設定し、同
様に電流I6は、I5、I4より大きく設定することが
わかる。
表れる表示輝度と電圧の関係は、図12に示した直線1
201で近似し、同様にデータ線1305−2に’1’
が表れるときは直線1202で、データ線1305−2
に’1’が表れるときは直線1203で近似する様にす
る。よって、前記直線近似の制御を行なうためには、例
えば、直線1202で特性を近似した電圧V3からV0
の範囲では隣接する電圧差が大きいことから、この時選
択される電流I3は、I2、I1より大きく設定し、同
様に電流I6は、I5、I4より大きく設定することが
わかる。
【0120】また各直線内での隣接する電圧の電圧差を
均一に保ために、I6≒2×I3、I5≒2×I2、I
4≒2×I1とすることが望ましい。
均一に保ために、I6≒2×I3、I5≒2×I2、I
4≒2×I1とすることが望ましい。
【0121】更に、I6>I4>I5のとき、I8≒2
×I7>V6を満足する様に設定し、各電流I1からI
8の絶対値は、前記抵抗1310と所望する電圧で設定
することが出来る。
×I7>V6を満足する様に設定し、各電流I1からI
8の絶対値は、前記抵抗1310と所望する電圧で設定
することが出来る。
【0122】本実施例においては、デジタル表示データ
100を1画素4ビットで説明してきたが4ビット以上
のデータの場合でも同様に、図11に示した階調番号と
表示輝度の特性を表す曲線1100を用いて、階調番号
を細分化して、表示輝度を選択し、図12に示した電圧
と表示輝度の特性を表す曲線1200を用いて、電圧を
決定することが可能と成り、ビット幅に応じた電流生成
回路1300を設けることと、前記電圧と表示輝度の特
性を表す曲線1200を近似する直線の数によって補正
用を付加した電流生成回路1300とし、更に、判定回
路1304で判定範囲を設定し、選択回路1306で前
記補正用の電流を選択し、ビット幅に応じたスイッチを
有する加算回路とすることで可能と成る。
100を1画素4ビットで説明してきたが4ビット以上
のデータの場合でも同様に、図11に示した階調番号と
表示輝度の特性を表す曲線1100を用いて、階調番号
を細分化して、表示輝度を選択し、図12に示した電圧
と表示輝度の特性を表す曲線1200を用いて、電圧を
決定することが可能と成り、ビット幅に応じた電流生成
回路1300を設けることと、前記電圧と表示輝度の特
性を表す曲線1200を近似する直線の数によって補正
用を付加した電流生成回路1300とし、更に、判定回
路1304で判定範囲を設定し、選択回路1306で前
記補正用の電流を選択し、ビット幅に応じたスイッチを
有する加算回路とすることで可能と成る。
【0123】次に、図1、図7に示した本発明の実施例
に記載したDACにおいて、視覚特性に沿った表示デー
タと輝度の特性を実施可能となる補正手段のもう一つの
実施例を図14を用いて説明する。
に記載したDACにおいて、視覚特性に沿った表示デー
タと輝度の特性を実施可能となる補正手段のもう一つの
実施例を図14を用いて説明する。
【0124】図14において、1400は電源であり、
1401−1、1401−2、1401−3は可変抵抗
であり、1402−1、1402−2、1402−3は
電流を伝送するデータ線である。1403はDAC10
7内の電流生成回路であり、1404−1、1404−
2、1404−3、1404−4、1404−5、14
04−6は基準電流源であり、各々Ia、Ib、Ic、
Id、Ie、Ifの電流を生成する。その他の構成は図
13に記載した回路図と同様である。
1401−1、1401−2、1401−3は可変抵抗
であり、1402−1、1402−2、1402−3は
電流を伝送するデータ線である。1403はDAC10
7内の電流生成回路であり、1404−1、1404−
2、1404−3、1404−4、1404−5、14
04−6は基準電流源であり、各々Ia、Ib、Ic、
Id、Ie、Ifの電流を生成する。その他の構成は図
13に記載した回路図と同様である。
【0125】次に動作について説明する。
【0126】基準電流源1404−1、1404−2、
1404−3、1404−4、1404−5、1404
−6に供給されるデータ線は、可変抵抗1401−1、
1401−2、1401−3に接続されている。よっ
て、可変抵抗1401−1、1401−2、1402−
3の抵抗値を切り替えることにより、電流生成回路14
03内の基準電流源1404−1、1404−2、14
04−3、1404−4、1404−5、1404−6
に供給される電圧値を可変とすることが可能となり、各
々の基準電流源1404−1、1404−2、1404
−3、1404−4、1404−5、1404−6で生
成される電流Ia、Ib、Ic、Id、Ie、Ifを可
変とすることが可能となる。そして、電流生成回路14
03、判定回路1304、電流選択回路1306、加算
回路1308は、図13に示す回路と同様の動作を行な
うことで1308−1に電圧が現われることになる。
1404−3、1404−4、1404−5、1404
−6に供給されるデータ線は、可変抵抗1401−1、
1401−2、1401−3に接続されている。よっ
て、可変抵抗1401−1、1401−2、1402−
3の抵抗値を切り替えることにより、電流生成回路14
03内の基準電流源1404−1、1404−2、14
04−3、1404−4、1404−5、1404−6
に供給される電圧値を可変とすることが可能となり、各
々の基準電流源1404−1、1404−2、1404
−3、1404−4、1404−5、1404−6で生
成される電流Ia、Ib、Ic、Id、Ie、Ifを可
変とすることが可能となる。そして、電流生成回路14
03、判定回路1304、電流選択回路1306、加算
回路1308は、図13に示す回路と同様の動作を行な
うことで1308−1に電圧が現われることになる。
【0127】先程、電流Ia、Ib、Ic、Id、I
e、Ifは可変となることから図21に記載した近似曲
線1201、1202、1203の実現出来、且つ直線
の傾きを可変にすること容易に可能とする。
e、Ifは可変となることから図21に記載した近似曲
線1201、1202、1203の実現出来、且つ直線
の傾きを可変にすること容易に可能とする。
【0128】本実施例においては、デジタル表示データ
100を1画素4ビットで説明してきたが4ビット以上
のデータの場合でも同様に、図11に示した階調番号と
表示輝度の特性を表す曲線1100を用いて、階調番号
を細分化して、表示輝度を選択し、図12に示した電圧
と表示輝度の特性を表す曲線1200を用いて、電圧を
決定することが可能と成り、ビット幅に応じた電流生成
回路1300を設けることと、前記電圧と表示輝度の特
性を表す曲線1200を近似する直線の数によって可変
抵抗1401から電圧を供給し、補正用を付加した電流
生成回路1300とし、更に、判定回路1304で判定
範囲を設定し、選択回路1306で前記補正用の電流を
選択し、ビット幅に応じたスイッチを有する加算回路と
することで可能と成る。
100を1画素4ビットで説明してきたが4ビット以上
のデータの場合でも同様に、図11に示した階調番号と
表示輝度の特性を表す曲線1100を用いて、階調番号
を細分化して、表示輝度を選択し、図12に示した電圧
と表示輝度の特性を表す曲線1200を用いて、電圧を
決定することが可能と成り、ビット幅に応じた電流生成
回路1300を設けることと、前記電圧と表示輝度の特
性を表す曲線1200を近似する直線の数によって可変
抵抗1401から電圧を供給し、補正用を付加した電流
生成回路1300とし、更に、判定回路1304で判定
範囲を設定し、選択回路1306で前記補正用の電流を
選択し、ビット幅に応じたスイッチを有する加算回路と
することで可能と成る。
【0129】更に、図15に、図8記載の信号駆動回路
の分圧回路804と電圧マルチプレクサ806、及び図
9記載の信号駆動回路の分圧回路804R、804G、
804Bと電圧マルチプレクサ806R、806G、8
06Bの実施例を記載する。
の分圧回路804と電圧マルチプレクサ806、及び図
9記載の信号駆動回路の分圧回路804R、804G、
804Bと電圧マルチプレクサ806R、806G、8
06Bの実施例を記載する。
【0130】図15において、106はデータ線であ
り、上位fビット、下位gビットのデータを転送する。
1500−1は上位ビットのデコーダであり、1501
−1は下位ビットのデコーダである。1502はデコー
ダ1500−1のデコード結果で(fの2乗)=k本の
デコード信号を有するものとする。1503はデコーダ
1500−2のデコード結果で(gの2乗)=p本のデ
コード信号を有するものとする。1504は分圧回路で
あり、電源1505−1と電源1505−(k+1)を
入力し、分圧抵抗1507−1から1507−kによっ
て、電圧線1505−2から電圧線1505−(k+
1)に分圧した電圧を伝播する。1508−1から15
08−k及び1509−1から1509−kはトランジ
スタで構成したスイッチング回路である。1510−
1、1510−(p+1)は各々スイッチング回路15
08−1から1508−kと1509−1から1509
−kによって選択された電圧を伝播する電圧線である。
1512は各画素毎に設けられた分圧回路であり、電圧
線1510−1と1510−pの供給する電圧を入力し
て分圧抵抗1513−1から1513−pによって、電
圧線1510−1から電圧線1505−pに分圧した電
圧を伝播する。1514−1から1514−pはトラン
ジスタで構成したスイッチング回路である。
り、上位fビット、下位gビットのデータを転送する。
1500−1は上位ビットのデコーダであり、1501
−1は下位ビットのデコーダである。1502はデコー
ダ1500−1のデコード結果で(fの2乗)=k本の
デコード信号を有するものとする。1503はデコーダ
1500−2のデコード結果で(gの2乗)=p本のデ
コード信号を有するものとする。1504は分圧回路で
あり、電源1505−1と電源1505−(k+1)を
入力し、分圧抵抗1507−1から1507−kによっ
て、電圧線1505−2から電圧線1505−(k+
1)に分圧した電圧を伝播する。1508−1から15
08−k及び1509−1から1509−kはトランジ
スタで構成したスイッチング回路である。1510−
1、1510−(p+1)は各々スイッチング回路15
08−1から1508−kと1509−1から1509
−kによって選択された電圧を伝播する電圧線である。
1512は各画素毎に設けられた分圧回路であり、電圧
線1510−1と1510−pの供給する電圧を入力し
て分圧抵抗1513−1から1513−pによって、電
圧線1510−1から電圧線1505−pに分圧した電
圧を伝播する。1514−1から1514−pはトラン
ジスタで構成したスイッチング回路である。
【0131】詳しい動作の説明をする。
【0132】データ線106で転送されるデータは、上
位fビットをデコーダ1500−1に、下位gビットを
デコーダ1500−2に入力し、各々デコード信号15
02、1503のいずれかを有効にする。デコード信号
1502はスイッチング回路1508と1509の選択
信号となる。デコード信号1502のうち各々1本毎は
スイッチング回路1508のうちの1つとスイッチング
回路1509のうちの1つに接続する。接続するスイッ
チは各々隣合う電圧線に接続してあるものとする。つま
り、スイッチ1508−1と1509−1に接続された
デコード信号1502が有効となると電圧線1510−
1には電圧線1502−1で伝播される電圧が表れ、電
圧線1510−pには電圧線1502−2で伝播される
電圧が表れることになる。ここで電圧線1505−1と
1505−2に伝播される電圧は分圧回路1504内の
分圧抵抗1507−1を介したものであるから電圧線1
505で伝播する電圧としては隣接する電圧となる。
位fビットをデコーダ1500−1に、下位gビットを
デコーダ1500−2に入力し、各々デコード信号15
02、1503のいずれかを有効にする。デコード信号
1502はスイッチング回路1508と1509の選択
信号となる。デコード信号1502のうち各々1本毎は
スイッチング回路1508のうちの1つとスイッチング
回路1509のうちの1つに接続する。接続するスイッ
チは各々隣合う電圧線に接続してあるものとする。つま
り、スイッチ1508−1と1509−1に接続された
デコード信号1502が有効となると電圧線1510−
1には電圧線1502−1で伝播される電圧が表れ、電
圧線1510−pには電圧線1502−2で伝播される
電圧が表れることになる。ここで電圧線1505−1と
1505−2に伝播される電圧は分圧回路1504内の
分圧抵抗1507−1を介したものであるから電圧線1
505で伝播する電圧としては隣接する電圧となる。
【0133】更にスイッチング回路1508と1509
で選択された電圧は各々の電圧線1510−1と151
0−pによって伝播され、分圧回路1512に入力し
分圧抵抗によって更に細分化され、電圧線1510に伝
播される。
で選択された電圧は各々の電圧線1510−1と151
0−pによって伝播され、分圧回路1512に入力し
分圧抵抗によって更に細分化され、電圧線1510に伝
播される。
【0134】ここでデコード信号1503はスイッチン
グ回路1514の選択信号となり、1本毎にスイッチン
グ回路1508のうちの1つに接続する。そうして、有
効となったデコード信号1514に接続されているスイ
ッチが有効となり、電圧線1510で伝播されていた電
圧のうちいずれか一つがデータ線108に表れることに
なる。このような構成途することで1画素当たりのデー
タ106に対応した電圧が生成できる。
グ回路1514の選択信号となり、1本毎にスイッチン
グ回路1508のうちの1つに接続する。そうして、有
効となったデコード信号1514に接続されているスイ
ッチが有効となり、電圧線1510で伝播されていた電
圧のうちいずれか一つがデータ線108に表れることに
なる。このような構成途することで1画素当たりのデー
タ106に対応した電圧が生成できる。
【0135】本実施例においては、1画素当たりの電圧
マルチプレクサ107のみ記載したが図8記載の実施例
では24画素分必要であるからスイッチング回路150
8、1509、1514及び分圧回路1512を各画素
毎に設け、分圧回路1504は前画素共通にすることで
構成できる。更に、電圧マルチプレクサ107が他の画
素数の場合でも同様である。
マルチプレクサ107のみ記載したが図8記載の実施例
では24画素分必要であるからスイッチング回路150
8、1509、1514及び分圧回路1512を各画素
毎に設け、分圧回路1504は前画素共通にすることで
構成できる。更に、電圧マルチプレクサ107が他の画
素数の場合でも同様である。
【0136】又、分圧回路1512内の分圧抵抗151
3−1から1513−pの抵抗値を同様のものとし、分
圧回路1504内の分圧抵抗1507−1から1507
−(k+1)を可変とすることで液晶の電圧と輝度の特
性を補正することが可能となる。つまり、データ106
の上位ビットの値によって電圧線1510−1と151
0−pに表れる電圧の電圧が異なるとともに電圧差も異
なることになる。しかし、分圧回路1512内の分圧抵
抗1513−1から1513−pは同一の抵抗値である
から、電圧線1510に表れる電圧はリニアリティが保
証出来る。よって、複数の直線で近似することで良好な
表示品質を得ることが可能となる。
3−1から1513−pの抵抗値を同様のものとし、分
圧回路1504内の分圧抵抗1507−1から1507
−(k+1)を可変とすることで液晶の電圧と輝度の特
性を補正することが可能となる。つまり、データ106
の上位ビットの値によって電圧線1510−1と151
0−pに表れる電圧の電圧が異なるとともに電圧差も異
なることになる。しかし、分圧回路1512内の分圧抵
抗1513−1から1513−pは同一の抵抗値である
から、電圧線1510に表れる電圧はリニアリティが保
証出来る。よって、複数の直線で近似することで良好な
表示品質を得ることが可能となる。
【0137】更に又、図16に図8記載の信号駆動回路
の分圧回路804と電圧マルチプレクサ806、及び図
9記載の信号駆動回路の分圧回路804R、804G、
804Bと電圧マルチプレクサ806R、806G、8
06Bの実施例を記載する。
の分圧回路804と電圧マルチプレクサ806、及び図
9記載の信号駆動回路の分圧回路804R、804G、
804Bと電圧マルチプレクサ806R、806G、8
06Bの実施例を記載する。
【0138】図16において、106はデータであり、
1600はデコーダである。1601はデコーダ160
0のデコード結果でh本のデコード信号を有するものと
する。1602は分圧抵抗群であり、分圧抵抗1602
−1−1から1602−1−pは電圧線1505−1と
1505−2で伝播される電圧を分圧し、電圧線150
5−1と1505−1−2から1505−1−pで分圧
された電圧を伝播する。更に、分圧抵抗1602−2−
1から1602−2−pは電圧線1505−2と150
5−3で伝播される電圧を分圧し、電圧線1505−2
と1505−2−2から1505−2−pで分圧された
電圧を伝播する。以下同様に1505−(p+1)まで
分圧された電圧を伝播する。1603−1−1から16
03−(k+1)−pはスイッチング回路であり、各々
電圧線1505−1から1505−(k+1)に接続さ
れている。尚、スイッチング回路1603−1−1から
1603−(k+1)−pの選択信号が前記デコード信
号1601となる。
1600はデコーダである。1601はデコーダ160
0のデコード結果でh本のデコード信号を有するものと
する。1602は分圧抵抗群であり、分圧抵抗1602
−1−1から1602−1−pは電圧線1505−1と
1505−2で伝播される電圧を分圧し、電圧線150
5−1と1505−1−2から1505−1−pで分圧
された電圧を伝播する。更に、分圧抵抗1602−2−
1から1602−2−pは電圧線1505−2と150
5−3で伝播される電圧を分圧し、電圧線1505−2
と1505−2−2から1505−2−pで分圧された
電圧を伝播する。以下同様に1505−(p+1)まで
分圧された電圧を伝播する。1603−1−1から16
03−(k+1)−pはスイッチング回路であり、各々
電圧線1505−1から1505−(k+1)に接続さ
れている。尚、スイッチング回路1603−1−1から
1603−(k+1)−pの選択信号が前記デコード信
号1601となる。
【0139】次に動作の説明をする。
【0140】分圧回路1504によって分圧された電圧
は電圧線1505−1から1505−(p+1)で伝播
され、更に分圧抵抗群1602によって細分化される。
そして、各々の細分化された電圧を伝播する電圧線15
05にはスイッチング回路1603が接続されており、
デコード線1601のいずれか一つが有効となることで
データ線1515に電圧が伝播されることになる。
は電圧線1505−1から1505−(p+1)で伝播
され、更に分圧抵抗群1602によって細分化される。
そして、各々の細分化された電圧を伝播する電圧線15
05にはスイッチング回路1603が接続されており、
デコード線1601のいずれか一つが有効となることで
データ線1515に電圧が伝播されることになる。
【0141】本実施例に、おいては1画素当たりの電圧
マルチプレクサ107のみ記載したが図8記載の実施例
では24画素分必要であるからスイッチング回路160
3を各画素毎に設け、分圧回路1504は前画素共通に
することで構成できる。更に、電圧マルチプレクサ10
7が他の画素数の場合でも同様である。
マルチプレクサ107のみ記載したが図8記載の実施例
では24画素分必要であるからスイッチング回路160
3を各画素毎に設け、分圧回路1504は前画素共通に
することで構成できる。更に、電圧マルチプレクサ10
7が他の画素数の場合でも同様である。
【0142】又、分圧抵抗1610の各々の抵抗値を同
様のものとし、分圧回路1504内の分圧抵抗1507
−1から1507−(k+1)を可変とすることで液晶
の電圧と輝度の特性を補正することが可能となる。つま
り、電圧線1505−1と1505−(k+1)に表れ
る電圧の電圧が異なるとともに隣接する電圧線1505
の電圧差も異なることになる。しかし、分圧抵抗160
2は同一の抵抗値であるから、複数の直線で近似するこ
とで良好な表示品質を得ることが可能となる。
様のものとし、分圧回路1504内の分圧抵抗1507
−1から1507−(k+1)を可変とすることで液晶
の電圧と輝度の特性を補正することが可能となる。つま
り、電圧線1505−1と1505−(k+1)に表れ
る電圧の電圧が異なるとともに隣接する電圧線1505
の電圧差も異なることになる。しかし、分圧抵抗160
2は同一の抵抗値であるから、複数の直線で近似するこ
とで良好な表示品質を得ることが可能となる。
【0143】次に本発明の図1記載の信号駆動回路にデ
ータ変換回路を設け色補正を可能とした信号駆動回路を
図17、図18、図19、図20と図21を使用して説
明する。
ータ変換回路を設け色補正を可能とした信号駆動回路を
図17、図18、図19、図20と図21を使用して説
明する。
【0144】図17に本発明を使用した信号駆動回路の
ブロック図を示す。
ブロック図を示す。
【0145】700は表示データであり、700Rはn
ビットのRデータ、700GはnビットのGデータ、7
00BはnビットのBデータである。701はデータ変
換回路であり、nビットの表示データをm(>n)ビッ
トの表示データに変換する。
ビットのRデータ、700GはnビットのGデータ、7
00BはnビットのBデータである。701はデータ変
換回路であり、nビットの表示データをm(>n)ビッ
トの表示データに変換する。
【0146】図18に本実施例の駆動波形を示す。この
図において、114はドレインラインの駆動波形を示し
ており、V(2のm乗−1)から−V(2のm乗−1)
までの2×(2のm乗)レベルのドレイン電圧を用意し
ている。304は対向電極の電圧レベルである対抗電圧
VCOMである。また、ドレイン電圧は、この対向電圧
VCOMに対して正電位では、V(2のm乗−1)から
V0、負電位では−V0から−V(2のm乗−1)とし
ている。対向電極VCOMの電圧レベルが一定であるこ
とからVCOM一定駆動波形と呼ぶ。
図において、114はドレインラインの駆動波形を示し
ており、V(2のm乗−1)から−V(2のm乗−1)
までの2×(2のm乗)レベルのドレイン電圧を用意し
ている。304は対向電極の電圧レベルである対抗電圧
VCOMである。また、ドレイン電圧は、この対向電圧
VCOMに対して正電位では、V(2のm乗−1)から
V0、負電位では−V0から−V(2のm乗−1)とし
ている。対向電極VCOMの電圧レベルが一定であるこ
とからVCOM一定駆動波形と呼ぶ。
【0147】図19に本実施例のもう一例の駆動波形を
示す。この図において、119はゲートラインの駆動波
形を示しており、VGHはゲートオン電圧、VGLはゲ
ートオフ電圧である。111はドレインラインの駆動波
形を示しており、V(2のm乗−1)からV0の(2の
m乗)レベルのドレイン電圧である。304は対向電極
の駆動波形を示しており、VCOMHはハイレベル対向
電圧、VCOMLはロウレベル対向電圧である。また、
ドレイン電圧は、この対向電圧VCOMがVCOMLレ
ベルの時にV(2のm乗−1)からV0のレベルである
が、対向電極VCOMがVCOMHレベルのときにドレ
イン電圧VCOMV0は−V(2のm乗−1)を、V
(2のm乗−1)は−V0を意味する。対向電極VCO
Mの電圧レベルが交流していることからVCOM交流駆
動波形と呼ぶ。この対向電圧を変化させる構成によれ
ば、ドレイン電圧の振幅を低減することができる。
示す。この図において、119はゲートラインの駆動波
形を示しており、VGHはゲートオン電圧、VGLはゲ
ートオフ電圧である。111はドレインラインの駆動波
形を示しており、V(2のm乗−1)からV0の(2の
m乗)レベルのドレイン電圧である。304は対向電極
の駆動波形を示しており、VCOMHはハイレベル対向
電圧、VCOMLはロウレベル対向電圧である。また、
ドレイン電圧は、この対向電圧VCOMがVCOMLレ
ベルの時にV(2のm乗−1)からV0のレベルである
が、対向電極VCOMがVCOMHレベルのときにドレ
イン電圧VCOMV0は−V(2のm乗−1)を、V
(2のm乗−1)は−V0を意味する。対向電極VCO
Mの電圧レベルが交流していることからVCOM交流駆
動波形と呼ぶ。この対向電圧を変化させる構成によれ
ば、ドレイン電圧の振幅を低減することができる。
【0148】図17の駆動回路の動作を説明する。
【0149】本実施例は、駆動回路には各画素nビット
の表示データ700R、700G、700Bを入力す
る。R、G、B各表示データ毎のデータ変換回路701
で各画素nビットの表示データをmビットの表示データ
100に変換する。このデータを変換する動作におい
て、入力する各表示データ700R、700G、700
B毎に重み付け処理が行なわれるので、R、G、B毎
で、同一の値が入力されてもシフトレジスタ102以降
の駆動回路では、異なるデータとして処理することが可
能となる。
の表示データ700R、700G、700Bを入力す
る。R、G、B各表示データ毎のデータ変換回路701
で各画素nビットの表示データをmビットの表示データ
100に変換する。このデータを変換する動作におい
て、入力する各表示データ700R、700G、700
B毎に重み付け処理が行なわれるので、R、G、B毎
で、同一の値が入力されてもシフトレジスタ102以降
の駆動回路では、異なるデータとして処理することが可
能となる。
【0150】表示データはデータ変換回路701でmビ
ットに変換されており、階調表現のできるレベルは(2
のm乗)レベルである。さらに、液晶は直流成分が印加
されると劣化する特性を有するため、ある周期をもって
交流化する必要がある。そこで、図18に示す対向電極
304の電圧レベルに対して、正および負のいずれにお
いても(2のm乗)レベルの電位が得られるように、D
/Aコンバータ107デ処理される。
ットに変換されており、階調表現のできるレベルは(2
のm乗)レベルである。さらに、液晶は直流成分が印加
されると劣化する特性を有するため、ある周期をもって
交流化する必要がある。そこで、図18に示す対向電極
304の電圧レベルに対して、正および負のいずれにお
いても(2のm乗)レベルの電位が得られるように、D
/Aコンバータ107デ処理される。
【0151】入力する各表示データ700R、700
G、700Bはデータ変換回路701にて重み付け処理
が行なわれているが、各表示データについて、2×(2
のm乗)レベルの液晶印加電圧115のうち利用される
一組の電圧レベルの数は、各画素毎に2×(2のn乗)
となる。この一組の電圧レベルの選択は、R、G、B毎
で異なるように設定することが可能なことから、各色毎
の輝度を制御することが可能となる。
G、700Bはデータ変換回路701にて重み付け処理
が行なわれているが、各表示データについて、2×(2
のm乗)レベルの液晶印加電圧115のうち利用される
一組の電圧レベルの数は、各画素毎に2×(2のn乗)
となる。この一組の電圧レベルの選択は、R、G、B毎
で異なるように設定することが可能なことから、各色毎
の輝度を制御することが可能となる。
【0152】動作を図18のVCOM一定駆動波形と図
10記載の画素等価回路を用いて説明する。ゲートライ
ン119の電圧レベルがVGLの時、ゲートオフ状態で
あり、VGHの時、ゲートオン状態となる。ゲートライ
ン119の電圧レベルがVGHの時、ドレインライン1
14から液晶印加電圧V0からV(2のm乗−1)のう
ち表示データに対応した電圧レベルが液晶302と保持
容量303に供給され、蓄積される。この蓄積された電
圧レベルによって液晶にかかる実効値が変化し、輝度の
異なる階調を得ることが可能となる。前に説明したよう
に、選択できるレベルはこのうち(2のn乗)レベルに
制約されるが、入力するR、G、B各表示データ700
R、700G、700Bの値が同一であっても、前記デ
ータ変換回路701で各表示データ100の重み付けさ
れた値が異なるため、各画素毎に異なる電圧レベルが選
択できるから、良好な多色表示を得ることが可能とな
る。
10記載の画素等価回路を用いて説明する。ゲートライ
ン119の電圧レベルがVGLの時、ゲートオフ状態で
あり、VGHの時、ゲートオン状態となる。ゲートライ
ン119の電圧レベルがVGHの時、ドレインライン1
14から液晶印加電圧V0からV(2のm乗−1)のう
ち表示データに対応した電圧レベルが液晶302と保持
容量303に供給され、蓄積される。この蓄積された電
圧レベルによって液晶にかかる実効値が変化し、輝度の
異なる階調を得ることが可能となる。前に説明したよう
に、選択できるレベルはこのうち(2のn乗)レベルに
制約されるが、入力するR、G、B各表示データ700
R、700G、700Bの値が同一であっても、前記デ
ータ変換回路701で各表示データ100の重み付けさ
れた値が異なるため、各画素毎に異なる電圧レベルが選
択できるから、良好な多色表示を得ることが可能とな
る。
【0153】更に、もう一例のVCOM交流駆動波形を
図19で説明する。ゲートライン119の電圧レベルが
VGHのゲートオン状態のとき、ドレインライン114
からドレイン電圧V(2のm乗−1)からV0のうち表
示データに対応した電圧が選択される。この時、対向電
極304の電圧レベルはロウレベル対向電圧VCOML
とする。再度、ゲートライン119の電圧レベルがVG
Hのゲートオン状態のとき、対向電極304の電圧レベ
ルは反転し、ハイレベル対向電圧VCOMHとなる。こ
のとき、ドレインライン114でドレイン電圧V(2の
m乗−1)からV0のうち表示データに対応した電圧が
選択されるが、対向電極304との電位差をもって表示
データに対応した電圧が有効となる。つまり、ある表示
データに対向電極304の電圧レベルがVCOMLのと
き、ドレイン電圧V(2のm乗−1)が対応したとする
と、対向電極304の電圧レベルがVCOMHのとき、
ドレイン電圧V0が対応することになる。本駆動波形を
用いても、前記図18に示したVCOM一定の駆動波形
での液晶印加電圧実効値と同一値が得られることから、
良好な多色、多階調表示を実現できる。
図19で説明する。ゲートライン119の電圧レベルが
VGHのゲートオン状態のとき、ドレインライン114
からドレイン電圧V(2のm乗−1)からV0のうち表
示データに対応した電圧が選択される。この時、対向電
極304の電圧レベルはロウレベル対向電圧VCOML
とする。再度、ゲートライン119の電圧レベルがVG
Hのゲートオン状態のとき、対向電極304の電圧レベ
ルは反転し、ハイレベル対向電圧VCOMHとなる。こ
のとき、ドレインライン114でドレイン電圧V(2の
m乗−1)からV0のうち表示データに対応した電圧が
選択されるが、対向電極304との電位差をもって表示
データに対応した電圧が有効となる。つまり、ある表示
データに対向電極304の電圧レベルがVCOMLのと
き、ドレイン電圧V(2のm乗−1)が対応したとする
と、対向電極304の電圧レベルがVCOMHのとき、
ドレイン電圧V0が対応することになる。本駆動波形を
用いても、前記図18に示したVCOM一定の駆動波形
での液晶印加電圧実効値と同一値が得られることから、
良好な多色、多階調表示を実現できる。
【0154】次に、図20に、図17に記載のデータ変
換回路701において、随時書替え可能なデータ変換回
路のブロック図を示す。
換回路701において、随時書替え可能なデータ変換回
路のブロック図を示す。
【0155】この図において、700は表示データであ
り、表示データ700のうち、700RはnビットのR
データであり、700GはnビットのGデータであり、
700BはnビットのBデータである。2000はシス
テムから転送されてくるシステム制御信号である。20
01RはRデータ700RとGデータ700Gを選択す
るR/Gデータセレクタ、2001GはGデータ700
GとBデータ700Bを選択するG/Bデータセレクタ
であり、各々2002のnビットRデータ、2003の
nビットBデータを選択する。2004は制御回路であ
り、システム制御信号2000を受けて、カラー/モノ
クロ制御信号2005、データ変換回路制御信号200
6、定数記憶回路制御信号2007を生成する。200
8Rはnビットデータをmビットデータに変換するRデ
ータ変換回路、2008Gはnビットデータをmビット
データに変換するGデータ変換回路、2008Bはnビ
ットデータをmビットデータに変換するBデータ変換回
路である。2009は変換定数を記憶する定数記憶回路
であり、2010の定数データバスから変換定数をデー
タ変換回路2008R、2008G、2008Bに供給
する。2011RはmビットのRデータ、2011Gは
mビットのGデータであり、2011BはmビットのB
データである。
り、表示データ700のうち、700RはnビットのR
データであり、700GはnビットのGデータであり、
700BはnビットのBデータである。2000はシス
テムから転送されてくるシステム制御信号である。20
01RはRデータ700RとGデータ700Gを選択す
るR/Gデータセレクタ、2001GはGデータ700
GとBデータ700Bを選択するG/Bデータセレクタ
であり、各々2002のnビットRデータ、2003の
nビットBデータを選択する。2004は制御回路であ
り、システム制御信号2000を受けて、カラー/モノ
クロ制御信号2005、データ変換回路制御信号200
6、定数記憶回路制御信号2007を生成する。200
8Rはnビットデータをmビットデータに変換するRデ
ータ変換回路、2008Gはnビットデータをmビット
データに変換するGデータ変換回路、2008Bはnビ
ットデータをmビットデータに変換するBデータ変換回
路である。2009は変換定数を記憶する定数記憶回路
であり、2010の定数データバスから変換定数をデー
タ変換回路2008R、2008G、2008Bに供給
する。2011RはmビットのRデータ、2011Gは
mビットのGデータであり、2011BはmビットのB
データである。
【0156】その動作を説明する。
【0157】システム制御信号2000は後で詳述する
システムから転送してくる表示データ700の特性を示
す信号である。例えば、表示データ700が、モノクロ
データであった場合、システム制御信号2000を入力
する制御回路2004では、カラー/モノクロ制御信号
2005をモノクロ有効とし、表示データバスの切り替
えが行われる。つまり、Gデータ700Gにモノクロデ
ータが転送され、Rデータ700RとBデータ700B
にデータが転送されない場合、R/Gデータセレクタ2
001Rは、Gデータ700Gを選択して、Rデータ2
002とし、G/Bデータセレクタ2001Bは、Gデ
ータ700Gを選択して、Bデータ2003とする。ま
た、表示データがモノクロデータであってもRデータ7
00RとBデータ700BにGデータ700Gと同一デ
ータが転送されている場合は、予めシステム側でデータ
を変換している。よって、表示データがカラーデータで
あった場合と同様に、R/Gデータセレクタ2001R
は、Rデータ200Rを選択して、2002のRデータ
とし、G/Bデータセレクタ2001Bは、Bデータ2
00Bを選択して、Bデータ2003とする。
システムから転送してくる表示データ700の特性を示
す信号である。例えば、表示データ700が、モノクロ
データであった場合、システム制御信号2000を入力
する制御回路2004では、カラー/モノクロ制御信号
2005をモノクロ有効とし、表示データバスの切り替
えが行われる。つまり、Gデータ700Gにモノクロデ
ータが転送され、Rデータ700RとBデータ700B
にデータが転送されない場合、R/Gデータセレクタ2
001Rは、Gデータ700Gを選択して、Rデータ2
002とし、G/Bデータセレクタ2001Bは、Gデ
ータ700Gを選択して、Bデータ2003とする。ま
た、表示データがモノクロデータであってもRデータ7
00RとBデータ700BにGデータ700Gと同一デ
ータが転送されている場合は、予めシステム側でデータ
を変換している。よって、表示データがカラーデータで
あった場合と同様に、R/Gデータセレクタ2001R
は、Rデータ200Rを選択して、2002のRデータ
とし、G/Bデータセレクタ2001Bは、Bデータ2
00Bを選択して、Bデータ2003とする。
【0158】更に、各々のデータ変換回路2008R、
2008G、2008Bは、変換定数を随時切り替える
ことが可能な構成となっている。制御回路2004は、
システム制御信号2000を入力し、データ変換回路2
008R、2008G、2008Bの定数を設定しなお
すための制御信号2006を生成する。更に、制御回路
2004は、定数記憶回路制御信号2007を生成し、
定数記憶回路2009に出力する。例えば、定数記憶回
路2009がメモリで構成されていた場合は、前記定数
記憶回路制御信号2007は、メモリアドレスとメモリ
制御信号とすれば良い。定数記憶回路2009には、表
示特性に沿った表示データの変換定数が記憶してあり、
定数記憶回路制御信号2007で前記変換定数が記憶し
てある領域を指定することで、定数データバス2010
に読みだすことが可能となる。定数データバス2010
から読み出されたデータは、制御信号2006によっ
て、R、G、B各々のデータ変換回路2008R、20
08G、2008Bに設定される。そして、nビットの
Rデータ2002はデータ変換回路2008Rによって
mビットのRデータに、nビットのGデータ700Gは
データ変換回路2008GによってmビットのGデータ
に、nビットのBデータ2003はデータ変換回路20
08BによってmビットのBデータに変換される。いず
れのmビットデータ2008R、2008G、2008
Bも表示データの特性に沿ったデータ変換がなされてい
るため良好な画質が得られることになる。
2008G、2008Bは、変換定数を随時切り替える
ことが可能な構成となっている。制御回路2004は、
システム制御信号2000を入力し、データ変換回路2
008R、2008G、2008Bの定数を設定しなお
すための制御信号2006を生成する。更に、制御回路
2004は、定数記憶回路制御信号2007を生成し、
定数記憶回路2009に出力する。例えば、定数記憶回
路2009がメモリで構成されていた場合は、前記定数
記憶回路制御信号2007は、メモリアドレスとメモリ
制御信号とすれば良い。定数記憶回路2009には、表
示特性に沿った表示データの変換定数が記憶してあり、
定数記憶回路制御信号2007で前記変換定数が記憶し
てある領域を指定することで、定数データバス2010
に読みだすことが可能となる。定数データバス2010
から読み出されたデータは、制御信号2006によっ
て、R、G、B各々のデータ変換回路2008R、20
08G、2008Bに設定される。そして、nビットの
Rデータ2002はデータ変換回路2008Rによって
mビットのRデータに、nビットのGデータ700Gは
データ変換回路2008GによってmビットのGデータ
に、nビットのBデータ2003はデータ変換回路20
08BによってmビットのBデータに変換される。いず
れのmビットデータ2008R、2008G、2008
Bも表示データの特性に沿ったデータ変換がなされてい
るため良好な画質が得られることになる。
【0159】次に、図21に随時切り替え可能なデータ
変換回路のブロック図を示す。
変換回路のブロック図を示す。
【0160】図21において、700は表示データであ
り、表示データ700のうち、700RはnビットのR
データであり、700GはnビットのGデータであり、
700BはnビットのBデータである。2100はシス
テムから転送されてくるシステム制御信号である。21
01RはRデータ700RとGデータ700Gを選択す
るR/Gデータセレクタ、2101GはGデータ700
GとBデータ700Bを選択するG/Bデータセレクタ
であり、各々2102RのnビットRデータ、2102
BのnビットBデータを選択する。2103は制御回路
であり、システム制御信号2100を受けて、カラー/
モノクロ制御信号2104、イネーブル信号2105
a、イネーブル信号2105bを生成する。2106
R、2107RはRデータ変換回路、2106G、21
07GはGデータ変換回路、2106B、2107Bは
Bデータ変換回路である。2108RはmビットのRデ
ータ、2108GはmビットのGデータであり、210
8BはmビットのBデータである。
り、表示データ700のうち、700RはnビットのR
データであり、700GはnビットのGデータであり、
700BはnビットのBデータである。2100はシス
テムから転送されてくるシステム制御信号である。21
01RはRデータ700RとGデータ700Gを選択す
るR/Gデータセレクタ、2101GはGデータ700
GとBデータ700Bを選択するG/Bデータセレクタ
であり、各々2102RのnビットRデータ、2102
BのnビットBデータを選択する。2103は制御回路
であり、システム制御信号2100を受けて、カラー/
モノクロ制御信号2104、イネーブル信号2105
a、イネーブル信号2105bを生成する。2106
R、2107RはRデータ変換回路、2106G、21
07GはGデータ変換回路、2106B、2107Bは
Bデータ変換回路である。2108RはmビットのRデ
ータ、2108GはmビットのGデータであり、210
8BはmビットのBデータである。
【0161】次に図21のデータ変換回路の動作を説明
する。
する。
【0162】システム制御信号2100は後で述べるシ
ステムから転送してくる表示データ700の特性を示す
信号である。例えば、表示データ700が、モノクロデ
ータであった場合、システム制御信号2100を入力す
る制御回路2103では、カラー/モノクロ制御信号2
104をモノクロ有効とし、表示データバスの切り替え
が行われる。つまり、Gデータ700Gにモノクロデー
タが転送され、Rデータ700RとBデータ700Bに
データが転送さない場合、R/Gデータセレクタ210
1Rは、Gデータ700Gを選択して、Rデータ200
2Rとし、G/Bデータセレクタ2101Bは、Gデー
タ700Gを選択して、Bデータ2102Bとする。ま
た、表示データがモノクロデータであってもRデータ7
00RとBデータ700BにGデータ700Gと同一デ
ータが転送されている場合は、予めシステム側でデータ
を変換している。よって、表示データがカラーデータで
あった場合と同様に、R/Gデータセレクタ2101R
は、Rデータ700Rを選択して、Rデータ2102R
とし、G/Bデータセレクタ2101Bは、Bデータ7
00Bを選択して、Bデータ2102Bとする。
ステムから転送してくる表示データ700の特性を示す
信号である。例えば、表示データ700が、モノクロデ
ータであった場合、システム制御信号2100を入力す
る制御回路2103では、カラー/モノクロ制御信号2
104をモノクロ有効とし、表示データバスの切り替え
が行われる。つまり、Gデータ700Gにモノクロデー
タが転送され、Rデータ700RとBデータ700Bに
データが転送さない場合、R/Gデータセレクタ210
1Rは、Gデータ700Gを選択して、Rデータ200
2Rとし、G/Bデータセレクタ2101Bは、Gデー
タ700Gを選択して、Bデータ2102Bとする。ま
た、表示データがモノクロデータであってもRデータ7
00RとBデータ700BにGデータ700Gと同一デ
ータが転送されている場合は、予めシステム側でデータ
を変換している。よって、表示データがカラーデータで
あった場合と同様に、R/Gデータセレクタ2101R
は、Rデータ700Rを選択して、Rデータ2102R
とし、G/Bデータセレクタ2101Bは、Bデータ7
00Bを選択して、Bデータ2102Bとする。
【0163】更に、R、G、B各々の表示データバス上
には、Rデータのデータ変換回路2105R、2106
R、Gデータのデータ変換回路2105G、2106
G、Bデータのデータ変換回路2105B、2106B
と2、組のデータ変換回路を有している。表示データの
特性に沿って制御回路2103では、2種類のイネーブ
ル信号2105a、2105bのいずれかを選択する。
選択された一方のデータ変換回路のみ変換処理が有効と
なり、mビットのRデータ2108R、mビットのGデ
ータ2108G、mビットのBデータ2108Bが生成
される。本実施例は、R、G、B各々のデータ変換回路
が2種類のみであったが、表示データの特性が複数の場
合は、その特性に沿ったデータ変換回路数で構成し、イ
ネーブル信号を複数設けることも同様である。
には、Rデータのデータ変換回路2105R、2106
R、Gデータのデータ変換回路2105G、2106
G、Bデータのデータ変換回路2105B、2106B
と2、組のデータ変換回路を有している。表示データの
特性に沿って制御回路2103では、2種類のイネーブ
ル信号2105a、2105bのいずれかを選択する。
選択された一方のデータ変換回路のみ変換処理が有効と
なり、mビットのRデータ2108R、mビットのGデ
ータ2108G、mビットのBデータ2108Bが生成
される。本実施例は、R、G、B各々のデータ変換回路
が2種類のみであったが、表示データの特性が複数の場
合は、その特性に沿ったデータ変換回路数で構成し、イ
ネーブル信号を複数設けることも同様である。
【0164】更に、図22に、前記図8記載の信号駆動
回路と図20または、図21記載のデータ変換回路で構
成した信号駆動回路のブロック図を示す。なお、データ
変換回路701の動作に関しては、前記図20または、
図21記載のデータ変換回路の動作と同様であり、シフ
トレジスタ102以降の動作は図8記載の信号駆動回路
と同等であり詳しい動作を省く。
回路と図20または、図21記載のデータ変換回路で構
成した信号駆動回路のブロック図を示す。なお、データ
変換回路701の動作に関しては、前記図20または、
図21記載のデータ変換回路の動作と同様であり、シフ
トレジスタ102以降の動作は図8記載の信号駆動回路
と同等であり詳しい動作を省く。
【0165】以上の実施例の説明において、図1、図
7、図8、図9、図17、図21の信号駆動回路をTF
T液晶ディスプレイの駆動回路として説明してきたが、
本発明の信号駆動回路は、線順次走査であって、且つ電
圧値によって表示状態の変化するマトリックスタイプの
装置に一般的に応用可能であることは言うまでもない。
7、図8、図9、図17、図21の信号駆動回路をTF
T液晶ディスプレイの駆動回路として説明してきたが、
本発明の信号駆動回路は、線順次走査であって、且つ電
圧値によって表示状態の変化するマトリックスタイプの
装置に一般的に応用可能であることは言うまでもない。
【0166】更に、本発明の他の実施例を図26、図2
7、図28を用いて説明する。図26は、本発明の液晶
表示装置のブロック図である。
7、図28を用いて説明する。図26は、本発明の液晶
表示装置のブロック図である。
【0167】2800は数ビットの1画素分の階調を示
す表示データ、2801はクロック、2802はX駆動
回路であり、X駆動回路2802は、クロック2801
に同期して表示データ2800をX0からX639までの1
ライン分読み込む。本実施例、及び以下の実施例では説
明を簡単にするために1画素分の表示データしか扱わな
いが、数画素分の表示データが1度に入力されても良
い。2803は多レベル電源回路、2804は多レベル
の電源線バスであり、この多レベルの電源バス2804
により、多階調用印加電圧がX駆動回路2802に供給
される。2805はタイマ、2806はタイマ出力バ
ス、2807は液晶パネルであり、X駆動回路2802
は、タイマ出力バス2806により液晶パネル2807
内の液晶に印加する各電圧の印加時間を規定する。11
8は走査クロックであり、X駆動回路2802は、この
走査クロック118が“ハイ”になるときに同期して、
ドレインラインX0からX639に各画素の表示データに対
応した電圧をタイマ出力2806によって規定された時
間だけ出力する。117は垂直方向の表示をスタートす
るイネーブル信号、116は走査駆動回路であり、走査
駆動回路116は、イネーブル信号117が“ハイ”に
立ち上がり、走査クロック118が“ハイ”に立ち上が
るとゲートラインY0を“ハイ”にする。次に走査クロ
ック118が“ハイ”に立ち上がるとゲートラインY0
を“ロー”にし、ゲートラインY1を“ハイ”にする。
走査駆動回路116は、この操作を順次繰り返す。
す表示データ、2801はクロック、2802はX駆動
回路であり、X駆動回路2802は、クロック2801
に同期して表示データ2800をX0からX639までの1
ライン分読み込む。本実施例、及び以下の実施例では説
明を簡単にするために1画素分の表示データしか扱わな
いが、数画素分の表示データが1度に入力されても良
い。2803は多レベル電源回路、2804は多レベル
の電源線バスであり、この多レベルの電源バス2804
により、多階調用印加電圧がX駆動回路2802に供給
される。2805はタイマ、2806はタイマ出力バ
ス、2807は液晶パネルであり、X駆動回路2802
は、タイマ出力バス2806により液晶パネル2807
内の液晶に印加する各電圧の印加時間を規定する。11
8は走査クロックであり、X駆動回路2802は、この
走査クロック118が“ハイ”になるときに同期して、
ドレインラインX0からX639に各画素の表示データに対
応した電圧をタイマ出力2806によって規定された時
間だけ出力する。117は垂直方向の表示をスタートす
るイネーブル信号、116は走査駆動回路であり、走査
駆動回路116は、イネーブル信号117が“ハイ”に
立ち上がり、走査クロック118が“ハイ”に立ち上が
るとゲートラインY0を“ハイ”にする。次に走査クロ
ック118が“ハイ”に立ち上がるとゲートラインY0
を“ロー”にし、ゲートラインY1を“ハイ”にする。
走査駆動回路116は、この操作を順次繰り返す。
【0168】例えば、ゲートラインYに接続してある1
ライン分の画素を表示する場合は、ゲートラインY0が
“ハイ”になってからY1が“ハイ”になるまでの間に
1ライン分の表示データをX駆動回路2802が読み込
む。そして、走査クロック118が“ハイ”に立ち上が
るとX駆動回路はドレインラインX0からX639に表示デ
ータに応じた電圧を供給し、かつ、走査駆動回路116
は、ゲートラインY1を“ハイ”にする。この動作によ
って1ライン分の表示ができる。この動作をゲートライ
ンY0からY479まで繰り返すことにより、1画面表示し
たことになる。
ライン分の画素を表示する場合は、ゲートラインY0が
“ハイ”になってからY1が“ハイ”になるまでの間に
1ライン分の表示データをX駆動回路2802が読み込
む。そして、走査クロック118が“ハイ”に立ち上が
るとX駆動回路はドレインラインX0からX639に表示デ
ータに応じた電圧を供給し、かつ、走査駆動回路116
は、ゲートラインY1を“ハイ”にする。この動作によ
って1ライン分の表示ができる。この動作をゲートライ
ンY0からY479まで繰り返すことにより、1画面表示し
たことになる。
【0169】図27は、本発明の図26記載の実施例で
において、1つのスイッチを用いて、2レベルの電圧を
1本の電源線に1走査期間中に順次印加し、表示データ
に応じた電圧のみを液晶に印加する1画素分の液晶駆動
装置のブロック図である。図28は、図27の動作を示
すタイムチャートである。
において、1つのスイッチを用いて、2レベルの電圧を
1本の電源線に1走査期間中に順次印加し、表示データ
に応じた電圧のみを液晶に印加する1画素分の液晶駆動
装置のブロック図である。図28は、図27の動作を示
すタイムチャートである。
【0170】2900は“ハイ”と“ロー”の2値を持
つ表示データ、2901はラッチ回路、2902はクロ
ック、2903はラッチデータであり、ラッチ回路29
01はクロック2902に同期して表示データ2900
を読み込み、ラッチデータ2903として出力する。ラ
ッチ回路2901は、次の表示データを読み込むまで前
記ラッチデータ2903を出力する。
つ表示データ、2901はラッチ回路、2902はクロ
ック、2903はラッチデータであり、ラッチ回路29
01はクロック2902に同期して表示データ2900
を読み込み、ラッチデータ2903として出力する。ラ
ッチ回路2901は、次の表示データを読み込むまで前
記ラッチデータ2903を出力する。
【0171】2904は電圧セレクタ、2905、29
06はセレクタ線S0、S1であり、電圧セレクタ29
04は、ラッチデータ2903が“ロー”のときはS0
を“ハイ”にして、“ハイ”のときはS1を“ハイ”に
する。
06はセレクタ線S0、S1であり、電圧セレクタ29
04は、ラッチデータ2903が“ロー”のときはS0
を“ハイ”にして、“ハイ”のときはS1を“ハイ”に
する。
【0172】2907はタイマ設定データ、2908は
走査信号、2909はタイマ、2910はタイマ909
の出力T0、2911はタイマ2909の出力T1であ
り、タイマ設定データ2907は、タイマ出力T0を
“ハイ”にする時間を規定するもので、その時間をt0
とする。タイマ2909は、タイマ設定データ2907
を読み込み、走査信号2908に同期してタイマ設定デ
ータ2907で設定されたt0まで、出力T0を“ハ
イ”にする。また、タイマ2909の出力T1は、出力
T0がt0後に“ロー”になると同時に“ハイ”にな
り、次の走査信号に同期して“ロー”になる。この“ハ
イ”の期間をt1とする。2912は電源回路、291
3、2914は電源出力であり、電源回路2912は2
レベルの電圧V0、V1(V0<V1)を生成し、電源
出力2913にV0、電源出力2914にV1を出力す
る。
走査信号、2909はタイマ、2910はタイマ909
の出力T0、2911はタイマ2909の出力T1であ
り、タイマ設定データ2907は、タイマ出力T0を
“ハイ”にする時間を規定するもので、その時間をt0
とする。タイマ2909は、タイマ設定データ2907
を読み込み、走査信号2908に同期してタイマ設定デ
ータ2907で設定されたt0まで、出力T0を“ハ
イ”にする。また、タイマ2909の出力T1は、出力
T0がt0後に“ロー”になると同時に“ハイ”にな
り、次の走査信号に同期して“ロー”になる。この“ハ
イ”の期間をt1とする。2912は電源回路、291
3、2914は電源出力であり、電源回路2912は2
レベルの電圧V0、V1(V0<V1)を生成し、電源
出力2913にV0、電源出力2914にV1を出力す
る。
【0173】2915はパルスセレクタ、2916はゲ
ート信号であり、パルスセレクタ2915は、セレクト
線S0が“ハイ”のときにタイマ出力T0を、セレクト
線S1が“ハイ”のときにタイマ出力T1をゲート信号
2916として出力する。
ート信号であり、パルスセレクタ2915は、セレクト
線S0が“ハイ”のときにタイマ出力T0を、セレクト
線S1が“ハイ”のときにタイマ出力T1をゲート信号
2916として出力する。
【0174】2917、2918は電源用スイッチング
素子、2919は電源線であり、タイマ出力T0が“ハ
イ”のときは、電源用スイッチング素子2917が導通
となり、電圧V0を電源線2919へ、タイマ出力T1
が“ハイ”のときは、電源用スイッチング素子2918
が導通となり、電圧V1を電源線2919へ出力する。
素子、2919は電源線であり、タイマ出力T0が“ハ
イ”のときは、電源用スイッチング素子2917が導通
となり、電圧V0を電源線2919へ、タイマ出力T1
が“ハイ”のときは、電源用スイッチング素子2918
が導通となり、電圧V1を電源線2919へ出力する。
【0175】2920はスイッチング素子、2921は
液晶に電圧を印加するドレイン線であり、ゲート信号2
916が“ハイ”の時、スイッチング素子2920は導
通になり、電源線2919の電圧がドレイン線2921
へ出力する。
液晶に電圧を印加するドレイン線であり、ゲート信号2
916が“ハイ”の時、スイッチング素子2920は導
通になり、電源線2919の電圧がドレイン線2921
へ出力する。
【0176】2922は走査駆動回路、2923はイネ
ーブル信号、2924、2925は走査線である。イネ
ーブル信号2923は、1フレームの走査を開始すると
きに“ハイ”になる信号であり、走査駆動回路2922
は、この“ハイ”になったイネーブル信号2923を読
み込んだ後、走査信号2908が“ハイ”になると出力
Y0を1走査期間“ハイ”にする。その後、走査駆動回
路2922は、走査信号2908に同期して出力Y0,
Y1,…,Yn−1(nは走査線数である)を1走査期
間だけ順次“ハイ”にする。例えば、ある時点で出力Y
0が“ハイ”とすると、次に走査信号2908が“ハ
イ”になると、出力Y0は“ロー”になり、出力Y1が
“ハイ”になる。この動作をY0からYn−1まで繰返
し、Yn−1の次は、イネーブル信号2923に同期し
てY0が“ハイ”になる。
ーブル信号、2924、2925は走査線である。イネ
ーブル信号2923は、1フレームの走査を開始すると
きに“ハイ”になる信号であり、走査駆動回路2922
は、この“ハイ”になったイネーブル信号2923を読
み込んだ後、走査信号2908が“ハイ”になると出力
Y0を1走査期間“ハイ”にする。その後、走査駆動回
路2922は、走査信号2908に同期して出力Y0,
Y1,…,Yn−1(nは走査線数である)を1走査期
間だけ順次“ハイ”にする。例えば、ある時点で出力Y
0が“ハイ”とすると、次に走査信号2908が“ハ
イ”になると、出力Y0は“ロー”になり、出力Y1が
“ハイ”になる。この動作をY0からYn−1まで繰返
し、Yn−1の次は、イネーブル信号2923に同期し
てY0が“ハイ”になる。
【0177】2926、2928は液晶用スイッチング
素子、2927、2929は液晶、2930、2931
は付加容量であり、液晶用スイッチング素子2926
は、走査線2924に接続されたY0が“ハイ”になっ
たときに導通となり、ドレイン線2921の電圧が液晶
2927と付加容量2930に印加され、Y0が“ロ
ー”になったときに遮断となり、液晶2927と付加容
量2930の電荷は保持される。この付加容量2930
は、前段のダミーの走査線2924−aに接続し、液晶
2927を安定させる。同様にY1が“ハイ”になる
と、スイッチング素子2928が導通になり、ドレイン
線2921の電圧が液晶2929と付加容量2931に
印加される。付加容量2931は、前段の走査線292
4に接続し、液晶2929を安定させる。
素子、2927、2929は液晶、2930、2931
は付加容量であり、液晶用スイッチング素子2926
は、走査線2924に接続されたY0が“ハイ”になっ
たときに導通となり、ドレイン線2921の電圧が液晶
2927と付加容量2930に印加され、Y0が“ロ
ー”になったときに遮断となり、液晶2927と付加容
量2930の電荷は保持される。この付加容量2930
は、前段のダミーの走査線2924−aに接続し、液晶
2927を安定させる。同様にY1が“ハイ”になる
と、スイッチング素子2928が導通になり、ドレイン
線2921の電圧が液晶2929と付加容量2931に
印加される。付加容量2931は、前段の走査線292
4に接続し、液晶2929を安定させる。
【0178】次に詳細な動作の説明をする。走査信号2
908は図28に示すように1走査期間の始めに短い矩
形パルスを発する。この走査信号2908に同期してタ
イマ2909、走査駆動回路2912が動作する。タイ
マ2909の出力T0は、図28に示すように走査信号
2908に立上りに同期してt0間“ハイ”になる。も
う一方の出力T1は、T0の立ち下がりに同期して“ハ
イ”になり、走査信号2908の立ち上がりに同期して
“ロー”になる。このタイマ2909の出力により、電
源回路2912の出力に接続されているスイッチング素
子2917、2918が1走査期間中に交互に導通状態
になり、電源線2919には図27に示すようにV0が
t0間、V1がt1間交互に印加される。
908は図28に示すように1走査期間の始めに短い矩
形パルスを発する。この走査信号2908に同期してタ
イマ2909、走査駆動回路2912が動作する。タイ
マ2909の出力T0は、図28に示すように走査信号
2908に立上りに同期してt0間“ハイ”になる。も
う一方の出力T1は、T0の立ち下がりに同期して“ハ
イ”になり、走査信号2908の立ち上がりに同期して
“ロー”になる。このタイマ2909の出力により、電
源回路2912の出力に接続されているスイッチング素
子2917、2918が1走査期間中に交互に導通状態
になり、電源線2919には図27に示すようにV0が
t0間、V1がt1間交互に印加される。
【0179】走査駆動回路2922は、“ハイ”になっ
たイネーブル信号2923を取り込んだ後、図28に示
すように走査信号2908の立上りに同期してY0が
“ハイ”にし、Y1からYn−1は“ロー”にする。ま
た、Y0が“ハイ”のときは、Y0に接続されている液
晶用スイッチング素子2926が導通状態になる。走査
信号2908の次の立上りに同期してY0が“ロー”に
なり、Y1が“ハイ”になる。この動作を順次繰り返
す。走査駆動回路2912のY0が“ハイ”のときに、
“ロー”状態のラッチデータ2903を読み込んだ電圧
セレクタ2904の出力S0が“ハイ”になると、パル
スセレクタ2915の出力2916には、タイマの出力
T0が出力される。
たイネーブル信号2923を取り込んだ後、図28に示
すように走査信号2908の立上りに同期してY0が
“ハイ”にし、Y1からYn−1は“ロー”にする。ま
た、Y0が“ハイ”のときは、Y0に接続されている液
晶用スイッチング素子2926が導通状態になる。走査
信号2908の次の立上りに同期してY0が“ロー”に
なり、Y1が“ハイ”になる。この動作を順次繰り返
す。走査駆動回路2912のY0が“ハイ”のときに、
“ロー”状態のラッチデータ2903を読み込んだ電圧
セレクタ2904の出力S0が“ハイ”になると、パル
スセレクタ2915の出力2916には、タイマの出力
T0が出力される。
【0180】このためドレイン線2921と電源線29
19を接続するスイッチング素子2920はt0間導通
状態になり、液晶2927には電圧V0が印加される。
液晶2927の電圧は、図28のようにt0間内にV0
になる。続いてのt1間は、液晶2927のスイッチン
グ素子2926は導通状態であるが、ゲート信号291
6が“ロー”であるためにスイッチング素子2920は
高インピーダンス状態になるので、液晶2927に蓄積
された電荷は保持される。走査ラインセレクタ2922
の出力Y0が“ロー”になるとスイッチング素子292
6は遮断状態になり、液晶2927の電荷は保持され、
Y0が次に“ハイ”になるまで、電圧V0を保持する。
19を接続するスイッチング素子2920はt0間導通
状態になり、液晶2927には電圧V0が印加される。
液晶2927の電圧は、図28のようにt0間内にV0
になる。続いてのt1間は、液晶2927のスイッチン
グ素子2926は導通状態であるが、ゲート信号291
6が“ロー”であるためにスイッチング素子2920は
高インピーダンス状態になるので、液晶2927に蓄積
された電荷は保持される。走査ラインセレクタ2922
の出力Y0が“ロー”になるとスイッチング素子292
6は遮断状態になり、液晶2927の電荷は保持され、
Y0が次に“ハイ”になるまで、電圧V0を保持する。
【0181】次にY1が“ハイ”のときに、“ハイ”状
態のラッチデータ2903を読み込んだ電圧セレクタ2
904の出力S1が“ハイ”になると、パルスセレクタ
2915の出力2916には、タイマの出力T1が出力
される。このためドレイン線2921と電源線2919
を接続するスイッチング素子2920はt1間導通状態
になり、液晶2927には電圧V1が印加される。液晶
2927の電圧は、図30のようにt1間内にV1にな
り、Y1が次に“ハイ”になるまで、電圧V1を保持す
る。ラッチ回路2910、電圧セレクタ2904、パル
スセレクタ2915を1ラインの画素分用意することで
1ラインの表示ができる。
態のラッチデータ2903を読み込んだ電圧セレクタ2
904の出力S1が“ハイ”になると、パルスセレクタ
2915の出力2916には、タイマの出力T1が出力
される。このためドレイン線2921と電源線2919
を接続するスイッチング素子2920はt1間導通状態
になり、液晶2927には電圧V1が印加される。液晶
2927の電圧は、図30のようにt1間内にV1にな
り、Y1が次に“ハイ”になるまで、電圧V1を保持す
る。ラッチ回路2910、電圧セレクタ2904、パル
スセレクタ2915を1ラインの画素分用意することで
1ラインの表示ができる。
【0182】図29に本発明の他の実施例を示す。図2
9は、リーク等による液晶の電圧降下を防ぐために、図
27記載の実施例の液晶に並列なコンデンサを加えたも
のである。
9は、リーク等による液晶の電圧降下を防ぐために、図
27記載の実施例の液晶に並列なコンデンサを加えたも
のである。
【0183】3100はコンデンサであり、液晶292
7、2929と並列になるようにドレイン線2921に
接続されている。他の動作は、図27の実施例と同じで
ある。ドレイン線2921に電圧が印加されたときに
は、コンデンサ3100にも液晶と同じ電圧になるよう
に電荷が蓄積される。例えば、液晶2927に電圧を印
加し、電荷を蓄積させた後、液晶用スイッチング素子2
926が導通状態であり、かつ、ドレイン線2921に
電圧が印加されない状態の時でも、コンデンサ3100
にも液晶2927と同電位の電荷が蓄積されているので
リーク電流等による表示品質に与える影響を小さくでき
る。ラッチ回路2901、電圧セレクタ2904、パル
スセレクタ2915を1ラインの画素分用意することで
1ラインの表示ができる。
7、2929と並列になるようにドレイン線2921に
接続されている。他の動作は、図27の実施例と同じで
ある。ドレイン線2921に電圧が印加されたときに
は、コンデンサ3100にも液晶と同じ電圧になるよう
に電荷が蓄積される。例えば、液晶2927に電圧を印
加し、電荷を蓄積させた後、液晶用スイッチング素子2
926が導通状態であり、かつ、ドレイン線2921に
電圧が印加されない状態の時でも、コンデンサ3100
にも液晶2927と同電位の電荷が蓄積されているので
リーク電流等による表示品質に与える影響を小さくでき
る。ラッチ回路2901、電圧セレクタ2904、パル
スセレクタ2915を1ラインの画素分用意することで
1ラインの表示ができる。
【0184】図30に本発明の他の実施例を示す。図3
0は、図27記載の実施例を4つ用いて、8レベルの電
圧うち、表示データに応じた電圧のみを液晶に印加する
液晶駆動装置のブロック図である。
0は、図27記載の実施例を4つ用いて、8レベルの電
圧うち、表示データに応じた電圧のみを液晶に印加する
液晶駆動装置のブロック図である。
【0185】3200は3ビットの表示データ、320
1はラッチ回路、3202はラッチデータであり、ラッ
チ回路3201はクロック2902の立上りに同期し
て、表示データ3200をラッチし、ラッチデータ32
02として出力する。
1はラッチ回路、3202はラッチデータであり、ラッ
チ回路3201はクロック2902の立上りに同期し
て、表示データ3200をラッチし、ラッチデータ32
02として出力する。
【0186】3203は電圧セレクタ、3202から3
211は電圧セレクタ3203の出力であり、電圧セレ
クタ3203はラッチデータ3202に応じて出力32
04から3211までのただ1つを”ハイ”にする。
211は電圧セレクタ3203の出力であり、電圧セレ
クタ3203はラッチデータ3202に応じて出力32
04から3211までのただ1つを”ハイ”にする。
【0187】3212は8レベルの出力を持つ電源回
路、3213は電圧V0の出力、3214は電圧V1の
出力、3215は電圧V2の出力、3216は電圧V3
の出力、3217は電圧V4の出力、3218は電圧V
5の出力、3219は電圧V6の出力、3220は電圧
V7の出力、3221から3228は電源用スイッチン
グ素子、3234から3237は電源線である。電源回
路3212は、V0からV7までの8レベルの電圧を出
力する。スイッチング素子3221、3223、322
5、3227は、タイマ出力T0が”ハイ”の期間だけ
導通状態になり、電源線3234にV0、電源線323
5にV2、電源線3236にV4、電源線3237にV
6を印加する。スイッチング素子3222、3224、
3226、3228は、タイマ出力T1が”ハイ”の期
間だけ導通状態になり、電源線3234にV1、電源線
3235にV3、電源線3236にV5、電源線323
7にV7を印加する。
路、3213は電圧V0の出力、3214は電圧V1の
出力、3215は電圧V2の出力、3216は電圧V3
の出力、3217は電圧V4の出力、3218は電圧V
5の出力、3219は電圧V6の出力、3220は電圧
V7の出力、3221から3228は電源用スイッチン
グ素子、3234から3237は電源線である。電源回
路3212は、V0からV7までの8レベルの電圧を出
力する。スイッチング素子3221、3223、322
5、3227は、タイマ出力T0が”ハイ”の期間だけ
導通状態になり、電源線3234にV0、電源線323
5にV2、電源線3236にV4、電源線3237にV
6を印加する。スイッチング素子3222、3224、
3226、3228は、タイマ出力T1が”ハイ”の期
間だけ導通状態になり、電源線3234にV1、電源線
3235にV3、電源線3236にV5、電源線323
7にV7を印加する。
【0188】3229はパルスセレクタ、3230はゲ
ート信号S’0、3231はゲート信号S’1、323
2はゲート信号S’2、3233はゲート信号S’3、
3238から3241はスイッチング素子、3242は
ドレイン線である。パルスセレクタ3229は、電圧セ
レクタ3203の出力S0が”ハイ”のときは、ゲート
信号S’0からタイマ2909の出力T0に同期した信
号が出力される。このゲート信号S’0が”ハイ”の期
間だけ、スイッチング素子3238が導通状態になり、
ドレイン線3236には、電圧V0が印加される。パル
スセレクタ3229は、電圧セレクタ3203の出力S
1が”ハイ”のときは、ゲート信号S’0からタイマ2
909の出力T1に同期した信号が出力される。このゲ
ート信号S’0が”ハイ”の期間だけ、スイッチング素
子3238が導通状態になり、ドレイン線3236に
は、電圧V1が印加される。同様に電圧セレクタ320
3の出力S2が”ハイ”のときにはゲート信号S’1
は、出力T0に同期した信号が出力され、ドレイン線3
236には電圧V2が印加される。電圧セレクタ320
3の出力S3が”ハイ”のときにはゲート信号S’1
は、出力T1に同期した信号が出力され、ドレイン線3
236には電圧V3が印加される。電圧セレクタ320
3の出力S4が”ハイ”のときにはゲート信号S’2
は、出力T0に同期した信号が出力され、ドレイン線3
236には電圧V4が印加される。電圧セレクタ320
3の出力S5が”ハイ”のときにはゲート信号S’2
は、出力T1に同期した信号が出力され、ドレイン線3
236には電圧V5が印加される。電圧セレクタ320
3の出力S6が”ハイ”のときにはゲート信号S’3
は、出力T0に同期した信号が出力され、ドレイン線3
236には電圧V6が印加される。電圧セレクタ320
3の出力S7が”ハイ”のときにはゲート信号S’3
は、出力T1に同期した信号が出力され、ドレイン線3
236には電圧V7が印加される。
ート信号S’0、3231はゲート信号S’1、323
2はゲート信号S’2、3233はゲート信号S’3、
3238から3241はスイッチング素子、3242は
ドレイン線である。パルスセレクタ3229は、電圧セ
レクタ3203の出力S0が”ハイ”のときは、ゲート
信号S’0からタイマ2909の出力T0に同期した信
号が出力される。このゲート信号S’0が”ハイ”の期
間だけ、スイッチング素子3238が導通状態になり、
ドレイン線3236には、電圧V0が印加される。パル
スセレクタ3229は、電圧セレクタ3203の出力S
1が”ハイ”のときは、ゲート信号S’0からタイマ2
909の出力T1に同期した信号が出力される。このゲ
ート信号S’0が”ハイ”の期間だけ、スイッチング素
子3238が導通状態になり、ドレイン線3236に
は、電圧V1が印加される。同様に電圧セレクタ320
3の出力S2が”ハイ”のときにはゲート信号S’1
は、出力T0に同期した信号が出力され、ドレイン線3
236には電圧V2が印加される。電圧セレクタ320
3の出力S3が”ハイ”のときにはゲート信号S’1
は、出力T1に同期した信号が出力され、ドレイン線3
236には電圧V3が印加される。電圧セレクタ320
3の出力S4が”ハイ”のときにはゲート信号S’2
は、出力T0に同期した信号が出力され、ドレイン線3
236には電圧V4が印加される。電圧セレクタ320
3の出力S5が”ハイ”のときにはゲート信号S’2
は、出力T1に同期した信号が出力され、ドレイン線3
236には電圧V5が印加される。電圧セレクタ320
3の出力S6が”ハイ”のときにはゲート信号S’3
は、出力T0に同期した信号が出力され、ドレイン線3
236には電圧V6が印加される。電圧セレクタ320
3の出力S7が”ハイ”のときにはゲート信号S’3
は、出力T1に同期した信号が出力され、ドレイン線3
236には電圧V7が印加される。
【0189】動作について詳しく説明する。表示データ
3200が“ハイ,ロー,ハイ”とすると、クロック2
902に同期してラッチ回路3201が表示データ32
00をラッチし、ラッチデータ3202として出力す
る。電圧セレクタ3203はこのラッチデータ3201
“ハイ,ロー,ハイ”を読み込み、このラッチデータに
対応したゲート信号S’2をタイマ出力T1に同期した
期間“ハイ”にする。パルスセレクタのゲート信号S’
2が“ハイ”になると、スイッチング素子3240が導
通状態になり、電源線3236の電圧がドレイン線32
42に出力される。この時、電源線3236には電圧V
5が印加されているので、ドレイン線3242には電圧
V5が出力され、この先にある液晶に電圧V5が印加さ
れる。
3200が“ハイ,ロー,ハイ”とすると、クロック2
902に同期してラッチ回路3201が表示データ32
00をラッチし、ラッチデータ3202として出力す
る。電圧セレクタ3203はこのラッチデータ3201
“ハイ,ロー,ハイ”を読み込み、このラッチデータに
対応したゲート信号S’2をタイマ出力T1に同期した
期間“ハイ”にする。パルスセレクタのゲート信号S’
2が“ハイ”になると、スイッチング素子3240が導
通状態になり、電源線3236の電圧がドレイン線32
42に出力される。この時、電源線3236には電圧V
5が印加されているので、ドレイン線3242には電圧
V5が出力され、この先にある液晶に電圧V5が印加さ
れる。
【0190】図27、図29、図30の実施例を複数個
組み合わせることで少ない電源線、スイッチング素子で
多レベルの電圧を液晶に印加することができる。
組み合わせることで少ない電源線、スイッチング素子で
多レベルの電圧を液晶に印加することができる。
【0191】ドレイン線にコンデンサを液晶と並列に設
置することにより、更に品質の良い表示が得られる。
置することにより、更に品質の良い表示が得られる。
【0192】図31、図32に本発明の他の実施例を示
す。図31は、一つのスイッチを用いて、4レベルの電
圧を1本の電源線に1走査期間中に順次印加し、表示デ
ータに応じた電圧のみを液晶に印加する液晶駆動装置の
ブロック図である。図32は、図31の動作を説明する
タイムチャートである。
す。図31は、一つのスイッチを用いて、4レベルの電
圧を1本の電源線に1走査期間中に順次印加し、表示デ
ータに応じた電圧のみを液晶に印加する液晶駆動装置の
ブロック図である。図32は、図31の動作を説明する
タイムチャートである。
【0193】3300は1ビットあたり“ハイ”、“ロ
ー”の2値を持つ2ビットの表示データ、3301は2
ビットのラッチ回路、3302は2ビットのラッチデー
タであり、表示データ3300は、クロック2902に
同期してラッチ回路3301にラッチされ、次のクロッ
ク2902が入力されまで表示データ3300と同値の
ラッチデータ3302を出力する。
ー”の2値を持つ2ビットの表示データ、3301は2
ビットのラッチ回路、3302は2ビットのラッチデー
タであり、表示データ3300は、クロック2902に
同期してラッチ回路3301にラッチされ、次のクロッ
ク2902が入力されまで表示データ3300と同値の
ラッチデータ3302を出力する。
【0194】3303は電圧セレクタであり、電圧セレ
クタ3303は、2ビットのラッチデータが“ロー、ロ
ー”のときに出力S0を“ハイ”にする。同様に、ラッ
チデータが“ロー、ハイ”のときに出力S1を“ハイ”
にし、ラッチデータが“ハイ、ロー”のときに出力S2
を“ハイ”にし、ラッチデータが“ハイ、ハイ”のとき
に出力S3を“ハイ”にする。
クタ3303は、2ビットのラッチデータが“ロー、ロ
ー”のときに出力S0を“ハイ”にする。同様に、ラッ
チデータが“ロー、ハイ”のときに出力S1を“ハイ”
にし、ラッチデータが“ハイ、ロー”のときに出力S2
を“ハイ”にし、ラッチデータが“ハイ、ハイ”のとき
に出力S3を“ハイ”にする。
【0195】3304はタイマ設定データ、3305は
タイマ、3310から3313はタイマ出力であり、タ
イマ3305は、タイマ設定データ3304に従い、走
査信号2908に同期してT0からT3を3310から
3313に出力する。尚、タイマ設定データ3304
は、タイマ出力T0からT2の“ハイ”の期間を設定す
る。タイマ出力T0は、走査信号2908の立上りに同
期して“ハイ”になり、設定時間t0後に“ロー”にな
る。タイマ出力T1は、タイマ出力T0の立ち下がりに
同期して“ハイ”になり、設定時間t1後に“ロー”に
なる。タイマ出力T2は、タイマ出力T1の立ち下がり
に同期して“ハイ”になり、設定時間t2後に“ロー”
になる。タイマ出力T3は、タイマ出力T2の立ち下が
りに同期して“ハイ”になり、t3後の走査信号290
8の次の立上りに同期して“ロー”になる。t3は、1
走査期間からタイマ設定時間t0,t1,t2を引いた
時間である。
タイマ、3310から3313はタイマ出力であり、タ
イマ3305は、タイマ設定データ3304に従い、走
査信号2908に同期してT0からT3を3310から
3313に出力する。尚、タイマ設定データ3304
は、タイマ出力T0からT2の“ハイ”の期間を設定す
る。タイマ出力T0は、走査信号2908の立上りに同
期して“ハイ”になり、設定時間t0後に“ロー”にな
る。タイマ出力T1は、タイマ出力T0の立ち下がりに
同期して“ハイ”になり、設定時間t1後に“ロー”に
なる。タイマ出力T2は、タイマ出力T1の立ち下がり
に同期して“ハイ”になり、設定時間t2後に“ロー”
になる。タイマ出力T3は、タイマ出力T2の立ち下が
りに同期して“ハイ”になり、t3後の走査信号290
8の次の立上りに同期して“ロー”になる。t3は、1
走査期間からタイマ設定時間t0,t1,t2を引いた
時間である。
【0196】3314は4レベルの電圧を発生する電源
回路、3315から3318は電源出力、3319から
3322は電源用スイッチング素子であり、電源回路3
314は、V0からV3(V0<V1<V2<V3)ま
での4レベルの電圧を生成し、電源出力3315にV
0、電源出力3316にV1、電源出力3317にV
2、電源出力3318にV3に出力する。電源用スイッ
チング素子3319は電源出力3315、電源用スイッ
チング素子3320は電源出力3316、電源用スイッ
チング素子3321は電源出力3317、電源用スイッ
チング素子3322は電源出力3318にそれぞれ接続
されている。電源用スイッチング素子3319から33
22は、タイマ出力T0からT3により導通・遮断され
る。タイマ出力T0が“ハイ”のときは、電源用スイッ
チング素子3319が導通状態になり、電源回路の出力
V0が電源線2919に印加される。同様に、タイマ出
力T1が“ハイ”のときは、電源用スイッチング素子3
320が導通状態になり、電源回路の出力V1が電源線
2919に印加され、タイマ出力T2が“ハイ”のとき
は、電源用スイッチング素子3321が導通状態にな
り、電源回路の出力V2が電源線2919に印加され、
タイマ出力T3が“ハイ”のときは、電源用スイッチン
グ素子3322が導通状態になり、電源回路の出力V3
が電源線2919に印加される。タイマ出力が“ロー”
のときには、各々の電源用スイッチング素子が遮断状態
になり、電源回路の出力は電源線2919に印加されな
い。
回路、3315から3318は電源出力、3319から
3322は電源用スイッチング素子であり、電源回路3
314は、V0からV3(V0<V1<V2<V3)ま
での4レベルの電圧を生成し、電源出力3315にV
0、電源出力3316にV1、電源出力3317にV
2、電源出力3318にV3に出力する。電源用スイッ
チング素子3319は電源出力3315、電源用スイッ
チング素子3320は電源出力3316、電源用スイッ
チング素子3321は電源出力3317、電源用スイッ
チング素子3322は電源出力3318にそれぞれ接続
されている。電源用スイッチング素子3319から33
22は、タイマ出力T0からT3により導通・遮断され
る。タイマ出力T0が“ハイ”のときは、電源用スイッ
チング素子3319が導通状態になり、電源回路の出力
V0が電源線2919に印加される。同様に、タイマ出
力T1が“ハイ”のときは、電源用スイッチング素子3
320が導通状態になり、電源回路の出力V1が電源線
2919に印加され、タイマ出力T2が“ハイ”のとき
は、電源用スイッチング素子3321が導通状態にな
り、電源回路の出力V2が電源線2919に印加され、
タイマ出力T3が“ハイ”のときは、電源用スイッチン
グ素子3322が導通状態になり、電源回路の出力V3
が電源線2919に印加される。タイマ出力が“ロー”
のときには、各々の電源用スイッチング素子が遮断状態
になり、電源回路の出力は電源線2919に印加されな
い。
【0197】3323はパルスセレクタ、3324はゲ
ート信号であり、パルスセレクタ3323には、電圧セ
レクタ3303の出力S0からS3とタイマの出力T0
からT3が入力される。このパルスセレクタ3323
は、S0が“ハイ”のときは、T0の信号をパルスセレ
クタ3323のゲート信号3324から出力する。同様
に、S1が“ハイ”のときは、T1の信号をパルスセレ
クタ3323のゲート信号3324から出力し、S2が
“ハイ”のときは、T2の信号をパルスセレクタ332
3のゲート信号3324から出力し、S3が“ハイ”の
ときは、T3の信号をパルスセレクタ3323のゲート
信号3324から出力する。
ート信号であり、パルスセレクタ3323には、電圧セ
レクタ3303の出力S0からS3とタイマの出力T0
からT3が入力される。このパルスセレクタ3323
は、S0が“ハイ”のときは、T0の信号をパルスセレ
クタ3323のゲート信号3324から出力する。同様
に、S1が“ハイ”のときは、T1の信号をパルスセレ
クタ3323のゲート信号3324から出力し、S2が
“ハイ”のときは、T2の信号をパルスセレクタ332
3のゲート信号3324から出力し、S3が“ハイ”の
ときは、T3の信号をパルスセレクタ3323のゲート
信号3324から出力する。
【0198】本発明の他の実施例の動作について、図3
1、図32を用いて説明する。タイマ3305は、タイ
マ設定データ3304と図32に示す走査信号2908
により、出力T0からT3までを制御する。図32に示
すように、タイマ3305の出力T0は、走査信号29
08の立上りに同期して“ハイ”になり、t0後に“ロ
ー”になる。同様に、出力T1は、出力T0の立下がり
に同期して“ハイ”になり、t1後に“ロー”になる。
出力T2は、出力T1の立下がりに同期して“ハイ”に
なり、t2後に“ロー”になる。出力T3は、出力T2
の立下がりに同期して“ハイ”になり、t3後に“ロ
ー”になる。また、このタイマ3305の出力T0が
“ハイ”のとき、電源用スイッチング素子3315が導
通状態になり、電源線2919に電源回路3310の出
力V0が印加され、出力T0が“ロー”のとき、遮断状
態になり、電源線2919にV0が印加されなくなる。
同様に、出力T1が“ハイ”のとき、電源用スイッチン
グ素子3316が導通状態になり、電源線2919に電
源回路3310の出力V1が印加される。出力T2が
“ハイ”のとき、電源用スイッチング素子3317が導
通状態になり、電源線2919に電源回路3310の出
力V2が印加される。出力T3が“ハイ”のとき、電源
用スイッチング素子3318が導通状態になり、電源線
2919に電源回路3310の出力V3が印加される。
この動作のため、図32に示すように電源線2919に
は、1走査期間中に電圧V0がt0間、電圧V1がt1
間、電圧V2がt2間、電圧V3がt3間、順次印加さ
れる。
1、図32を用いて説明する。タイマ3305は、タイ
マ設定データ3304と図32に示す走査信号2908
により、出力T0からT3までを制御する。図32に示
すように、タイマ3305の出力T0は、走査信号29
08の立上りに同期して“ハイ”になり、t0後に“ロ
ー”になる。同様に、出力T1は、出力T0の立下がり
に同期して“ハイ”になり、t1後に“ロー”になる。
出力T2は、出力T1の立下がりに同期して“ハイ”に
なり、t2後に“ロー”になる。出力T3は、出力T2
の立下がりに同期して“ハイ”になり、t3後に“ロ
ー”になる。また、このタイマ3305の出力T0が
“ハイ”のとき、電源用スイッチング素子3315が導
通状態になり、電源線2919に電源回路3310の出
力V0が印加され、出力T0が“ロー”のとき、遮断状
態になり、電源線2919にV0が印加されなくなる。
同様に、出力T1が“ハイ”のとき、電源用スイッチン
グ素子3316が導通状態になり、電源線2919に電
源回路3310の出力V1が印加される。出力T2が
“ハイ”のとき、電源用スイッチング素子3317が導
通状態になり、電源線2919に電源回路3310の出
力V2が印加される。出力T3が“ハイ”のとき、電源
用スイッチング素子3318が導通状態になり、電源線
2919に電源回路3310の出力V3が印加される。
この動作のため、図32に示すように電源線2919に
は、1走査期間中に電圧V0がt0間、電圧V1がt1
間、電圧V2がt2間、電圧V3がt3間、順次印加さ
れる。
【0199】一方、2ビットの表示データは、クロック
2902に同期してラッチ回路3301にラッチされ、
2ビットのラッチデータ3302として、電圧セレクタ
3303に入力する。ラッチデータ3302、例えば、
ラッチデータ3302が“ハイ、ロー”とすると電圧セ
レクタ3303は、S2を“ハイ”にする。図32のよ
うにパルスセレクタ3303は、電圧セレクタ3304
のS2が“ハイ”なので、ゲート信号3320にはタイ
マ3305の出力T2を出力する。スイッチング素子2
920は、パルスセレクタ3319のゲート信号332
0により制御され、ゲート信号3320が“ハイ”のと
き導通状態になる。このため、スイッチング素子292
0は、t2間だけ導通状態になり、図32に示すように
ドレイン線2921には電圧V2が、t2間だけ印加さ
れる。このドレイン線2921は、走査駆動回路292
2により制御される液晶用スイッチング素子を介して液
晶に接続されているので、液晶用スイッチング素子が導
通状態になっている液晶に、電圧V2が印加される。す
なわち、4レベルの電圧のうち表示データの値に対応し
た1つの電圧が液晶に印加でき、表示データに対応した
表示が得られる。このように、n個の出力を持つ電圧セ
レクタとn個の出力を持つタイマとn−1個タイマ設定
データとnレベルの出力を持つ電源回路とn個の電源用
スイッチング素子により、1つのスイッチング素子でn
階調の表示が得られる。また、このようなn階調を持つ
液晶駆動装置のドレイン線に、コンデンサを液晶と並列
に設置することにより、更に品質の良い表示が得られ
る。
2902に同期してラッチ回路3301にラッチされ、
2ビットのラッチデータ3302として、電圧セレクタ
3303に入力する。ラッチデータ3302、例えば、
ラッチデータ3302が“ハイ、ロー”とすると電圧セ
レクタ3303は、S2を“ハイ”にする。図32のよ
うにパルスセレクタ3303は、電圧セレクタ3304
のS2が“ハイ”なので、ゲート信号3320にはタイ
マ3305の出力T2を出力する。スイッチング素子2
920は、パルスセレクタ3319のゲート信号332
0により制御され、ゲート信号3320が“ハイ”のと
き導通状態になる。このため、スイッチング素子292
0は、t2間だけ導通状態になり、図32に示すように
ドレイン線2921には電圧V2が、t2間だけ印加さ
れる。このドレイン線2921は、走査駆動回路292
2により制御される液晶用スイッチング素子を介して液
晶に接続されているので、液晶用スイッチング素子が導
通状態になっている液晶に、電圧V2が印加される。す
なわち、4レベルの電圧のうち表示データの値に対応し
た1つの電圧が液晶に印加でき、表示データに対応した
表示が得られる。このように、n個の出力を持つ電圧セ
レクタとn個の出力を持つタイマとn−1個タイマ設定
データとnレベルの出力を持つ電源回路とn個の電源用
スイッチング素子により、1つのスイッチング素子でn
階調の表示が得られる。また、このようなn階調を持つ
液晶駆動装置のドレイン線に、コンデンサを液晶と並列
に設置することにより、更に品質の良い表示が得られ
る。
【0200】図33、図34は、本発明の他の実施例を
示す。前記駆動装置は、nレベルの電圧のうち表示デー
タに対応した電圧が電源線に印加されたときのみ、1つ
のスイッチング素子を用いて液晶に電圧を印加するが、
本実施例は、一つのスイッチを用いて、4レベルの電圧
を1本の電源線に1走査期間中に順次印加し、1走査期
間の初めから表示データに対応した電圧まで液晶に印加
する。図33は、本実施例の液晶駆動装置のブロック図
である。図34は、そのタイムチャートである。
示す。前記駆動装置は、nレベルの電圧のうち表示デー
タに対応した電圧が電源線に印加されたときのみ、1つ
のスイッチング素子を用いて液晶に電圧を印加するが、
本実施例は、一つのスイッチを用いて、4レベルの電圧
を1本の電源線に1走査期間中に順次印加し、1走査期
間の初めから表示データに対応した電圧まで液晶に印加
する。図33は、本実施例の液晶駆動装置のブロック図
である。図34は、そのタイムチャートである。
【0201】3500はタイマ設定データ、3501は
タイマであり、タイマ3501は、タイマ設定データ3
500により走査信号2908に同期して出力T0から
出力T3を設定時間“ハイ”にし、出力線3310から
出力線3313に出力する。タイマ出力T0の設定時間
をt0、出力T1の設定時間をt1、出力T2の設定時
間をt2とする。1走査期間は、t3とする。タイマ3
501の出力T0は、走査信号2908の立上りに同期
して“ハイ”になり、設定時間t0後に“ロー”にな
る。同様に、出力T1は、走査信号2908の立上りに
同期して“ハイ”になり、設定時間t1後に“ロー”に
なり、出力T2は、走査信号2908の立上りに同期し
て“ハイ”になり、設定時間t2後に“ロー”になる。
出力T3は、常に“ハイ”のままである。
タイマであり、タイマ3501は、タイマ設定データ3
500により走査信号2908に同期して出力T0から
出力T3を設定時間“ハイ”にし、出力線3310から
出力線3313に出力する。タイマ出力T0の設定時間
をt0、出力T1の設定時間をt1、出力T2の設定時
間をt2とする。1走査期間は、t3とする。タイマ3
501の出力T0は、走査信号2908の立上りに同期
して“ハイ”になり、設定時間t0後に“ロー”にな
る。同様に、出力T1は、走査信号2908の立上りに
同期して“ハイ”になり、設定時間t1後に“ロー”に
なり、出力T2は、走査信号2908の立上りに同期し
て“ハイ”になり、設定時間t2後に“ロー”になる。
出力T3は、常に“ハイ”のままである。
【0202】3502から3504は2入力のXOR素
子、3505から3507はXOR素子の出力であり、
XOR素子3502から3504は、入力のどちらか一
方が“ハイ”のときに“ハイ”を出力し、両方が同値の
ときは“ロー”を出力する。XOR素子3502には、
タイマ出力T0とT1が入力され、XOR素子3503
には、タイマ出力T1とT2が入力され、XOR素子3
504には、タイマ出力T2とT3が入力される。
子、3505から3507はXOR素子の出力であり、
XOR素子3502から3504は、入力のどちらか一
方が“ハイ”のときに“ハイ”を出力し、両方が同値の
ときは“ロー”を出力する。XOR素子3502には、
タイマ出力T0とT1が入力され、XOR素子3503
には、タイマ出力T1とT2が入力され、XOR素子3
504には、タイマ出力T2とT3が入力される。
【0203】次に、詳細な動作の説明をする。
【0204】タイマ3501には、タイマ設定データ3
500と図34に示すような走査信号2908が入力さ
れる。図34に示すように、タイマ出力T0からT2
は、走査信号2908の立上りに同期して“ハイ”にな
り、それぞれの設定時間t0、t1、t2後に“ロー”に
なる。タイマ出力T3は、常に“ハイ”である。また、
タイマ3501の出力T0は、4レベルの電圧(V0<
V1<V2<V3)を生成する電源回路3314の出力
V0と電源線2919を接続する電源用スイッチング素
子3319を、t0間だけ導通状態にする。出力T0
は、XOR素子3502にも入力する。XOR素子35
02には、タイマ出力T0とT1が入力され、図34に
示すようにXOR素子3502の出力3505は、走査
信号2908の立上りからt0間は“ロー”になり、t
0後から“ハイ”になりt1後に“ロー”になる。XO
R素子3502の出力3505が“ハイ”の期間は、電
源回路3314の出力V1と電源線2919を接続する
スイッチング素子3320を導通状態にする。同様に、
XOR素子3503には、タイマ出力T1とT2が入力
され、図34に示すようにXOR素子3503の出力3
506は、走査信号2908の立上りからt1間は“ロ
ー”になり、t1後から“ハイ”になりt2後に“ロ
ー”になる。XOR素子3502の出力3505が、
“ハイ”の期間は、電源回路3314の出力V2と電源
線2908を接続する電源用スイッチング素子3321
を導通状態にする。XOR素子3504には、タイマ出
力T2とT3が入力され、図36に示すようにXOR素
子3504の出力3507は、走査信号2908の立上
りからt2間は“ロー”になり、t2後から“ハイ”に
なりt3後に“ロー”になる。XOR素子3504の出
力3507が“ハイ”の期間は、電源回路3314の出
力V3と電源線2908を接続する電源用スイッチング
素子3322を導通状態にする。この結果、図34に示
すように電源線2908には、V0からV3に階段状に
変化する電圧が印加される。一方、2ビットの表示デー
タは、クロック2902に同期してラッチ回路3301
にラッチされ、2ビットのラッチ出力3302として、
電圧セレクタ3303に入力する。ラッチデータ330
2、例えば“ハイ、ロー”とすると電圧セレクタ330
3は、S2を“ハイ”にする。図34のようにパルスセ
レクタ3303は、電圧セレクタ3304のS2が“ハ
イ”なので、ゲート信号3324にはタイマ3501の
出力T2を出力する。スイッチング素子2920は、パ
ルスセレクタ3323のゲート信号3324により制御
され、ゲート信号3324が“ハイ”のとき導通状態に
なる。このため、スイッチング素子2920は、t2間
だけ導通状態になり、図34に示すようにドレイン線2
921には電圧V0からV2までが、t2間内に印加さ
れる。このドレイン線2921は、図27記載の実施例
のように走査駆動回路116により制御されるスイッチ
ング素子を介して液晶に接続されているので、スイッチ
ング素子が導通状態になっている液晶には、最終的には
電圧V2まで電荷が蓄積される。また、スイッチング素
子2920がt2後に遮断状態になっても、ドレイン線
に電圧V2が印加されているのは、液晶が電圧V2まで
電荷が蓄積されているためである。
500と図34に示すような走査信号2908が入力さ
れる。図34に示すように、タイマ出力T0からT2
は、走査信号2908の立上りに同期して“ハイ”にな
り、それぞれの設定時間t0、t1、t2後に“ロー”に
なる。タイマ出力T3は、常に“ハイ”である。また、
タイマ3501の出力T0は、4レベルの電圧(V0<
V1<V2<V3)を生成する電源回路3314の出力
V0と電源線2919を接続する電源用スイッチング素
子3319を、t0間だけ導通状態にする。出力T0
は、XOR素子3502にも入力する。XOR素子35
02には、タイマ出力T0とT1が入力され、図34に
示すようにXOR素子3502の出力3505は、走査
信号2908の立上りからt0間は“ロー”になり、t
0後から“ハイ”になりt1後に“ロー”になる。XO
R素子3502の出力3505が“ハイ”の期間は、電
源回路3314の出力V1と電源線2919を接続する
スイッチング素子3320を導通状態にする。同様に、
XOR素子3503には、タイマ出力T1とT2が入力
され、図34に示すようにXOR素子3503の出力3
506は、走査信号2908の立上りからt1間は“ロ
ー”になり、t1後から“ハイ”になりt2後に“ロ
ー”になる。XOR素子3502の出力3505が、
“ハイ”の期間は、電源回路3314の出力V2と電源
線2908を接続する電源用スイッチング素子3321
を導通状態にする。XOR素子3504には、タイマ出
力T2とT3が入力され、図36に示すようにXOR素
子3504の出力3507は、走査信号2908の立上
りからt2間は“ロー”になり、t2後から“ハイ”に
なりt3後に“ロー”になる。XOR素子3504の出
力3507が“ハイ”の期間は、電源回路3314の出
力V3と電源線2908を接続する電源用スイッチング
素子3322を導通状態にする。この結果、図34に示
すように電源線2908には、V0からV3に階段状に
変化する電圧が印加される。一方、2ビットの表示デー
タは、クロック2902に同期してラッチ回路3301
にラッチされ、2ビットのラッチ出力3302として、
電圧セレクタ3303に入力する。ラッチデータ330
2、例えば“ハイ、ロー”とすると電圧セレクタ330
3は、S2を“ハイ”にする。図34のようにパルスセ
レクタ3303は、電圧セレクタ3304のS2が“ハ
イ”なので、ゲート信号3324にはタイマ3501の
出力T2を出力する。スイッチング素子2920は、パ
ルスセレクタ3323のゲート信号3324により制御
され、ゲート信号3324が“ハイ”のとき導通状態に
なる。このため、スイッチング素子2920は、t2間
だけ導通状態になり、図34に示すようにドレイン線2
921には電圧V0からV2までが、t2間内に印加さ
れる。このドレイン線2921は、図27記載の実施例
のように走査駆動回路116により制御されるスイッチ
ング素子を介して液晶に接続されているので、スイッチ
ング素子が導通状態になっている液晶には、最終的には
電圧V2まで電荷が蓄積される。また、スイッチング素
子2920がt2後に遮断状態になっても、ドレイン線
に電圧V2が印加されているのは、液晶が電圧V2まで
電荷が蓄積されているためである。
【0205】例えば“ロー、ハイ”とすると電圧セレク
タ3304は、S1を“ハイ”にする。パルスセレクタ
3303は、電圧セレクタ3304のS1が“ハイ”な
ので、ゲート信号3324にはタイマ3501の出力T
1を出力する。スイッチング素子2920は、ゲート信
号3324が“ハイ”のとき導通状態になる。このた
め、スイッチング素子2920は、t1間だけ導通状態
になり、ドレイン線2921には電圧V0からV1まで
が、t1間内に印加される。このドレイン線は、図27
記載の実施例のように走査駆動回路116により制御さ
れるスイッチング素子を介して液晶に接続されているの
で、スイッチング素子が導通状態になっている液晶に
は、最終的には電圧V1まで電荷が蓄積される。
タ3304は、S1を“ハイ”にする。パルスセレクタ
3303は、電圧セレクタ3304のS1が“ハイ”な
ので、ゲート信号3324にはタイマ3501の出力T
1を出力する。スイッチング素子2920は、ゲート信
号3324が“ハイ”のとき導通状態になる。このた
め、スイッチング素子2920は、t1間だけ導通状態
になり、ドレイン線2921には電圧V0からV1まで
が、t1間内に印加される。このドレイン線は、図27
記載の実施例のように走査駆動回路116により制御さ
れるスイッチング素子を介して液晶に接続されているの
で、スイッチング素子が導通状態になっている液晶に
は、最終的には電圧V1まで電荷が蓄積される。
【0206】このように、n個の出力を持つ電圧セレク
タとn個の出力を持つタイマとn−1個タイマ設定デー
タとnレベルの出力を持つ電源回路とn個の電源用スイ
ッチング素子とn−1個のXOR素子により、1つのス
イッチング素子でn階調の表示が得られる。また、この
ようなn階調を持つ液晶駆動装置のドレイン線に、コン
デンサを液晶と並列に設置することにより、更に品質の
良い表示が得られる。
タとn個の出力を持つタイマとn−1個タイマ設定デー
タとnレベルの出力を持つ電源回路とn個の電源用スイ
ッチング素子とn−1個のXOR素子により、1つのス
イッチング素子でn階調の表示が得られる。また、この
ようなn階調を持つ液晶駆動装置のドレイン線に、コン
デンサを液晶と並列に設置することにより、更に品質の
良い表示が得られる。
【0207】図35と図36に本発明の他の実施例を示
す。前記実施例は、nレベルの電圧を階段状になるよう
にして電源線に印加し、表示データに対応した電圧の
み、または、1走査期間の初めから表示データに対応し
た電圧までを液晶に印加する方式である。しかし、本実
施例は、電源線の階段状に変化する電圧をスロープ状に
変化する電圧にし、1走査期間の初めから表示データに
対応した電圧までを印加する方式である。図35はその
液晶駆動装置のブロック図であり、図36はそのタイム
チャートを示す。
す。前記実施例は、nレベルの電圧を階段状になるよう
にして電源線に印加し、表示データに対応した電圧の
み、または、1走査期間の初めから表示データに対応し
た電圧までを液晶に印加する方式である。しかし、本実
施例は、電源線の階段状に変化する電圧をスロープ状に
変化する電圧にし、1走査期間の初めから表示データに
対応した電圧までを印加する方式である。図35はその
液晶駆動装置のブロック図であり、図36はそのタイム
チャートを示す。
【0208】図35において、3700はのこぎり波発
生回路、3701はのこぎり波発生回路の出力、370
2は増幅回路であり、のこぎり波発生回路3702は、
走査信号2908に同期してのこぎり波を発生し、出力
3701を通して増幅回路3702に入力する。増幅回
路3702は、入力されたのこぎり波が液晶を駆動でき
る電圧レベルまで増幅する。
生回路、3701はのこぎり波発生回路の出力、370
2は増幅回路であり、のこぎり波発生回路3702は、
走査信号2908に同期してのこぎり波を発生し、出力
3701を通して増幅回路3702に入力する。増幅回
路3702は、入力されたのこぎり波が液晶を駆動でき
る電圧レベルまで増幅する。
【0209】動作を詳しく説明する。2ビットの表示デ
ータ3300は、クロック3302に同期してラッチ回
路3301にラッチされ、ラッチデータ3302として
出力される。ラッチデータ3302は電圧セレクタ33
03に入力され、電圧セレクタ3303は、ラッチデー
タ3302に対応して出力S0からS3までの一つを
“ハイ”にする。例えば、ラッチデータ3302が“ハ
イ,ロー”とすると、電圧セレクタ3303は、S2を
“ハイ”にする。
ータ3300は、クロック3302に同期してラッチ回
路3301にラッチされ、ラッチデータ3302として
出力される。ラッチデータ3302は電圧セレクタ33
03に入力され、電圧セレクタ3303は、ラッチデー
タ3302に対応して出力S0からS3までの一つを
“ハイ”にする。例えば、ラッチデータ3302が“ハ
イ,ロー”とすると、電圧セレクタ3303は、S2を
“ハイ”にする。
【0210】図33の実施例と同様のタイマ3305
は、タイマ設定データ3304と図36に示す走査信号
2908を読み込み、走査信号2908に立上りに同期
したタイマ出力T0からT3を規定時間であるt0,t
1,t2,t3間“ハイ”になる信号を出力する。
は、タイマ設定データ3304と図36に示す走査信号
2908を読み込み、走査信号2908に立上りに同期
したタイマ出力T0からT3を規定時間であるt0,t
1,t2,t3間“ハイ”になる信号を出力する。
【0211】のこぎり波発生回路3700には走査信号
2908が入力され、のこぎり波発生回路3700は、
走査信号2908に同期したのこぎり波を出力3701
から出力する。増幅回路3702には、のこぎり波発生
回路3700の出力3701が入力され、図36に示す
ように出力3701を液晶駆動電圧レベル(Vcomか
らVmax)まで増幅し、電源線2919に出力する。
パルスセレクタ3323は、ラッチデータ“ハイ、ロ
ー”に対応し、S2が“ハイ”になっているので、ゲー
ト信号3324には図36に示すようにタイマ3305
の出力T2が出力される。このパルスセレクタ3323
のゲート信号3324は、t2間“ハイ”となるので、
スイッチング素子2920はt2間導通状態になり、そ
の間ドレイン線2921と電源線2919が接続され
る。
2908が入力され、のこぎり波発生回路3700は、
走査信号2908に同期したのこぎり波を出力3701
から出力する。増幅回路3702には、のこぎり波発生
回路3700の出力3701が入力され、図36に示す
ように出力3701を液晶駆動電圧レベル(Vcomか
らVmax)まで増幅し、電源線2919に出力する。
パルスセレクタ3323は、ラッチデータ“ハイ、ロ
ー”に対応し、S2が“ハイ”になっているので、ゲー
ト信号3324には図36に示すようにタイマ3305
の出力T2が出力される。このパルスセレクタ3323
のゲート信号3324は、t2間“ハイ”となるので、
スイッチング素子2920はt2間導通状態になり、そ
の間ドレイン線2921と電源線2919が接続され
る。
【0212】この結果、図36に示すように走査信号2
908の立上りからt2後の電源線2919の電圧はV
2なので、ドレイン線2921には、VcomからV2
までの電圧が印加される。このドレイン線2921は、
図27記載の実施例のように走査駆動回路116により
制御される液晶用スイッチング素子を介して液晶に接続
されているので、液晶用スイッチング素子が導通状態に
なっている液晶には、最終的には電圧V2まで電荷が蓄
積される。また、スイッチング素子2920がt2後に
遮断状態になっても、ドレイン線に電圧V2が印加され
ているのは、液晶が電圧V2まで電荷が蓄積されている
ためである。
908の立上りからt2後の電源線2919の電圧はV
2なので、ドレイン線2921には、VcomからV2
までの電圧が印加される。このドレイン線2921は、
図27記載の実施例のように走査駆動回路116により
制御される液晶用スイッチング素子を介して液晶に接続
されているので、液晶用スイッチング素子が導通状態に
なっている液晶には、最終的には電圧V2まで電荷が蓄
積される。また、スイッチング素子2920がt2後に
遮断状態になっても、ドレイン線に電圧V2が印加され
ているのは、液晶が電圧V2まで電荷が蓄積されている
ためである。
【0213】また、本実施例ではのこぎり波を用いた
が、他の波形を用いても良い。
が、他の波形を用いても良い。
【0214】図37は、本発明の他の実施例を示す。本
実施例は、前記図35記載の実施例である階段状電圧の
印加方式を複数個用いて、さらに多レベルの電圧を液晶
に印加する液晶駆動装置である。図37は、本実施例の
液晶駆動装置のブロック図である。
実施例は、前記図35記載の実施例である階段状電圧の
印加方式を複数個用いて、さらに多レベルの電圧を液晶
に印加する液晶駆動装置である。図37は、本実施例の
液晶駆動装置のブロック図である。
【0215】3900はkビットの表示データ、390
1はkビットのラッチ回路、3902はラッチデータで
あり、ラッチ回路3901は、クロック2902に同期
してkビットの表示データ3900をラッチし、kビッ
トのラッチデータ3902として出力する。3903は
電圧セレクタ、3904は2のk乗個(以下、K=2の
k乗とする)の出力のバスであり、電圧セレクタ390
3は、ラッチデータ3902を読み込み、出力バス39
04のうちラッチデータ3902に対応した1本の出力
のみを“ハイ”にし、他の出力は“ロー”にして出力す
る。
1はkビットのラッチ回路、3902はラッチデータで
あり、ラッチ回路3901は、クロック2902に同期
してkビットの表示データ3900をラッチし、kビッ
トのラッチデータ3902として出力する。3903は
電圧セレクタ、3904は2のk乗個(以下、K=2の
k乗とする)の出力のバスであり、電圧セレクタ390
3は、ラッチデータ3902を読み込み、出力バス39
04のうちラッチデータ3902に対応した1本の出力
のみを“ハイ”にし、他の出力は“ロー”にして出力す
る。
【0216】3906はM(M<K)個の出力を持つタ
イマ1、3905はタイマ1用のタイマ設定データ、3
907はMレベルの出力電圧を持つ電源回路1、390
9はN個(N=K−M)の出力をもつタイマ2、390
8はタイマ2用のタイマ設定データ、3910はNレベ
ルの出力電圧を持つ電源回路2、3911はタイマ1の
出力M本のバス、3912は電源回路1のM本のバス、
3913はM個の電源用スイッチング素子、3914は
タイマ2の出力N本のバス、3915は電源回路2のN
本のバス、3916はN個の電源用スイッチング素子、
3920、3921は電源線であり、タイマ1は、前記
記載の実施例と同様に、タイマ設定データ3905と走
査信号2908を読み込み、走査信号2908の立上り
に同期して、タイマ出力T0を“ハイ”にし、設定時間
t0後に“ロー”にする。タイマ出力T1は、タイマ出
力T0の立ち下がりに同期して“ハイ”なり、設定時間
t1後に“ロー”になる。以下同様に、タイマ出力T2
からタイマ1の最後の出力TM−1まで繰り返す。タイ
マ2は、タイマ設定データ3905と走査信号2908
を読み込み、走査信号2908の立上りに同期して、タ
イマ出力TMを“ハイ”にし、設定時間tM後に“ロ
ー”にする。タイマ出力TM+1は、タイマ出力T0の
立ち下がりに同期して“ハイ”なり、設定時間tM+1
後に“ロー”になる。以下同様に、タイマ出力T2から
タイマ1の最後の出力TK−1まで1走査期間内に順次
出力する。
イマ1、3905はタイマ1用のタイマ設定データ、3
907はMレベルの出力電圧を持つ電源回路1、390
9はN個(N=K−M)の出力をもつタイマ2、390
8はタイマ2用のタイマ設定データ、3910はNレベ
ルの出力電圧を持つ電源回路2、3911はタイマ1の
出力M本のバス、3912は電源回路1のM本のバス、
3913はM個の電源用スイッチング素子、3914は
タイマ2の出力N本のバス、3915は電源回路2のN
本のバス、3916はN個の電源用スイッチング素子、
3920、3921は電源線であり、タイマ1は、前記
記載の実施例と同様に、タイマ設定データ3905と走
査信号2908を読み込み、走査信号2908の立上り
に同期して、タイマ出力T0を“ハイ”にし、設定時間
t0後に“ロー”にする。タイマ出力T1は、タイマ出
力T0の立ち下がりに同期して“ハイ”なり、設定時間
t1後に“ロー”になる。以下同様に、タイマ出力T2
からタイマ1の最後の出力TM−1まで繰り返す。タイ
マ2は、タイマ設定データ3905と走査信号2908
を読み込み、走査信号2908の立上りに同期して、タ
イマ出力TMを“ハイ”にし、設定時間tM後に“ロ
ー”にする。タイマ出力TM+1は、タイマ出力T0の
立ち下がりに同期して“ハイ”なり、設定時間tM+1
後に“ロー”になる。以下同様に、タイマ出力T2から
タイマ1の最後の出力TK−1まで1走査期間内に順次
出力する。
【0217】電源回路1は、Mレベルの電圧V0からV
M−1までを生成し、出力バス3912より出力する。
電源回路2は、Nレベルの電圧VMからVK−1までを
生成し、出力バス3915より出力する。
M−1までを生成し、出力バス3912より出力する。
電源回路2は、Nレベルの電圧VMからVK−1までを
生成し、出力バス3915より出力する。
【0218】M個の電源用スイッチング素子3913
は、一端は電源線3920に接続されており、他端は電
源回路1の出力バスの1本に接続されている。この電源
用スイッチング素子の制御用にタイマ1の出力バス39
11の1本が接続されており、タイマ1の出力が“ハ
イ”のときは導通、“ロー”のときは遮断となる。例え
ば、電源用スイッチング素子0には、制御用にタイマ1
の出力T0、電源回路1の出力V0がそれぞれ接続され
ている。以下同様に、電源用スイッチング素子1には、
制御用にタイマ1の出力T1、電源回路1の出力V1が
それぞれ接続されている。電源用スイッチング素子TM
−1には、制御用にタイマ1の出力TM−1、電源回路
1の出力VM−1がそれぞれ接続されている。
は、一端は電源線3920に接続されており、他端は電
源回路1の出力バスの1本に接続されている。この電源
用スイッチング素子の制御用にタイマ1の出力バス39
11の1本が接続されており、タイマ1の出力が“ハ
イ”のときは導通、“ロー”のときは遮断となる。例え
ば、電源用スイッチング素子0には、制御用にタイマ1
の出力T0、電源回路1の出力V0がそれぞれ接続され
ている。以下同様に、電源用スイッチング素子1には、
制御用にタイマ1の出力T1、電源回路1の出力V1が
それぞれ接続されている。電源用スイッチング素子TM
−1には、制御用にタイマ1の出力TM−1、電源回路
1の出力VM−1がそれぞれ接続されている。
【0219】N個の電源用スイッチング素子3916
は、一端は電源線3921に接続されており、他端は電
源回路2の出力バスの1本に接続されている。この電源
用スイッチング素子の制御用にタイマ2の出力バス39
14の1本が接続されており、タイマ2の出力が“ハ
イ”のときは導通、“ロー”のときは遮断となる。例え
ば、電源用スイッチング素子Nには、制御用にタイマ2
の出力TN、電源回路1の出力VNがそれぞれ接続され
ている。以下同様に、電源用スイッチング素子1には、
制御用にタイマ2の出力TN+1、電源回路2の出力V
N+1がそれぞれ接続されている。電源用スイッチング
素子TK−1には、制御用にタイマ1の出力TK−1、
電源回路1の出力VK−1がそれぞれ接続されている。
これらの動作により、電源線3920には、M段の階段
状に変化する電圧、電源線3921には、N段の階段状
に変化する電圧が1走査期間に印加される。
は、一端は電源線3921に接続されており、他端は電
源回路2の出力バスの1本に接続されている。この電源
用スイッチング素子の制御用にタイマ2の出力バス39
14の1本が接続されており、タイマ2の出力が“ハ
イ”のときは導通、“ロー”のときは遮断となる。例え
ば、電源用スイッチング素子Nには、制御用にタイマ2
の出力TN、電源回路1の出力VNがそれぞれ接続され
ている。以下同様に、電源用スイッチング素子1には、
制御用にタイマ2の出力TN+1、電源回路2の出力V
N+1がそれぞれ接続されている。電源用スイッチング
素子TK−1には、制御用にタイマ1の出力TK−1、
電源回路1の出力VK−1がそれぞれ接続されている。
これらの動作により、電源線3920には、M段の階段
状に変化する電圧、電源線3921には、N段の階段状
に変化する電圧が1走査期間に印加される。
【0220】3917はパルスセレクタ、3918、3
919はゲート信号であり、パルスセレクタ3917
は、電圧セレクタの出力バス3919から電圧セレクタ
3903の出力を読み込み、その出力値に対応してタイ
マ1,2の出力のうち1つをパルスセレクタの出力P0
をゲート信号3918、または出力P1をゲート信号3
919として出力する。例えば、電圧セレクタ3903
の出力のうち、Sn(0≦n≦M−1)が“ハイ”のと
きは、出力P0からタイマ1の出力Tnをゲート信号3
918として出力する。また、電圧セレクタ3903の
出力のうち、Sn(M≦n≦K−1)が“ハイ”のとき
は、出力P1からタイマ1の出力Tnをゲート信号39
19として出力する。
919はゲート信号であり、パルスセレクタ3917
は、電圧セレクタの出力バス3919から電圧セレクタ
3903の出力を読み込み、その出力値に対応してタイ
マ1,2の出力のうち1つをパルスセレクタの出力P0
をゲート信号3918、または出力P1をゲート信号3
919として出力する。例えば、電圧セレクタ3903
の出力のうち、Sn(0≦n≦M−1)が“ハイ”のと
きは、出力P0からタイマ1の出力Tnをゲート信号3
918として出力する。また、電圧セレクタ3903の
出力のうち、Sn(M≦n≦K−1)が“ハイ”のとき
は、出力P1からタイマ1の出力Tnをゲート信号39
19として出力する。
【0221】3922、3923はスイッチング素子で
あり、スイッチング素子3922はゲート信号3918
が“ハイ”のときは導通、“ロー”のときは遮断され
る。スイッチング素子3922が導通状態になると、電
源線3920とドレイン線2921が接続される。スイ
ッチング素子3923はゲート信号3919が“ハイ”
のときは導通、“ロー”のときは遮断される。スイッチ
ング素子3923が導通状態になると、電源線3921
とドレイン線2921が接続される。
あり、スイッチング素子3922はゲート信号3918
が“ハイ”のときは導通、“ロー”のときは遮断され
る。スイッチング素子3922が導通状態になると、電
源線3920とドレイン線2921が接続される。スイ
ッチング素子3923はゲート信号3919が“ハイ”
のときは導通、“ロー”のときは遮断される。スイッチ
ング素子3923が導通状態になると、電源線3921
とドレイン線2921が接続される。
【0222】図37を用いて動作の説明をする。表示デ
ータ3900はクロック2902に同期してラッチ回路
3901にラッチされ、ラッチデータ3902として出
力される。電圧セレクタ3903はラッチデータ390
2を読み込み、データバス3904のうち、そのデータ
に対応した出力Sn(0≦n≦M−1)だけを“ハイ”
にする。パルスセレクタ3917は、このデータバスの
値とタイマ1,2の出力を読み込み、出力P0からゲー
ト信号3918としてタイマ1の出力Tnを出力する。
このゲート信号3918が“ハイ”のときに、スイッチ
ング素子3902は導通状態になる。また、タイマ1の
出力Tnが“ハイ”のときは、電源用スイッチング素子
nが導通状態になり、電源線3920には電圧Vnが印
加されているので、ドレイン線2921には電圧Vnだ
けが印加される。次に、電圧セレクタ3903がラッチ
データ3902を読み込み、データバス3904のう
ち、そのデータに対応した出力Sn(M≦n≦K−1)
だけを“ハイ”にすると、パルスセレクタ3917は、
このデータバスの値とタイマ1,2の出力を読み込み、
出力P1からゲート信号3919としてタイマ2の出力
Tnを出力する。このゲート信号3919が“ハイ”の
ときに、スイッチング素子3922は導通状態になる。
また、タイマ2の出力Tnが“ハイ”のときは、電源用
スイッチング素子nが導通状態になり、電源線3921
には電圧Vnが印加されているので、ドレイン線292
1には電圧Vnだけが印加される。
ータ3900はクロック2902に同期してラッチ回路
3901にラッチされ、ラッチデータ3902として出
力される。電圧セレクタ3903はラッチデータ390
2を読み込み、データバス3904のうち、そのデータ
に対応した出力Sn(0≦n≦M−1)だけを“ハイ”
にする。パルスセレクタ3917は、このデータバスの
値とタイマ1,2の出力を読み込み、出力P0からゲー
ト信号3918としてタイマ1の出力Tnを出力する。
このゲート信号3918が“ハイ”のときに、スイッチ
ング素子3902は導通状態になる。また、タイマ1の
出力Tnが“ハイ”のときは、電源用スイッチング素子
nが導通状態になり、電源線3920には電圧Vnが印
加されているので、ドレイン線2921には電圧Vnだ
けが印加される。次に、電圧セレクタ3903がラッチ
データ3902を読み込み、データバス3904のう
ち、そのデータに対応した出力Sn(M≦n≦K−1)
だけを“ハイ”にすると、パルスセレクタ3917は、
このデータバスの値とタイマ1,2の出力を読み込み、
出力P1からゲート信号3919としてタイマ2の出力
Tnを出力する。このゲート信号3919が“ハイ”の
ときに、スイッチング素子3922は導通状態になる。
また、タイマ2の出力Tnが“ハイ”のときは、電源用
スイッチング素子nが導通状態になり、電源線3921
には電圧Vnが印加されているので、ドレイン線292
1には電圧Vnだけが印加される。
【0223】このように、k個の出力を持つ電圧セレク
タと合計k個になるm個(m<k)のタイマと各タイマ
の出力数と同じレベル数の出力電圧を持つ電源回路とk
個の電源用スイッチング素子とm個の出力を持つパルス
セレクタとm個のスイッチング素子を用いることによ
り、m個のスイッチング素子でk階調の表示が得られ
る。また、このようなk階調を持つ液晶駆動装置のドレ
イン線に、コンデンサを液晶と並列に設置することによ
り、更に品質の良い表示が得られる。
タと合計k個になるm個(m<k)のタイマと各タイマ
の出力数と同じレベル数の出力電圧を持つ電源回路とk
個の電源用スイッチング素子とm個の出力を持つパルス
セレクタとm個のスイッチング素子を用いることによ
り、m個のスイッチング素子でk階調の表示が得られ
る。また、このようなk階調を持つ液晶駆動装置のドレ
イン線に、コンデンサを液晶と並列に設置することによ
り、更に品質の良い表示が得られる。
【0224】更に、図38に本発明の液晶表示装置を用
いた情報機器を示す。
いた情報機器を示す。
【0225】図38において、4200はマイクロプロ
セッサユニット(以下、MPUと略す。)、4201は
メインメモリ、4202はシステムバス、4203は表
示コントローラ、4204は表示バス、4205は表示
メモリ、4206は表示データバス、4207は液晶表
示装置である。液晶表示装置4207のうち、4208
は液晶コントローラ、4209は信号駆動回路用制御信
号、4210は走査駆動回路用制御信号、4211は信
号駆動回路、4212は走査駆動回路、4213は液晶
パネル,4214はシステム制御信号、このシステム制
御信号4213は図20,21におけるシステム制御信
号2000,2100と同一である。
セッサユニット(以下、MPUと略す。)、4201は
メインメモリ、4202はシステムバス、4203は表
示コントローラ、4204は表示バス、4205は表示
メモリ、4206は表示データバス、4207は液晶表
示装置である。液晶表示装置4207のうち、4208
は液晶コントローラ、4209は信号駆動回路用制御信
号、4210は走査駆動回路用制御信号、4211は信
号駆動回路、4212は走査駆動回路、4213は液晶
パネル,4214はシステム制御信号、このシステム制
御信号4213は図20,21におけるシステム制御信
号2000,2100と同一である。
【0226】次に、動作の説明をする。
【0227】MPU4200がメインメモリ4201に
記憶されているプログラムを読みだして、システムバス
4202、表示コントローラ4203を介して、表示メ
モリ4205に表示データを描画する。描画された表示
データは表示コントローラ4203によって読みだされ
る。そして、表示データバス4206を介して、液晶表
示装置4207に転送する。液晶表示装置4207では
表示データバス4206で転送される表示データと同期
信号を入力し、液晶コントローラ4208で、システム
制御信号4214に基づき信号駆動回路用制御信号42
09と走査駆動回路用制御信号4210を生成する。信
号駆動回路4211は信号駆動回路用制御信号4209
を入力し、走査駆動回路4212は走査駆動回路用制御
信号4210を入力し、液晶パネル4213の各画素部
に表示データに対応する電圧を印加し表示を行う。
記憶されているプログラムを読みだして、システムバス
4202、表示コントローラ4203を介して、表示メ
モリ4205に表示データを描画する。描画された表示
データは表示コントローラ4203によって読みだされ
る。そして、表示データバス4206を介して、液晶表
示装置4207に転送する。液晶表示装置4207では
表示データバス4206で転送される表示データと同期
信号を入力し、液晶コントローラ4208で、システム
制御信号4214に基づき信号駆動回路用制御信号42
09と走査駆動回路用制御信号4210を生成する。信
号駆動回路4211は信号駆動回路用制御信号4209
を入力し、走査駆動回路4212は走査駆動回路用制御
信号4210を入力し、液晶パネル4213の各画素部
に表示データに対応する電圧を印加し表示を行う。
【0228】以上の実施例記載の信号駆動回路をTFT
液晶ディスプレイの駆動回路として説明してきたが、本
信号駆動回路は、線順次走査で、且つ、電圧値によって
表示状態の変化するマトリックスタイプの装置に応用可
能である。
液晶ディスプレイの駆動回路として説明してきたが、本
信号駆動回路は、線順次走査で、且つ、電圧値によって
表示状態の変化するマトリックスタイプの装置に応用可
能である。
【0229】
【効果】本発明の図1、図7、図8、図9いずれの信号
駆動回路を用いた場合でも、1水平ライン分の表示デー
タをアナログ値で記憶することから、階調数、または表
示色数が多くなっても回路を変更することがないので、
回路規模の増大を防ぐ効果がある。
駆動回路を用いた場合でも、1水平ライン分の表示デー
タをアナログ値で記憶することから、階調数、または表
示色数が多くなっても回路を変更することがないので、
回路規模の増大を防ぐ効果がある。
【0230】又、前記図1、図7、図8、図9いずれの
信号駆動回路も表示データをデジタルデータで処理する
ことから、現在のデジタルドライバの動作速度である1
5MHz以上の高速処理が可能となり、図10に記載す
る液晶表示装置を構成する場合において、高精細化など
による高速データ処理に対応できる効果がある。
信号駆動回路も表示データをデジタルデータで処理する
ことから、現在のデジタルドライバの動作速度である1
5MHz以上の高速処理が可能となり、図10に記載す
る液晶表示装置を構成する場合において、高精細化など
による高速データ処理に対応できる効果がある。
【0231】更に、前記図1、図7、図8、図9いずれ
の信号駆動回路もデジタルデータを処理する回路が、1
水平ラインのデータ数よりかなり少なく構成可能であ
り、階調数、または表示色数の増加に伴う回路規模の増
加が従来のデジタルドライバの約10分の1以下の増加
に押さえる効果がある。
の信号駆動回路もデジタルデータを処理する回路が、1
水平ラインのデータ数よりかなり少なく構成可能であ
り、階調数、または表示色数の増加に伴う回路規模の増
加が従来のデジタルドライバの約10分の1以下の増加
に押さえる効果がある。
【0232】又、図8、図9記載のデジタル方式の信号
駆動回路において、多レベルの電圧を集積回路の内部で
生成することから外部に多レベル電圧を生成する回路が
不要となる。
駆動回路において、多レベルの電圧を集積回路の内部で
生成することから外部に多レベル電圧を生成する回路が
不要となる。
【0233】又、前記図1、図7、図8、図9に記載し
た本発明の信号駆動回路を用いて、液晶表示装置を構成
した場合、液晶パネル周辺の駆動回路の占める面積を小
さくできる効果がある。
た本発明の信号駆動回路を用いて、液晶表示装置を構成
した場合、液晶パネル周辺の駆動回路の占める面積を小
さくできる効果がある。
【0234】更に、図7、図9の本発明の信号駆動回路
を用いてカラー表示を行う場合、各色毎に異なるレベル
の電圧が選択できるので、色補正が可能となり、高品質
な表示色が得られる効果がある。
を用いてカラー表示を行う場合、各色毎に異なるレベル
の電圧が選択できるので、色補正が可能となり、高品質
な表示色が得られる効果がある。
【0235】又、図13、図14の本発明のDACを用
いて、デジタル表示データから視覚特性に沿った表示輝
度を得られる効果がある。
いて、デジタル表示データから視覚特性に沿った表示輝
度を得られる効果がある。
【0236】更に、図14の本発明のDACを用いて、
図11及び図12の様な曲線の特性を持たない液晶を用
いる場合でも、近似直線の傾きを容易に可変にすること
が出来るので、デジタル表示データと表示輝度の関係を
容易に可変とする効果がある。
図11及び図12の様な曲線の特性を持たない液晶を用
いる場合でも、近似直線の傾きを容易に可変にすること
が出来るので、デジタル表示データと表示輝度の関係を
容易に可変とする効果がある。
【0237】又、本発明の図27、図29、図30、図
31、図33、図35、図37によれば、液晶装置の多
色化による電源線の増加を抑えることができ、又、電源
線とドレイン線を結ぶスイッチング素子や電圧セレクタ
の出力線を削減できるのでX駆動手段の回路規模を小型
化できる。これらの効果により、表示部周辺の駆動回路
系の占有面積が減少しても多色/多階調表示することが
期待できる。
31、図33、図35、図37によれば、液晶装置の多
色化による電源線の増加を抑えることができ、又、電源
線とドレイン線を結ぶスイッチング素子や電圧セレクタ
の出力線を削減できるのでX駆動手段の回路規模を小型
化できる。これらの効果により、表示部周辺の駆動回路
系の占有面積が減少しても多色/多階調表示することが
期待できる。
【0238】本発明の図17、図22記載のデータ変換
手段において、R、G、B各表示データ毎にnビットか
らm(>n)ビットに表示データに重み付けをするの
で、カラーフィルタ等の特性に適合した変換が可能とな
る。これにより、(2のm乗)レベルの電圧レベルを液
晶パネルに供給することが可能となり、人間の視覚特性
に沿った、良好な表示品質を得ることが出来る。
手段において、R、G、B各表示データ毎にnビットか
らm(>n)ビットに表示データに重み付けをするの
で、カラーフィルタ等の特性に適合した変換が可能とな
る。これにより、(2のm乗)レベルの電圧レベルを液
晶パネルに供給することが可能となり、人間の視覚特性
に沿った、良好な表示品質を得ることが出来る。
【0239】更に、図17、図22記載のR、G、B各
表示データ毎に処理系統を分離したことでカラーフィル
タ等の特性に適合した色補正が出来る効果がある。
表示データ毎に処理系統を分離したことでカラーフィル
タ等の特性に適合した色補正が出来る効果がある。
【0240】また、図20記載のデータ変換回路を随時
書き込み可能な構成にし、あるいは図21記載の随時切
り替え可能な構成にすることにより、画素の特性に適合
した表示品質を保つことが出来る。
書き込み可能な構成にし、あるいは図21記載の随時切
り替え可能な構成にすることにより、画素の特性に適合
した表示品質を保つことが出来る。
【図1】本発明の信号駆動回路(D/A方式)を示した
図である。
図である。
【図2】従来の液晶ディスプレイ駆動回路のブロック図
を示したものである。
を示したものである。
【図3】図1記載の液晶パネルの等価回路を示したもの
である。
である。
【図4】従来の画素部の駆動波形を示したものである。
【図5】図1に示すサンプリングクロックを生成するサ
ンプルホールド回路を示した図である。
ンプルホールド回路を示した図である。
【図6】図1に示す信号駆動回路のタイミングを示した
図である。
図である。
【図7】本発明の色補正可能な信号駆動回路(D/A方
式)を示した図である。
式)を示した図である。
【図8】本発明の信号駆動回路(デジタル方式)を示し
た図である。
た図である。
【図9】本発明の色補正可能な信号駆動回路(デジタル
方式)を示した図である。
方式)を示した図である。
【図10】本発明の信号駆動回路を用いた液晶表示装置
を示した図である。
を示した図である。
【図11】階調番号と表示輝度の特性曲線を示す図であ
る。
る。
【図12】電圧と表示輝度の特性曲線を示す図である。
【図13】本発明の補正回路を付加したDACを示した
図である。
図である。
【図14】本発明の外部制御が可能な補正回路を付加し
たDACを示した図である。
たDACを示した図である。
【図15】図8及び図9記載の信号駆動回路において色
補正可能な分圧回路と電圧マルチプレクサを示した図で
ある。
補正可能な分圧回路と電圧マルチプレクサを示した図で
ある。
【図16】図8及び図9記載の信号駆動回路において色
補正可能な分圧回路と電圧マルチプレクサを示した図で
ある。
補正可能な分圧回路と電圧マルチプレクサを示した図で
ある。
【図17】データ変換回路を付加した本発明の信号駆動
回路(D/A方式)を示した図である。
回路(D/A方式)を示した図である。
【図18】本発明のVCOMを一定としたときの駆動波
形を示したものである。
形を示したものである。
【図19】本発明のVCOMを交流化したときの駆動波
形を示したものである。
形を示したものである。
【図20】本発明の随時書替え可能なデータ変換回路の
ブロック図を示したものである。
ブロック図を示したものである。
【図21】本発明の随時選択可能なデータ変換回路のブ
ロック図を示したものである。
ロック図を示したものである。
【図22】データ変換回路を付加した本発明の信号駆動
回路(デジタル方式)を示した図である。
回路(デジタル方式)を示した図である。
【図23】従来の信号駆動回路(HD66300)を示
した図である。
した図である。
【図24】従来の液晶駆動回路のブロック図を示したも
のである。
のである。
【図25】図24に記載した液晶駆動回路の動作のタイ
ミングを示したものである。
ミングを示したものである。
【図26】本発明の液晶表示装置を示す図である。
【図27】本発明の2レベル電圧の印加方式のブロック
図である。
図である。
【図28】本発明の2レベル電圧の印加方式タイムチャ
ートである。
ートである。
【図29】本発明の2レベル電圧の印加方式のブロック
図である。
図である。
【図30】本発明の多レベル電圧印加方式のブロック図
である。
である。
【図31】本発明の4レベル電圧の階段状印加方式のブ
ロック図である。
ロック図である。
【図32】本発明の4レベル電圧の階段状印加方式のタ
イムチャートである。
イムチャートである。
【図33】本発明の4レベル電圧の階段状印加方式のブ
ロック図である。
ロック図である。
【図34】本発明の4レベル電圧の階段状印加方式のタ
イムチャートである。
イムチャートである。
【図35】本発明のスロープ状電圧の印加方式のブロッ
ク図である。
ク図である。
【図36】本発明のスロープ状電圧の印加方式のタイム
チャートである。
チャートである。
【図37】本発明の多レベル電圧の階段状印加方式のブ
ロック図である。
ロック図である。
【図38】本発明の液晶表示装置を用いた情報機器のブ
ロック図である。
ロック図である。
100…デジタル表示データ、101…シフトクロッ
ク、102…シフトレジスタ、103…データ線、10
4…ラッチクロック、105…ラッチ、106…データ
線、107…D/Aコンバータ(DAC)、108…デ
ータ線、109…サンプリングクロック、110…サン
プルホールド回路、111…ホールドクロック、112
…データ線、113…バッファ、114…信号線、11
6…走査駆動回路、117…垂直方向第1ラインを有効
にするイネーブル信号、118…順次ラインを選択する
クロック、119…ゲートライン、120…カラー液晶
パネル、200…表示データ、200R…3ビットのR
データ、200G…3ビットのGデータ、200B…3
ビットのBデータ、201…データ並び替え回路、20
2…表示データ、203…HD66310Tで構成した
液晶駆動回路のブロック図、204…シフト回路、20
5…取り込みクロック、206…ラッチ回路、207…
ラッチクロック、208…データデコード回路、209
…電圧マルチプレクサ、211…電圧生成回路、212
…入力ハイレベル電圧、213…入力ロウレベル電圧、
214…16レベルの液晶印加電圧、300…1つの画
素部、301…薄膜トランジスタ、302…液晶、30
3…保持容量、304…対向電極、VGH…ゲートオン
電圧、VGL…ゲートオフ電圧、VCOM…対向電圧、
V7〜V0、−V0、〜−V7…ドレイン電圧、500
…サンプルクロック生成回路、501…イネーブル信
号、502…イネーブル信号、100R…Rデジタル表
示データ、100G…Gデジタル表示データ、100B
…Bデジタル表示データ、102R…R用シフトレジス
タ、102G…G用シフトレジスタ、102B…B用シ
フトレジスタ、103R…R用データ線、103G…G
用データ線、103B…B用データ線、105R…Rラ
ッチ、105G…Gラッチ、105B…Bラッチ、10
6R…R用データ線、106G…G用データ線、106
B…B用データ線、107R…R用DAC、107G…
G用DAC、107B…B用DAC、108R…R用デ
ータ線、108G…G用データ線、108B…B用デー
タ線、800…デコーダ、801…選択信号、802…
電源、803…電源、804…分圧回路、805…多レ
ベル電圧、806…電圧マルチプレクサ、800R…R
用デコーダ、800G…G用デコーダ、800B…B用
デコーダ、801R…R用選択信号、801G…G用選
択信号、801B…B用選択信号、804R…R用分圧
回路、804G…G用分圧回路、804B…B用分圧回
路、805R…R用多レベル電圧、805G…G用多レ
ベル電圧、805B…B用多レベル電圧、806R…R
用電圧マルチプレクサ、806G…G用電圧マルチプレ
クサ、806B…B用電圧マルチプレクサ、1000−
1から1000−8…信号駆動回路、1001−1、1
001−2…イネーブル信号、1100…階調番号と表
示輝度の特性曲線、1200…電圧と表示輝度の特性曲
線、201、1202、1203…近似直線、1300
…電流生成回路、1301…電源、1302…基準電
源、1303…データ線、1304…判定回路、130
5…データ線、1306…電流選択回路、1307…デ
ータ線、1308…加算回路、1309…スイッチ、1
310…抵抗、1400…電源、1401…可変抵抗、
1402…データ線、1403…電流生成回路、140
4…基準電流源、1500…上位ビットデコーダ、15
01…下位ビットデコーダ、1502…デコード信号、
1503…デコード信号、1504…分圧回路、150
5…電圧線、1507…分圧抵抗、1508…スイッチ
ング回路、1509…スイッチング回路、1512…分
圧回路、1513…分圧抵抗、1514…スイッチング
回路、1515…データ線、1600…デコーダ、16
01…デコード信号、1602…分圧抵抗、1603…
スイッチング回路、700R…R用表示データ、700
G…G用表示データ、700B…B用表示データ、70
1…データ変換回路、V(2のm乗−1)〜V0、−V
0〜−V(2のm乗−1)…ドレイン電圧、2000…
システム制御信号、2001R…R/Gデータセレク
タ、2001B…G/Bデータセレクタ、2002…n
ビットのRデータ、2003…nビットのBデータ、2
004…制御回路、2005…カラー/モノクロ制御信
号、2006…データ変換回路制御信号、2007…定
数記憶回路制御信号、2008R…Rデータ変換回路、
2008G…Gデータ変換回路、2008B…Bデータ
変換回路、2009…定数記憶回路、2010…定数デ
ータバス、100R…mビットのRデータ、100G…
mビットのGデータ、100B…mビットのBデータ、
2100…システム制御信号、2101R…R/Gデー
タセレクタ、2101B…G/Bデータセレクタ、21
02R…nビットのRデータ、2102B…nビットの
Bデータ、2103…制御回路、2104…カラー/モ
ノクロ制御信号、2105a…イネーブル信号、210
5b…イネーブル信号、2106R…R系データ変換回
路、2107R…R系データ変換回路、2106G…G
系データ変換回路、2107G…G系データ変換回路、
2106B…B系データ変換回路、2107B…B系デ
ータ変換回路、2108R…mビットのRデータ、21
08G…mビットのGデータ、2108B…mビットの
Bデータ、2300…アナログ表示データ、2301…
サンプルホールドクロック、2302…サンプルホール
ド回路、2303…データ線、2304…バッファ、2
305…信号線、2400…入力信号、2401…記憶
回路、2402…記憶回路、2403…記憶回路、24
04…記憶回路、2405…記憶回路、2406…記憶
回路、2407…ラッチ信号、2408…ラッチ信号、
2409…ラッチ信号、2410…ラッチ信号、241
1…信号線、2412…信号線、2413…信号線、2
414…切り替え回路、2415…D/Aコンバータ、
2416…切り替え回路、2417…信号電極、241
8…信号電極、2419…信号電極、2420…選択信
号、2421…選択信号、2422…駆動回路、242
3…ラッチ信号、2424…ラッチ信号、2425…ラ
ッチ信号、2426…信号電極、2427…信号電極、
2428…信号電極、2800…表示データ、2801
…クロック、2802…信号駆動回路、2803…多レ
ベル電源回路、2804…電源出力バス、2805…タ
イマ、2806…タイマ出力バス、2807…液晶パネ
ル、2900…表示データ、2901…ラッチ回路、2
902…クロック、2903…ラッチデータ、2904
…電圧セレクタ、2905…セレクタ線S0、2906
…セレクタ線S1、2907…タイマ設定データ、29
08…走査信号、2909…タイマ、2910…タイマ
出力T0、2911…タイマ出力T1、2912…電源
回路、2913…電源線V0、2914…電源線V1、
2915…パルスセレクタ、2916…ゲート信号、2
917,2918…電源用スイッチング素子、2919
…電源線、2920…スイッチング素子、2921…ド
レイン線、2922…走査駆動回路、2923…イネー
ブル信号、2924…走査線、2924−a…ダミー走
査線、2925…走査線、2926,2928…液晶用
スイッチング素子、2927,2929…液晶、293
0,2930…付加容量、3100…コンデンサ、32
00…表示データ、3201…ラッチ回路、3202…
ラッチデータ、3203…電圧セレクタ、3204…セ
レクタ線S0、3205…セレクタ線S1、3206…
セレクタ線S2、3207…セレクタ線S3、3208
…セレクタ線S4、3209…セレクタ線S5、321
0…セレクタ線S6、3211…セレクタ線S7、32
12…電源回路、3213…電源出力V0、3214…
電源出力V1、3215…電源出力V2、3216…電
源出力V3、3217…電源出力V4、3218…電源
出力V5、3219…電源出力V6、3220…電源出
力V7、3221,3222,3223,3224,3
225,3226,3227,3228…電源用スイッ
チング素子、3229…パルスセレクタ、3230…ゲ
ート信号S’0、3231…ゲート信号S’1、323
2…ゲート信号S’2、3233…ゲート信号S’3、
3234,3235,3236,3237…電源線、3
238,3239,3240,3241…スイッチング
素子、3242…ドレイン線、3300…表示データ、
3301…ラッチ回路、3302…ラッチデータ、33
03…電圧セレクタ、3304…タイマ設置データ、3
305…タイマ、3306…セレクタ線S0、3307
…セレクタ線S1、3308…セレクタ線S2、330
9…セレクタ線S3、3310…タイマ出力T0、33
11…タイマ出力T1、3312…タイマ出力T2、3
313…タイマ出力T3、3314…電源回路、331
5…電源出力V0、3316…電源出力V1、3317
…電源出力V2、3318…電源出力V3、3319,
3320,3321,3322…電源用スイッチング素
子、3323…パルスセレクタ、3324…ゲート信
号、3500…タイマ設定データ、3501…タイマ、
3502,3503,3504…XOR素子、350
5,3506,3507…XOR素子出力、3700…
のこぎり波発生回路、3701…のこぎり波発生回路出
力、3702…増幅回路、3900…表示データ、39
01…ラッチ回路、3902…ラッチデータ、3903
…電圧セレクタ、3904…電圧セレクタ出力バス、3
905…タイマ設定データ、3906…タイマ1、39
07…電源回路1、3908…タイマ設定データ、39
09…タイマ2、3910…電源回路2、3911…タ
イマ1出力バス、3912…電源回路1出力バス、39
13…電源用スイッチング素子、3914…タイマ2出
力バス、3915…電源回路2出力バス、3916…電
源用スイッチング素子、3917…パルスセレクタ、3
918,3919…ゲート信号、3920,3921…
電源線、3922,3923…スイッチング素子、42
00…MPU、4201…メインメモリ、4202…シ
ステムバス、4203…表示コントローラ、4204…
表示バス、4205…表示メモリ、4206…表示デー
タバス、4207…液晶表示装置、4208…液晶コン
トローラ、4209…信号駆動回路用制御信号、421
0…走査駆動回路用制御信号、4211…信号駆動回
路、4212…走査駆動回路、4213…液晶パネル。
ク、102…シフトレジスタ、103…データ線、10
4…ラッチクロック、105…ラッチ、106…データ
線、107…D/Aコンバータ(DAC)、108…デ
ータ線、109…サンプリングクロック、110…サン
プルホールド回路、111…ホールドクロック、112
…データ線、113…バッファ、114…信号線、11
6…走査駆動回路、117…垂直方向第1ラインを有効
にするイネーブル信号、118…順次ラインを選択する
クロック、119…ゲートライン、120…カラー液晶
パネル、200…表示データ、200R…3ビットのR
データ、200G…3ビットのGデータ、200B…3
ビットのBデータ、201…データ並び替え回路、20
2…表示データ、203…HD66310Tで構成した
液晶駆動回路のブロック図、204…シフト回路、20
5…取り込みクロック、206…ラッチ回路、207…
ラッチクロック、208…データデコード回路、209
…電圧マルチプレクサ、211…電圧生成回路、212
…入力ハイレベル電圧、213…入力ロウレベル電圧、
214…16レベルの液晶印加電圧、300…1つの画
素部、301…薄膜トランジスタ、302…液晶、30
3…保持容量、304…対向電極、VGH…ゲートオン
電圧、VGL…ゲートオフ電圧、VCOM…対向電圧、
V7〜V0、−V0、〜−V7…ドレイン電圧、500
…サンプルクロック生成回路、501…イネーブル信
号、502…イネーブル信号、100R…Rデジタル表
示データ、100G…Gデジタル表示データ、100B
…Bデジタル表示データ、102R…R用シフトレジス
タ、102G…G用シフトレジスタ、102B…B用シ
フトレジスタ、103R…R用データ線、103G…G
用データ線、103B…B用データ線、105R…Rラ
ッチ、105G…Gラッチ、105B…Bラッチ、10
6R…R用データ線、106G…G用データ線、106
B…B用データ線、107R…R用DAC、107G…
G用DAC、107B…B用DAC、108R…R用デ
ータ線、108G…G用データ線、108B…B用デー
タ線、800…デコーダ、801…選択信号、802…
電源、803…電源、804…分圧回路、805…多レ
ベル電圧、806…電圧マルチプレクサ、800R…R
用デコーダ、800G…G用デコーダ、800B…B用
デコーダ、801R…R用選択信号、801G…G用選
択信号、801B…B用選択信号、804R…R用分圧
回路、804G…G用分圧回路、804B…B用分圧回
路、805R…R用多レベル電圧、805G…G用多レ
ベル電圧、805B…B用多レベル電圧、806R…R
用電圧マルチプレクサ、806G…G用電圧マルチプレ
クサ、806B…B用電圧マルチプレクサ、1000−
1から1000−8…信号駆動回路、1001−1、1
001−2…イネーブル信号、1100…階調番号と表
示輝度の特性曲線、1200…電圧と表示輝度の特性曲
線、201、1202、1203…近似直線、1300
…電流生成回路、1301…電源、1302…基準電
源、1303…データ線、1304…判定回路、130
5…データ線、1306…電流選択回路、1307…デ
ータ線、1308…加算回路、1309…スイッチ、1
310…抵抗、1400…電源、1401…可変抵抗、
1402…データ線、1403…電流生成回路、140
4…基準電流源、1500…上位ビットデコーダ、15
01…下位ビットデコーダ、1502…デコード信号、
1503…デコード信号、1504…分圧回路、150
5…電圧線、1507…分圧抵抗、1508…スイッチ
ング回路、1509…スイッチング回路、1512…分
圧回路、1513…分圧抵抗、1514…スイッチング
回路、1515…データ線、1600…デコーダ、16
01…デコード信号、1602…分圧抵抗、1603…
スイッチング回路、700R…R用表示データ、700
G…G用表示データ、700B…B用表示データ、70
1…データ変換回路、V(2のm乗−1)〜V0、−V
0〜−V(2のm乗−1)…ドレイン電圧、2000…
システム制御信号、2001R…R/Gデータセレク
タ、2001B…G/Bデータセレクタ、2002…n
ビットのRデータ、2003…nビットのBデータ、2
004…制御回路、2005…カラー/モノクロ制御信
号、2006…データ変換回路制御信号、2007…定
数記憶回路制御信号、2008R…Rデータ変換回路、
2008G…Gデータ変換回路、2008B…Bデータ
変換回路、2009…定数記憶回路、2010…定数デ
ータバス、100R…mビットのRデータ、100G…
mビットのGデータ、100B…mビットのBデータ、
2100…システム制御信号、2101R…R/Gデー
タセレクタ、2101B…G/Bデータセレクタ、21
02R…nビットのRデータ、2102B…nビットの
Bデータ、2103…制御回路、2104…カラー/モ
ノクロ制御信号、2105a…イネーブル信号、210
5b…イネーブル信号、2106R…R系データ変換回
路、2107R…R系データ変換回路、2106G…G
系データ変換回路、2107G…G系データ変換回路、
2106B…B系データ変換回路、2107B…B系デ
ータ変換回路、2108R…mビットのRデータ、21
08G…mビットのGデータ、2108B…mビットの
Bデータ、2300…アナログ表示データ、2301…
サンプルホールドクロック、2302…サンプルホール
ド回路、2303…データ線、2304…バッファ、2
305…信号線、2400…入力信号、2401…記憶
回路、2402…記憶回路、2403…記憶回路、24
04…記憶回路、2405…記憶回路、2406…記憶
回路、2407…ラッチ信号、2408…ラッチ信号、
2409…ラッチ信号、2410…ラッチ信号、241
1…信号線、2412…信号線、2413…信号線、2
414…切り替え回路、2415…D/Aコンバータ、
2416…切り替え回路、2417…信号電極、241
8…信号電極、2419…信号電極、2420…選択信
号、2421…選択信号、2422…駆動回路、242
3…ラッチ信号、2424…ラッチ信号、2425…ラ
ッチ信号、2426…信号電極、2427…信号電極、
2428…信号電極、2800…表示データ、2801
…クロック、2802…信号駆動回路、2803…多レ
ベル電源回路、2804…電源出力バス、2805…タ
イマ、2806…タイマ出力バス、2807…液晶パネ
ル、2900…表示データ、2901…ラッチ回路、2
902…クロック、2903…ラッチデータ、2904
…電圧セレクタ、2905…セレクタ線S0、2906
…セレクタ線S1、2907…タイマ設定データ、29
08…走査信号、2909…タイマ、2910…タイマ
出力T0、2911…タイマ出力T1、2912…電源
回路、2913…電源線V0、2914…電源線V1、
2915…パルスセレクタ、2916…ゲート信号、2
917,2918…電源用スイッチング素子、2919
…電源線、2920…スイッチング素子、2921…ド
レイン線、2922…走査駆動回路、2923…イネー
ブル信号、2924…走査線、2924−a…ダミー走
査線、2925…走査線、2926,2928…液晶用
スイッチング素子、2927,2929…液晶、293
0,2930…付加容量、3100…コンデンサ、32
00…表示データ、3201…ラッチ回路、3202…
ラッチデータ、3203…電圧セレクタ、3204…セ
レクタ線S0、3205…セレクタ線S1、3206…
セレクタ線S2、3207…セレクタ線S3、3208
…セレクタ線S4、3209…セレクタ線S5、321
0…セレクタ線S6、3211…セレクタ線S7、32
12…電源回路、3213…電源出力V0、3214…
電源出力V1、3215…電源出力V2、3216…電
源出力V3、3217…電源出力V4、3218…電源
出力V5、3219…電源出力V6、3220…電源出
力V7、3221,3222,3223,3224,3
225,3226,3227,3228…電源用スイッ
チング素子、3229…パルスセレクタ、3230…ゲ
ート信号S’0、3231…ゲート信号S’1、323
2…ゲート信号S’2、3233…ゲート信号S’3、
3234,3235,3236,3237…電源線、3
238,3239,3240,3241…スイッチング
素子、3242…ドレイン線、3300…表示データ、
3301…ラッチ回路、3302…ラッチデータ、33
03…電圧セレクタ、3304…タイマ設置データ、3
305…タイマ、3306…セレクタ線S0、3307
…セレクタ線S1、3308…セレクタ線S2、330
9…セレクタ線S3、3310…タイマ出力T0、33
11…タイマ出力T1、3312…タイマ出力T2、3
313…タイマ出力T3、3314…電源回路、331
5…電源出力V0、3316…電源出力V1、3317
…電源出力V2、3318…電源出力V3、3319,
3320,3321,3322…電源用スイッチング素
子、3323…パルスセレクタ、3324…ゲート信
号、3500…タイマ設定データ、3501…タイマ、
3502,3503,3504…XOR素子、350
5,3506,3507…XOR素子出力、3700…
のこぎり波発生回路、3701…のこぎり波発生回路出
力、3702…増幅回路、3900…表示データ、39
01…ラッチ回路、3902…ラッチデータ、3903
…電圧セレクタ、3904…電圧セレクタ出力バス、3
905…タイマ設定データ、3906…タイマ1、39
07…電源回路1、3908…タイマ設定データ、39
09…タイマ2、3910…電源回路2、3911…タ
イマ1出力バス、3912…電源回路1出力バス、39
13…電源用スイッチング素子、3914…タイマ2出
力バス、3915…電源回路2出力バス、3916…電
源用スイッチング素子、3917…パルスセレクタ、3
918,3919…ゲート信号、3920,3921…
電源線、3922,3923…スイッチング素子、42
00…MPU、4201…メインメモリ、4202…シ
ステムバス、4203…表示コントローラ、4204…
表示バス、4205…表示メモリ、4206…表示デー
タバス、4207…液晶表示装置、4208…液晶コン
トローラ、4209…信号駆動回路用制御信号、421
0…走査駆動回路用制御信号、4211…信号駆動回
路、4212…走査駆動回路、4213…液晶パネル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北島 雅明 茨城県日立市久慈町4026番地株式会社日立 製作所日立研究所内 (72)発明者 田中 紀夫 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 ▲真▼野 宏之 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 二見 利男 千葉県茂原市早野3300番地株式会社日立製 作所茂原工場内
Claims (36)
- 【請求項1】マトリックスに配列した画素部を有し、該
画素部はスイッチング素子と液晶を有し、前記液晶に印
加する表示信号で光の透過を制御し、画像表示を行う液
晶表示装置の駆動回路において、 前記画素部に並列出力する信号線の数より少ない容量の
デジタル表示データを順次取り込み、一時記憶する手段
と、 該容量のデジタル表示データを各々対応するアナログ表
示データに変換する手段と、 前記容量の変換された該アナログ表示データを複数組順
次取り込み、前記並列出力する信号の数の前記アナログ
表示データを取り込んだ後、同時に出力する手段と、 を設けたことを特徴とする液晶表示装置の多階調駆動回
路。 - 【請求項2】前記デジタル表示データが赤色(以下、R
ed:Rと略す。)、緑色(以下、Green:Gと略
す。)、青色(以下、Blue:Bと略す。)デジタル
表示データからなり、該R、G、Bデジタル表示データ
の各々に異なる重み付けをし、前記アナログ表示データ
に変換することを特徴とする請求項1記載の液晶表示装
置の多階調駆動回路。 - 【請求項3】請求項1記載の多階調駆動回路を複数個組
み合わせ、各々の前記多階調駆動回路で並列出力する前
記表示信号の数の前記アナログ表示データを同時に出力
することにより、マトリックスに配列した前記画素部の
1水平ライン分の前記表示信号とすることを特徴とする
液晶表示装置。 - 【請求項4】マトリックスに配列した画素部を有し、各
々の該画素部はスイッチング素子と液晶を有し、前記液
晶に印加する表示データで光の透過を制御し、画像表示
を行う液晶表示装置において、 1水平ライン分の該表示データをN(Nは整数)分割し
て、1/N水平ライン分のデジタル表示データを順次取
り込み、一時記憶する手段と、 1/N水平ライン分の該デジタル表示データを対応する
アナログ表示データに変換する手段と、 1/N水平ライン分の該アナログ表示データ毎に順次取
り込み、1水平ライン分の前記アナログ表示データを取
り込んだ後、前記画素部に同時に出力する手段とを設け
たことを特徴とする液晶表示装置の多階調駆動回路。 - 【請求項5】前記デジタル表示データが赤色(以下、R
ed:Rと略す。)、緑色(以下、Green:Gと略
す。)、青色(以下、Blue:Bと略す。)デジタル
表示データからなり、該R、G、Bデジタル表示データ
各々に異なる重み付けをし、前記アナログ表示データに
変換することを特徴とする請求項4記載の液晶表示装置
の多階調駆動回路。 - 【請求項6】マトリックス状に配列された画素部を有
し、各々の該画素部がスイッチング素子と表示部とから
成り、前記画素部の各水平ライン毎に該スイッチング素
子を介して該表示部に表示信号を印加して多階調の画像
表示を行う画像表示装置において、 マトリックス状に配列された前記画素部の水平方向をM
(Mは整数)分割し、該M分割された前記画素部のそれ
ぞれに水平ライン毎の前記表示信号を印加する、水平方
向に配列されたM個の多階調駆動回路を有し、該水平方
向に配列されたM個の多階調駆動回路が各々、順次に該
M分割された前記画素部の前記表示信号をN(Nは整
数)分割して、1/(M×N)水平ライン分の対応する
デジタル表示データを順次取り込み一時記憶する手段
と、 該記憶手段に接続され、1/(M×N)水平ライン分の
対応する該デジタル表示データを取り込む毎に対応する
アナログ表示データに変換する手段と、該変換手段に接
続され、該アナログ表示データを1/M水平ライン分取
り込む手段を有し、M個の前記多階調駆動回路がすべて
前記アナログ表示データを1/M水平ライン分取り込ん
だ後、1水平ライン分の前記アナログ表示データを前記
表示部に同時に印加することを特徴とする画像表示装
置。 - 【請求項7】前記デジタル表示データが赤色(以下、R
ed:Rと略す。)、緑色(以下、Green:Gと略
す。)、青色(以下、Blue:Bと略す。)デジタル
表示データからなり、該R、G、Bデジタル表示データ
各々に異なる重み付けをし、前記アナログ表示データに
変換することを特徴とする請求項6記載の画像表示装
置。 - 【請求項8】水平方向に配列されたM個の前記多階調駆
動回路の各々は、前記アナログ表示データを1/M水平
ライン分取り込んだ時、隣接する他の前記多階調駆動回
路を動作させるためのイネーブル信号を発生することを
特徴とする請求項6記載の画像表示装置。 - 【請求項9】前記一時記憶する手段は、1/(M×N)
水平ライン分の対応する前記デジタル表示データを取り
込むシフトレジスタと、該シフトレジスタの並列出力を
ラッチするラッチ回路とからなることを特徴とする請求
項6記載の画像表示装置。 - 【請求項10】前記変換手段は、1/(M×N)水平ラ
イン分の対応する前記デジタル表示データを対応する前
記アナログ表示データに変換するデジタル/アナログコ
ンバータから成ることを特徴とする請求項6記載の画像
表示装置。 - 【請求項11】前記アナログ表示データを1/M水平ラ
イン分取り込む手段は、前記アナログ表示データを保持
するサンプルホールド回路からなることを特徴とする請
求項6記載の画像表示装置。 - 【請求項12】前記変換手段は、1/(M×N)水平ラ
イン分の対応する前記デジタル表示データをデコードす
るデコーダと、複数の電圧レベルを発生する手段と、該
デコーダの出力に応じて該電圧レベル発生手段からの該
複数の電圧レベルを選択する選択手段とからなることを
特徴とする請求項6記載の画像表示装置。 - 【請求項13】前記デジタル表示データの表現する表示
輝度を得るのに必要な液晶に印加する電圧を生成するデ
ジタル/アナログ変換手段は、 液晶に印加する電圧と表示輝度の関係を示す曲線を複数
の直線で近似し、該複数の直線の軌跡に沿う様に、前記
デジタル表示データで表現する表示輝度と前記液晶に印
加する電圧を対応させるため、前記デジタル表示データ
を何れの直線で近似するかを判定する判定手段と、 前記デジタル表示データの各ビット当たり複数の重み付
け有する電流生成手段と、前記判定手段の結果に基ずい
て、前記デジタル表示データの各ビット当たり複数の重
み付けを有する電流値の何れかを選択する選択手段と、 選択された電流値を加算処理し、所望する電圧を生成す
る加算手段とから成ることを特徴とする請求項1記載の
液晶表示装置の多階調駆動回路。 - 【請求項14】前記デジタル表示データの表現する表示
輝度を得るのに必要な液晶に印加する電圧を生成するデ
ジタル/アナログ変換手段は、 液晶に印加する電圧と表示輝度の関係を示す曲線を複数
の直線で近似し、該複数の直線の軌跡に沿う様に、前記
デジタル表示データで表現する表示輝度と前記液晶に印
加する電圧を対応させるため、前記デジタル表示データ
を何れの直線で近似するかを判定する判定手段と、 前記デジタル表示データの各ビット当たり複数の重み付
け有する電流生成手段と、前記電流生成回路に供給する
電圧を可変とする電圧生成回路と、 前記判定手段の結果に基ずいて、前記デジタル表示デー
タの各ビット当たり複数の重み付けを有する電流値の何
れかを選択する選択手段と、 選択された電流値を加算処理し、所望する電圧を生成す
る加算手段とから成ることを特徴とする請求項1記載の
液晶表示装置の多階調駆動回路。 - 【請求項15】前記デジタル表示データの表現する表示
輝度を得るのに必要な液晶に印加する電圧を生成する請
求項16記載の変換手段のデジタル/アナログコンバー
タは、1画素あたりnビットの表示データのうち上位m
ビットをデコードするデコード手段と、 下位(n−m)ビットをデコードするデコード手段と、 上位mビットのデコード結果から(2のm乗+1)レベ
ルの電圧のうち隣合う2つのレベルの電圧を選択する手
段と、 選択された2つのレベルの電圧を分圧する分圧手段と、 下位(n−m)ビットのデコード結果から、前記分圧手
段によって、分圧された(2の(n−m)乗)レベルの
電圧のうち、何れか一つを選択する手段とからなること
を特徴とする請求項10記載の液晶表示装置の多階調駆
動回路。 - 【請求項16】請求項12記載の変換手段において、 入力する複数レベルの電圧のうち、隣合う電圧レベル間
で分圧する分圧手段を集積化したことを特徴とする液晶
表示装置の多階調駆動回路。 - 【請求項17】R、G、Bの画素を有する液晶パネルに
対して印加する電圧値で表示輝度を制御するカラー液晶
ディスプレイ駆動装置において、 それぞれnビットのR、G、B表示データをm(>n)
ビットの表示データに変換するデータ変換手段と、 請求項1記載の多階調駆動回路と、で構成したことを特
徴とする液晶表示装置の駆動回路。 - 【請求項18】前記データ変換手段は変換定数を格納す
る構成とし、該変換定数を記憶する手段から変換定数を
読み込むことを特徴とする請求項1記載の液晶表示装置
の駆動回路。 - 【請求項19】前記データ変換手段は、R、G、Bの各
々について変換内容の異なる複数のデータ変換回路を有
することを特徴とする請求項1記載の液晶表示装置の駆
動回路。 - 【請求項20】外部から制御信号を受けて、前記データ
変換手段の入力へ接続される表示データバスを他の表示
データバスに切り換える手段を有することを特徴とする
請求項17記載の液晶表示装置の駆動回路。 - 【請求項21】マトリックスに配列した画素部を有し、
該画素部はスイッチング素子と液晶を有し、前記液晶に
印加する表示信号で光の透過を制御し、画像表示を行う
液晶表示装置の駆動方法において、 前記画素部に並列出力する信号線の数より少ない容量の
デジタル表示データを順次取り込み、一時記憶し、 該容量のデジタル表示データを各々対応するアナログ表
示データに変換し、 前記容量の変換された該アナログ表示データを複数組順
次取り込み、前記並列出力する信号の数の前記アナログ
表示データを取り込んだ後、同時に出力することを特徴
とする液晶表示装置の多階調駆動方法。 - 【請求項22】前記デジタル表示データが赤色(以下、
Red:Rと略す。)、緑色(以下、Green:Gと
略す。)、青色(以下、Blue:Bと略す。)デジタ
ル表示データからなり、該R、G、Bデジタル表示デー
タの各々に異なる重み付けをし、前記アナログ表示デー
タに変換することを特徴とする請求項21記載の液晶表
示装置の多階調駆動方法。 - 【請求項23】前記一時記憶と、前記アナログデ−タへ
の前記変換とを複数個並列で実施し、並列出力する前記
表示信号の数の前記アナログ表示データを同時に出力す
ることにより、マトリックスに配列した前記画素部の1
水平ライン分の前記表示信号とすることを特徴とする液
晶表示方法。 - 【請求項24】スイッチング素子、液晶で各表示画素部
を構成するアクティブマトリックス液晶パネルと、入力
したnビット(nは整数)の液晶表示データより2のn
乗レベルの電圧のいずれかを選択する電圧セレクタと、
選択した電圧を各表示画素部に印加し、2のn乗レベル
の表示輝度を持つ階調色を得ることが可能なX駆動手段
からなる液晶表示装置において、 X方向1ラインの走査時間内、つまり、スイッチング素
子が導通状態のときに、2のn乗本以下の液晶印加電圧
用電源線に異なるレベルの電圧を順次印加する手段と、 表示データに対応した電圧が前記液晶印加電圧用電源線
に印加されたときに、各表示画素部に前記選択した電圧
を伝播する手段とで、 液晶に蓄積することで、表示データに沿った階調色を得
ることができることを特徴とする液晶駆動装置。 - 【請求項25】請求項24において、各画素部のドレイ
ン線に順次供給する各レベルの電圧の印加時間を任意に
設定できることを特徴とする液晶駆動方式。 - 【請求項26】請求項24において、1電源線の印加電
圧を階段状にし、液晶表示データに対応するレベルの電
圧を選択している期間では、各画素部に前記電圧を供給
し、前記液晶表示データに対応しないレベルの電圧を選
択している期間では各画素部に前記電圧を供給しない手
段を設けたことを特徴とする液晶駆動方式。 - 【請求項27】請求項24において、1電源線の印加電
圧を階段状にし、液晶表示データに対応するレベルの電
圧を選択している期間までは、各画素部に前記電圧を供
給し、前記液晶表示データに対応するレベルの電圧を選
択している期間を過ぎたら、各画素部に前記電圧を供給
しない手段を設けたことを特徴とする液晶駆動方式。 - 【請求項28】請求項24において、1電源線の印加電
圧を時間に相対して増加又は減少する手段と、走査の初
めから液晶表示データに対応する電圧まで各画素部に電
圧を印加し、表示データに対応する電圧を過ぎたら、各
画素部に電圧を印加しないことを特徴とする液晶駆動方
式。 - 【請求項29】請求項24において、複数の電源線に印
加する電圧をそれぞれ異なるレベルの階段状にし、表示
データに対応する電圧が印加された電源線から、前記電
圧が印加されたときのみ、各画素部に前記電圧を印加
し、前記液晶表示データに対応しないレベルの電圧を選
択している期間では各画素部に前記電圧を供給しない手
段を設けたことを特徴とする液晶駆動方式。 - 【請求項30】第一のスイッチング素子、液晶でマトリ
ックス状の表示画素部の各画素を構成するアクティブマ
トリックス液晶パネルと、該表示画素部の一水平ライン
上の該画素を選択する走査ライン選択手段と、入力した
nビット(nは整数)の表示デ−タに対応する電圧を、
該走査ライン選択手段によって選択される前記画素の各
々に印加し、2のn乗レベルの表示輝度をもつ階調色を
得るX駆動手段とからなる液晶表示装置の駆動装置にお
いて、 該X駆動手段が、少なくとも1以上で2のn乗本以下の
液晶印加電圧用電源線と、 該液晶印加電圧用電源線に対し、X方向1ラインの走査
時間内に2のn乗レベルの電圧を順次印加する印加手段
と、 前記表示デ−タに対応した該電圧が前記液晶印加電圧用
電源線に印加された時に、前記各表示画素部に前記電圧
を伝播し液晶を駆動する手段とを有し、 前記表示デ−タに対応する階調を得ることを特徴とする
液晶表示装置の駆動装置。 - 【請求項31】前記印加手段は順次印加される前記電圧
の印加時間を任意に設定できることを特徴とする請求項
30記載の液晶表示装置の駆動装置。 - 【請求項32】前記印加手段は前記2のn乗レベルの電
圧を発生する手段と、 該発生手段の出力である前記2のn乗レベルの電圧を、
前記X方向1ラインの走査時間内に、順次所定時間、前
記液晶印加電圧用電源線に印加するためのタイミングパ
ルスを発生するタイマ手段と、該タイミングパルスによ
り、前記2のn乗レベルの電圧を前記液晶印加電圧用電
源線に印加するゲ−ト手段とからなることを特徴とする
請求項30記載の液晶表示装置の駆動装置。 - 【請求項33】前記液晶駆動手段は、前記表示デ−タに
基づき、電圧セレクト信号を発生する電圧セレクタ手段
と、該電圧セレクト手段の出力と、前記タイマ手段の出
力である前記タイミングパルスが入力され、前記表示デ
−タに対応した前記電圧が前記液晶印加電圧用電源線に
印加された時に、前記電圧を前記第一のスイッチング素
子に接続されたドレイン線に印加する第二のスイッチン
グ素子とからなることを特徴とする請求項32記載の液
晶表示装置の駆動装置。 - 【請求項34】該ドレイン線に容量が接続されているこ
とを特徴とする請求項33記載の液晶表示装置の駆動装
置。 - 【請求項35】少なくとも水平方向の数画素分の前記液
晶駆動手段が、一つのLSIチップに収められているこ
とを特徴とする請求項33記載の液晶表示装置の駆動装
置。 - 【請求項36】前記2のn乗レベルの電圧を順次印加す
る印加手段は、異なるレベルの電圧を発生する電圧発生
手段と、前記液晶印加電圧用電源線に該異なるレベルの
電圧を印加するゲ−ト手段と、該ゲ−ト手段の接続時間
を規定するタイマ設定デ−タにより制御されるタイマ手
段とからなり、 前記液晶駆動手段は、前記液晶印加電圧用電源線と前記
第一のスイッチング素子に接続されたドレイン線とを接
続する第二のスイッチング素子と、前記表示デ−タから
印加電圧を決定するセレクト信号を出力する電圧セレク
タ手段と、該電圧セレクタ手段の該セレクト信号と該タ
イマ手段の出力が入力され、該第二のスイッチング素子
の開閉制御信号を発生する論理回路とからなることを特
徴とする請求項30記載の液晶表示装置の駆動装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4033149A JPH0580722A (ja) | 1991-05-08 | 1992-02-20 | 液晶表示装置の多階調駆動方法、及びその回路 |
KR1019920007783A KR920022194A (ko) | 1991-05-08 | 1992-05-08 | 액정디스플레이의 다단구동방법 및 회로 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3-102467 | 1991-05-08 | ||
JP10246791 | 1991-05-08 | ||
JP4033149A JPH0580722A (ja) | 1991-05-08 | 1992-02-20 | 液晶表示装置の多階調駆動方法、及びその回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0580722A true JPH0580722A (ja) | 1993-04-02 |
Family
ID=26371791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4033149A Pending JPH0580722A (ja) | 1991-05-08 | 1992-02-20 | 液晶表示装置の多階調駆動方法、及びその回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0580722A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001306015A (ja) * | 2000-02-18 | 2001-11-02 | Semiconductor Energy Lab Co Ltd | 画像表示装置の駆動回路、および電子機器 |
JP2004037791A (ja) * | 2002-07-03 | 2004-02-05 | Olympus Corp | 静電駆動型ミラー装置 |
JP2005321745A (ja) * | 2004-04-07 | 2005-11-17 | Sony Corp | 表示装置および表示装置の駆動方法 |
JP2005331709A (ja) * | 2004-05-20 | 2005-12-02 | Renesas Technology Corp | 液晶表示駆動装置および液晶表示システム |
KR100544261B1 (ko) * | 2003-05-15 | 2006-01-23 | 가부시끼가이샤 르네사스 테크놀로지 | 표시 제어 회로 및 표시 구동 회로 |
JP2006106657A (ja) * | 2004-03-16 | 2006-04-20 | Nec Electronics Corp | 表示装置の駆動回路及び表示装置 |
KR100755939B1 (ko) * | 2001-02-26 | 2007-09-06 | 노바텍 마이크로일렉트로닉스 코포레이션 | 박막 트랜지스터 액정 디스플레이의 데이터 드라이버 |
US7867430B2 (en) | 2009-05-20 | 2011-01-11 | Samsung Electronics Co., Ltd. | Injection mold and injection molding method using the same |
US8197113B2 (en) | 2009-03-24 | 2012-06-12 | Samsung Electronics Co., Ltd. | Display device |
-
1992
- 1992-02-20 JP JP4033149A patent/JPH0580722A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001306015A (ja) * | 2000-02-18 | 2001-11-02 | Semiconductor Energy Lab Co Ltd | 画像表示装置の駆動回路、および電子機器 |
KR100755939B1 (ko) * | 2001-02-26 | 2007-09-06 | 노바텍 마이크로일렉트로닉스 코포레이션 | 박막 트랜지스터 액정 디스플레이의 데이터 드라이버 |
JP2004037791A (ja) * | 2002-07-03 | 2004-02-05 | Olympus Corp | 静電駆動型ミラー装置 |
KR100544261B1 (ko) * | 2003-05-15 | 2006-01-23 | 가부시끼가이샤 르네사스 테크놀로지 | 표시 제어 회로 및 표시 구동 회로 |
US7110009B2 (en) | 2003-05-15 | 2006-09-19 | Renesas Technology Corp. | Display control circuit and display driving circuit |
JP2006106657A (ja) * | 2004-03-16 | 2006-04-20 | Nec Electronics Corp | 表示装置の駆動回路及び表示装置 |
JP2005321745A (ja) * | 2004-04-07 | 2005-11-17 | Sony Corp | 表示装置および表示装置の駆動方法 |
JP2005331709A (ja) * | 2004-05-20 | 2005-12-02 | Renesas Technology Corp | 液晶表示駆動装置および液晶表示システム |
US8197113B2 (en) | 2009-03-24 | 2012-06-12 | Samsung Electronics Co., Ltd. | Display device |
US7867430B2 (en) | 2009-05-20 | 2011-01-11 | Samsung Electronics Co., Ltd. | Injection mold and injection molding method using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0310941B1 (en) | Gray scale display | |
US7391398B2 (en) | Method and apparatus for displaying halftone in a liquid crystal display | |
EP0254805B1 (en) | Method and apparatus for multi-gradation display | |
US6734875B1 (en) | Fullcolor LED display system | |
KR101287209B1 (ko) | 액정 표시장치의 구동장치와 그의 구동방법 | |
TW503386B (en) | Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device | |
CA2128357A1 (en) | Process and device for the control of a microtip fluorescent display | |
JPH0535200A (ja) | 表示装置とその駆動方法 | |
JPH1115444A (ja) | 液晶表示装置およびそれに用いられる液晶制御回路 | |
JP3309968B2 (ja) | 液晶表示装置およびその駆動方法 | |
KR100864497B1 (ko) | 액정 표시 장치 | |
KR101074382B1 (ko) | 액정표시장치의 구동부 및 이의 구동방법 | |
KR100229616B1 (ko) | 다계조처리장치 | |
JPH0580722A (ja) | 液晶表示装置の多階調駆動方法、及びその回路 | |
US5638091A (en) | Process for the display of different grey levels and system for performing this process | |
KR20120114815A (ko) | 구동 장치 및 이를 포함하는 표시 장치 | |
CN113808550B (zh) | 可应用于在显示模块中进行亮度增强的设备 | |
JPH04304495A (ja) | 液晶ディスプレイ駆動回路 | |
KR101388350B1 (ko) | 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치 | |
JPH08234697A (ja) | 液晶表示装置 | |
JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
KR19980054752A (ko) | 다계조 처리장치 | |
JP2000003159A (ja) | 液晶ディスプレイの階調駆動回路 | |
WO1995020209A1 (fr) | Affichage a cristaux liquides | |
JPH0216596A (ja) | 液晶ディスプレイ装置 |