JPH0576833B2 - - Google Patents

Description

【発明の詳細な説明】 〈技術分野〉 本発明は回転ヘツドによりビデオ信号を記録再
生する装置に関し、特にビデオ信号にパイロツト
信号を重畳して記録するビデオ信号記録再生装置
に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to an apparatus for recording and reproducing video signals using a rotating head, and more particularly to a video signal recording and reproducing apparatus for recording a video signal with a pilot signal superimposed thereon.

〈従来技術の説明〉 この種の装置、例えば回転２ヘツドヘリカルス
キヤン型ビデオテープレコーダ（VTR）におい
ては、再生系で再生ビデオ信号のフイールド周期
を示すタイミング信号を用いることが多い。例え
ば通常再生時における２つのヘツドの切換用タイ
ミング信号、変速再生時における２つのヘツドの
切換用タイミング信号、更には変速再生時におけ
る疑似垂直同期信号等が考えられる。<Description of the Prior Art> In this type of device, such as a rotating two-head helical scan type video tape recorder (VTR), a timing signal indicating the field period of a reproduced video signal is often used in a reproduction system. For example, a timing signal for switching between two heads during normal playback, a timing signal for switching between two heads during variable speed playback, and a pseudo vertical synchronization signal during variable speed playback can be considered.

一般にこの種のタイミング信号は回転ヘツドの
回転位相を検出し、この検出信号を用いて形成し
ている。ところがこの様な回転位相検出信号はそ
れ程エツジの鋭い波形とはならない。そのため正
確なタイミング信号を得ることができない。かと
いつて、正確なタイミング信号を発生するための
特別な構成を追加することは回路規模の増大やコ
ストの上昇を招き好ましくない。 Generally, this type of timing signal is generated by detecting the rotational phase of the rotary head and using this detection signal. However, such a rotational phase detection signal does not have a waveform with such sharp edges. Therefore, accurate timing signals cannot be obtained. On the other hand, adding a special configuration for generating accurate timing signals is undesirable because it increases the circuit size and cost.

〈発明の目的〉 本発明は上述の如き欠点に鑑みてなされたもの
であつて、特別な発振手段を追加することなく、
パイロツト信号と共に、ヘツドスイツチングパル
ス、疑似垂直同期信号等のビデオ信号のフイール
ド周期に関連するタイミング信号を正確に発生す
ることのできるビデオ信号記録再生装置を提供す
ることを目的とする。<Object of the Invention> The present invention has been made in view of the above-mentioned drawbacks, and can be achieved without adding any special oscillation means.
It is an object of the present invention to provide a video signal recording and reproducing device that can accurately generate timing signals related to the field period of a video signal, such as a head switching pulse and a pseudo vertical synchronization signal, along with a pilot signal.

〈実施例による説明〉 以下、本発明をVTRに適用した実施例につい
て説明する。<Description by Example> Hereinafter, an example in which the present invention is applied to a VTR will be described.

第１図は本発明の一実施例としてのVTRの要
部構成を示す図、第２図は第１図に示すVTRの
動作を説明するためのタイミングチヤートであ
る。 FIG. 1 is a diagram showing the main part configuration of a VTR as an embodiment of the present invention, and FIG. 2 is a timing chart for explaining the operation of the VTR shown in FIG. 1.

第１図において、１は基準発振器であり、ここ
では5.95MHzの発振信号を出力しているものとす
る。この発振出力は分周器２，３，４，５，６に
夫々供給される。各分周器２，３，４，５，６の
分周比は夫々１／n₀，１／n₁，１／n₂，１／n₃，
１／n₄であるものとする。分周器３，４，５，６
は周知の４周波パイロツト方式によるトラツキン
グを行うための、互いに異なる周波数（₁，₂，
₃，₄）を有するパイロツト信号を発生するため
のものであり、各分周器３，４，５，６よりは
夫々₁，₂，₃，₄の周波数を有するパイロツト
信号が出力されるものとする。これらのパイロツ
ト信号は周知の如くマルチスイツチング回路７で
適宜選択されて端子８より出力され、記録時にお
いてはビデオ信号に重畳され、再生時においては
トラツキング制御信号を得るための信号処理に利
用される。 In FIG. 1, reference oscillator 1 is assumed to output an oscillation signal of 5.95MHz. This oscillation output is supplied to frequency dividers 2, 3, 4, 5, and 6, respectively. The frequency division ratios of each frequency divider 2, 3, 4, 5, and 6 are 1/n ₀ , 1/n ₁ , 1/n ₂ , 1/n ₃ ,
Assume that 1/n ₄ . Frequency divider 3, 4, 5, 6
are different frequencies ( ₁ , ₂ ,
₃ , ₄ ), and the frequency dividers 3, 4, 5, and 6 output pilot signals having frequencies of ₁ , ₂ , ₃ , and _4, respectively. do. As is well known, these pilot signals are appropriately selected by a multi-switching circuit 7 and outputted from a terminal 8, superimposed on a video signal during recording, and used for signal processing to obtain a tracking control signal during playback. Ru.

他方、分周器２にて１／n₀分周された信号（第
２図ｂに示す）はリード回路９へ供給される。回
転ヘツドの回転位相検出信号（以下単にPGと称
す、第２図ａに示す）がPG発生回路１０より、
リード回路９に供給される。このPGはビデオ信
号の１フイールド期間を1/60秒とした時30Hzの信
号とする。リード回路９はPGaが所定のしきい値
レベル（第２図中Vthにて示す）をまたいだ直後
に分周器２より得られるパルスを検出し、該パル
スに基づいて第２図ｃに示す如き30Hzのタイミン
グ信号を形成する。このタイミング信号はVTR
の通常再生時のヘツド切換用タイミング信号とな
る。またこのタイミング信号ｃはビデオ信号の１
フイールド期間毎にハイレベルとローレベルが繰
り返す矩形波信号であり、PGのエツジのなまり
に基づくタイミングのずれは除去されている。即
ち分周器２の出力パルスｂの周波数が30Hzの整数
倍で、かつ上述したPGのエツジなまりに基づく
通常再生時のタイミングのずれが分周器２の出力
パルスｂの一周期以下であるものとする。 On the other hand, the signal whose frequency is divided by 1/ _n0 by the frequency divider 2 (shown in FIG. 2b) is supplied to the read circuit 9. A rotational phase detection signal (hereinafter simply referred to as PG, shown in FIG. 2a) of the rotating head is generated by the PG generation circuit 10.
It is supplied to the lead circuit 9. This PG is a 30Hz signal when one field period of the video signal is 1/60 seconds. The read circuit 9 detects the pulse obtained from the frequency divider 2 immediately after PGa crosses a predetermined threshold level (indicated by Vth in FIG. 2), and based on the pulse, the signal shown in FIG. A 30Hz timing signal like this is generated. This timing signal is
This is the timing signal for head switching during normal playback. Also, this timing signal c is one of the video signals.
It is a rectangular wave signal that repeats high and low levels every field period, and timing deviations due to the rounding of the PG edges have been removed. That is, the frequency of the output pulse b of the frequency divider 2 is an integral multiple of 30 Hz, and the timing deviation during normal reproduction based on the edge rounding of the PG described above is less than one period of the output pulse b of the frequency divider 2. shall be.

このタイミング信号ｃはリセツトパルス形成回
路１１に入力されると共に、Ｄタイプフリツプフ
ロツプ１２のデータ入力端子、スイツチング回路
１３のＮ側端子にも供給される。 This timing signal c is input to the reset pulse forming circuit 11, and is also supplied to the data input terminal of the D-type flip-flop 12 and the N-side terminal of the switching circuit 13.

リセツトパルス形成回路１１からは前述のタイ
ミング信号ｃの立上り及び立下りのエツジに同期
した幅狭パルス（第２図ｄに示す）が得られ、60
Hzの該リセツトパルスｄはカウンタ１４のリセツ
ト端子に供給される。分周器２の出力信号ｂは更
に１／n₅分周器１５で分周され、ゲート回路１６
を介してカウンタ１４により計数される様に構成
されている。 A narrow pulse (shown in FIG. 2d) synchronized with the rising and falling edges of the above-mentioned timing signal c is obtained from the reset pulse forming circuit 11.
The reset pulse d of Hz is applied to the reset terminal of the counter 14. The output signal b of the frequency divider 2 is further divided by a 1/n ₅ frequency divider 15, and the gate circuit 16
It is configured to be counted by a counter 14 via the counter 14.

カウンタ１４はバイナリカウンタであり、その
MSB（最上位ビツト）は前述のリセツトパルスｄ
が供給された所定期間後“０”から“１”に転ず
る。この期間は通常再生用ヘツドと変速再生用ヘ
ツドの位相差に関連して定められる。今、本実施
例のVTRのヘツド構成を第３図に示す構成とす
る。即ち通常記録再生用ヘツドHa，Hb（互いに
アジマス角が異なる）と変速再生用ヘツドHc，
Hd（同一のアジマス角を有する）が位相差90°で
回転するものとすれば、カウンタ１４がリセツト
されて後MSBが“１”に転ずるまでの期間は1/1
２０秒ということになる。カウンタ１４のMSBが
“１”に転じて後はゲート回路１６はこのMSBに
よつて分周器１５の出力パルスがカウンタ１４に
供給されるのを禁止する。第２図ｅはカウンタ１
４の内部計数値をアナログ化して示したもの、第
２図ｆはカウンタ１４より出力されるMSBであ
る。 Counter 14 is a binary counter, and its
The MSB (most significant bit) is the reset pulse d mentioned above.
After a predetermined period of time when is supplied, it changes from "0" to "1". This period is determined in relation to the phase difference between the normal playback head and the variable speed playback head. Now, assume that the head configuration of the VTR of this embodiment is shown in FIG. That is, the normal recording and reproducing heads Ha and Hb (different azimuth angles) and the variable speed reproducing head Hc,
Assuming that Hd (having the same azimuth angle) rotates with a phase difference of 90°, the period from when the counter 14 is reset until the MSB changes to "1" is 1/1
That means 20 seconds. After the MSB of the counter 14 changes to "1", the gate circuit 16 prohibits the output pulse of the frequency divider 15 from being supplied to the counter 14 using this MSB. Figure 2 e is counter 1
FIG.

カウンタ１４のMSBfはＤフリツプフロツプ１
２のクロツク端子に供給され、これによつてフリ
ツプフロツプのＱ出力として第２図ｇに示す如き
30Hzのタイミング信号ｇを得る。このタイミング
信号ｇは前述した通常再生時のヘツド切換用タイ
ミング信号ｃと位相が90°異なることになり、ヘ
ツドHc，Hdを用いた変速再生時（例えば所謂フ
イールドスチルといわれる静止画再生時）のヘツ
ド切換用タイミング信号としてスイツチング回路
１３のＰ側端子に供給される。スイツチング回路
はシステムコントローラ１７よりの命令に従つて
通常記録再生時はＮ側、変速再生時はＰ側に夫々
接続される。 MSBf of counter 14 is D flip-flop 1
2, thereby providing the Q output of the flip-flop as shown in Figure 2g.
Obtain a 30Hz timing signal g. This timing signal g has a phase difference of 90 degrees from the above-mentioned head switching timing signal c during normal playback, and is different in phase during variable speed playback using heads Hc and Hd (for example, during still image playback called field still). It is supplied to the P side terminal of the switching circuit 13 as a timing signal for head switching. The switching circuit is connected to the N side during normal recording and reproduction, and to the P side during variable speed reproduction, according to instructions from the system controller 17.

この様にしてスイツチング回路１３より得られ
たヘツド切換用タイミング信号は、端子１８より
出力され、通常再生時または変速再生時にはヘツ
ドの切換を制御する。一方この信号は1/2分周器
１９に供給されて得た分周信号と共にマルチスイ
ツチング回路７へ制御信号として供給される。こ
れに伴いマルチスイツチング回路７はこれら２種
類の信号によるハイレベル，ローレベルの４種類
の組合わせに伴い適宜Ａ，Ｂ，Ｃ，Ｄのいずれか
に接続され、４種類のパイロツト信号が端子８よ
り出力されることになる。端子８より出力される
パイロツト信号は前述した様に記録時はビデオ信
号と重畳され、再生時はトラツキング制御信号を
得るために用いられる。尚変速再生時においては
記録媒体の走行速度に応じて様々なパイロツト信
号の発生順序が考えられるが、本発明と直接関係
しないので省略する。 The head switching timing signal thus obtained from the switching circuit 13 is outputted from the terminal 18, and controls head switching during normal playback or variable speed playback. On the other hand, this signal is supplied to the multi-switching circuit 7 as a control signal together with the frequency-divided signal obtained by being supplied to the 1/2 frequency divider 19. Accordingly, the multi-switching circuit 7 is connected to any one of A, B, C, and D as appropriate according to the four types of combinations of high level and low level of these two types of signals, and the four types of pilot signals are connected to the terminals. It will be output from 8. As described above, the pilot signal outputted from the terminal 8 is superimposed on the video signal during recording, and is used to obtain a tracking control signal during playback. It should be noted that during variable speed playback, various orders of generation of pilot signals are possible depending on the running speed of the recording medium, but these are not directly related to the present invention and will therefore be omitted.

フリツプフロツプ１２より出力されるタイミン
グ信号ｇはリセツトパルス形成回路２０へも供給
され、該回路２０にてその立上り及び立下りのエ
ツジに同期したリセツトパルス（第２図ｈに示
す）が発生する。このリセツトパルスｈは分周器
２の出力パルスをカウントするカウンタ２１のリ
セツト端子に供給される。このカウンタ２１及び
ゲート回路２２は前述のカウンタ１４及びゲート
回路１６と同様の動作をする。この時カウンタ２
１がリセツトされて後MSBが“１”に転じるま
での期間はヘツドの切換タイミングから垂直同期
信号のフロントエツジまでの期間に対応させてい
る。第２図ｉはカウンタ２１の内部計数値をアナ
ログ化して示したもので、第２図ｊはカウンタ２
１より出力されるMSBを示す。 The timing signal g output from the flip-flop 12 is also supplied to a reset pulse forming circuit 20, which generates a reset pulse (shown in FIG. 2h) in synchronization with its rising and falling edges. This reset pulse h is supplied to the reset terminal of a counter 21 which counts the output pulses of the frequency divider 2. This counter 21 and gate circuit 22 operate in the same manner as the counter 14 and gate circuit 16 described above. At this time counter 2
The period from when 1 is reset until the MSB changes to ``1'' corresponds to the period from the head switching timing to the front edge of the vertical synchronizing signal. Figure 2 i shows the internal count value of the counter 21 in analog form, and Figure 2 j shows the internal count value of the counter 21.
The MSB output from 1 is shown.

カウンタ２１のMSBは入力の立上りでトリガ
するモノマルチ２３に供給され、このモノマルチ
２３は幅の狭いパルスをカウンタ２４にリセツト
パルス（第２図ｋに示す）として供給する。カウ
ンタ２４及びゲート回路２５もまたカウンタ１４
及びゲート回路１６と同様の動作を行う。但し、
ここでカウンタ２４がリセツトされて後その
MSBが“１”に転ずるまでの期間は垂直同期信
号の期間に対応させている。第２図ｌはカウンタ
２４の内部計数値をアナログ化して示したもので
ある。こうして得たカウンタ２４のMSBはイン
バータ２６で反転され第２図ｍに示す如く疑似垂
直同期信号となる。 The MSB of counter 21 is fed to a monomulti 23 that triggers on the rising edge of the input, and this monomulti 23 provides a narrow pulse to counter 24 as a reset pulse (shown in FIG. 2k). The counter 24 and the gate circuit 25 are also connected to the counter 14.
and performs the same operation as the gate circuit 16. however,
Here, the counter 24 is reset and then
The period until the MSB changes to "1" corresponds to the period of the vertical synchronization signal. FIG. 2l shows the internal count value of the counter 24 in analog form. The MSB of the counter 24 thus obtained is inverted by the inverter 26 and becomes a pseudo vertical synchronizing signal as shown in FIG. 2m.

この疑似垂直同期信号はヘツドHc，Hdを用い
た変速再生時のみシステムコントローラ１７によ
りオンされるスイツチング回路２７を介して端子
２８に供給される。 This pseudo vertical synchronizing signal is supplied to a terminal 28 via a switching circuit 27 which is turned on by the system controller 17 only during variable speed reproduction using the heads Hc and Hd.

上述の実施例のVTRによれば唯一の基準発振
器１を用いて、４種類のパイロツト信号、２種類
のヘツド切換用タイミング信号、更には疑似垂直
同期信号を発生可能であり、回路構成の簡略化が
実現できた。また、これによつて得られる各種タ
イミング信号は極めて正確である。 According to the VTR of the above embodiment, four types of pilot signals, two types of head switching timing signals, and even a pseudo vertical synchronization signal can be generated using the only reference oscillator 1, which simplifies the circuit configuration. was realized. Furthermore, the various timing signals obtained thereby are extremely accurate.

尚、記録時にビデオ信号に重畳するパイロツト
信号としてはトラツキング制御用のパイロツト信
号を例にとつて説明したが、本発明の適用範囲は
これに限られるものではなく、例えば時間軸補正
用のパイロツト信号をビデオ信号に重畳する装置
であつても適用可能である。 Although the pilot signal for tracking control has been described as an example of the pilot signal to be superimposed on the video signal during recording, the scope of application of the present invention is not limited to this. For example, the pilot signal for time axis correction may be used. It is also applicable to devices that superimpose video signals onto video signals.

〈効果の説明〉 以上、実施例を用いて説明した様に、本発明に
よればビデオ信号と共にパイロツト信号を記録す
る装置において特別は発振手段を追加することな
く、パイロツト信号と共に、ヘツドスイツチング
パルス，疑似垂直同期信号等のビデオ信号のフイ
ールド周期に関連するタイミング信号を発生する
ことのできるビデオ信号記録再生装置を得るもの
である。<Description of Effects> As explained above using the embodiments, according to the present invention, in an apparatus for recording a pilot signal together with a video signal, a head switching pulse can be generated together with a pilot signal without adding any special oscillation means. , a pseudo vertical synchronization signal, etc., which can generate a timing signal related to the field period of a video signal.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例としてのVTRの要
部構成を示す図、第２図は第１図に示すVTRの
動作を説明するためのタイミングチヤート、第３
図は第１図に示すヘツド配置を示す図である。 １は基準発振器、２，３，４，５，６，１５，
１９は夫々分周器、１０は回転ヘツドの位相検出
信号発生回路、１４，２１，２４は夫々カウン
タ、Ha，Hbは夫々通常記録再生用回転ヘツド、
Hc，Hdは夫々変速再生用回転ヘツドである。 FIG. 1 is a diagram showing the main part configuration of a VTR as an embodiment of the present invention, FIG. 2 is a timing chart for explaining the operation of the VTR shown in FIG. 1, and FIG.
This figure shows the head arrangement shown in FIG. 1. 1 is the reference oscillator, 2, 3, 4, 5, 6, 15,
19 is a frequency divider, 10 is a phase detection signal generation circuit for a rotary head, 14, 21, and 24 are counters, Ha and Hb are rotary heads for normal recording and reproduction, respectively.
Hc and Hd are rotary heads for variable speed reproduction.

Claims (1)

【特許請求の範囲】 １ 所定周波数の基準クロツクを出力する発振手
段と、 上記基準クロツクを各々異なる分周比で分周し
た分周信号のいずれかを用いてパイロツト信号を
生成するとともに、上記パイロツト信号の生成に
用いた分周信号とは異なる複数の分周信号とヘツ
ドの回転位相を表わす信号とに基づいて、夫々位
相の異なる複数のヘツド切換え信号を生成する信
号形成手段と、 上記複数のヘツド切換え信号を選択的に出力す
るように制御する制御手段とを備え、 上記複数のヘツド切換え信号は、上記ヘツドの
回転位相を表わす信号を上記他の分周信号にて位
相制御することによつて得られる ことを特徴とするビデオ信号記録再生装置。 ２ 上記基準クロツクの周波数は、約5.95MHzで
あることを特徴とする特許請求の範囲１に記載の
ビデオ信号記録再生装置。[Scope of Claims] 1. A pilot signal is generated using either an oscillating means for outputting a reference clock of a predetermined frequency, and frequency-divided signals obtained by dividing the reference clock at different frequency division ratios, and a signal forming means for generating a plurality of head switching signals each having a different phase based on a plurality of frequency-divided signals different from the frequency-divided signal used to generate the signal and a signal representing a rotational phase of the head; and control means for selectively outputting head switching signals, the plurality of head switching signals being controlled by controlling the phase of a signal representing the rotational phase of the head using the other frequency-divided signal. A video signal recording and reproducing device characterized in that it is obtained by: 2. The video signal recording and reproducing apparatus according to claim 1, wherein the frequency of the reference clock is approximately 5.95 MHz.