JPH0575411A - 電流パルス積分器 - Google Patents
電流パルス積分器Info
- Publication number
- JPH0575411A JPH0575411A JP3027393A JP2739391A JPH0575411A JP H0575411 A JPH0575411 A JP H0575411A JP 3027393 A JP3027393 A JP 3027393A JP 2739391 A JP2739391 A JP 2739391A JP H0575411 A JPH0575411 A JP H0575411A
- Authority
- JP
- Japan
- Prior art keywords
- current
- switch
- integrating
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 65
- 230000010354 integration Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims 4
- 238000007599 discharging Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
- G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 電流の積分に比例する電圧信号を発生する電
流パルス積分器。 【構成】 入力、出力、及びフィードバックループを有
する積分増幅器と、積分増幅器のフィードバックループ
に配置された積分コンデンサと、スイッチ回路を備えて
いる電流パルス積分器であり、前記スイッチ回路は、電
流パルス積分器が第1の動作状態である間、積分コンデ
ンサを第1の方向に通過するような電流を引き起こし、
電流パルス積分器が少なくとも他の動作状態である間
は、積分コンデンサを第1の方向に通過するような電流
を防ぐものであり、一方、スイッチ回路が第1の動作状
態と少なくとも他の動作状態との間でスイッチ動作をし
ている時、積分増幅器の出力電流を変化させることなく
残すことを可能とするスイッチ回路である。
流パルス積分器。 【構成】 入力、出力、及びフィードバックループを有
する積分増幅器と、積分増幅器のフィードバックループ
に配置された積分コンデンサと、スイッチ回路を備えて
いる電流パルス積分器であり、前記スイッチ回路は、電
流パルス積分器が第1の動作状態である間、積分コンデ
ンサを第1の方向に通過するような電流を引き起こし、
電流パルス積分器が少なくとも他の動作状態である間
は、積分コンデンサを第1の方向に通過するような電流
を防ぐものであり、一方、スイッチ回路が第1の動作状
態と少なくとも他の動作状態との間でスイッチ動作をし
ている時、積分増幅器の出力電流を変化させることなく
残すことを可能とするスイッチ回路である。
Description
【0001】
【産業上の利用分野】本発明は、パルス幅時間の電流の
積分に比例する電圧信号を発生するような電流パルス積
分器に関する。電流パルス積分器は一般に、積分増幅器
を含み、この積分増幅器は、その入力と出力との間に接
続されている積分コンデンサを有している。コンデンサ
が荷電されている場合には、電流スイッチの組により、
積分コンデンサをある方向に通過する電流が引き起こさ
れ、コンデンサが放電されている場合には、そのコンデ
ンサを反対方向に通過する電流が引き起こされる。積分
コンデンサの両端の電圧は、その電流と荷電時間の積か
らその電流と放電時間の積を引いたものに等しい。
積分に比例する電圧信号を発生するような電流パルス積
分器に関する。電流パルス積分器は一般に、積分増幅器
を含み、この積分増幅器は、その入力と出力との間に接
続されている積分コンデンサを有している。コンデンサ
が荷電されている場合には、電流スイッチの組により、
積分コンデンサをある方向に通過する電流が引き起こさ
れ、コンデンサが放電されている場合には、そのコンデ
ンサを反対方向に通過する電流が引き起こされる。積分
コンデンサの両端の電圧は、その電流と荷電時間の積か
らその電流と放電時間の積を引いたものに等しい。
【0002】
【発明の概要】本発明は、積分コンデンサを有する積分
増幅器を含むことを1つの特徴とする。ただしこの積分
コンデンサはそのフィードバックループに配置されてい
る。電流パスル積分器はまたスイッチ回路を含んでお
り、そのスイッチ回路により、電流パルス積分器が第1
の動作状態の間は、フィードバック積分コンデンサを第
1の方向に電流が流れ、そうして、電流パルス積分器が
少なくとも他の動作状態の間は、積分コンデンサを第1
の方向に通過するような電流を防ぐのである。積分増幅
器の出力電流は、スイッチ回路が第1の動作状態と他の
動作状態との間でスイッチ動作している時は、変化する
ことなく残る。
増幅器を含むことを1つの特徴とする。ただしこの積分
コンデンサはそのフィードバックループに配置されてい
る。電流パスル積分器はまたスイッチ回路を含んでお
り、そのスイッチ回路により、電流パルス積分器が第1
の動作状態の間は、フィードバック積分コンデンサを第
1の方向に電流が流れ、そうして、電流パルス積分器が
少なくとも他の動作状態の間は、積分コンデンサを第1
の方向に通過するような電流を防ぐのである。積分増幅
器の出力電流は、スイッチ回路が第1の動作状態と他の
動作状態との間でスイッチ動作している時は、変化する
ことなく残る。
【0003】本発明の他の特徴は、積分増幅器の出力電
流のためにフィードバックループを通じる路を与えると
いうことであり、出力電流は第1の動作状態の間、積分
コンデンサを通過する。スイッチ回路はまた、その代替
をも提供する。つまり、他の動作状態にある間は、積分
増幅器の出力電流のためのフィードバックループ路を提
供しないのである。
流のためにフィードバックループを通じる路を与えると
いうことであり、出力電流は第1の動作状態の間、積分
コンデンサを通過する。スイッチ回路はまた、その代替
をも提供する。つまり、他の動作状態にある間は、積分
増幅器の出力電流のためのフィードバックループ路を提
供しないのである。
【0004】より好ましい実施例において、電流パルス
積分器は3つの電流源を含み、スイッチ回路は4つの電
流スイッチを含む。第1の電流スイッチは第1の電流源
と第2の電流源との間に配置されている。第2の電流ス
イッチは、積分増幅器と第2の電流源との間に配置され
ている。第3の電流スイッチは、第1の電流源と積分増
幅器への入力との間に結合された一端を有し、そしても
う一端は第3の電流源に結合されている。第4の電流ス
イッチは、積分増幅器と第3の電流源との間に結合され
ている。
積分器は3つの電流源を含み、スイッチ回路は4つの電
流スイッチを含む。第1の電流スイッチは第1の電流源
と第2の電流源との間に配置されている。第2の電流ス
イッチは、積分増幅器と第2の電流源との間に配置され
ている。第3の電流スイッチは、第1の電流源と積分増
幅器への入力との間に結合された一端を有し、そしても
う一端は第3の電流源に結合されている。第4の電流ス
イッチは、積分増幅器と第3の電流源との間に結合され
ている。
【0005】第2の電流スイッチは放電パルス信号によ
って制御され、第1の電流スイッチは放電信号の逆の信
号によって制御される。第3の電流スイッチは荷電パル
ス信号によって制御され、第4の電流スイッチは荷電信
号の逆の信号によって制御される。電流パルス積分器
は、荷電状態、放電状態、OFF状態及び、ON状態と
いった動作状態を備えている。荷電状態では、荷電信号
は高く、放電信号は低いものであり、積分コンデンサを
荷電するため、電流は、積分増幅器の出力から積分増幅
器の入力の方向へと積分コンデンサを流れる。放電状態
では、放電信号は高く、荷電信号は低いものであり、積
分コンデンサを放電するため、電流は、積分増幅器の入
力から積分増幅器の出力の方向へと積分コンデンサを流
れる。OFF状態では、荷電信号及び放電信号は低く、
積分コンデンサに電流は流れない。ON状態では、荷電
信号及び放電信号は高く、積分コンデンサに流れる電流
はない。
って制御され、第1の電流スイッチは放電信号の逆の信
号によって制御される。第3の電流スイッチは荷電パル
ス信号によって制御され、第4の電流スイッチは荷電信
号の逆の信号によって制御される。電流パルス積分器
は、荷電状態、放電状態、OFF状態及び、ON状態と
いった動作状態を備えている。荷電状態では、荷電信号
は高く、放電信号は低いものであり、積分コンデンサを
荷電するため、電流は、積分増幅器の出力から積分増幅
器の入力の方向へと積分コンデンサを流れる。放電状態
では、放電信号は高く、荷電信号は低いものであり、積
分コンデンサを放電するため、電流は、積分増幅器の入
力から積分増幅器の出力の方向へと積分コンデンサを流
れる。OFF状態では、荷電信号及び放電信号は低く、
積分コンデンサに電流は流れない。ON状態では、荷電
信号及び放電信号は高く、積分コンデンサに流れる電流
はない。
【0006】荷電状態の間、電流は、第1電流源から第
1電流スイッチを通じて第2電流源へ流れ、また電流
は、積分増幅器の出力から積分コンデンサを通じ、しか
も第3電流スイッチを通じて第3電流源へと流れる。放
電状態の間、電流は、第1電流源から積分増幅器を通
じ、しかも第2及び第4電流スイッチを通じて第2及び
第3電流源へ流れ、また電流は、積分増幅器の出力から
第2及び第4電流スイッチを通じて第2及び第3電流源
へと流れる。OFF状態の間、電流は、第1電流源から
第1電流スイッチを通じて第2電流源へ流れ、また電流
は、積分増幅器の出力から第4電流スイッチを通じて第
3電流源へと流れる。ON状態の間、電流は、第1電流
源から第3電流スイッチを通じて第3電流源へ流れ、ま
た電流は、積分増幅器の出力から第2電流スイッチを通
じて第2電流源へと流れる。
1電流スイッチを通じて第2電流源へ流れ、また電流
は、積分増幅器の出力から積分コンデンサを通じ、しか
も第3電流スイッチを通じて第3電流源へと流れる。放
電状態の間、電流は、第1電流源から積分増幅器を通
じ、しかも第2及び第4電流スイッチを通じて第2及び
第3電流源へ流れ、また電流は、積分増幅器の出力から
第2及び第4電流スイッチを通じて第2及び第3電流源
へと流れる。OFF状態の間、電流は、第1電流源から
第1電流スイッチを通じて第2電流源へ流れ、また電流
は、積分増幅器の出力から第4電流スイッチを通じて第
3電流源へと流れる。ON状態の間、電流は、第1電流
源から第3電流スイッチを通じて第3電流源へ流れ、ま
た電流は、積分増幅器の出力から第2電流スイッチを通
じて第2電流源へと流れる。
【0007】本発明による電流パルス積分器は積分増幅
器を有しており、この積分増幅器の出力電流は、スイッ
チ回路が回路の色々な動作状態間でスイッチ動作を行う
時にも、変化せずに残る。こうして電流パルス積分器の
動作状態が変化する時でも、積分コンデンサを通過する
電流が、その出力電流を調整している積分増幅器によ
り、遅延を生じることはない。それ故、積分器回路は、
色々な動作状態間を度々変化するような所でも、高精度
なものになるのである。
器を有しており、この積分増幅器の出力電流は、スイッ
チ回路が回路の色々な動作状態間でスイッチ動作を行う
時にも、変化せずに残る。こうして電流パルス積分器の
動作状態が変化する時でも、積分コンデンサを通過する
電流が、その出力電流を調整している積分増幅器によ
り、遅延を生じることはない。それ故、積分器回路は、
色々な動作状態間を度々変化するような所でも、高精度
なものになるのである。
【0008】本発明による電流パルス積分器は、高速位
相ロックループといった分野で使用されることが出来
る。位相検出器は荷電及び放電パルス信号を作る。この
信号は電流パルス積分器によって受け取られる。電圧制
御発振器はフィードバック信号を作る。この信号は、電
流パルス積分器の積分コンデンサの両端の電荷に比例す
るような、発振器の周波数を有している。フィードバッ
ク信号は位相検出器によって受け取られる。
相ロックループといった分野で使用されることが出来
る。位相検出器は荷電及び放電パルス信号を作る。この
信号は電流パルス積分器によって受け取られる。電圧制
御発振器はフィードバック信号を作る。この信号は、電
流パルス積分器の積分コンデンサの両端の電荷に比例す
るような、発振器の周波数を有している。フィードバッ
ク信号は位相検出器によって受け取られる。
【0009】
【実施例】図1に示されているように、本発明による高
速電流パルス積分器回路10は、積分増幅器12及び、積分
増幅器12の帰還ループに配置された積分コンデンサ14を
有する。以下に説明するように、積分コンデンサの両端
の電圧は、荷電パルス幅の組における電流の積分から、
放電パルス幅の組における電流の積分を引いたものに等
しい。
速電流パルス積分器回路10は、積分増幅器12及び、積分
増幅器12の帰還ループに配置された積分コンデンサ14を
有する。以下に説明するように、積分コンデンサの両端
の電圧は、荷電パルス幅の組における電流の積分から、
放電パルス幅の組における電流の積分を引いたものに等
しい。
【0010】積分コンデンサを通じる電流は、3つの電
流源16、18、20と、スイッチ回路によって制御される。
スイッチ回路は、4つの高速電流スイッチ22、24、26及
び28と、2つの高速ショットキーダイオード30、32とを
含み、これらの4つの電流スイッチは、npnトランジ
スタであるかもしれない。ダイオード30は、電流源16を
電流スイッチ22に結合する。この電流スイッチ22は電流
源18に結合されている。ダイオード32は、電流源16を積
分増幅器12の反転入力、それに電流スイッチ26にも結合
する。この電流スイッチ26は電流源20に結合されてい
る。電流スイッチ24は、積分増幅器12を電流源18に結合
する。電流スイッチ28は、積分増幅器12の出力を電流源
20に結合する。4つの電流スイッチ22、24、26及び28
は、パルス信号
流源16、18、20と、スイッチ回路によって制御される。
スイッチ回路は、4つの高速電流スイッチ22、24、26及
び28と、2つの高速ショットキーダイオード30、32とを
含み、これらの4つの電流スイッチは、npnトランジ
スタであるかもしれない。ダイオード30は、電流源16を
電流スイッチ22に結合する。この電流スイッチ22は電流
源18に結合されている。ダイオード32は、電流源16を積
分増幅器12の反転入力、それに電流スイッチ26にも結合
する。この電流スイッチ26は電流源20に結合されてい
る。電流スイッチ24は、積分増幅器12を電流源18に結合
する。電流スイッチ28は、積分増幅器12の出力を電流源
20に結合する。4つの電流スイッチ22、24、26及び28
は、パルス信号
【0011】
【外1】
【0012】によってそれぞれ調整される。この回路
は、OFF、放電、荷電、ONといった4つの動作状態
を備える。荷電動作状態の間は、大きさIの電流が積分
コンデンサ14を通じて図1の左へ向かって流れる。放電
動作状態の間は、大きさIの電流が積分コンデンサを通
じて図1の右へ向かって流れる。OFFあるいはON動
作状態の間は、積分コンデンサに電流は流れない。
は、OFF、放電、荷電、ONといった4つの動作状態
を備える。荷電動作状態の間は、大きさIの電流が積分
コンデンサ14を通じて図1の左へ向かって流れる。放電
動作状態の間は、大きさIの電流が積分コンデンサを通
じて図1の右へ向かって流れる。OFFあるいはON動
作状態の間は、積分コンデンサに電流は流れない。
【0013】回路をOFF動作状態に置くためには、C
HG及びDISパルス信号は低く、一方、
HG及びDISパルス信号は低く、一方、
【0014】
【外2】
【0015】パルス信号は高くセットされる。これによ
り、電流スイッチ22及び28はオンに、電流スイッチ24及
び26はオフにされる。大きさIの電流が、電流源16から
ダイオード30及び電流スイッチ22を通じて電流源18へ流
れる。電流源20は、大きさIの電流を、積分増幅器12の
出力からしかも電流スイッチ28を通じて引き出す。積分
コンデンサ14に流れる電流はない。
り、電流スイッチ22及び28はオンに、電流スイッチ24及
び26はオフにされる。大きさIの電流が、電流源16から
ダイオード30及び電流スイッチ22を通じて電流源18へ流
れる。電流源20は、大きさIの電流を、積分増幅器12の
出力からしかも電流スイッチ28を通じて引き出す。積分
コンデンサ14に流れる電流はない。
【0016】回路を放電動作状態に置くためには、
【0017】
【外3】
【0018】パルス信号は低く、一方、
【0019】
【外4】
【0020】パルス信号は高くセットされる。これによ
り、電流スイッチ24及び28はオンに、電流スイッチ22及
び26はオフにされる。大きさIの電流が、電流源16から
ダイオード32及びコンデンサ14を通じ、電流源スイッチ
24及び28を通じて、電流源18及び20へと流れる。大きさ
Iの電流が、積分増幅器12の出力から、電流スイッチ24
及び28を通じて、電流源18及び20へと流れる。
り、電流スイッチ24及び28はオンに、電流スイッチ22及
び26はオフにされる。大きさIの電流が、電流源16から
ダイオード32及びコンデンサ14を通じ、電流源スイッチ
24及び28を通じて、電流源18及び20へと流れる。大きさ
Iの電流が、積分増幅器12の出力から、電流スイッチ24
及び28を通じて、電流源18及び20へと流れる。
【0021】回路を荷電動作状態に置くためには、
【0022】
【外5】
【0023】パルス信号は低く、そうして
【0024】
【外6】
【0025】パルス信号は高くセットされる。これによ
り電流スイッチ22及び26はオンに、電流スイッチ24及び
28はオフにされる。大きさIの電流が、電流源16からダ
イオード30及び電流スイッチ22を通じて電流源18へと流
れる。電流源20は、大きさIの電流を、積分増幅器12の
出力からしかもコンデンサ14及び電流スイッチ26を通じ
て引き出す。
り電流スイッチ22及び26はオンに、電流スイッチ24及び
28はオフにされる。大きさIの電流が、電流源16からダ
イオード30及び電流スイッチ22を通じて電流源18へと流
れる。電流源20は、大きさIの電流を、積分増幅器12の
出力からしかもコンデンサ14及び電流スイッチ26を通じ
て引き出す。
【0026】回路をON動作状態に置くためには、
【0027】
【外7】
【0028】パルス信号は低く、一方、CHG及びDI
Sパルス信号は高くセットされる。これにより、電流ス
イッチ24及び26はオンにされ、電流スイッチ22及び28は
オフにされる。大きさIの電流は、電流源16からダイオ
ード32及び電流スイッチ26を通じて、電流源20へと流れ
る。電流源18は大きさIの電流を、積分増幅器12の出力
からしかも電流スイッチ24を通じて引き出す。積分コン
デンサ14に流れる電流はない。
Sパルス信号は高くセットされる。これにより、電流ス
イッチ24及び26はオンにされ、電流スイッチ22及び28は
オフにされる。大きさIの電流は、電流源16からダイオ
ード32及び電流スイッチ26を通じて、電流源20へと流れ
る。電流源18は大きさIの電流を、積分増幅器12の出力
からしかも電流スイッチ24を通じて引き出す。積分コン
デンサ14に流れる電流はない。
【0029】積分増幅器12は積分増幅器の出力電流のた
めの整定時間を必要とし、そうして元の値と最終値のあ
る特定のパーセンテージの範囲内との間に落ち着かせ
る。しかしながら積分増幅器12の出力電流には、回路の
動作状態にかかわらず、大きさIの一定電流が残る。こ
のように回路スイッチが荷電あるいは放電動作状態にな
ろうとする時は、その出力電流を調整している積分増幅
器12によって遅延が生じることなく、大きさIの電流が
コンデンサ14を適当な方向に即座に通過する。それ故、
積分の正確さが改善されるのである。これは特に、荷電
動作状態及び放電動作状態間の変化でよく起こる。
めの整定時間を必要とし、そうして元の値と最終値のあ
る特定のパーセンテージの範囲内との間に落ち着かせ
る。しかしながら積分増幅器12の出力電流には、回路の
動作状態にかかわらず、大きさIの一定電流が残る。こ
のように回路スイッチが荷電あるいは放電動作状態にな
ろうとする時は、その出力電流を調整している積分増幅
器12によって遅延が生じることなく、大きさIの電流が
コンデンサ14を適当な方向に即座に通過する。それ故、
積分の正確さが改善されるのである。これは特に、荷電
動作状態及び放電動作状態間の変化でよく起こる。
【0030】回路スイッチ22、24、26、28及びショット
キーダイオード30、32の反応時間は早い。積分増幅器12
は、積分増幅器12のバンド幅限定で許される限り、それ
と同じくらい早く、積分コンデンサ14の電圧の変化に追
随するようその出力電流を立ち上げることが出来る。積
分増幅器の周波数応答時間(速度)はバンド幅限定に限
られてしまうが、積分増幅器12の周波数応答時間が限ら
れているので、積分コンデンサ14を通過する電流での悪
化は最低のものとなる。
キーダイオード30、32の反応時間は早い。積分増幅器12
は、積分増幅器12のバンド幅限定で許される限り、それ
と同じくらい早く、積分コンデンサ14の電圧の変化に追
随するようその出力電流を立ち上げることが出来る。積
分増幅器の周波数応答時間(速度)はバンド幅限定に限
られてしまうが、積分増幅器12の周波数応答時間が限ら
れているので、積分コンデンサ14を通過する電流での悪
化は最低のものとなる。
【0031】図2は本発明による電流パスル積分器10を
利用する位相ロックループ回路34を示している。位相検
出器36は、図3に示されているような入力信号パルス
列、及びフィードバック信号パルス列を受ける。位相検
出器36は、図4に示されているような放電パルスを作
る。この放電パルスはフィードバック信号と同期して立
ち上がったり立ち下がったりする。位相検出器36はま
た、図5に示されているような荷電パルスも作る。この
荷電パルスは、図4に示されている放電パルスの立ち下
がりと同期して立ち下がるものである。このように、入
力信号がフィードバック信号より遅れている時は、図5
の荷電パルスは図4の放電パルスよりも幅が狭い。入力
信号がフィードバック信号よりも進んでいる時は、図5
の荷電パルスは、図4の放電パルスよりも幅広いものと
なる。
利用する位相ロックループ回路34を示している。位相検
出器36は、図3に示されているような入力信号パルス
列、及びフィードバック信号パルス列を受ける。位相検
出器36は、図4に示されているような放電パルスを作
る。この放電パルスはフィードバック信号と同期して立
ち上がったり立ち下がったりする。位相検出器36はま
た、図5に示されているような荷電パルスも作る。この
荷電パルスは、図4に示されている放電パルスの立ち下
がりと同期して立ち下がるものである。このように、入
力信号がフィードバック信号より遅れている時は、図5
の荷電パルスは図4の放電パルスよりも幅が狭い。入力
信号がフィードバック信号よりも進んでいる時は、図5
の荷電パルスは、図4の放電パルスよりも幅広いものと
なる。
【0032】電流パルス積分器10は、その積分コンデン
サの両端に、電圧Vcap を作る。この電圧は、CHGパ
ルス信号の持続時間での電流Iの積分からDISパルス
信号の持続時間での電流Iの積分を引いたものに比例し
ている。電圧制御発振器38は積分コンデンサの両端の電
圧を受け、発振器の周波数を有するフィードバック信号
を作る。このフィードバック信号は、積分コンデンサの
両端の電圧に比例している。フィードバック信号は入力
信号の周波数上へロックする。
サの両端に、電圧Vcap を作る。この電圧は、CHGパ
ルス信号の持続時間での電流Iの積分からDISパルス
信号の持続時間での電流Iの積分を引いたものに比例し
ている。電圧制御発振器38は積分コンデンサの両端の電
圧を受け、発振器の周波数を有するフィードバック信号
を作る。このフィードバック信号は、積分コンデンサの
両端の電圧に比例している。フィードバック信号は入力
信号の周波数上へロックする。
【図1】本発明による電流パルス積分器の回路図。
【図2】本発明による電流パルス積分器を利用するよう
な位相ロックループ回路。
な位相ロックループ回路。
【図3】図2の位相ロックループ回路への入力パルスの
パルス図。
パルス図。
【図4】位相ロックループ回路によって作られた放電パ
ルスのパルス図。
ルスのパルス図。
【図5】位相ロックループ回路によって作られた荷電パ
ルスのパルス図。
ルスのパルス図。
30 ショットキーダイオード 32 ショットキーダイオード 22 回路スイッチ 24 回路スイッチ 26 回路スイッチ 28 回路スイッチ 14 コンデンサ 34 位相ロックループ回路
Claims (13)
- 【請求項1】 電流パルス積分器において、 入力、出力、及びフィードバックループを有する積分増
幅器と、 積分増幅器のフィードバックループに配置された積分コ
ンデンサと、 スイッチ回路とを備えており、 前記スイッチ回路は、電流パルス積分器が第1の動作状
態である間、積分コンデンサを第1の方向に通過するよ
うな電流を引き起こし、電流パルス積分器が少なくとも
他の動作状態である間は、積分コンデンサを第1の方向
に通過するような電流を防ぐものであり、一方、スイッ
チ回路が第1の動作状態と少なくとも他の動作状態との
間でスイッチ動作をしている時、積分増幅器の出力電流
を変化させることなく残すことを可能とするスイッチ回
路であることを特徴とする電流パルス積分器。 - 【請求項2】 電流パルス積分器において、 入力、出力及びフィードバックループを有する積分増幅
器と、 積分増幅器のフィードバックループに配置された積分コ
ンデンサと、 スイッチ回路とを備えており、 前記スイッチ回路は、積分増幅器の出力電流のためにフ
ィードバックループを通じる路を与え、そうして電流パ
ルス積分器が第1の動作状態の間、出力電流は積分コン
デンサを第1の方向に通過し、電流パルス積分器が少な
くとも他の動作状態の間は、積分増幅器の出力電流のた
めにフィードバックループ路を与えず、一方、スイッチ
回路が第1の動作状態と少なくとも他の動作状態との間
でスイッチ動作をしている時、積分増幅器の出力電流を
変化させることなく残すことを可能とするスイッチ回路
であることを特徴とする電流パルス積分器。 - 【請求項3】 請求項1あるいは請求項2の電流パルス
積分器において、 電流パルス積分器の少なくとも他の動作状態は、積分コ
ンデンサを電流が、第1の方向とは逆の第2の方向に通
過するような第2の動作状態を備え、 スイッチ回路により、スイッチ回路が第1の動作状態と
第2の動作状態との間でスイッチ動作をしている時、積
分増幅器の出力電流を変化させることなく残すことが可
能となるような電流パルス積分器。 - 【請求項4】 請求項3記載の電流パルス積分器におい
て、 電流パルス積分器の少なくとも他の動作状態は更に、電
流が積分器コンデンサに流れないような第3の動作状態
を備え、 スイッチ回路により、スイッチ回路が第1、第2及び、
第3のうちのいづれか2つの動作状態間でスイッチ動作
をしている時、積分増幅器の出力電流を変化させること
なく残すことが可能となるような電流パルス積分器。 - 【請求項5】 電流パルス積分器において、 入力、出力及びフィードバックループを有する積分増幅
器と、 積分増幅器のフィードバックループに配置された積分コ
ンデンサと、 第1、第2及び、第3電流源と、 第1電流源と第2電流源との間に配置された第1電流ス
イッチと、 積分増幅器の出力と第2電流源との間に配置された第2
電流スイッチと、 第1電流源と積分増幅器への入力に結合された第1端及
び、第3電流源へ結合された第2端を有するような第3
電流スイッチと、 積分増幅器の出力と第3電流源との間に結合された第4
電流スイッチを備えることを特徴とする電流パルス積分
器。 - 【請求項6】 請求項5記載の電流パルス積分器におい
て、 第2電流スイッチは放電信号により制御され、 第1電流スイッチは放電信号とは逆の信号によって制御
され、 第3電流スイッチは荷電信号によって制御され、 第4電流スイッチは荷電信号とは逆の信号によって制御
されるような電流パルス積分器。 - 【請求項7】 請求項6記載の電流パルス積分器におい
て、 電流パルス積分器の複数の動作状態が存在し、その動作
状態は、 荷電状態と、 放電状態を備え、 前記荷電状態では、荷電信号は高くそして放電信号は低
いものであって、積分コンデンサを荷電するため、電流
は積分増幅器の出力から積分増幅器の入力の方向に積分
コンデンサを通過し、 前記放電状態では、放電信号は高くそして荷電信号は低
く、積分コンデンサを放電するため、電流は積分増幅器
の入力から積分増幅器の出力の方向に積分コンデンサを
通過することを特徴とする電流パルス積分器。 - 【請求項8】 請求項7記載の電流パルス増幅器におい
て、 電流パルス増幅器の複数の動作状態は、 OFF状態と、 ON状態とを備え、 前記OFF状態では、荷電信号及び放電信号は低く、積
分コンデンサに電流は流れず、 前記ON状態では、荷電信号及び放電信号は高く、積分
コンデンサに電流は流れないような電流パルス増幅器。 - 【請求項9】 請求項8記載の電流パルス増幅器におい
て更に、 第1電流源と第1電流スイッチとの間に結合された第1
ダイオードと、 第1電流源と積分増幅器への入力との間に結合された第
2ダイオードとを備えるような電流パルス増幅器。 - 【請求項10】 請求項9記載の電流パルス積分器にお
いて、 荷電状態の間、電流は、第1電流源から第1ダイオード
と通じて、第1電流スイッチへと流れ、また電流は、積
分増幅器の出力から積分コンデンサを通じて、第2電流
スイッチへと流れ、 放電状態の間、電流は、第1電流源から第2ダイオード
を通じて、しかも積分コンデンサを通じて、第2及び第
4電流スイッチへと流れ、また電流は、積分増幅器の出
力から第2及び第4電流スイッチへと流れ、 OFF状態の間、電流は、第1電流源から第1ダイオー
ドを通じて第1電流スイッチへと流れ、また電流は、積
分増幅器の出力から第4電流スイッチへと流れ、 ON状態の間、電流は、第1電流源から第2ダイオード
を通じて第3電流スイッチへと流れ、また電流は、積分
増幅器の出力から第2電流スイッチへと流れるような電
流パルス増幅器。 - 【請求項11】 入力信号とフィードバック信号との間
の位相差と所定の関係にある持続時間のパルスを作る位
相検出器と、 前記位相検出器によって作られた前記パルスの前記持続
時間中での電流の積分に比例する電圧を、積分コンデン
サの両端に作る電流パルス積分器と、 前記積分器コンデンサの両端の前記電圧と所定の関係に
ある、発振器の周波数を有するような前記フィードバッ
ク信号を作る電圧制御発振器とを備える位相ロックルー
プ回路であって、 前記電流パルス積分器は、 入力、出力及び、フィードバックループを有する積分増
幅器と、 積分増幅器のフィードバックループに配置された積分コ
ンデンサと、 スイッチ回路とを備え、 前記スイッチ回路は、電流パルス積分器が第1の動作状
態である間、積分コンデンサを第1の方向に通過するよ
うな電流を引き起こし、電流パルス積分器が少なくとも
他の動作状態である間は、積分コンデンサを第1の方向
に通過するような電流を防ぐものであり、一方、スイッ
チ回路が第1の動作状態と少なくとも他の動作状態との
間でスイッチ動作をしている時、積分増幅器の出力電流
を変化させることなく残すことを可能とするスイッチ回
路であることを特徴とする位相ロックループ回路。 - 【請求項12】 電流パルスを積分する方法において、 荷電動作状態の間、第1電流源から第1電流スイッチを
通じて第2電流源へ電流を送り、且つ、積分増幅器の出
力から積分増幅器のフィードバックループに配置された
コンデンサを通じて、しかも第3電流スイッチを通じ
て、第3電流源へと電流を送り、 放電動作状態の間、第1電流源から積分コンデンサを通
じて、しかも第2及び第4電流スイッチを通じて、第2
及び第3電流源へと電流を送り、第2電流スイッチは、
積分増幅器の出力と第2電流源との間に配置されてお
り、そして第4電流スイッチは、積分増幅器の出力と第
3電流源との間に配置されていることを特徴とする電流
パルスの積分方法。 - 【請求項13】 請求項12記載の方法において更に、 OFF動作状態の間、第1電流源から第1電流スイッチ
を通じて、第2電流源へと電流を送り、且つ、積分増幅
器の出力から第4スイッチを通じて、第3電流源へと電
流を送り、ON動作状態の間、第1電流源から第3電流
スイッチを通じて、第3電流源へと電流を送り、且つ、
積分増幅器の出力から第2電流スイッチを通じて、第2
電流源へと電流を送る方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US485151 | 1990-02-26 | ||
US07/485,151 US5093628A (en) | 1990-02-26 | 1990-02-26 | Current-pulse integrating circuit and phase-locked loop |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0575411A true JPH0575411A (ja) | 1993-03-26 |
Family
ID=23927082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3027393A Pending JPH0575411A (ja) | 1990-02-26 | 1991-02-21 | 電流パルス積分器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5093628A (ja) |
EP (1) | EP0444363B1 (ja) |
JP (1) | JPH0575411A (ja) |
CA (1) | CA2034127C (ja) |
DE (1) | DE69031070T2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11216723B2 (en) * | 2017-08-11 | 2022-01-04 | Syntiant | Pulse-width modulated multiplier |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4032768A (en) * | 1975-10-24 | 1977-06-28 | Tektronix, Inc. | Constant velocity vector generator |
US4034309A (en) * | 1975-12-23 | 1977-07-05 | International Business Machines Corporation | Apparatus and method for phase synchronization |
DE2600194C3 (de) * | 1976-01-05 | 1978-08-24 | Varian Mat Gmbh, 2800 Bremen | Entladungsschaltung für den Integrationskondensator eines kapazitiv gegengekoppelten Integrationsverstärkers |
US3988595A (en) * | 1976-01-19 | 1976-10-26 | Fairchild Camera And Instrument Corporation | High-gain differential input comparator with emitter feedback input hysteresis |
US4074205A (en) * | 1977-03-09 | 1978-02-14 | Rca Corporation | Input stage for fast-slewing amplifier |
DE2737432C3 (de) * | 1977-08-19 | 1980-03-06 | Hewlett-Packard Gmbh, 7030 Boeblingen | Integratorschaltung mit Begrenzung |
US4374335A (en) * | 1980-05-19 | 1983-02-15 | Precision Monolithics, Inc. | Tuneable I.C. active integrator |
JPS585873A (ja) * | 1981-07-03 | 1983-01-13 | Toshiba Corp | スイツチドキヤパシタ積分器 |
DE3408220A1 (de) * | 1984-03-07 | 1985-09-12 | Telefunken electronic GmbH, 7100 Heilbronn | Steuerbarer integrator |
IT1186340B (it) * | 1985-10-29 | 1987-11-26 | Sgs Microelettronica Spa | Integratore differenziale a condensatore commutato utilizzante un unico condensatore di integrazione |
US4918338A (en) * | 1988-10-04 | 1990-04-17 | North American Philips Corporation | Drain-biassed transresistance device for continuous time filters |
US4885553A (en) * | 1988-11-30 | 1989-12-05 | Motorola, Inc. | Continuously adaptive phase locked loop synthesizer |
-
1990
- 1990-02-26 US US07/485,151 patent/US5093628A/en not_active Expired - Lifetime
- 1990-12-28 DE DE69031070T patent/DE69031070T2/de not_active Expired - Fee Related
- 1990-12-28 EP EP90314391A patent/EP0444363B1/en not_active Expired - Lifetime
-
1991
- 1991-01-14 CA CA002034127A patent/CA2034127C/en not_active Expired - Fee Related
- 1991-02-21 JP JP3027393A patent/JPH0575411A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0444363A3 (en) | 1992-04-01 |
EP0444363A2 (en) | 1991-09-04 |
DE69031070D1 (de) | 1997-08-21 |
CA2034127C (en) | 1995-10-03 |
EP0444363B1 (en) | 1997-07-16 |
US5093628A (en) | 1992-03-03 |
DE69031070T2 (de) | 1997-12-04 |
CA2034127A1 (en) | 1991-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6781425B2 (en) | Current-steering charge pump circuit and method of switching | |
EP0085615B1 (en) | Phase-locked loop circuit | |
EP0180084A2 (en) | Voltage controlled oscillator | |
US5334951A (en) | Phase lock loops and methods for their operation | |
EP0560525A2 (en) | Frequency synthesizer | |
US6133769A (en) | Phase locked loop with a lock detector | |
EP0731560B1 (en) | Wide frequency range VCO with low jitter | |
JPH0473328B2 (ja) | ||
EP1182780B1 (en) | Phase locked loop having a reduced lock time | |
JPH01157612A (ja) | 電圧制御発振回路 | |
US5513225A (en) | Resistorless phase locked loop circuit employing direct current injection | |
US4935707A (en) | Current reduction of a synthesizer | |
JPH0575411A (ja) | 電流パルス積分器 | |
US6392497B1 (en) | Phase-locked loop circuit with high lock speed and stability | |
Djemouai et al. | New circuit techniques based on a high performance frequency-to-voltage converter | |
US20090206893A1 (en) | Charge pump circuit and pll circuit | |
JPH04365222A (ja) | 位相同期ループ回路 | |
WO1996019043A9 (en) | Phase-locked loop for signals having rectangular waveforms | |
US6734708B1 (en) | Controllable current source circuit and a phase locked loop equipped with such a circuit | |
GB2113929A (en) | Oscillator circuits | |
KR20010102925A (ko) | Pll 회로에 의한 주파수 발생 방법 | |
WO2023247081A1 (en) | Phase-locked loop | |
US20030042969A1 (en) | Current Mirror circuit | |
JP2740001B2 (ja) | 信号処理用フィルタの周波数調整回路 | |
JPH0141233Y2 (ja) |