JPH0574970A - 高周波集積回路装置 - Google Patents
高周波集積回路装置Info
- Publication number
- JPH0574970A JPH0574970A JP23630691A JP23630691A JPH0574970A JP H0574970 A JPH0574970 A JP H0574970A JP 23630691 A JP23630691 A JP 23630691A JP 23630691 A JP23630691 A JP 23630691A JP H0574970 A JPH0574970 A JP H0574970A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- metallized film
- integrated circuit
- circuit device
- frequency integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 高周波特性の良好なマイクロストリップ線路
をセラミック基板上に高密度で形成することのできる高
周波集積回路装置を提供すること。 【構成】 セラミック基板（３）の裏面に第１の金属化
膜（８）を被着し層間に第２の金属化膜（１０）を挟み
込んだ多層基板で形成し、この第１及び第２の金属化膜
を前記セラミック基板（３）に設けたビアホール（９）
を介して電気的に接続した。
をセラミック基板上に高密度で形成することのできる高
周波集積回路装置を提供すること。 【構成】 セラミック基板（３）の裏面に第１の金属化
膜（８）を被着し層間に第２の金属化膜（１０）を挟み
込んだ多層基板で形成し、この第１及び第２の金属化膜
を前記セラミック基板（３）に設けたビアホール（９）
を介して電気的に接続した。
Description
【０００１】
【産業上の利用分野】本発明は高周波集積回路装置に係
り、特に高周波特性が良好でかつ高密度実装に適した高
周波集積回路装置に関する。
り、特に高周波特性が良好でかつ高密度実装に適した高
周波集積回路装置に関する。
【０００２】
【従来の技術】従来のこの種の装置は例えば特開平２−
１４１００５号公報に開示されるものが知られている。
図２は前記公報に開示されている従来の高周波集積回路
装置の一例を示したもので図２（Ａ）はその上面図を、
図２（Ｂ）はその断面図を示している。ベースキャリア
１の表面にチップキャリア２とセラミック基板３が搭載
され、チップキャリア２の表面には半導体チップ５が又
セラミック基板３の表面にはマイクロストリップ線路４
が形成される。マイクロストリップ線路４と半導体チッ
プ、チップキャリア２と半導体チップ５とは、それぞれ
ボンディングワイヤ６により電気的に接続される。又チ
ップキャリア２とセラミック基板３との間にはレジスト
７が塗布されている。
１４１００５号公報に開示されるものが知られている。
図２は前記公報に開示されている従来の高周波集積回路
装置の一例を示したもので図２（Ａ）はその上面図を、
図２（Ｂ）はその断面図を示している。ベースキャリア
１の表面にチップキャリア２とセラミック基板３が搭載
され、チップキャリア２の表面には半導体チップ５が又
セラミック基板３の表面にはマイクロストリップ線路４
が形成される。マイクロストリップ線路４と半導体チッ
プ、チップキャリア２と半導体チップ５とは、それぞれ
ボンディングワイヤ６により電気的に接続される。又チ
ップキャリア２とセラミック基板３との間にはレジスト
７が塗布されている。
【０００３】チップキャリア２はベースキャリア１の一
部を突出させることにより形成することができ、このよ
うな構造を採用することにより半導体チップ５とセラミ
ック基板３との間の実装位置決めの精度不良による高周
波帯域での特性のバラツキを防いでいる。又、半導体チ
ップ５の上面とセラミック基板３の上面とを略同一平面
となるように構成することにより、半導体チップ５とマ
イクロストリップ線路４との接続に要するボンディング
ワイヤ６の長さを短くし、高周波特性の劣化を抑制して
いる。
部を突出させることにより形成することができ、このよ
うな構造を採用することにより半導体チップ５とセラミ
ック基板３との間の実装位置決めの精度不良による高周
波帯域での特性のバラツキを防いでいる。又、半導体チ
ップ５の上面とセラミック基板３の上面とを略同一平面
となるように構成することにより、半導体チップ５とマ
イクロストリップ線路４との接続に要するボンディング
ワイヤ６の長さを短くし、高周波特性の劣化を抑制して
いる。
【０００４】
【発明が解決しようとする課題】しかし上述した従来の
高周波集積回路装置では、セラミック基板の板圧は予め
定まっているため、インピーダンス整合のとれたマイク
ロストリップ線路による信号線パターンをセラミック基
板上に形成する場合には、信号線パターンの幅が一時的
に定まってしまうという問題があった。特に高周波特性
を要求される入出力信号を多く持つ集積回路周辺のパタ
ーンを形成する際には、この信号線パターン幅が細くな
ってしまい、形成が困難になるという問題点を有してい
た。
高周波集積回路装置では、セラミック基板の板圧は予め
定まっているため、インピーダンス整合のとれたマイク
ロストリップ線路による信号線パターンをセラミック基
板上に形成する場合には、信号線パターンの幅が一時的
に定まってしまうという問題があった。特に高周波特性
を要求される入出力信号を多く持つ集積回路周辺のパタ
ーンを形成する際には、この信号線パターン幅が細くな
ってしまい、形成が困難になるという問題点を有してい
た。
【０００５】本発明は上述した問題点を解消するために
なされたもので、高周波特性の良好なマイクロストリッ
プ線路をセラミック基板上に高密度で形成することので
きる高周波集積回路装置を提供することを目的とする。
なされたもので、高周波特性の良好なマイクロストリッ
プ線路をセラミック基板上に高密度で形成することので
きる高周波集積回路装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の高周波集積回路
装置は、セラミック基板の裏面に第１の金属化膜を被着
し層間に第２の金属化膜を挟み込んだ多層基板で形成
し、この第１及び第２の金属化膜を前記セラミック基板
に設けたビアホールを介して電気的に接続したものであ
る。
装置は、セラミック基板の裏面に第１の金属化膜を被着
し層間に第２の金属化膜を挟み込んだ多層基板で形成
し、この第１及び第２の金属化膜を前記セラミック基板
に設けたビアホールを介して電気的に接続したものであ
る。
【０００７】
【作用】本発明ではセラミック基板の中層に金属化膜が
形成され、これがビアホールにより接地導体である裏面
金属化膜と導通されているため、実質的にセラミック基
板上に形成されるマイクロストリップ線路と接地導体と
の間隔が短くなる。従ってマイクロストリップ線路と接
地導体との間の容量を大きく取ることができるため、イ
ンピーダンス整合のとれたマイクロストリップ線路によ
る信号線パターンの幅を狭くすることができ、高密度実
装回線が可能となる。
形成され、これがビアホールにより接地導体である裏面
金属化膜と導通されているため、実質的にセラミック基
板上に形成されるマイクロストリップ線路と接地導体と
の間隔が短くなる。従ってマイクロストリップ線路と接
地導体との間の容量を大きく取ることができるため、イ
ンピーダンス整合のとれたマイクロストリップ線路によ
る信号線パターンの幅を狭くすることができ、高密度実
装回線が可能となる。
【０００８】
【実施例】図１は本発明の第１の実施例に係る高周波集
積回路装置を示したもので、図１（Ａ）は上面図、図１
（Ｂ）はその断面図をそれぞれ示したものである。なお
図２に示す従来の装置の構成部分と同一部分には同一符
号を付し、その詳細説明は省略する。ベースキャリア１
は導電性金属で形成されており、その表面には導電性接
着剤あるいは半田等によりチップキャリア２が固定され
ている。又マイクロストリップ線路４はアルミナやセラ
ミック等の多層セラミック基板３上に蒸着あるいは印刷
等により金属化膜として形成されている。
積回路装置を示したもので、図１（Ａ）は上面図、図１
（Ｂ）はその断面図をそれぞれ示したものである。なお
図２に示す従来の装置の構成部分と同一部分には同一符
号を付し、その詳細説明は省略する。ベースキャリア１
は導電性金属で形成されており、その表面には導電性接
着剤あるいは半田等によりチップキャリア２が固定され
ている。又マイクロストリップ線路４はアルミナやセラ
ミック等の多層セラミック基板３上に蒸着あるいは印刷
等により金属化膜として形成されている。
【０００９】セラミック基板３は裏面に第１の金属化膜
８が形成され、中層に第２の金属化膜１０を挟み込んだ
多層基板として形成されている。そしてこの中層に形成
された金属化膜１０を基準としてマイクロストリップ線
路４とのインピーダンス整合がとられている。一方、金
属化膜１０はセラミック基板３に設けられたビアホール
（Ｖｉａ Ｈｏｌｅ）９を介して裏面の金属化膜８と電
気的導通がとられている。チップキャリア２の上面に搭
載された半導体チップ５はボンディングワイヤ６により
マイクロストリップ線路４及びチップキャリア２と接続
される。
８が形成され、中層に第２の金属化膜１０を挟み込んだ
多層基板として形成されている。そしてこの中層に形成
された金属化膜１０を基準としてマイクロストリップ線
路４とのインピーダンス整合がとられている。一方、金
属化膜１０はセラミック基板３に設けられたビアホール
（Ｖｉａ Ｈｏｌｅ）９を介して裏面の金属化膜８と電
気的導通がとられている。チップキャリア２の上面に搭
載された半導体チップ５はボンディングワイヤ６により
マイクロストリップ線路４及びチップキャリア２と接続
される。
【００１０】このように中層に金属化膜１０を挟み込ん
だ多層セラミック基板３を用いると誘電率が一定であれ
ば、マイクロストリップ線路４の信号線の幅は中層に存
在する金属化膜１０と多層セラミック基板３の表面まで
の厚みが小さくなるほど細くすることができる。これに
よりマイクロストリップ線路４の微細加工が可能とな
る。
だ多層セラミック基板３を用いると誘電率が一定であれ
ば、マイクロストリップ線路４の信号線の幅は中層に存
在する金属化膜１０と多層セラミック基板３の表面まで
の厚みが小さくなるほど細くすることができる。これに
よりマイクロストリップ線路４の微細加工が可能とな
る。
【００１１】図３は本発明の第２の実施例に係る高周波
集積回路装置を示したもので、図３（Ａ）はその上面
図、図３（Ｂ）及び（Ｃ）はそれぞれ図３（Ａ）におけ
るＡ−Ａ′及びＢ−Ｂ′部における断面構造を示した断
面図である。本実施例では、多層セラミック基板３の表
面に第３の金属化膜１２が形成され、ビアホール９によ
り中層の金属化膜１０及び裏面の金属化膜８と導通がと
られている。裏面の金属化膜８は導電性接着剤或いは半
田等によりベースキャリア１に固定される。マイクロス
トリップ線路４は図１に示す実施例と同様に中層の金属
化膜１０を基準設置としてインピーダンス整合がとられ
る。
集積回路装置を示したもので、図３（Ａ）はその上面
図、図３（Ｂ）及び（Ｃ）はそれぞれ図３（Ａ）におけ
るＡ−Ａ′及びＢ−Ｂ′部における断面構造を示した断
面図である。本実施例では、多層セラミック基板３の表
面に第３の金属化膜１２が形成され、ビアホール９によ
り中層の金属化膜１０及び裏面の金属化膜８と導通がと
られている。裏面の金属化膜８は導電性接着剤或いは半
田等によりベースキャリア１に固定される。マイクロス
トリップ線路４は図１に示す実施例と同様に中層の金属
化膜１０を基準設置としてインピーダンス整合がとられ
る。
【００１２】又、本実施例ではセラミック基板３の所定
位置に搭載される半導体チップ５の厚さと略同一の深さ
を有するキャビティ１１を形成してこれをチップキャリ
アとして用いている。キャビティ１１の底面には第４の
金属化膜が形成され、この金属化膜もビアホール９によ
り裏面の金属化膜８と接続される。又半導体チップ５は
導電性接着剤又は半田等でこの第４の金属化膜に固定さ
れ、ボンディングワイヤ６によりマイクロストリップ線
路４及び基準接地となる金属化膜１２と接続される。
位置に搭載される半導体チップ５の厚さと略同一の深さ
を有するキャビティ１１を形成してこれをチップキャリ
アとして用いている。キャビティ１１の底面には第４の
金属化膜が形成され、この金属化膜もビアホール９によ
り裏面の金属化膜８と接続される。又半導体チップ５は
導電性接着剤又は半田等でこの第４の金属化膜に固定さ
れ、ボンディングワイヤ６によりマイクロストリップ線
路４及び基準接地となる金属化膜１２と接続される。
【００１３】
【発明の効果】以上実施例に基づいて詳細に説明したよ
うに、本発明ではマイクロストリップ線路がその表面に
形成されるセラミック基板を中層に金属化膜を有する多
層基板として形成し、この中層金属化膜を基準接地とし
てマイクロストリップ線路のインピーダンス整合をとる
ようにしている。従って従来の装置に比較してマイクロ
ストリップ線路の信号線幅をインピーダンス整合をとり
つつ細くすることができるため、高周波特性の良好なし
かも高密度配線が容易に実現可能な高周波集積回路装置
を実現することができる。
うに、本発明ではマイクロストリップ線路がその表面に
形成されるセラミック基板を中層に金属化膜を有する多
層基板として形成し、この中層金属化膜を基準接地とし
てマイクロストリップ線路のインピーダンス整合をとる
ようにしている。従って従来の装置に比較してマイクロ
ストリップ線路の信号線幅をインピーダンス整合をとり
つつ細くすることができるため、高周波特性の良好なし
かも高密度配線が容易に実現可能な高周波集積回路装置
を実現することができる。
【図１】本発明の一実施例に係る高周波集積回路装置の
両面図及び断面図。
両面図及び断面図。
【図２】従来の高周波集積回路装置の構造を示す上面図
及び断面図。
及び断面図。
【図３】本発明の他の実施例を示す上面図、及び断面
図。
図。
１ ベースキャリア ２ チップキャリア ３ セラミック基板 ４ マイクロストリップ線路 ８ 裏面金属化膜 ９ ビアホール １０ 中層金属化膜 １１ キャビティ １２ 金属化膜
Claims (3)
- 【請求項１】 表面に半導体チップを搭載するチップキ
ャリアと、表面にマイクロストリップ線路を設けたセラ
ミック基板と、ベースキャリアとを備え、前記ベースキ
ャリア上に前記チップキャリアと前記セラミック基板と
を実装した高周波集積回路装置において、 前記セラミック基板を、裏面に第１の金属化膜を被着し
層間に第２の金属化膜を挟み込んだ多層基板で形成し、
前記第１及び第２の金属化膜を前記セラミック基板に設
けたビアホール（Ｖｉａ Ｈｏｌｅ）を介して電気的に
接続したことを特徴とする高周波集積回路装置。 - 【請求項２】 前記セラミック基板の表面に第３の金属
化膜を被着し、この第３の金属化膜を前記ビアホールを
介して前記第１又は／及び第２の金属化膜と電気的に接
続したことを特徴とする請求項１に記載の高周波集積回
路装置。 - 【請求項３】 前記セラミック基板の所定位置に、搭載
される前記半導体チップの厚さと略同一の深さを有する
キャビティを形成してこれをチップキャリアとして用
い、前記キャビティの前記半導体チップ搭載面に第４の
金属化膜を形成し、この第４の金属化膜を前記ビアホー
ルを介して前記第１の金属化膜と電気的に接続したこと
を特徴とする請求項１乃至２に記載の高周波集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23630691A JPH0574970A (ja) | 1991-09-17 | 1991-09-17 | 高周波集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23630691A JPH0574970A (ja) | 1991-09-17 | 1991-09-17 | 高周波集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574970A true JPH0574970A (ja) | 1993-03-26 |
Family
ID=16998846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23630691A Pending JPH0574970A (ja) | 1991-09-17 | 1991-09-17 | 高周波集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574970A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196501A (ja) * | 2000-11-07 | 2001-07-19 | Mitsubishi Electric Corp | マイクロ波回路基板 |
| JP2007082113A (ja) * | 2005-09-16 | 2007-03-29 | Nippon Dempa Kogyo Co Ltd | 無線モジュール素子及びその実装方法 |
-
1991
- 1991-09-17 JP JP23630691A patent/JPH0574970A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196501A (ja) * | 2000-11-07 | 2001-07-19 | Mitsubishi Electric Corp | マイクロ波回路基板 |
| JP2007082113A (ja) * | 2005-09-16 | 2007-03-29 | Nippon Dempa Kogyo Co Ltd | 無線モジュール素子及びその実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3732927B2 (ja) | 多層配線基板 | |
| JP3649183B2 (ja) | フィルタ回路装置及びその製造方法 | |
| JP2002252297A (ja) | 多層回路基板を用いた電子回路装置 | |
| JP2003502852A (ja) | 多層プリント回路板へチップを装着するための構成 | |
| JP5172341B2 (ja) | 基板アッセンブリ、多層回路板アッセンブリ、ボール・グリッド・アレーパッケージ、電子アッセンブリ、基板アッセンブリ内の寄生容量を最小にする方法および基板アッセンブリを製造する方法 | |
| JPH11163539A (ja) | 多層配線基板 | |
| US5183711A (en) | Automatic bonding tape used in semiconductor device | |
| JP3081786B2 (ja) | 高周波半導体装置 | |
| JPH0574970A (ja) | 高周波集積回路装置 | |
| JPH0575313A (ja) | 混成集積回路装置 | |
| US5087530A (en) | Automatic bonding tape used in semiconductor device | |
| JPH10107514A (ja) | 高周波回路基板 | |
| JP2003273611A (ja) | 配線基板 | |
| US6239400B1 (en) | Method and device for connecting two millimeter elements | |
| JPH05291347A (ja) | 高周波用ｔａｂ−ｉｃの実装構造 | |
| JP3297607B2 (ja) | 高周波回路用パッケージ | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| JPH01164052A (ja) | マイクロ波パツケージ | |
| JP3880921B2 (ja) | 金属ベース配線基板及びその基板を使った高周波装置 | |
| JPH0537163A (ja) | 回路装置 | |
| JP2868576B2 (ja) | 多層配線基板 | |
| JPH0425144A (ja) | ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法 | |
| JP2000022409A (ja) | 多層高周波回路装置 | |
| JPH0427170Y2 (ja) | ||
| JP2001339169A (ja) | 多層配線基板 |