JPH0574705A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0574705A JPH0574705A JP3235191A JP23519191A JPH0574705A JP H0574705 A JPH0574705 A JP H0574705A JP 3235191 A JP3235191 A JP 3235191A JP 23519191 A JP23519191 A JP 23519191A JP H0574705 A JPH0574705 A JP H0574705A
- Authority
- JP
- Japan
- Prior art keywords
- arsenic
- single crystal
- gaas
- silicon substrate
- gaas layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/42—Gallium arsenide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Hall/Mr Elements (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 単結晶シリコン基板上に少なくとも砒素を含
む化合物半導体層をエピタキシャル成長させる際に、少
なくとも砒素を含む化合物半導体層にシリコン不純物が
侵入するのを未然に防止できる半導体装置の製造方法を
提供することにある。 【構成】 AsH3 を熱分解して砒素を原子状態又は分
子状態にし、エピタキシャル装置の成長室において砒素
を原子状態又は分子状態した雰囲気下で、かつ400〜
650℃、真空度0.1パスカル程度で、単結晶シリコ
ン基板上にGaAs層をエピタキシャル成長させ、アン
ドープGaAs層、p−GaAs層、n−GaAs層を
積層する。p−GaAs層はTMGa内の炭素(C)を
不純物として用いている。
む化合物半導体層をエピタキシャル成長させる際に、少
なくとも砒素を含む化合物半導体層にシリコン不純物が
侵入するのを未然に防止できる半導体装置の製造方法を
提供することにある。 【構成】 AsH3 を熱分解して砒素を原子状態又は分
子状態にし、エピタキシャル装置の成長室において砒素
を原子状態又は分子状態した雰囲気下で、かつ400〜
650℃、真空度0.1パスカル程度で、単結晶シリコ
ン基板上にGaAs層をエピタキシャル成長させ、アン
ドープGaAs層、p−GaAs層、n−GaAs層を
積層する。p−GaAs層はTMGa内の炭素(C)を
不純物として用いている。
Description
【0001】
【産業上の利用分野】この発明は、半導体装置の製造方
法に係り、詳しくは、単結晶シリコン基板上に少なくと
も砒素を含む化合物半導体層をエピタキシャル成長した
半導体装置の製造方法に関するものである。
法に係り、詳しくは、単結晶シリコン基板上に少なくと
も砒素を含む化合物半導体層をエピタキシャル成長した
半導体装置の製造方法に関するものである。
【0002】
【従来の技術】従来、シリコン基板上に高品位のGaA
s単結晶を成長させるのは、格子定数の違い、熱膨張係
数の違いから困難とされてきた。そして、特開昭63−
133616号公報、特公平2−36059号公報、特
公平2−36060号公報等に示されているように、M
OCVD法での成長条件を工夫することによりシリコン
基板上に直接高品位のGaAs単結晶が成長できる。
s単結晶を成長させるのは、格子定数の違い、熱膨張係
数の違いから困難とされてきた。そして、特開昭63−
133616号公報、特公平2−36059号公報、特
公平2−36060号公報等に示されているように、M
OCVD法での成長条件を工夫することによりシリコン
基板上に直接高品位のGaAs単結晶が成長できる。
【0003】
【発明が解決しようとする課題】ところが、この方法で
形成したGaAs層は、図13に示すシリコン基板上の
GaAs膜の深さ方向の不純物及びキャリア濃度プロフ
ァイルから、GaAs膜中に不純物としてシリコンが約
1017(cm-3 )も混入しており、n−GaAs/p
−GaAs/undoped GaAs構造を形成して
も、シリコン不純物により、濃度制御ができないことが
明らかになった。尚、図13における特性線L1 は二次
イオン質量分析計による層内に入っているシリコンの不
純物濃度を示し、特性線L2 はポラロン社製プロファイ
ルプロッタによるCV測定法によって活性なるシリコン
の濃度(キャリア濃度)を示している。
形成したGaAs層は、図13に示すシリコン基板上の
GaAs膜の深さ方向の不純物及びキャリア濃度プロフ
ァイルから、GaAs膜中に不純物としてシリコンが約
1017(cm-3 )も混入しており、n−GaAs/p
−GaAs/undoped GaAs構造を形成して
も、シリコン不純物により、濃度制御ができないことが
明らかになった。尚、図13における特性線L1 は二次
イオン質量分析計による層内に入っているシリコンの不
純物濃度を示し、特性線L2 はポラロン社製プロファイ
ルプロッタによるCV測定法によって活性なるシリコン
の濃度(キャリア濃度)を示している。
【0004】このように、MOCVD法では、シリコン
基板上のGaAs層中にシリコン不純物が混入すること
は、アプライド フィジック レター(Appl.Ph
ys.Lett.)57巻25号(1990年12月1
7日発行)の2669頁におけるノザキ(S.Noza
ki)氏らも紹介しているが、そのメカニズムは不明で
ある。
基板上のGaAs層中にシリコン不純物が混入すること
は、アプライド フィジック レター(Appl.Ph
ys.Lett.)57巻25号(1990年12月1
7日発行)の2669頁におけるノザキ(S.Noza
ki)氏らも紹介しているが、そのメカニズムは不明で
ある。
【0005】この発明の目的は、単結晶シリコン基板上
に少なくとも砒素を含む化合物半導体層をエピタキシャ
ル成長させる際に、少なくとも砒素を含む化合物半導体
層にシリコン不純物が侵入するのを未然に防止できる半
導体装置の製造方法を提供することにある。
に少なくとも砒素を含む化合物半導体層をエピタキシャ
ル成長させる際に、少なくとも砒素を含む化合物半導体
層にシリコン不純物が侵入するのを未然に防止できる半
導体装置の製造方法を提供することにある。
【0006】
【課題を解決するための手段】この問題点を明らかにす
るために、図2に示す実験を行った。つまり、シリコン
基板を950℃で180分間、AsH3 雰囲気中でさら
した場合のシリコン基板の厚みの変動を測定した。この
熱処理により、シリコン基板は約200Å掘られてお
り、高温AsH3 雰囲気ではシリコンがエッチングされ
ていることが分かった。MOCVD法では、大量のAs
H3 を原料ガスとして用いており、シリコン基板表面は
ダングリングボンドが多数あり、反応性に富むことから
AsH3 によりSiがエッチングされGaAs中にシリ
コンが不純物として混入すると考えられる。
るために、図2に示す実験を行った。つまり、シリコン
基板を950℃で180分間、AsH3 雰囲気中でさら
した場合のシリコン基板の厚みの変動を測定した。この
熱処理により、シリコン基板は約200Å掘られてお
り、高温AsH3 雰囲気ではシリコンがエッチングされ
ていることが分かった。MOCVD法では、大量のAs
H3 を原料ガスとして用いており、シリコン基板表面は
ダングリングボンドが多数あり、反応性に富むことから
AsH3 によりSiがエッチングされGaAs中にシリ
コンが不純物として混入すると考えられる。
【0007】そこで、AsH3 と言う砒素の水素化物を
用いずにGaAsを成長するために、この発明は、砒素
を原子状態又は分子状態にし、その雰囲気下で単結晶シ
リコン基板上に少なくとも砒素を含む化合物半導体層を
エピタキシャル成長させた半導体装置の製造方法をその
要旨とするものである。
用いずにGaAsを成長するために、この発明は、砒素
を原子状態又は分子状態にし、その雰囲気下で単結晶シ
リコン基板上に少なくとも砒素を含む化合物半導体層を
エピタキシャル成長させた半導体装置の製造方法をその
要旨とするものである。
【0008】
【作用】砒素の原子状態又は分子状態における雰囲気下
で、単結晶シリコン基板上に、少なくとも砒素を含む化
合物半導体層がエピタキシャル成長される。このとき、
単結晶シリコン基板でのシリコンがエッチングされ少な
くとも砒素を含む化合物半導体層内に混入することがな
い。
で、単結晶シリコン基板上に、少なくとも砒素を含む化
合物半導体層がエピタキシャル成長される。このとき、
単結晶シリコン基板でのシリコンがエッチングされ少な
くとも砒素を含む化合物半導体層内に混入することがな
い。
【0009】つまり、雰囲気ガスとして水素が加わって
いると(AsH3 )、砒化化合物半導体層の成長時に少
なくとも砒素を含む化合物半導体層中にシリコンが取り
込まれn+ の導電型になるが、砒素の原子状態又は分子
状態における雰囲気下にて単結晶シリコン基板をエピタ
キシャル成長させることにより、少なくとも砒素を含む
化合物半導体層の成長時に少なくとも砒素を含む化合物
半導体層中にシリコンが取り込まれることが防止され
る。
いると(AsH3 )、砒化化合物半導体層の成長時に少
なくとも砒素を含む化合物半導体層中にシリコンが取り
込まれn+ の導電型になるが、砒素の原子状態又は分子
状態における雰囲気下にて単結晶シリコン基板をエピタ
キシャル成長させることにより、少なくとも砒素を含む
化合物半導体層の成長時に少なくとも砒素を含む化合物
半導体層中にシリコンが取り込まれることが防止され
る。
【0010】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図1は、エピタキャル成長装置にお
ける成長室の概略図を示す。図3は、本実施例のホール
素子を組み込んだ半導体装置を示す。つまり、p型の単
結晶シリコン基板19上にホール素子の活性層としての
n−GaAs層22が形成され、このn−GaAs層2
2と基板19との間にはアンドープGaAs層20及び
障壁層としてのp−GaAs層21が形成されている。
図4は単結晶シリコン基板19上へGaAs層20,2
1,22を形成する際の成長温度プログラムを示す。
に従って説明する。図1は、エピタキャル成長装置にお
ける成長室の概略図を示す。図3は、本実施例のホール
素子を組み込んだ半導体装置を示す。つまり、p型の単
結晶シリコン基板19上にホール素子の活性層としての
n−GaAs層22が形成され、このn−GaAs層2
2と基板19との間にはアンドープGaAs層20及び
障壁層としてのp−GaAs層21が形成されている。
図4は単結晶シリコン基板19上へGaAs層20,2
1,22を形成する際の成長温度プログラムを示す。
【0011】まず、図1のエピタキャル成長装置の成長
室を説明する。ステンレス鋼よりなるチャンバ1内での
中央部にはグラファイト製リアクタ2が配置されてい
る。このリアクタ2の上面中央部にはウェハトレイ3が
配置され、このウェハトレイ3にウェハ4が載置される
ようになっている。又、リアクタ2の下側にはマニホー
ルドブロック5が設けられている。このマニホールドブ
ロック5は上側室6と下側室7とに区画され、下側室7
は上側室6を貫通する多数の連通管8にてリアクタ2内
と連通している。又、上側室6における連通管8の外周
部にはガス供給口9が形成され、ガス供給口9により上
側室6がリアクタ2内と連通している。
室を説明する。ステンレス鋼よりなるチャンバ1内での
中央部にはグラファイト製リアクタ2が配置されてい
る。このリアクタ2の上面中央部にはウェハトレイ3が
配置され、このウェハトレイ3にウェハ4が載置される
ようになっている。又、リアクタ2の下側にはマニホー
ルドブロック5が設けられている。このマニホールドブ
ロック5は上側室6と下側室7とに区画され、下側室7
は上側室6を貫通する多数の連通管8にてリアクタ2内
と連通している。又、上側室6における連通管8の外周
部にはガス供給口9が形成され、ガス供給口9により上
側室6がリアクタ2内と連通している。
【0012】上側室6は加熱炉10を介してAsH3 供
給源と接続されている。そして、AsH3 が加熱炉10
にて800℃に加熱され熱分解により原子又は分子状態
となった砒素(As)が上側室6に供給され、ガス供給
口9からウェハ4に向かって吹き出されるようになって
いる。又、下側室7はバルブ11を介してSiH4 供給
源と接続されるとともに、バルブ12を介してTMGa
(トリメチルガリウム)供給源と接続され、さらに、バ
ルブ13を介してTEGa(トリエチルガリウム)供給
源と接続されている。そして、バルブ11,12,13
の開動作によりSiH4 、TMGa、TEGaが下側室
7に供給され、連通管8からウェハ4に向かって吹き出
されるようになっている。尚、マニホールドブロック5
は冷却管14内への冷却水の供給により冷却される。
給源と接続されている。そして、AsH3 が加熱炉10
にて800℃に加熱され熱分解により原子又は分子状態
となった砒素(As)が上側室6に供給され、ガス供給
口9からウェハ4に向かって吹き出されるようになって
いる。又、下側室7はバルブ11を介してSiH4 供給
源と接続されるとともに、バルブ12を介してTMGa
(トリメチルガリウム)供給源と接続され、さらに、バ
ルブ13を介してTEGa(トリエチルガリウム)供給
源と接続されている。そして、バルブ11,12,13
の開動作によりSiH4 、TMGa、TEGaが下側室
7に供給され、連通管8からウェハ4に向かって吹き出
されるようになっている。尚、マニホールドブロック5
は冷却管14内への冷却水の供給により冷却される。
【0013】又、チャンバ1内におけるリアクタ2の上
方には抵抗加熱ヒータ15が配置され、この抵抗加熱ヒ
ータ15とリアクタ2との間には均熱板16が配置され
ている。そして、抵抗加熱ヒータ15の通電により抵抗
加熱ヒータ15が発熱してその熱が均熱板16を介して
ウェハトレイ3にセットされたウェハ4を均等に加熱す
るようになっている。尚、抵抗加熱ヒータ15の近傍位
置には熱電対17が配置され、抵抗加熱ヒータ15の発
熱に伴う温度を検知して所定のウェハの雰囲気温度に調
整できるようになっている。又、チャンバ1の下面には
ガス排気口18が設けられ、このガス排気口18からチ
ャンバ1内でのガスが排気される。
方には抵抗加熱ヒータ15が配置され、この抵抗加熱ヒ
ータ15とリアクタ2との間には均熱板16が配置され
ている。そして、抵抗加熱ヒータ15の通電により抵抗
加熱ヒータ15が発熱してその熱が均熱板16を介して
ウェハトレイ3にセットされたウェハ4を均等に加熱す
るようになっている。尚、抵抗加熱ヒータ15の近傍位
置には熱電対17が配置され、抵抗加熱ヒータ15の発
熱に伴う温度を検知して所定のウェハの雰囲気温度に調
整できるようになっている。又、チャンバ1の下面には
ガス排気口18が設けられ、このガス排気口18からチ
ャンバ1内でのガスが排気される。
【0014】次に、このエピタキャル成長装置を用い
て、図3のホール素子を組み込んだ半導体装置の製造方
法を説明する。p型の単結晶シリコン基板19を化学洗
浄し、希フッ酸にて表面の自然酸化酸を除去し、その
後、純水洗浄を行う。このようにして、単結晶シリコン
基板19の準備を行う。
て、図3のホール素子を組み込んだ半導体装置の製造方
法を説明する。p型の単結晶シリコン基板19を化学洗
浄し、希フッ酸にて表面の自然酸化酸を除去し、その
後、純水洗浄を行う。このようにして、単結晶シリコン
基板19の準備を行う。
【0015】そして、この単結晶シリコン基板19をカ
セット室の基板キャリアにセットし、直ちに、真空引を
行い、表面に自然酸化膜が形成されるのを防ぐ。この単
結晶シリコン基板19が搬送ロボットにより図1のウェ
ハトレイ3上に載置され、所定の位置に搬送される。
セット室の基板キャリアにセットし、直ちに、真空引を
行い、表面に自然酸化膜が形成されるのを防ぐ。この単
結晶シリコン基板19が搬送ロボットにより図1のウェ
ハトレイ3上に載置され、所定の位置に搬送される。
【0016】引き続き、図1の抵抗加熱ヒータ15を通
電制御して図4に示す温度プログラムが実行される。こ
の時、AsH3 ガスの加熱炉10は、既に800℃に加
熱され、原子又は分子状態となった砒素(As)が上側
室6を介してガス供給口9から単結晶シリコン基板19
に供給されている。まずはじめに、原子又は分子状態と
なった砒素が供給されている状態で、単結晶シリコン基
板19の表面をクリーニングする目的で単結晶シリコン
基板19の雰囲気温度を900℃〜950℃にし、この
状態を5〜20分間続け、熱処理する(図3のZ1で示
す)。
電制御して図4に示す温度プログラムが実行される。こ
の時、AsH3 ガスの加熱炉10は、既に800℃に加
熱され、原子又は分子状態となった砒素(As)が上側
室6を介してガス供給口9から単結晶シリコン基板19
に供給されている。まずはじめに、原子又は分子状態と
なった砒素が供給されている状態で、単結晶シリコン基
板19の表面をクリーニングする目的で単結晶シリコン
基板19の雰囲気温度を900℃〜950℃にし、この
状態を5〜20分間続け、熱処理する(図3のZ1で示
す)。
【0017】その後、抵抗加熱ヒータ15の温度を下げ
て単結晶シリコン基板19の雰囲気温度を400℃〜4
50℃にする。この温度は、GaAsを低温成長させる
温度である。この温度で、加熱炉10にて分子又は原子
状態となった砒素を供給するとともにバルブ13を介し
てTEGaを供給して、単結晶シリコン基板19上にG
aAsの双晶を含む単結晶膜を200Å以下の膜厚で堆
積する(図4のZ2で示す)。このとき、AsH3 とT
EGaの割合を、As/Gaのモル比で「20」とす
る。
て単結晶シリコン基板19の雰囲気温度を400℃〜4
50℃にする。この温度は、GaAsを低温成長させる
温度である。この温度で、加熱炉10にて分子又は原子
状態となった砒素を供給するとともにバルブ13を介し
てTEGaを供給して、単結晶シリコン基板19上にG
aAsの双晶を含む単結晶膜を200Å以下の膜厚で堆
積する(図4のZ2で示す)。このとき、AsH3 とT
EGaの割合を、As/Gaのモル比で「20」とす
る。
【0018】又、GaAs成長時の真空度は、原子又は
分子状態の砒素の平均自由行程と、Ga分子の平均自由
行程のうちの大きい方が、ガス供給口(9)から単結晶
シリコン基板19までの距離より長くなるようにする
(例えば、約0.1Pa)。
分子状態の砒素の平均自由行程と、Ga分子の平均自由
行程のうちの大きい方が、ガス供給口(9)から単結晶
シリコン基板19までの距離より長くなるようにする
(例えば、約0.1Pa)。
【0019】次に、TEGaの供給を停止して加熱炉1
0にて原子又は分子状態となった砒素のみを供給した状
態で、抵抗加熱ヒータ15の温度を上昇させ、単結晶シ
リコン基板19の雰囲気温度を600〜650℃にす
る。この温度は、GaAsの本成長温度もしくはそれ以
上の温度である。この温度で10〜20分間熱処理する
(図4のZ3で示す)。その結果、図4のZ2にて低温
成長させたGaAs層が島状で、かつ、双晶のない単結
晶に形態変化する。その後、単結晶シリコン基板19の
雰囲気温度をGaAsの本成長温度とし、加熱炉10に
て原子又は分子状態となった砒素を供給するとともにバ
ルブ13を介してTEGaを供給してGaAsの島状単
結晶を核としてGaAs単結晶を成長させる(図3のZ
4で示す)。その結果、図3に示すように、単結晶シリ
コン基板19上にアンドープGaAs層20が形成され
る。
0にて原子又は分子状態となった砒素のみを供給した状
態で、抵抗加熱ヒータ15の温度を上昇させ、単結晶シ
リコン基板19の雰囲気温度を600〜650℃にす
る。この温度は、GaAsの本成長温度もしくはそれ以
上の温度である。この温度で10〜20分間熱処理する
(図4のZ3で示す)。その結果、図4のZ2にて低温
成長させたGaAs層が島状で、かつ、双晶のない単結
晶に形態変化する。その後、単結晶シリコン基板19の
雰囲気温度をGaAsの本成長温度とし、加熱炉10に
て原子又は分子状態となった砒素を供給するとともにバ
ルブ13を介してTEGaを供給してGaAsの島状単
結晶を核としてGaAs単結晶を成長させる(図3のZ
4で示す)。その結果、図3に示すように、単結晶シリ
コン基板19上にアンドープGaAs層20が形成され
る。
【0020】その後、TMGaを原料ガス中に微量添加
して、アンドープGaAs層20上にp−GaAs層2
1を所望の厚さ形成する(図4のZ5で示す)。この場
合、ドーパントとしてTMGa内の炭素(C)が用いら
れている。さらに、TMGaガスの供給を終了し、Si
H4 ガスを原料ガス中に微量添加して、p−GaAs層
21上にn−GaAs層22を所望の厚さ形成する(図
4のZ6で示す)。この場合、ドーパントとしてSiH
4 内のシリコン(Si)が用いられている。
して、アンドープGaAs層20上にp−GaAs層2
1を所望の厚さ形成する(図4のZ5で示す)。この場
合、ドーパントとしてTMGa内の炭素(C)が用いら
れている。さらに、TMGaガスの供給を終了し、Si
H4 ガスを原料ガス中に微量添加して、p−GaAs層
21上にn−GaAs層22を所望の厚さ形成する(図
4のZ6で示す)。この場合、ドーパントとしてSiH
4 内のシリコン(Si)が用いられている。
【0021】このようにして所望の厚さのGaAs層2
0,21,22を形成した後、SiH4 ガス及びTEG
aの供給を停止して、原子又は分子状態となった砒素の
雰囲気のまま、抵抗加熱ヒーター15の通電を停止す
る。そして、単結晶シリコン基板19の雰囲気温度を3
00℃程度まで下げ、AsH3 ガスの供給を停止し、ウ
ェハトレイ3ごと単結晶シリコン基板19を搬送ロボッ
トにより取り出す。
0,21,22を形成した後、SiH4 ガス及びTEG
aの供給を停止して、原子又は分子状態となった砒素の
雰囲気のまま、抵抗加熱ヒーター15の通電を停止す
る。そして、単結晶シリコン基板19の雰囲気温度を3
00℃程度まで下げ、AsH3 ガスの供給を停止し、ウ
ェハトレイ3ごと単結晶シリコン基板19を搬送ロボッ
トにより取り出す。
【0022】このようにして、図3に示すホール素子を
組み込んだ半導体装置が製造される。この装置において
は、単結晶シリコン基板19上において表面層のn−G
aAs層22をホール素子の素子動作層として用いる際
に、n−GaAs層22の下にp−GaAs層21が設
けられていることにより、n−GaAs層22を電気的
に絶縁でき素子性能上有利である。尚、この障壁層とし
てのp−GaAs層21を介在させることについては、
本願出願人による特開平2−98983号公報を参照の
こと。
組み込んだ半導体装置が製造される。この装置において
は、単結晶シリコン基板19上において表面層のn−G
aAs層22をホール素子の素子動作層として用いる際
に、n−GaAs層22の下にp−GaAs層21が設
けられていることにより、n−GaAs層22を電気的
に絶縁でき素子性能上有利である。尚、この障壁層とし
てのp−GaAs層21を介在させることについては、
本願出願人による特開平2−98983号公報を参照の
こと。
【0023】ここで、従来の半導体装置の製造方法と本
実施例の製造方法の違いを明らかにするために、各種の
実験を行ったので、以下にそれを説明する。従来のMO
CVD法においては、AsH3 を原料ガスとして用いて
おり、AsH3 によりシリコンがエッチングされ、単結
晶シリコン基板と接するGaAs層にはシリコンが不純
物として混入していると考えられる。図5は、AsH3
ガスの熱分解特性を示し、図6にはAsH3 ガスを80
0℃で熱分解後のマススペクトルの分析結果を示す。こ
れらの図から、AsH3 ガスを加熱炉10にて800℃
に加熱することにより、Asの原子状態あるいはAs2
の分子状態に熱分解できることが分かる。
実施例の製造方法の違いを明らかにするために、各種の
実験を行ったので、以下にそれを説明する。従来のMO
CVD法においては、AsH3 を原料ガスとして用いて
おり、AsH3 によりシリコンがエッチングされ、単結
晶シリコン基板と接するGaAs層にはシリコンが不純
物として混入していると考えられる。図5は、AsH3
ガスの熱分解特性を示し、図6にはAsH3 ガスを80
0℃で熱分解後のマススペクトルの分析結果を示す。こ
れらの図から、AsH3 ガスを加熱炉10にて800℃
に加熱することにより、Asの原子状態あるいはAs2
の分子状態に熱分解できることが分かる。
【0024】又、図7には、従来のMOCVD法と本実
施例による方法とのシリコン不純物の混入の違いを示
す。つまり、原子状態又は分子状態の砒素とTEGaと
を用いて単結晶シリコン基板上にGaAsを成長した場
合と、従来のMOCVD法でのAsH3 とTEGaとを
用いてGaAsを成長した場合のシリコン不純物の混入
の違いを示す。この図から、原子状態又は分子状態の砒
素とTEGaとを用いることにより、シリコン不純物濃
度は約2桁減少することが明らかとなった。
施例による方法とのシリコン不純物の混入の違いを示
す。つまり、原子状態又は分子状態の砒素とTEGaと
を用いて単結晶シリコン基板上にGaAsを成長した場
合と、従来のMOCVD法でのAsH3 とTEGaとを
用いてGaAsを成長した場合のシリコン不純物の混入
の違いを示す。この図から、原子状態又は分子状態の砒
素とTEGaとを用いることにより、シリコン不純物濃
度は約2桁減少することが明らかとなった。
【0025】図8には、従来のMOCVD法と本実施例
による方法とのキャリア濃度プロファイルを示す。原子
状態又は分子状態の砒素とTEGaとを原料ガスとした
場合、GaAs層のキャリア濃度は約1014(cm-3)
と一般的な半絶縁性GaAs基板の濃度程度となってい
る。
による方法とのキャリア濃度プロファイルを示す。原子
状態又は分子状態の砒素とTEGaとを原料ガスとした
場合、GaAs層のキャリア濃度は約1014(cm-3)
と一般的な半絶縁性GaAs基板の濃度程度となってい
る。
【0026】又、p−GaAs層21を形成する際に従
来のMOCVD法(特開平2−98983号公報等)で
はジエチル亜鉛(DEZn)を不純物源として用いてい
た。図9には、DEZnを不純物源としてp−GaAs
層(21)を形成した場合における単結晶シリコン基板
(19)とn−GaAs層22に逆方向電圧を印加した
時のリーク電流の温度特性を示す。同図から、GaAs
のpn接合の理論値と傾きは同一であるが、リーク電流
値が3桁大きいことが分かる。リーク電流が大きい原因
を探るために、n/p−GaAs構造の深さ方向の不純
物プロファイルを調べた。図10にその結果を示す。Z
nをドーパントとして用いた場合、n−GaAs/p−
GaAs界面での濃度が急峻でないことが分かる。n/
p−GaAs接合の逆方向リーク電流はこの界面の急峻
性に依存することから、Znを不純物として用いる限
り、逆方向リーク電流を小さくすることはできない(ホ
ール素子の不平衡電圧の温度特性は逆方向リーク電流の
温度特性に依存しており、リーク電流が大きいと不平衡
電圧の温度特性も悪化する)。
来のMOCVD法(特開平2−98983号公報等)で
はジエチル亜鉛(DEZn)を不純物源として用いてい
た。図9には、DEZnを不純物源としてp−GaAs
層(21)を形成した場合における単結晶シリコン基板
(19)とn−GaAs層22に逆方向電圧を印加した
時のリーク電流の温度特性を示す。同図から、GaAs
のpn接合の理論値と傾きは同一であるが、リーク電流
値が3桁大きいことが分かる。リーク電流が大きい原因
を探るために、n/p−GaAs構造の深さ方向の不純
物プロファイルを調べた。図10にその結果を示す。Z
nをドーパントとして用いた場合、n−GaAs/p−
GaAs界面での濃度が急峻でないことが分かる。n/
p−GaAs接合の逆方向リーク電流はこの界面の急峻
性に依存することから、Znを不純物として用いる限
り、逆方向リーク電流を小さくすることはできない(ホ
ール素子の不平衡電圧の温度特性は逆方向リーク電流の
温度特性に依存しており、リーク電流が大きいと不平衡
電圧の温度特性も悪化する)。
【0027】従来のMOCVD法では常圧でGaAsを
形成するため、DEZnをp型ドーパントとして用いて
きた。しかし、原子状態又は分子状態の砒素とTEGa
とを原料ガスとする本実施例では、GaAs成長時の真
空度は約0.1(Pa)程度と低い。このため、GaA
s中でのp型不純物ドーパントとして拡散係数がZnに
比べて約3桁小さな炭素を使うことができる。尚、Zn
の拡散係数は900℃で10-12 〜10-13cm2/sec で
あり、炭素の拡散係数は900℃で10-16 cm 2 /sec
である。
形成するため、DEZnをp型ドーパントとして用いて
きた。しかし、原子状態又は分子状態の砒素とTEGa
とを原料ガスとする本実施例では、GaAs成長時の真
空度は約0.1(Pa)程度と低い。このため、GaA
s中でのp型不純物ドーパントとして拡散係数がZnに
比べて約3桁小さな炭素を使うことができる。尚、Zn
の拡散係数は900℃で10-12 〜10-13cm2/sec で
あり、炭素の拡散係数は900℃で10-16 cm 2 /sec
である。
【0028】又、図10に、炭素(C)をp型不純物と
した時のn/p−GaAs構造の深さ方向の不純物プロ
ファイルを示す。その結果、Znに比べてCではn/p
−GaAs界面が急峻になっていることが分かる。図1
1には、Cを用いたp−GaAs層21と、SiH4 に
よりシリコンをドープしたn−GaAs層22により形
成したn/p−GaAs構造の逆方向リーク電流の温度
特性を示す。この図11と図9を比較してみると、p型
不純物としてCを用いた方がZnを用いた場合よりリー
ク電流値を2桁以上小さくできることが分かる。
した時のn/p−GaAs構造の深さ方向の不純物プロ
ファイルを示す。その結果、Znに比べてCではn/p
−GaAs界面が急峻になっていることが分かる。図1
1には、Cを用いたp−GaAs層21と、SiH4 に
よりシリコンをドープしたn−GaAs層22により形
成したn/p−GaAs構造の逆方向リーク電流の温度
特性を示す。この図11と図9を比較してみると、p型
不純物としてCを用いた方がZnを用いた場合よりリー
ク電流値を2桁以上小さくできることが分かる。
【0029】図12には、Cをドーパントとした本実施
例のp−GaAs層21の不純物濃度制御性を示す。T
MGaから生成するCを用い、TEGaとTMGaの比
率を変えることにより、1016〜1017(cm-3)の所
望の不純物濃度に制御できることが分かる。
例のp−GaAs層21の不純物濃度制御性を示す。T
MGaから生成するCを用い、TEGaとTMGaの比
率を変えることにより、1016〜1017(cm-3)の所
望の不純物濃度に制御できることが分かる。
【0030】このように本実施例では、砒素を原子状態
又は分子状態にし、その雰囲気下で単結晶シリコン基板
19上にGaAs層20,21,22(砒化化合物半導
体層)をエピタキシャル成長させたので、雰囲気ガスと
して砒素の水素化物(AsH 3 )が加わっていると、G
aAs層の成長時にGaAs層中にシリコンが取り込ま
れn+ の導電型になるが、砒素の原子状態又は分子状態
における雰囲気下にて単結晶シリコン基板19をエピタ
キシャル成長させることにより、GaAs層の成長時に
GaAs層中にシリコンが取り込まれることが防止され
る。
又は分子状態にし、その雰囲気下で単結晶シリコン基板
19上にGaAs層20,21,22(砒化化合物半導
体層)をエピタキシャル成長させたので、雰囲気ガスと
して砒素の水素化物(AsH 3 )が加わっていると、G
aAs層の成長時にGaAs層中にシリコンが取り込ま
れn+ の導電型になるが、砒素の原子状態又は分子状態
における雰囲気下にて単結晶シリコン基板19をエピタ
キシャル成長させることにより、GaAs層の成長時に
GaAs層中にシリコンが取り込まれることが防止され
る。
【0031】又、砒素の原子状態又は分子状態での雰囲
気は、温度が400〜650℃で、かつ、真空度が0.
1パスカル程度であることから、従来のMOCVD法で
は常圧でGaAsを形成するため、DEZnをp型ドー
パントとして用いてきたが、GaAs中での拡散係数が
Znに比べて約3桁低いp型不純物ドーパントとして炭
素(トリメチルガリウム)を使うことができる。
気は、温度が400〜650℃で、かつ、真空度が0.
1パスカル程度であることから、従来のMOCVD法で
は常圧でGaAsを形成するため、DEZnをp型ドー
パントとして用いてきたが、GaAs中での拡散係数が
Znに比べて約3桁低いp型不純物ドーパントとして炭
素(トリメチルガリウム)を使うことができる。
【0032】つまり、GaAsホール素子の電気特性を
改善するために、単結晶シリコン基板19上にp−Ga
As層を成長した後にn−GaAs層22を成長させ、
このn/p接合の障壁電位によりGaAs/Si界面近
傍の欠陥の多い(リーク電流の多い)GaAs層への電
流通路を遮断しているが、このn/p−GaAs接合
は、電源電圧(〜24V)に対して耐圧を持たせるため
に、p−GaAs層21のキャリア濃度は1×1016〜
1×1017(cm-3)に制御する必要がある。ところ
が、MOCVD法でこれまで用いられてきたp型ドーパ
ントガスのDEZnでは図13に示すようにアンドープ
GaAa層に不純物としてシリコンが入り込んでしま
い、p−GaAs層でのキャリア濃度の制御が困難であ
った。さらに、図10に示すように、DEZnをドーパ
ントガスとして用いると、p/n界面よりn側にZnが
取り込まれ(配管内に残っているZnが出てくるためと
考えられる)、濃度分布が階段状の接合を形成できず、
p/n−GaAs接合構造の特性が悪くなり、本来の目
的を果たさない。これに対して、本実施例のように、ド
ーパントガスとしてTMGaを用いれば、図10に示す
ように上記の問題点が解決でき、キャリア濃度の制御が
できる。
改善するために、単結晶シリコン基板19上にp−Ga
As層を成長した後にn−GaAs層22を成長させ、
このn/p接合の障壁電位によりGaAs/Si界面近
傍の欠陥の多い(リーク電流の多い)GaAs層への電
流通路を遮断しているが、このn/p−GaAs接合
は、電源電圧(〜24V)に対して耐圧を持たせるため
に、p−GaAs層21のキャリア濃度は1×1016〜
1×1017(cm-3)に制御する必要がある。ところ
が、MOCVD法でこれまで用いられてきたp型ドーパ
ントガスのDEZnでは図13に示すようにアンドープ
GaAa層に不純物としてシリコンが入り込んでしま
い、p−GaAs層でのキャリア濃度の制御が困難であ
った。さらに、図10に示すように、DEZnをドーパ
ントガスとして用いると、p/n界面よりn側にZnが
取り込まれ(配管内に残っているZnが出てくるためと
考えられる)、濃度分布が階段状の接合を形成できず、
p/n−GaAs接合構造の特性が悪くなり、本来の目
的を果たさない。これに対して、本実施例のように、ド
ーパントガスとしてTMGaを用いれば、図10に示す
ように上記の問題点が解決でき、キャリア濃度の制御が
できる。
【0033】尚、この発明は上記実施例に限定されるも
のではなく、例えば、原子状態又は分子状態の砒素とし
てしては、As、As2 の他にも、As4 が含まれる。
又、前記実施例では砒素の供給源としてAsH3 を用い
たが、金属砒素(固体)、有機砒素(液体)を用い、熱
分解して原子状態又は分子状態の砒素としてもよい。
のではなく、例えば、原子状態又は分子状態の砒素とし
てしては、As、As2 の他にも、As4 が含まれる。
又、前記実施例では砒素の供給源としてAsH3 を用い
たが、金属砒素(固体)、有機砒素(液体)を用い、熱
分解して原子状態又は分子状態の砒素としてもよい。
【0034】さらに、前記実施例では単結晶シリコン基
板上にGaAsを成長する場合について説明したが、単
結晶シリコン基板上にInAs,GaInAs,GaA
sP等の砒素を含む他の化合物半導体を成長する場合に
適用してもよい。さらには、単結晶シリコン基板上の例
のみを示したが、バイポーラICやMOSICを予め作
り込んだ単結晶シリコン基板(IC)上にGaAsを成
長する場合でもよい。
板上にGaAsを成長する場合について説明したが、単
結晶シリコン基板上にInAs,GaInAs,GaA
sP等の砒素を含む他の化合物半導体を成長する場合に
適用してもよい。さらには、単結晶シリコン基板上の例
のみを示したが、バイポーラICやMOSICを予め作
り込んだ単結晶シリコン基板(IC)上にGaAsを成
長する場合でもよい。
【0035】又、上記実施例では単結晶シリコン基板1
9上にアンドープGaAs層20を成長させ、その後に
炭素を不純物とするp−GaAs層21を形成したが、
単結晶シリコン基板19上に炭素を不純物とするp−G
aAs層を形成してもよい。
9上にアンドープGaAs層20を成長させ、その後に
炭素を不純物とするp−GaAs層21を形成したが、
単結晶シリコン基板19上に炭素を不純物とするp−G
aAs層を形成してもよい。
【0036】
【発明の効果】以上詳述したようにこの発明によれば、
単結晶シリコン基板上に少なくとも砒素を含む化合物半
導体層をエピタキシャル成長させる際に、少なくとも砒
素を含む化合物半導体層にシリコン不純物が侵入するの
を未然に防止できる優れた効果を発揮する。
単結晶シリコン基板上に少なくとも砒素を含む化合物半
導体層をエピタキシャル成長させる際に、少なくとも砒
素を含む化合物半導体層にシリコン不純物が侵入するの
を未然に防止できる優れた効果を発揮する。
【図1】エピタキャル成長装置における成長室の概略図
を示す図である。
を示す図である。
【図2】熱処理前後での膜厚の変動の測定結果を示す図
である。
である。
【図3】ホール素子を組み込んだ半導体装置を示す図で
ある。
ある。
【図4】単結晶シリコン基板上にGaAsを形成する際
の成長温度プログラムを示す図である。
の成長温度プログラムを示す図である。
【図5】加熱温度とAsH3 の分解状態との関係を示す
図である。
図である。
【図6】AsH3 の熱分解後のマススペクトルの分析結
果を示す図である。
果を示す図である。
【図7】従来のMOCVD法と実施例による方法とのシ
リコン不純物の混入の違いを説明するための図である。
リコン不純物の混入の違いを説明するための図である。
【図8】従来のMOCVD法と実施例による方法とのキ
ャリア濃度プロファイルを示す図である。
ャリア濃度プロファイルを示す図である。
【図9】シリコン基板とn−GaAs層に逆方向電圧を
印加した時のリーク電流の温度特性を示す図である。
印加した時のリーク電流の温度特性を示す図である。
【図10】n/pGaAs構造の深さ方向の不純物プロ
ファイルを示す図である。
ファイルを示す図である。
【図11】逆方向リーク電流の温度特性を示す図であ
る。
る。
【図12】Cをドーパントとした場合のp−GaAs層
の不純物濃度制御性を示す図である。
の不純物濃度制御性を示す図である。
【図13】深さ方向でのシリコン濃度の測定結果を示す
図である。
図である。
19 単結晶シリコン基板 20 アンドープGaAs層 21 p−GaAs層
Claims (5)
- 【請求項1】 砒素を原子状態又は分子状態にし、その
雰囲気下で単結晶シリコン基板上に少なくとも砒素を含
む化合物半導体層をエピタキシャル成長させたことを特
徴とする半導体装置の製造方法。 - 【請求項2】 砒素の原子状態又は分子状態での雰囲気
は、温度が400〜650℃で、かつ、真空度が0.1
パスカル程度である請求項1に記載の半導体装置の製造
方法。 - 【請求項3】 原子状態又は分子状態の砒素は、AsH
3 を熱分解して生成するものである請求項1に記載の半
導体装置の製造方法。 - 【請求項4】 少なくとも砒素を含む化合物半導体層を
p型にしてエピタキシャル成長させるときに、不純物と
して炭素を用いる請求項1に記載の半導体装置の製造方
法。 - 【請求項5】 不純物としての炭素は、トリメチルガリ
ウムを用いるものである請求項4に記載の半導体装置の
製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23519191A JP3214505B2 (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法 |
US07/943,416 US5354412A (en) | 1991-09-13 | 1992-09-11 | Method of making a compound semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23519191A JP3214505B2 (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0574705A true JPH0574705A (ja) | 1993-03-26 |
JP3214505B2 JP3214505B2 (ja) | 2001-10-02 |
Family
ID=16982429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23519191A Expired - Fee Related JP3214505B2 (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5354412A (ja) |
JP (1) | JP3214505B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004508721A (ja) * | 2000-08-30 | 2004-03-18 | センター ナショナル デ ラ レシェルルシェ サイエンティフィック−シーエヌアールエス | ホール効果センサ |
WO2006068378A1 (en) * | 2004-12-23 | 2006-06-29 | Lg Innotek Co., Ltd | Nitride semiconductor light emitting device and fabrication method thereof |
KR20190063286A (ko) * | 2017-11-29 | 2019-06-07 | 주식회사 테스 | 리프트핀유닛의 이동방법 및 기판처리장치 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7017514B1 (en) * | 2001-12-03 | 2006-03-28 | Novellus Systems, Inc. | Method and apparatus for plasma optimization in water processing |
US7122844B2 (en) * | 2002-05-13 | 2006-10-17 | Cree, Inc. | Susceptor for MOCVD reactor |
US8366830B2 (en) * | 2003-03-04 | 2013-02-05 | Cree, Inc. | Susceptor apparatus for inverted type MOCVD reactor |
JP5209954B2 (ja) | 2007-12-21 | 2013-06-12 | 株式会社ユーテック | 成膜処理用治具及びプラズマcvd装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4368098A (en) * | 1969-10-01 | 1983-01-11 | Rockwell International Corporation | Epitaxial composite and method of making |
JPS60225422A (ja) * | 1984-04-24 | 1985-11-09 | Hitachi Ltd | 薄膜形成方法およびその装置 |
US4636268A (en) * | 1984-11-30 | 1987-01-13 | At&T Bell Laboratories | Chemical beam deposition method utilizing alkyl compounds in a carrier gas |
US4900518A (en) * | 1986-12-12 | 1990-02-13 | Daidosanso K. K. | Gaseous organic/inorganic thermal cracker for vacuum chemical epitaxy |
US4838201A (en) * | 1986-12-12 | 1989-06-13 | Daido Sanso K. K. | Apparatus and process for vacuum chemical epitaxy |
US5166092A (en) * | 1988-01-28 | 1992-11-24 | Fujitsu Limited | Method of growing compound semiconductor epitaxial layer by atomic layer epitaxy |
JPH0236060A (ja) * | 1988-07-23 | 1990-02-06 | Koyama:Kk | 試料の検査面の研磨装置 |
JPH0236059A (ja) * | 1988-07-25 | 1990-02-06 | Toshiba Corp | 粗面加工装置及び粗面加工用砥石 |
US4951603A (en) * | 1988-09-12 | 1990-08-28 | Daidousanso Co., Ltd. | Apparatus for producing semiconductors |
US4979465A (en) * | 1989-04-03 | 1990-12-25 | Daidousanso Co., Ltd. | Apparatus for producing semiconductors |
JPH04146680A (ja) * | 1990-10-08 | 1992-05-20 | Mitsubishi Electric Corp | P型化合物半導体の製造方法、半導体発光装置及びその製造方法 |
-
1991
- 1991-09-13 JP JP23519191A patent/JP3214505B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-11 US US07/943,416 patent/US5354412A/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004508721A (ja) * | 2000-08-30 | 2004-03-18 | センター ナショナル デ ラ レシェルルシェ サイエンティフィック−シーエヌアールエス | ホール効果センサ |
WO2006068378A1 (en) * | 2004-12-23 | 2006-06-29 | Lg Innotek Co., Ltd | Nitride semiconductor light emitting device and fabrication method thereof |
JP2008526016A (ja) * | 2004-12-23 | 2008-07-17 | エルジー イノテック カンパニー リミテッド | 窒化物半導体発光素子及びその製造方法 |
US8044380B2 (en) | 2004-12-23 | 2011-10-25 | Lg Innotek Co., Ltd. | Nitride semiconductor light emitting device and fabrication method thereof |
KR20190063286A (ko) * | 2017-11-29 | 2019-06-07 | 주식회사 테스 | 리프트핀유닛의 이동방법 및 기판처리장치 |
Also Published As
Publication number | Publication date |
---|---|
JP3214505B2 (ja) | 2001-10-02 |
US5354412A (en) | 1994-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0518800B1 (en) | Heteroepitaxial growth of germanium on silicon by UHV/CVD | |
JPH06204149A (ja) | 化合物半導体製造方法 | |
JPH06244112A (ja) | 化合物半導体結晶の成長方法 | |
US5930656A (en) | Method of fabricating a compound semiconductor device | |
US6806158B2 (en) | Mixed crystal layer growing method and device, and semiconductor device | |
JPH0547665A (ja) | 気相成長方法 | |
JP3214505B2 (ja) | 半導体装置の製造方法 | |
JP2002539327A (ja) | 基板表面への金属酸化物の化学的気相成長法による成膜方法および装置 | |
JP2789861B2 (ja) | 有機金属分子線エピタキシャル成長方法 | |
US5286334A (en) | Nonselective germanium deposition by UHV/CVD | |
JPH1041321A (ja) | バイポーラトランジスタの製造方法 | |
US6188090B1 (en) | Semiconductor device having a heteroepitaxial substrate | |
Caymax et al. | Low thermal budget chemical vapour deposition techniques for Si and SiGe | |
JP2003318187A (ja) | バイポーラトランジスタの製造方法 | |
JP2848404B2 (ja) | ▲iii▼―▲v▼族化合物半導体層の形成方法 | |
Hirayama et al. | Phosphorus gas doping in gas source silicon-MBE | |
JP3494467B2 (ja) | 半導体薄膜の形成方法 | |
JPH0714840B2 (ja) | エピタキシャル膜成長方法 | |
JP3141628B2 (ja) | 化合物半導体素子及びその製造方法 | |
JP3592922B2 (ja) | 化合物半導体基板 | |
JP2793239B2 (ja) | 化合物半導体薄膜の製造方法 | |
JP2714824B2 (ja) | 分子線エピタキシャル成長方法及びそれを実施する装置 | |
JPH0794409A (ja) | Iii−v族化合物半導体薄膜の形成方法 | |
CAYMAX | WY LEONG | |
JPH05326418A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |