JPH0574705A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0574705A JPH0574705A JP3235191A JP23519191A JPH0574705A JP H0574705 A JPH0574705 A JP H0574705A JP 3235191 A JP3235191 A JP 3235191A JP 23519191 A JP23519191 A JP 23519191A JP H0574705 A JPH0574705 A JP H0574705A
- Authority
- JP
- Japan
- Prior art keywords
- arsenic
- single crystal
- gaas
- silicon substrate
- gaas layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/42—Gallium arsenide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Hall/Mr Elements (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 単結晶シリコン基板上に少なくとも砒素を含
む化合物半導体層をエピタキシャル成長させる際に、少
なくとも砒素を含む化合物半導体層にシリコン不純物が
侵入するのを未然に防止できる半導体装置の製造方法を
提供することにある。 【構成】 ＡｓＨ3 を熱分解して砒素を原子状態又は分
子状態にし、エピタキシャル装置の成長室において砒素
を原子状態又は分子状態した雰囲気下で、かつ４００〜
６５０℃、真空度０．１パスカル程度で、単結晶シリコ
ン基板上にＧａＡｓ層をエピタキシャル成長させ、アン
ドープＧａＡｓ層、ｐ−ＧａＡｓ層、ｎ−ＧａＡｓ層を
積層する。ｐ−ＧａＡｓ層はＴＭＧａ内の炭素（Ｃ）を
不純物として用いている。
む化合物半導体層をエピタキシャル成長させる際に、少
なくとも砒素を含む化合物半導体層にシリコン不純物が
侵入するのを未然に防止できる半導体装置の製造方法を
提供することにある。 【構成】 ＡｓＨ3 を熱分解して砒素を原子状態又は分
子状態にし、エピタキシャル装置の成長室において砒素
を原子状態又は分子状態した雰囲気下で、かつ４００〜
６５０℃、真空度０．１パスカル程度で、単結晶シリコ
ン基板上にＧａＡｓ層をエピタキシャル成長させ、アン
ドープＧａＡｓ層、ｐ−ＧａＡｓ層、ｎ−ＧａＡｓ層を
積層する。ｐ−ＧａＡｓ層はＴＭＧａ内の炭素（Ｃ）を
不純物として用いている。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に係り、詳しくは、単結晶シリコン基板上に少なくと
も砒素を含む化合物半導体層をエピタキシャル成長した
半導体装置の製造方法に関するものである。
法に係り、詳しくは、単結晶シリコン基板上に少なくと
も砒素を含む化合物半導体層をエピタキシャル成長した
半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来、シリコン基板上に高品位のＧａＡ
ｓ単結晶を成長させるのは、格子定数の違い、熱膨張係
数の違いから困難とされてきた。そして、特開昭６３−
１３３６１６号公報、特公平２−３６０５９号公報、特
公平２−３６０６０号公報等に示されているように、Ｍ
ＯＣＶＤ法での成長条件を工夫することによりシリコン
基板上に直接高品位のＧａＡｓ単結晶が成長できる。
ｓ単結晶を成長させるのは、格子定数の違い、熱膨張係
数の違いから困難とされてきた。そして、特開昭６３−
１３３６１６号公報、特公平２−３６０５９号公報、特
公平２−３６０６０号公報等に示されているように、Ｍ
ＯＣＶＤ法での成長条件を工夫することによりシリコン
基板上に直接高品位のＧａＡｓ単結晶が成長できる。
【０００３】
【発明が解決しようとする課題】ところが、この方法で
形成したＧａＡｓ層は、図１３に示すシリコン基板上の
ＧａＡｓ膜の深さ方向の不純物及びキャリア濃度プロフ
ァイルから、ＧａＡｓ膜中に不純物としてシリコンが約
１０17（ｃｍ-3 ）も混入しており、ｎ−ＧａＡｓ／ｐ
−ＧａＡｓ／ｕｎｄｏｐｅｄ ＧａＡｓ構造を形成して
も、シリコン不純物により、濃度制御ができないことが
明らかになった。尚、図１３における特性線Ｌ1 は二次
イオン質量分析計による層内に入っているシリコンの不
純物濃度を示し、特性線Ｌ2 はポラロン社製プロファイ
ルプロッタによるＣＶ測定法によって活性なるシリコン
の濃度（キャリア濃度）を示している。
形成したＧａＡｓ層は、図１３に示すシリコン基板上の
ＧａＡｓ膜の深さ方向の不純物及びキャリア濃度プロフ
ァイルから、ＧａＡｓ膜中に不純物としてシリコンが約
１０17（ｃｍ-3 ）も混入しており、ｎ−ＧａＡｓ／ｐ
−ＧａＡｓ／ｕｎｄｏｐｅｄ ＧａＡｓ構造を形成して
も、シリコン不純物により、濃度制御ができないことが
明らかになった。尚、図１３における特性線Ｌ1 は二次
イオン質量分析計による層内に入っているシリコンの不
純物濃度を示し、特性線Ｌ2 はポラロン社製プロファイ
ルプロッタによるＣＶ測定法によって活性なるシリコン
の濃度（キャリア濃度）を示している。
【０００４】このように、ＭＯＣＶＤ法では、シリコン
基板上のＧａＡｓ層中にシリコン不純物が混入すること
は、アプライド フィジック レター（Ａｐｐｌ．Ｐｈ
ｙｓ．Ｌｅｔｔ．）５７巻２５号（１９９０年１２月１
７日発行）の２６６９頁におけるノザキ（Ｓ．Ｎｏｚａ
ｋｉ）氏らも紹介しているが、そのメカニズムは不明で
ある。
基板上のＧａＡｓ層中にシリコン不純物が混入すること
は、アプライド フィジック レター（Ａｐｐｌ．Ｐｈ
ｙｓ．Ｌｅｔｔ．）５７巻２５号（１９９０年１２月１
７日発行）の２６６９頁におけるノザキ（Ｓ．Ｎｏｚａ
ｋｉ）氏らも紹介しているが、そのメカニズムは不明で
ある。
【０００５】この発明の目的は、単結晶シリコン基板上
に少なくとも砒素を含む化合物半導体層をエピタキシャ
ル成長させる際に、少なくとも砒素を含む化合物半導体
層にシリコン不純物が侵入するのを未然に防止できる半
導体装置の製造方法を提供することにある。
に少なくとも砒素を含む化合物半導体層をエピタキシャ
ル成長させる際に、少なくとも砒素を含む化合物半導体
層にシリコン不純物が侵入するのを未然に防止できる半
導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】この問題点を明らかにす
るために、図２に示す実験を行った。つまり、シリコン
基板を９５０℃で１８０分間、ＡｓＨ3 雰囲気中でさら
した場合のシリコン基板の厚みの変動を測定した。この
熱処理により、シリコン基板は約２００Å掘られてお
り、高温ＡｓＨ3 雰囲気ではシリコンがエッチングされ
ていることが分かった。ＭＯＣＶＤ法では、大量のＡｓ
Ｈ3 を原料ガスとして用いており、シリコン基板表面は
ダングリングボンドが多数あり、反応性に富むことから
ＡｓＨ3 によりＳｉがエッチングされＧａＡｓ中にシリ
コンが不純物として混入すると考えられる。
るために、図２に示す実験を行った。つまり、シリコン
基板を９５０℃で１８０分間、ＡｓＨ3 雰囲気中でさら
した場合のシリコン基板の厚みの変動を測定した。この
熱処理により、シリコン基板は約２００Å掘られてお
り、高温ＡｓＨ3 雰囲気ではシリコンがエッチングされ
ていることが分かった。ＭＯＣＶＤ法では、大量のＡｓ
Ｈ3 を原料ガスとして用いており、シリコン基板表面は
ダングリングボンドが多数あり、反応性に富むことから
ＡｓＨ3 によりＳｉがエッチングされＧａＡｓ中にシリ
コンが不純物として混入すると考えられる。
【０００７】そこで、ＡｓＨ3 と言う砒素の水素化物を
用いずにＧａＡｓを成長するために、この発明は、砒素
を原子状態又は分子状態にし、その雰囲気下で単結晶シ
リコン基板上に少なくとも砒素を含む化合物半導体層を
エピタキシャル成長させた半導体装置の製造方法をその
要旨とするものである。
用いずにＧａＡｓを成長するために、この発明は、砒素
を原子状態又は分子状態にし、その雰囲気下で単結晶シ
リコン基板上に少なくとも砒素を含む化合物半導体層を
エピタキシャル成長させた半導体装置の製造方法をその
要旨とするものである。
【０００８】
【作用】砒素の原子状態又は分子状態における雰囲気下
で、単結晶シリコン基板上に、少なくとも砒素を含む化
合物半導体層がエピタキシャル成長される。このとき、
単結晶シリコン基板でのシリコンがエッチングされ少な
くとも砒素を含む化合物半導体層内に混入することがな
い。
で、単結晶シリコン基板上に、少なくとも砒素を含む化
合物半導体層がエピタキシャル成長される。このとき、
単結晶シリコン基板でのシリコンがエッチングされ少な
くとも砒素を含む化合物半導体層内に混入することがな
い。
【０００９】つまり、雰囲気ガスとして水素が加わって
いると（ＡｓＨ3 ）、砒化化合物半導体層の成長時に少
なくとも砒素を含む化合物半導体層中にシリコンが取り
込まれｎ+ の導電型になるが、砒素の原子状態又は分子
状態における雰囲気下にて単結晶シリコン基板をエピタ
キシャル成長させることにより、少なくとも砒素を含む
化合物半導体層の成長時に少なくとも砒素を含む化合物
半導体層中にシリコンが取り込まれることが防止され
る。
いると（ＡｓＨ3 ）、砒化化合物半導体層の成長時に少
なくとも砒素を含む化合物半導体層中にシリコンが取り
込まれｎ+ の導電型になるが、砒素の原子状態又は分子
状態における雰囲気下にて単結晶シリコン基板をエピタ
キシャル成長させることにより、少なくとも砒素を含む
化合物半導体層の成長時に少なくとも砒素を含む化合物
半導体層中にシリコンが取り込まれることが防止され
る。
【００１０】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図１は、エピタキャル成長装置にお
ける成長室の概略図を示す。図３は、本実施例のホール
素子を組み込んだ半導体装置を示す。つまり、ｐ型の単
結晶シリコン基板１９上にホール素子の活性層としての
ｎ−ＧａＡｓ層２２が形成され、このｎ−ＧａＡｓ層２
２と基板１９との間にはアンドープＧａＡｓ層２０及び
障壁層としてのｐ−ＧａＡｓ層２１が形成されている。
図４は単結晶シリコン基板１９上へＧａＡｓ層２０，２
１，２２を形成する際の成長温度プログラムを示す。
に従って説明する。図１は、エピタキャル成長装置にお
ける成長室の概略図を示す。図３は、本実施例のホール
素子を組み込んだ半導体装置を示す。つまり、ｐ型の単
結晶シリコン基板１９上にホール素子の活性層としての
ｎ−ＧａＡｓ層２２が形成され、このｎ−ＧａＡｓ層２
２と基板１９との間にはアンドープＧａＡｓ層２０及び
障壁層としてのｐ−ＧａＡｓ層２１が形成されている。
図４は単結晶シリコン基板１９上へＧａＡｓ層２０，２
１，２２を形成する際の成長温度プログラムを示す。
【００１１】まず、図１のエピタキャル成長装置の成長
室を説明する。ステンレス鋼よりなるチャンバ１内での
中央部にはグラファイト製リアクタ２が配置されてい
る。このリアクタ２の上面中央部にはウェハトレイ３が
配置され、このウェハトレイ３にウェハ４が載置される
ようになっている。又、リアクタ２の下側にはマニホー
ルドブロック５が設けられている。このマニホールドブ
ロック５は上側室６と下側室７とに区画され、下側室７
は上側室６を貫通する多数の連通管８にてリアクタ２内
と連通している。又、上側室６における連通管８の外周
部にはガス供給口９が形成され、ガス供給口９により上
側室６がリアクタ２内と連通している。
室を説明する。ステンレス鋼よりなるチャンバ１内での
中央部にはグラファイト製リアクタ２が配置されてい
る。このリアクタ２の上面中央部にはウェハトレイ３が
配置され、このウェハトレイ３にウェハ４が載置される
ようになっている。又、リアクタ２の下側にはマニホー
ルドブロック５が設けられている。このマニホールドブ
ロック５は上側室６と下側室７とに区画され、下側室７
は上側室６を貫通する多数の連通管８にてリアクタ２内
と連通している。又、上側室６における連通管８の外周
部にはガス供給口９が形成され、ガス供給口９により上
側室６がリアクタ２内と連通している。
【００１２】上側室６は加熱炉１０を介してＡｓＨ3 供
給源と接続されている。そして、ＡｓＨ3 が加熱炉１０
にて８００℃に加熱され熱分解により原子又は分子状態
となった砒素（Ａｓ）が上側室６に供給され、ガス供給
口９からウェハ４に向かって吹き出されるようになって
いる。又、下側室７はバルブ１１を介してＳｉＨ4 供給
源と接続されるとともに、バルブ１２を介してＴＭＧａ
（トリメチルガリウム）供給源と接続され、さらに、バ
ルブ１３を介してＴＥＧａ（トリエチルガリウム）供給
源と接続されている。そして、バルブ１１，１２，１３
の開動作によりＳｉＨ4 、ＴＭＧａ、ＴＥＧａが下側室
７に供給され、連通管８からウェハ４に向かって吹き出
されるようになっている。尚、マニホールドブロック５
は冷却管１４内への冷却水の供給により冷却される。
給源と接続されている。そして、ＡｓＨ3 が加熱炉１０
にて８００℃に加熱され熱分解により原子又は分子状態
となった砒素（Ａｓ）が上側室６に供給され、ガス供給
口９からウェハ４に向かって吹き出されるようになって
いる。又、下側室７はバルブ１１を介してＳｉＨ4 供給
源と接続されるとともに、バルブ１２を介してＴＭＧａ
（トリメチルガリウム）供給源と接続され、さらに、バ
ルブ１３を介してＴＥＧａ（トリエチルガリウム）供給
源と接続されている。そして、バルブ１１，１２，１３
の開動作によりＳｉＨ4 、ＴＭＧａ、ＴＥＧａが下側室
７に供給され、連通管８からウェハ４に向かって吹き出
されるようになっている。尚、マニホールドブロック５
は冷却管１４内への冷却水の供給により冷却される。
【００１３】又、チャンバ１内におけるリアクタ２の上
方には抵抗加熱ヒータ１５が配置され、この抵抗加熱ヒ
ータ１５とリアクタ２との間には均熱板１６が配置され
ている。そして、抵抗加熱ヒータ１５の通電により抵抗
加熱ヒータ１５が発熱してその熱が均熱板１６を介して
ウェハトレイ３にセットされたウェハ４を均等に加熱す
るようになっている。尚、抵抗加熱ヒータ１５の近傍位
置には熱電対１７が配置され、抵抗加熱ヒータ１５の発
熱に伴う温度を検知して所定のウェハの雰囲気温度に調
整できるようになっている。又、チャンバ１の下面には
ガス排気口１８が設けられ、このガス排気口１８からチ
ャンバ１内でのガスが排気される。
方には抵抗加熱ヒータ１５が配置され、この抵抗加熱ヒ
ータ１５とリアクタ２との間には均熱板１６が配置され
ている。そして、抵抗加熱ヒータ１５の通電により抵抗
加熱ヒータ１５が発熱してその熱が均熱板１６を介して
ウェハトレイ３にセットされたウェハ４を均等に加熱す
るようになっている。尚、抵抗加熱ヒータ１５の近傍位
置には熱電対１７が配置され、抵抗加熱ヒータ１５の発
熱に伴う温度を検知して所定のウェハの雰囲気温度に調
整できるようになっている。又、チャンバ１の下面には
ガス排気口１８が設けられ、このガス排気口１８からチ
ャンバ１内でのガスが排気される。
【００１４】次に、このエピタキャル成長装置を用い
て、図３のホール素子を組み込んだ半導体装置の製造方
法を説明する。ｐ型の単結晶シリコン基板１９を化学洗
浄し、希フッ酸にて表面の自然酸化酸を除去し、その
後、純水洗浄を行う。このようにして、単結晶シリコン
基板１９の準備を行う。
て、図３のホール素子を組み込んだ半導体装置の製造方
法を説明する。ｐ型の単結晶シリコン基板１９を化学洗
浄し、希フッ酸にて表面の自然酸化酸を除去し、その
後、純水洗浄を行う。このようにして、単結晶シリコン
基板１９の準備を行う。
【００１５】そして、この単結晶シリコン基板１９をカ
セット室の基板キャリアにセットし、直ちに、真空引を
行い、表面に自然酸化膜が形成されるのを防ぐ。この単
結晶シリコン基板１９が搬送ロボットにより図１のウェ
ハトレイ３上に載置され、所定の位置に搬送される。
セット室の基板キャリアにセットし、直ちに、真空引を
行い、表面に自然酸化膜が形成されるのを防ぐ。この単
結晶シリコン基板１９が搬送ロボットにより図１のウェ
ハトレイ３上に載置され、所定の位置に搬送される。
【００１６】引き続き、図１の抵抗加熱ヒータ１５を通
電制御して図４に示す温度プログラムが実行される。こ
の時、ＡｓＨ3 ガスの加熱炉１０は、既に８００℃に加
熱され、原子又は分子状態となった砒素（Ａｓ）が上側
室６を介してガス供給口９から単結晶シリコン基板１９
に供給されている。まずはじめに、原子又は分子状態と
なった砒素が供給されている状態で、単結晶シリコン基
板１９の表面をクリーニングする目的で単結晶シリコン
基板１９の雰囲気温度を９００℃〜９５０℃にし、この
状態を５〜２０分間続け、熱処理する（図３のＺ１で示
す）。
電制御して図４に示す温度プログラムが実行される。こ
の時、ＡｓＨ3 ガスの加熱炉１０は、既に８００℃に加
熱され、原子又は分子状態となった砒素（Ａｓ）が上側
室６を介してガス供給口９から単結晶シリコン基板１９
に供給されている。まずはじめに、原子又は分子状態と
なった砒素が供給されている状態で、単結晶シリコン基
板１９の表面をクリーニングする目的で単結晶シリコン
基板１９の雰囲気温度を９００℃〜９５０℃にし、この
状態を５〜２０分間続け、熱処理する（図３のＺ１で示
す）。
【００１７】その後、抵抗加熱ヒータ１５の温度を下げ
て単結晶シリコン基板１９の雰囲気温度を４００℃〜４
５０℃にする。この温度は、ＧａＡｓを低温成長させる
温度である。この温度で、加熱炉１０にて分子又は原子
状態となった砒素を供給するとともにバルブ１３を介し
てＴＥＧａを供給して、単結晶シリコン基板１９上にＧ
ａＡｓの双晶を含む単結晶膜を２００Å以下の膜厚で堆
積する（図４のＺ２で示す）。このとき、ＡｓＨ3 とＴ
ＥＧａの割合を、Ａｓ／Ｇａのモル比で「２０」とす
る。
て単結晶シリコン基板１９の雰囲気温度を４００℃〜４
５０℃にする。この温度は、ＧａＡｓを低温成長させる
温度である。この温度で、加熱炉１０にて分子又は原子
状態となった砒素を供給するとともにバルブ１３を介し
てＴＥＧａを供給して、単結晶シリコン基板１９上にＧ
ａＡｓの双晶を含む単結晶膜を２００Å以下の膜厚で堆
積する（図４のＺ２で示す）。このとき、ＡｓＨ3 とＴ
ＥＧａの割合を、Ａｓ／Ｇａのモル比で「２０」とす
る。
【００１８】又、ＧａＡｓ成長時の真空度は、原子又は
分子状態の砒素の平均自由行程と、Ｇａ分子の平均自由
行程のうちの大きい方が、ガス供給口（９）から単結晶
シリコン基板１９までの距離より長くなるようにする
（例えば、約０．１Ｐａ）。
分子状態の砒素の平均自由行程と、Ｇａ分子の平均自由
行程のうちの大きい方が、ガス供給口（９）から単結晶
シリコン基板１９までの距離より長くなるようにする
（例えば、約０．１Ｐａ）。
【００１９】次に、ＴＥＧａの供給を停止して加熱炉１
０にて原子又は分子状態となった砒素のみを供給した状
態で、抵抗加熱ヒータ１５の温度を上昇させ、単結晶シ
リコン基板１９の雰囲気温度を６００〜６５０℃にす
る。この温度は、ＧａＡｓの本成長温度もしくはそれ以
上の温度である。この温度で１０〜２０分間熱処理する
（図４のＺ３で示す）。その結果、図４のＺ２にて低温
成長させたＧａＡｓ層が島状で、かつ、双晶のない単結
晶に形態変化する。その後、単結晶シリコン基板１９の
雰囲気温度をＧａＡｓの本成長温度とし、加熱炉１０に
て原子又は分子状態となった砒素を供給するとともにバ
ルブ１３を介してＴＥＧａを供給してＧａＡｓの島状単
結晶を核としてＧａＡｓ単結晶を成長させる（図３のＺ
４で示す）。その結果、図３に示すように、単結晶シリ
コン基板１９上にアンドープＧａＡｓ層２０が形成され
る。
０にて原子又は分子状態となった砒素のみを供給した状
態で、抵抗加熱ヒータ１５の温度を上昇させ、単結晶シ
リコン基板１９の雰囲気温度を６００〜６５０℃にす
る。この温度は、ＧａＡｓの本成長温度もしくはそれ以
上の温度である。この温度で１０〜２０分間熱処理する
（図４のＺ３で示す）。その結果、図４のＺ２にて低温
成長させたＧａＡｓ層が島状で、かつ、双晶のない単結
晶に形態変化する。その後、単結晶シリコン基板１９の
雰囲気温度をＧａＡｓの本成長温度とし、加熱炉１０に
て原子又は分子状態となった砒素を供給するとともにバ
ルブ１３を介してＴＥＧａを供給してＧａＡｓの島状単
結晶を核としてＧａＡｓ単結晶を成長させる（図３のＺ
４で示す）。その結果、図３に示すように、単結晶シリ
コン基板１９上にアンドープＧａＡｓ層２０が形成され
る。
【００２０】その後、ＴＭＧａを原料ガス中に微量添加
して、アンドープＧａＡｓ層２０上にｐ−ＧａＡｓ層２
１を所望の厚さ形成する（図４のＺ５で示す）。この場
合、ドーパントとしてＴＭＧａ内の炭素（Ｃ）が用いら
れている。さらに、ＴＭＧａガスの供給を終了し、Ｓｉ
Ｈ4 ガスを原料ガス中に微量添加して、ｐ−ＧａＡｓ層
２１上にｎ−ＧａＡｓ層２２を所望の厚さ形成する（図
４のＺ６で示す）。この場合、ドーパントとしてＳｉＨ
4 内のシリコン（Ｓｉ）が用いられている。
して、アンドープＧａＡｓ層２０上にｐ−ＧａＡｓ層２
１を所望の厚さ形成する（図４のＺ５で示す）。この場
合、ドーパントとしてＴＭＧａ内の炭素（Ｃ）が用いら
れている。さらに、ＴＭＧａガスの供給を終了し、Ｓｉ
Ｈ4 ガスを原料ガス中に微量添加して、ｐ−ＧａＡｓ層
２１上にｎ−ＧａＡｓ層２２を所望の厚さ形成する（図
４のＺ６で示す）。この場合、ドーパントとしてＳｉＨ
4 内のシリコン（Ｓｉ）が用いられている。
【００２１】このようにして所望の厚さのＧａＡｓ層２
０，２１，２２を形成した後、ＳｉＨ4 ガス及びＴＥＧ
ａの供給を停止して、原子又は分子状態となった砒素の
雰囲気のまま、抵抗加熱ヒーター１５の通電を停止す
る。そして、単結晶シリコン基板１９の雰囲気温度を３
００℃程度まで下げ、ＡｓＨ3 ガスの供給を停止し、ウ
ェハトレイ３ごと単結晶シリコン基板１９を搬送ロボッ
トにより取り出す。
０，２１，２２を形成した後、ＳｉＨ4 ガス及びＴＥＧ
ａの供給を停止して、原子又は分子状態となった砒素の
雰囲気のまま、抵抗加熱ヒーター１５の通電を停止す
る。そして、単結晶シリコン基板１９の雰囲気温度を３
００℃程度まで下げ、ＡｓＨ3 ガスの供給を停止し、ウ
ェハトレイ３ごと単結晶シリコン基板１９を搬送ロボッ
トにより取り出す。
【００２２】このようにして、図３に示すホール素子を
組み込んだ半導体装置が製造される。この装置において
は、単結晶シリコン基板１９上において表面層のｎ−Ｇ
ａＡｓ層２２をホール素子の素子動作層として用いる際
に、ｎ−ＧａＡｓ層２２の下にｐ−ＧａＡｓ層２１が設
けられていることにより、ｎ−ＧａＡｓ層２２を電気的
に絶縁でき素子性能上有利である。尚、この障壁層とし
てのｐ−ＧａＡｓ層２１を介在させることについては、
本願出願人による特開平２−９８９８３号公報を参照の
こと。
組み込んだ半導体装置が製造される。この装置において
は、単結晶シリコン基板１９上において表面層のｎ−Ｇ
ａＡｓ層２２をホール素子の素子動作層として用いる際
に、ｎ−ＧａＡｓ層２２の下にｐ−ＧａＡｓ層２１が設
けられていることにより、ｎ−ＧａＡｓ層２２を電気的
に絶縁でき素子性能上有利である。尚、この障壁層とし
てのｐ−ＧａＡｓ層２１を介在させることについては、
本願出願人による特開平２−９８９８３号公報を参照の
こと。
【００２３】ここで、従来の半導体装置の製造方法と本
実施例の製造方法の違いを明らかにするために、各種の
実験を行ったので、以下にそれを説明する。従来のＭＯ
ＣＶＤ法においては、ＡｓＨ3 を原料ガスとして用いて
おり、ＡｓＨ3 によりシリコンがエッチングされ、単結
晶シリコン基板と接するＧａＡｓ層にはシリコンが不純
物として混入していると考えられる。図５は、ＡｓＨ3
ガスの熱分解特性を示し、図６にはＡｓＨ3 ガスを８０
０℃で熱分解後のマススペクトルの分析結果を示す。こ
れらの図から、ＡｓＨ3 ガスを加熱炉１０にて８００℃
に加熱することにより、Ａｓの原子状態あるいはＡｓ2
の分子状態に熱分解できることが分かる。
実施例の製造方法の違いを明らかにするために、各種の
実験を行ったので、以下にそれを説明する。従来のＭＯ
ＣＶＤ法においては、ＡｓＨ3 を原料ガスとして用いて
おり、ＡｓＨ3 によりシリコンがエッチングされ、単結
晶シリコン基板と接するＧａＡｓ層にはシリコンが不純
物として混入していると考えられる。図５は、ＡｓＨ3
ガスの熱分解特性を示し、図６にはＡｓＨ3 ガスを８０
０℃で熱分解後のマススペクトルの分析結果を示す。こ
れらの図から、ＡｓＨ3 ガスを加熱炉１０にて８００℃
に加熱することにより、Ａｓの原子状態あるいはＡｓ2
の分子状態に熱分解できることが分かる。
【００２４】又、図７には、従来のＭＯＣＶＤ法と本実
施例による方法とのシリコン不純物の混入の違いを示
す。つまり、原子状態又は分子状態の砒素とＴＥＧａと
を用いて単結晶シリコン基板上にＧａＡｓを成長した場
合と、従来のＭＯＣＶＤ法でのＡｓＨ3 とＴＥＧａとを
用いてＧａＡｓを成長した場合のシリコン不純物の混入
の違いを示す。この図から、原子状態又は分子状態の砒
素とＴＥＧａとを用いることにより、シリコン不純物濃
度は約２桁減少することが明らかとなった。
施例による方法とのシリコン不純物の混入の違いを示
す。つまり、原子状態又は分子状態の砒素とＴＥＧａと
を用いて単結晶シリコン基板上にＧａＡｓを成長した場
合と、従来のＭＯＣＶＤ法でのＡｓＨ3 とＴＥＧａとを
用いてＧａＡｓを成長した場合のシリコン不純物の混入
の違いを示す。この図から、原子状態又は分子状態の砒
素とＴＥＧａとを用いることにより、シリコン不純物濃
度は約２桁減少することが明らかとなった。
【００２５】図８には、従来のＭＯＣＶＤ法と本実施例
による方法とのキャリア濃度プロファイルを示す。原子
状態又は分子状態の砒素とＴＥＧａとを原料ガスとした
場合、ＧａＡｓ層のキャリア濃度は約１０14（ｃｍ-3）
と一般的な半絶縁性ＧａＡｓ基板の濃度程度となってい
る。
による方法とのキャリア濃度プロファイルを示す。原子
状態又は分子状態の砒素とＴＥＧａとを原料ガスとした
場合、ＧａＡｓ層のキャリア濃度は約１０14（ｃｍ-3）
と一般的な半絶縁性ＧａＡｓ基板の濃度程度となってい
る。
【００２６】又、ｐ−ＧａＡｓ層２１を形成する際に従
来のＭＯＣＶＤ法（特開平２−９８９８３号公報等）で
はジエチル亜鉛（ＤＥＺｎ）を不純物源として用いてい
た。図９には、ＤＥＺｎを不純物源としてｐ−ＧａＡｓ
層（２１）を形成した場合における単結晶シリコン基板
（１９）とｎ−ＧａＡｓ層２２に逆方向電圧を印加した
時のリーク電流の温度特性を示す。同図から、ＧａＡｓ
のｐｎ接合の理論値と傾きは同一であるが、リーク電流
値が３桁大きいことが分かる。リーク電流が大きい原因
を探るために、ｎ／ｐ−ＧａＡｓ構造の深さ方向の不純
物プロファイルを調べた。図１０にその結果を示す。Ｚ
ｎをドーパントとして用いた場合、ｎ−ＧａＡｓ／ｐ−
ＧａＡｓ界面での濃度が急峻でないことが分かる。ｎ／
ｐ−ＧａＡｓ接合の逆方向リーク電流はこの界面の急峻
性に依存することから、Ｚｎを不純物として用いる限
り、逆方向リーク電流を小さくすることはできない（ホ
ール素子の不平衡電圧の温度特性は逆方向リーク電流の
温度特性に依存しており、リーク電流が大きいと不平衡
電圧の温度特性も悪化する）。
来のＭＯＣＶＤ法（特開平２−９８９８３号公報等）で
はジエチル亜鉛（ＤＥＺｎ）を不純物源として用いてい
た。図９には、ＤＥＺｎを不純物源としてｐ−ＧａＡｓ
層（２１）を形成した場合における単結晶シリコン基板
（１９）とｎ−ＧａＡｓ層２２に逆方向電圧を印加した
時のリーク電流の温度特性を示す。同図から、ＧａＡｓ
のｐｎ接合の理論値と傾きは同一であるが、リーク電流
値が３桁大きいことが分かる。リーク電流が大きい原因
を探るために、ｎ／ｐ−ＧａＡｓ構造の深さ方向の不純
物プロファイルを調べた。図１０にその結果を示す。Ｚ
ｎをドーパントとして用いた場合、ｎ−ＧａＡｓ／ｐ−
ＧａＡｓ界面での濃度が急峻でないことが分かる。ｎ／
ｐ−ＧａＡｓ接合の逆方向リーク電流はこの界面の急峻
性に依存することから、Ｚｎを不純物として用いる限
り、逆方向リーク電流を小さくすることはできない（ホ
ール素子の不平衡電圧の温度特性は逆方向リーク電流の
温度特性に依存しており、リーク電流が大きいと不平衡
電圧の温度特性も悪化する）。
【００２７】従来のＭＯＣＶＤ法では常圧でＧａＡｓを
形成するため、ＤＥＺｎをｐ型ドーパントとして用いて
きた。しかし、原子状態又は分子状態の砒素とＴＥＧａ
とを原料ガスとする本実施例では、ＧａＡｓ成長時の真
空度は約０．１（Ｐａ）程度と低い。このため、ＧａＡ
ｓ中でのｐ型不純物ドーパントとして拡散係数がＺｎに
比べて約３桁小さな炭素を使うことができる。尚、Ｚｎ
の拡散係数は９００℃で１０-12 〜１０-13cm2／sec で
あり、炭素の拡散係数は９００℃で１０-16 cm 2 ／sec
である。
形成するため、ＤＥＺｎをｐ型ドーパントとして用いて
きた。しかし、原子状態又は分子状態の砒素とＴＥＧａ
とを原料ガスとする本実施例では、ＧａＡｓ成長時の真
空度は約０．１（Ｐａ）程度と低い。このため、ＧａＡ
ｓ中でのｐ型不純物ドーパントとして拡散係数がＺｎに
比べて約３桁小さな炭素を使うことができる。尚、Ｚｎ
の拡散係数は９００℃で１０-12 〜１０-13cm2／sec で
あり、炭素の拡散係数は９００℃で１０-16 cm 2 ／sec
である。
【００２８】又、図１０に、炭素（Ｃ）をｐ型不純物と
した時のｎ／ｐ−ＧａＡｓ構造の深さ方向の不純物プロ
ファイルを示す。その結果、Ｚｎに比べてＣではｎ／ｐ
−ＧａＡｓ界面が急峻になっていることが分かる。図１
１には、Ｃを用いたｐ−ＧａＡｓ層２１と、ＳｉＨ4 に
よりシリコンをドープしたｎ−ＧａＡｓ層２２により形
成したｎ／ｐ−ＧａＡｓ構造の逆方向リーク電流の温度
特性を示す。この図１１と図９を比較してみると、ｐ型
不純物としてＣを用いた方がＺｎを用いた場合よりリー
ク電流値を２桁以上小さくできることが分かる。
した時のｎ／ｐ−ＧａＡｓ構造の深さ方向の不純物プロ
ファイルを示す。その結果、Ｚｎに比べてＣではｎ／ｐ
−ＧａＡｓ界面が急峻になっていることが分かる。図１
１には、Ｃを用いたｐ−ＧａＡｓ層２１と、ＳｉＨ4 に
よりシリコンをドープしたｎ−ＧａＡｓ層２２により形
成したｎ／ｐ−ＧａＡｓ構造の逆方向リーク電流の温度
特性を示す。この図１１と図９を比較してみると、ｐ型
不純物としてＣを用いた方がＺｎを用いた場合よりリー
ク電流値を２桁以上小さくできることが分かる。
【００２９】図１２には、Ｃをドーパントとした本実施
例のｐ−ＧａＡｓ層２１の不純物濃度制御性を示す。Ｔ
ＭＧａから生成するＣを用い、ＴＥＧａとＴＭＧａの比
率を変えることにより、１０16〜１０17（ｃｍ-3）の所
望の不純物濃度に制御できることが分かる。
例のｐ−ＧａＡｓ層２１の不純物濃度制御性を示す。Ｔ
ＭＧａから生成するＣを用い、ＴＥＧａとＴＭＧａの比
率を変えることにより、１０16〜１０17（ｃｍ-3）の所
望の不純物濃度に制御できることが分かる。
【００３０】このように本実施例では、砒素を原子状態
又は分子状態にし、その雰囲気下で単結晶シリコン基板
１９上にＧａＡｓ層２０，２１，２２（砒化化合物半導
体層）をエピタキシャル成長させたので、雰囲気ガスと
して砒素の水素化物（ＡｓＨ 3 ）が加わっていると、Ｇ
ａＡｓ層の成長時にＧａＡｓ層中にシリコンが取り込ま
れｎ+ の導電型になるが、砒素の原子状態又は分子状態
における雰囲気下にて単結晶シリコン基板１９をエピタ
キシャル成長させることにより、ＧａＡｓ層の成長時に
ＧａＡｓ層中にシリコンが取り込まれることが防止され
る。
又は分子状態にし、その雰囲気下で単結晶シリコン基板
１９上にＧａＡｓ層２０，２１，２２（砒化化合物半導
体層）をエピタキシャル成長させたので、雰囲気ガスと
して砒素の水素化物（ＡｓＨ 3 ）が加わっていると、Ｇ
ａＡｓ層の成長時にＧａＡｓ層中にシリコンが取り込ま
れｎ+ の導電型になるが、砒素の原子状態又は分子状態
における雰囲気下にて単結晶シリコン基板１９をエピタ
キシャル成長させることにより、ＧａＡｓ層の成長時に
ＧａＡｓ層中にシリコンが取り込まれることが防止され
る。
【００３１】又、砒素の原子状態又は分子状態での雰囲
気は、温度が４００〜６５０℃で、かつ、真空度が０．
１パスカル程度であることから、従来のＭＯＣＶＤ法で
は常圧でＧａＡｓを形成するため、ＤＥＺｎをｐ型ドー
パントとして用いてきたが、ＧａＡｓ中での拡散係数が
Ｚｎに比べて約３桁低いｐ型不純物ドーパントとして炭
素（トリメチルガリウム）を使うことができる。
気は、温度が４００〜６５０℃で、かつ、真空度が０．
１パスカル程度であることから、従来のＭＯＣＶＤ法で
は常圧でＧａＡｓを形成するため、ＤＥＺｎをｐ型ドー
パントとして用いてきたが、ＧａＡｓ中での拡散係数が
Ｚｎに比べて約３桁低いｐ型不純物ドーパントとして炭
素（トリメチルガリウム）を使うことができる。
【００３２】つまり、ＧａＡｓホール素子の電気特性を
改善するために、単結晶シリコン基板１９上にｐ−Ｇａ
Ａｓ層を成長した後にｎ−ＧａＡｓ層２２を成長させ、
このｎ／ｐ接合の障壁電位によりＧａＡｓ／Ｓｉ界面近
傍の欠陥の多い（リーク電流の多い）ＧａＡｓ層への電
流通路を遮断しているが、このｎ／ｐ−ＧａＡｓ接合
は、電源電圧（〜２４Ｖ）に対して耐圧を持たせるため
に、ｐ−ＧａＡｓ層２１のキャリア濃度は１×１０16〜
１×１０17（ｃｍ-3）に制御する必要がある。ところ
が、ＭＯＣＶＤ法でこれまで用いられてきたｐ型ドーパ
ントガスのＤＥＺｎでは図１３に示すようにアンドープ
ＧａＡａ層に不純物としてシリコンが入り込んでしま
い、ｐ−ＧａＡｓ層でのキャリア濃度の制御が困難であ
った。さらに、図１０に示すように、ＤＥＺｎをドーパ
ントガスとして用いると、ｐ／ｎ界面よりｎ側にＺｎが
取り込まれ（配管内に残っているＺｎが出てくるためと
考えられる）、濃度分布が階段状の接合を形成できず、
ｐ／ｎ−ＧａＡｓ接合構造の特性が悪くなり、本来の目
的を果たさない。これに対して、本実施例のように、ド
ーパントガスとしてＴＭＧａを用いれば、図１０に示す
ように上記の問題点が解決でき、キャリア濃度の制御が
できる。
改善するために、単結晶シリコン基板１９上にｐ−Ｇａ
Ａｓ層を成長した後にｎ−ＧａＡｓ層２２を成長させ、
このｎ／ｐ接合の障壁電位によりＧａＡｓ／Ｓｉ界面近
傍の欠陥の多い（リーク電流の多い）ＧａＡｓ層への電
流通路を遮断しているが、このｎ／ｐ−ＧａＡｓ接合
は、電源電圧（〜２４Ｖ）に対して耐圧を持たせるため
に、ｐ−ＧａＡｓ層２１のキャリア濃度は１×１０16〜
１×１０17（ｃｍ-3）に制御する必要がある。ところ
が、ＭＯＣＶＤ法でこれまで用いられてきたｐ型ドーパ
ントガスのＤＥＺｎでは図１３に示すようにアンドープ
ＧａＡａ層に不純物としてシリコンが入り込んでしま
い、ｐ−ＧａＡｓ層でのキャリア濃度の制御が困難であ
った。さらに、図１０に示すように、ＤＥＺｎをドーパ
ントガスとして用いると、ｐ／ｎ界面よりｎ側にＺｎが
取り込まれ（配管内に残っているＺｎが出てくるためと
考えられる）、濃度分布が階段状の接合を形成できず、
ｐ／ｎ−ＧａＡｓ接合構造の特性が悪くなり、本来の目
的を果たさない。これに対して、本実施例のように、ド
ーパントガスとしてＴＭＧａを用いれば、図１０に示す
ように上記の問題点が解決でき、キャリア濃度の制御が
できる。
【００３３】尚、この発明は上記実施例に限定されるも
のではなく、例えば、原子状態又は分子状態の砒素とし
てしては、Ａｓ、Ａｓ2 の他にも、Ａｓ4 が含まれる。
又、前記実施例では砒素の供給源としてＡｓＨ3 を用い
たが、金属砒素（固体）、有機砒素（液体）を用い、熱
分解して原子状態又は分子状態の砒素としてもよい。
のではなく、例えば、原子状態又は分子状態の砒素とし
てしては、Ａｓ、Ａｓ2 の他にも、Ａｓ4 が含まれる。
又、前記実施例では砒素の供給源としてＡｓＨ3 を用い
たが、金属砒素（固体）、有機砒素（液体）を用い、熱
分解して原子状態又は分子状態の砒素としてもよい。
【００３４】さらに、前記実施例では単結晶シリコン基
板上にＧａＡｓを成長する場合について説明したが、単
結晶シリコン基板上にＩｎＡｓ，ＧａＩｎＡｓ，ＧａＡ
ｓＰ等の砒素を含む他の化合物半導体を成長する場合に
適用してもよい。さらには、単結晶シリコン基板上の例
のみを示したが、バイポーラＩＣやＭＯＳＩＣを予め作
り込んだ単結晶シリコン基板（ＩＣ）上にＧａＡｓを成
長する場合でもよい。
板上にＧａＡｓを成長する場合について説明したが、単
結晶シリコン基板上にＩｎＡｓ，ＧａＩｎＡｓ，ＧａＡ
ｓＰ等の砒素を含む他の化合物半導体を成長する場合に
適用してもよい。さらには、単結晶シリコン基板上の例
のみを示したが、バイポーラＩＣやＭＯＳＩＣを予め作
り込んだ単結晶シリコン基板（ＩＣ）上にＧａＡｓを成
長する場合でもよい。
【００３５】又、上記実施例では単結晶シリコン基板１
９上にアンドープＧａＡｓ層２０を成長させ、その後に
炭素を不純物とするｐ−ＧａＡｓ層２１を形成したが、
単結晶シリコン基板１９上に炭素を不純物とするｐ−Ｇ
ａＡｓ層を形成してもよい。
９上にアンドープＧａＡｓ層２０を成長させ、その後に
炭素を不純物とするｐ−ＧａＡｓ層２１を形成したが、
単結晶シリコン基板１９上に炭素を不純物とするｐ−Ｇ
ａＡｓ層を形成してもよい。
【００３６】
【発明の効果】以上詳述したようにこの発明によれば、
単結晶シリコン基板上に少なくとも砒素を含む化合物半
導体層をエピタキシャル成長させる際に、少なくとも砒
素を含む化合物半導体層にシリコン不純物が侵入するの
を未然に防止できる優れた効果を発揮する。
単結晶シリコン基板上に少なくとも砒素を含む化合物半
導体層をエピタキシャル成長させる際に、少なくとも砒
素を含む化合物半導体層にシリコン不純物が侵入するの
を未然に防止できる優れた効果を発揮する。
【図１】エピタキャル成長装置における成長室の概略図
を示す図である。
を示す図である。
【図２】熱処理前後での膜厚の変動の測定結果を示す図
である。
である。
【図３】ホール素子を組み込んだ半導体装置を示す図で
ある。
ある。
【図４】単結晶シリコン基板上にＧａＡｓを形成する際
の成長温度プログラムを示す図である。
の成長温度プログラムを示す図である。
【図５】加熱温度とＡｓＨ3 の分解状態との関係を示す
図である。
図である。
【図６】ＡｓＨ3 の熱分解後のマススペクトルの分析結
果を示す図である。
果を示す図である。
【図７】従来のＭＯＣＶＤ法と実施例による方法とのシ
リコン不純物の混入の違いを説明するための図である。
リコン不純物の混入の違いを説明するための図である。
【図８】従来のＭＯＣＶＤ法と実施例による方法とのキ
ャリア濃度プロファイルを示す図である。
ャリア濃度プロファイルを示す図である。
【図９】シリコン基板とｎ−ＧａＡｓ層に逆方向電圧を
印加した時のリーク電流の温度特性を示す図である。
印加した時のリーク電流の温度特性を示す図である。
【図１０】ｎ／ｐＧａＡｓ構造の深さ方向の不純物プロ
ファイルを示す図である。
ファイルを示す図である。
【図１１】逆方向リーク電流の温度特性を示す図であ
る。
る。
【図１２】Ｃをドーパントとした場合のｐ−ＧａＡｓ層
の不純物濃度制御性を示す図である。
の不純物濃度制御性を示す図である。
【図１３】深さ方向でのシリコン濃度の測定結果を示す
図である。
図である。
１９ 単結晶シリコン基板 ２０ アンドープＧａＡｓ層 ２１ ｐ−ＧａＡｓ層
Claims (5)
- 【請求項１】 砒素を原子状態又は分子状態にし、その
雰囲気下で単結晶シリコン基板上に少なくとも砒素を含
む化合物半導体層をエピタキシャル成長させたことを特
徴とする半導体装置の製造方法。 - 【請求項２】 砒素の原子状態又は分子状態での雰囲気
は、温度が４００〜６５０℃で、かつ、真空度が０．１
パスカル程度である請求項１に記載の半導体装置の製造
方法。 - 【請求項３】 原子状態又は分子状態の砒素は、ＡｓＨ
3 を熱分解して生成するものである請求項１に記載の半
導体装置の製造方法。 - 【請求項４】 少なくとも砒素を含む化合物半導体層を
ｐ型にしてエピタキシャル成長させるときに、不純物と
して炭素を用いる請求項１に記載の半導体装置の製造方
法。 - 【請求項５】 不純物としての炭素は、トリメチルガリ
ウムを用いるものである請求項４に記載の半導体装置の
製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23519191A JP3214505B2 (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法 |
| US07/943,416 US5354412A (en) | 1991-09-13 | 1992-09-11 | Method of making a compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23519191A JP3214505B2 (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574705A true JPH0574705A (ja) | 1993-03-26 |
| JP3214505B2 JP3214505B2 (ja) | 2001-10-02 |
Family
ID=16982429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23519191A Expired - Fee Related JP3214505B2 (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5354412A (ja) |
| JP (1) | JP3214505B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004508721A (ja) * | 2000-08-30 | 2004-03-18 | センター ナショナル デ ラ レシェルルシェ サイエンティフィック−シーエヌアールエス | ホール効果センサ |
| WO2006068378A1 (en) * | 2004-12-23 | 2006-06-29 | Lg Innotek Co., Ltd | Nitride semiconductor light emitting device and fabrication method thereof |
| KR20190063286A (ko) * | 2017-11-29 | 2019-06-07 | 주식회사 테스 | 리프트핀유닛의 이동방법 및 기판처리장치 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7017514B1 (en) * | 2001-12-03 | 2006-03-28 | Novellus Systems, Inc. | Method and apparatus for plasma optimization in water processing |
| US7122844B2 (en) * | 2002-05-13 | 2006-10-17 | Cree, Inc. | Susceptor for MOCVD reactor |
| US8366830B2 (en) * | 2003-03-04 | 2013-02-05 | Cree, Inc. | Susceptor apparatus for inverted type MOCVD reactor |
| JP5209954B2 (ja) | 2007-12-21 | 2013-06-12 | 株式会社ユーテック | 成膜処理用治具及びプラズマｃｖｄ装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4368098A (en) * | 1969-10-01 | 1983-01-11 | Rockwell International Corporation | Epitaxial composite and method of making |
| JPS60225422A (ja) * | 1984-04-24 | 1985-11-09 | Hitachi Ltd | 薄膜形成方法およびその装置 |
| US4636268A (en) * | 1984-11-30 | 1987-01-13 | At&T Bell Laboratories | Chemical beam deposition method utilizing alkyl compounds in a carrier gas |
| US4900518A (en) * | 1986-12-12 | 1990-02-13 | Daidosanso K. K. | Gaseous organic/inorganic thermal cracker for vacuum chemical epitaxy |
| US4838201A (en) * | 1986-12-12 | 1989-06-13 | Daido Sanso K. K. | Apparatus and process for vacuum chemical epitaxy |
| US5166092A (en) * | 1988-01-28 | 1992-11-24 | Fujitsu Limited | Method of growing compound semiconductor epitaxial layer by atomic layer epitaxy |
| JPH0236060A (ja) * | 1988-07-23 | 1990-02-06 | Koyama:Kk | 試料の検査面の研磨装置 |
| JPH0236059A (ja) * | 1988-07-25 | 1990-02-06 | Toshiba Corp | 粗面加工装置及び粗面加工用砥石 |
| US4951603A (en) * | 1988-09-12 | 1990-08-28 | Daidousanso Co., Ltd. | Apparatus for producing semiconductors |
| US4979465A (en) * | 1989-04-03 | 1990-12-25 | Daidousanso Co., Ltd. | Apparatus for producing semiconductors |
| JPH04146680A (ja) * | 1990-10-08 | 1992-05-20 | Mitsubishi Electric Corp | Ｐ型化合物半導体の製造方法、半導体発光装置及びその製造方法 |
-
1991
- 1991-09-13 JP JP23519191A patent/JP3214505B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-11 US US07/943,416 patent/US5354412A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004508721A (ja) * | 2000-08-30 | 2004-03-18 | センター ナショナル デ ラ レシェルルシェ サイエンティフィック−シーエヌアールエス | ホール効果センサ |
| WO2006068378A1 (en) * | 2004-12-23 | 2006-06-29 | Lg Innotek Co., Ltd | Nitride semiconductor light emitting device and fabrication method thereof |
| JP2008526016A (ja) * | 2004-12-23 | 2008-07-17 | エルジー イノテック カンパニー リミテッド | 窒化物半導体発光素子及びその製造方法 |
| US8044380B2 (en) | 2004-12-23 | 2011-10-25 | Lg Innotek Co., Ltd. | Nitride semiconductor light emitting device and fabrication method thereof |
| KR20190063286A (ko) * | 2017-11-29 | 2019-06-07 | 주식회사 테스 | 리프트핀유닛의 이동방법 및 기판처리장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3214505B2 (ja) | 2001-10-02 |
| US5354412A (en) | 1994-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0518800B1 (en) | Heteroepitaxial growth of germanium on silicon by UHV/CVD | |
| JPH06204149A (ja) | 化合物半導体製造方法 | |
| JPH06244112A (ja) | 化合物半導体結晶の成長方法 | |
| US5930656A (en) | Method of fabricating a compound semiconductor device | |
| US6806158B2 (en) | Mixed crystal layer growing method and device, and semiconductor device | |
| JPH0547665A (ja) | 気相成長方法 | |
| JP3214505B2 (ja) | 半導体装置の製造方法 | |
| JP2002539327A (ja) | 基板表面への金属酸化物の化学的気相成長法による成膜方法および装置 | |
| JP2789861B2 (ja) | 有機金属分子線エピタキシャル成長方法 | |
| US5286334A (en) | Nonselective germanium deposition by UHV/CVD | |
| JPH1041321A (ja) | バイポーラトランジスタの製造方法 | |
| US6188090B1 (en) | Semiconductor device having a heteroepitaxial substrate | |
| Caymax et al. | Low thermal budget chemical vapour deposition techniques for Si and SiGe | |
| JP2003318187A (ja) | バイポーラトランジスタの製造方法 | |
| JP2848404B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体層の形成方法 | |
| Hirayama et al. | Phosphorus gas doping in gas source silicon-MBE | |
| JP3494467B2 (ja) | 半導体薄膜の形成方法 | |
| JPH0714840B2 (ja) | エピタキシャル膜成長方法 | |
| JP3141628B2 (ja) | 化合物半導体素子及びその製造方法 | |
| JP3592922B2 (ja) | 化合物半導体基板 | |
| JP2793239B2 (ja) | 化合物半導体薄膜の製造方法 | |
| JP2714824B2 (ja) | 分子線エピタキシャル成長方法及びそれを実施する装置 | |
| JPH0794409A (ja) | Ｉｉｉ−ｖ族化合物半導体薄膜の形成方法 | |
| CAYMAX | WY LEONG | |
| JPH05326418A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |