JPH06244112A - 化合物半導体結晶の成長方法 - Google Patents
化合物半導体結晶の成長方法Info
- Publication number
- JPH06244112A JPH06244112A JP5050026A JP5002693A JPH06244112A JP H06244112 A JPH06244112 A JP H06244112A JP 5050026 A JP5050026 A JP 5050026A JP 5002693 A JP5002693 A JP 5002693A JP H06244112 A JPH06244112 A JP H06244112A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- raw material
- growing
- group
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
の成長方法に関し、表面形状(モホロジ)を改善するこ
とのできるSi基板上のIII−V族化合物半導体結晶
の成長方法を提供することを目的とする。 【構成】 Si基板上に第1の単結晶III−V族化合
物半導体層を成長する第1成長工程と、前記第1の単結
晶III−V族化合物半導体層を研磨して、研磨表面を
得る工程と、III族原料として初期にはIII族原子
にエチル基が結合した原料を少なくとも一部用い、その
後にはIII族原子にメチル基が結合した原料を一部用
いて、前記研磨表面上に第2の単結晶III−V族化合
物半導体層を有機金属気相成長法で成長する第2成長工
程とを含む。
Description
Si基板上のIII−V族化合物半導体結晶の成長方法
に関する。
バイス、高速デバイス等として開発が進められている。
III−V族化合物半導体装置の基板として、半絶縁性
のGaAs基板やInP基板がよく用いられている。こ
のような基板は、物理的支持を与えているが、電気的絶
縁部材としての機能の他は、電気的機能は有していな
い。
化合物半導体基板は、Si基板と較べると高価であり、
割れ易く、取り扱いに注意が必要である。Si基板は、
化合物半導体の基板と比較して一般的に電子移動度が低
いことを除き、軽量である(密度が低い)こと、熱伝導
率が高いこと、価格が低いこと、機械的強度が高いこ
と、大口径ウエハが得易いこと等の面で優れている。
装置に取り込むため、たとえばSi基板上のGaAs
(GaAs on Si)の技術が注目されている。し
かしながら、たとえばGaAsはSiに較べ、約3倍の
熱膨張係数を有し、Siのダイヤモンド構造に対し、結
晶系の異なる閃亜鉛構造を有する。これらの相異点に基
づき、Si基板上のGaAs結晶には解決すべき問題も
多い。
温度でGaAs層を成長し、室温まで降温すると、熱膨
張係数の差により、大きな熱応力が発生する。この熱応
力によってGaAs結晶中に結晶欠陥が発生する。成長
工程によって程度は異なるが、結晶欠陥密度は106 〜
109 cm-2にも達する。これらの結晶欠陥は、製造す
る半導体装置の特性を劣化させる。
GaAsはSiよりも大きく収縮するため、GaAs/
Si(GaAs on Si)基板は凹型に反ってしま
う。このウエハの反りは、基板の口径が大きくなるほど
顕著になる。ウエハに反りがあると、ホトリソグラフィ
における露光精度に問題が生じる。
と、結晶成長が均一に進まないため、成長面には多数の
凹凸が発生する。たとえば、膜厚3μmのGaAs層の
表面には、面内で約2000nm、高さで約20nm程
度の凹凸が多数発生する。
な半導体素子を形成する場合に問題を生じるものと考え
られる。このような問題を解決するために、従来から種
々の手法が検討されてきた。以下、関連する技術を簡単
に説明する。
th method)]Si基板上に単結晶GaAs層
を2段階で成長する技術である。シリコン基板として
は、(100)面から<011>方向に約3度傾斜した
表面を有する基板を用いる。このような表面を有するS
i基板を、以下Si傾斜基板と呼ぶ。
程度の低温でMOCVDによってアモルファスGaAs
層を成長する。その後、約600℃程度に加熱し、低温
で成長したアモルファスGaAs層を結晶化し、単結晶
層にする。その後、得られた単結晶GaAs層上に所望
の単結晶III−V族化合物半導体層を成長する。
上に成長したGaAs結晶層の結晶欠陥を低減する方法
として、下記のような方法が知られている。
上昇あるいは降下して、熱膨張係数の差に起因してGa
As層中に発生する熱応力による結晶欠陥(転位)を強
制的に曲げ、成長層の横方向に逃がす。
に歪を発生させるような格子定数の異なる材料層を挿入
する。たとえば、InGaAs層が用いられる。格子定
数の差に起因する歪により、発生する転位は強制的に成
長層の横方向に曲げられる。
基板上に、シリコンとの間の結合エネルギが大きい材
料、たとえばAlAs、AlP、等の材料を最初の低温
バッファ層として成長する。このような材料がシリコン
表面上に存在すると、その後のGaAs等の化合物半導
体の成長において、表面に付着した原子の表面拡散が制
限され、島状結晶の成長が抑制される。
うアニール等、様々な手法が検討されている。
知る限りにおいて、表面形状(モホロジ)の良好なGa
As/Si基板の製造は極めて困難である。上述の2段
階成長法を用いた場合、10nm〜20nm程度の凹凸
が発生するのを阻止するのは極めて困難である。
改善することのできるSi基板上のIII−V族化合物
半導体結晶の成長方法を提供することである。
晶の成長方法は、Si基板上に第1の単結晶III−V
族化合物半導体層を成長する第1成長工程と、前記第1
の単結晶III−V族化合物半導体層を研磨して、研磨
表面を得る工程と、III族原料として初期にはIII
族原子にエチル基が結合した原料を少なくとも一部用
い、その後にはIII族原子にメチル基が結合した原料
を一部用いて、前記研磨表面上に第2の単結晶III−
V族化合物半導体層を有機金属気相成長法で成長する第
2成長工程とを含む。
を成長し、この単結晶III−V族化合物半導体層を研
磨して研磨表面を得れば、ある程度平坦な表面が得られ
る。
学的には乱れた表面であり、多数の転位を含む。この転
位を含む研磨表面上に、まずIII族原子にエチル基が
結合した原料を少なくとも一部用いて、単結晶III−
V族化合物半導体層を成長すると、表面形状(モホロ
ジ)の優れた単結晶層が得られる。
用いた有機金属気相成長法は、成長速度が遅く、反応炉
に堆積が生じやすい。したがって、厚い単結晶層をII
I族原子にエチル基が結合した原料のみを用いて成長す
ることは困難である。
結合した原料に切り換えるか、混合することにより、所
望の厚さの単結晶III−V族化合物半導体層を良好な
モホロジで成長することが可能となる。
験と共に説明する。図1は、研磨表面を有するGaAs
/Si基板の作成を説明するための断面図である。ま
ず、<011>方向に約3度傾斜した(100)面を有
するSi傾斜基板を準備する。
1を水素雰囲気中で約1000℃に加熱する。Si基板
31表面のSiO2 層は、水素によって還元され、除去
される。
2 層を除去されたSi基板表面は、2原子層の段差を有
する階段構造の表面となる。各段差が2原子層の高さを
有するため、この表面上にGaAsを結晶成長した時、
段差部においても同一原子層が連続するようになる。
熱し、有機金属気相成長法(MOCVD)によってSi
傾斜基板31の上に低温バッファGaAs層を成長す
る。この工程においては、まずSi傾斜基板31の上
に、図1(C)に示すように、アモルファスGaAsの
島状領域32が成長し、やがて図1(D)に示すよう
に、隣接するGaAs島状領域32が合体してSi傾斜
基板31の表面を覆い尽くすアモルファスGaAs層3
3が成長する。
℃程度の通常の成長温度までSi傾斜基板31を昇温す
る。この昇温工程によって、低温GaAsバッファ層3
3は結晶化し、図1(E)に示すような第1GaAs単
結晶バッファ層34を形成する。
aAsバッファ層34の上に、第2GaAsバッファ層
35をMOCVDによりエピタキシに成長する。この工
程までが、従来より知られた2段階成長法である。
第2バッファ層35の表面を次亜塩素酸ソーダの水溶液
を塗布しながら、バフ研磨を行なうことにより、平坦な
研磨表面36を形成する。このような工程により、外見
上は平坦な表面を有する単結晶GaAs層が得られる。
表面を有するGaAs/Si基板上に、どのようにすれ
ばモホロジに優れたエピタキシ層が成長できるかを原料
ガスを変えて調べた。実験の結果、成長に用いる原料ガ
スによって再成長結晶の表面モホロジが大きく変化する
ことを見い出した。
る。まず、研磨表面を有するGaAs/Si基板とし
て、膜厚約1μmのGaAs層を有するものを準備し
た。研磨表面上に、成長圧力約76Torrで膜厚0.
6〜0.7μmのGaAs層を以下の原料を用いて成長
した。再成長層の膜厚を0.6〜0.7μmに設定した
のは、高電子移動度トランジスタ(HEMT)用結晶の
標準的膜厚に揃えるためである。
をTMGa (4).TMGaとTEGaの混合ガス(流量比は、T
MGa/TEGa=0.7/0.3) まず、条件(1)と(2)については、成長温度を60
0〜720℃に変化させ、成長速度は8〜10Å/sと
なるように流量を設定した。III族とV族の流量比
(V/III比)は約20とした。なお、条件(1)に
ついては、V/III比を10から50まで変化させる
実験も行なった。さらに、条件(1)については、成長
圧力を760Torrにする成長も行なった。
て得られた表面粗さの成長温度依存性を示すグラフであ
る。GaソースとしてTMGaを用いた成長において
は、成長温度約630℃では表面粗さが30nm近くも
あり、成長温度を高くするにつれて表面粗さは減少する
が、成長温度約720℃においても表面粗さは約6.5
nmあった。
を用いた成長においては、成長温度約630℃におい
て、表面粗さは約3.8nmであり、成長温度約720
℃においては表面粗さは約2.6nmとなった。これら
の実験結果からGaソースとしてTEGaを用いると、
表面粗さが減少すると共に、成長温度依存性が小さくな
ることが判った。
うに、III族原子にメチル基がついたものは原料の分
解温度が高く、基板表面にGa(CH3 )3 の形で到達
し、GaAs層表面を拡散中にGaとメチル基に分解
し、結晶成長するものと考えられている。
aのように、III族原子にエチル基がついたものは、
III族原子とエチル基の結合が弱いために、約500
℃で完全に分解し、GaAs表面にはGa原子の形で到
達する。
a原子の形で到達する方が表面モホロジの改善に有効で
あるとも考えられる。そこで、Ga原子をGaソースと
する分子線エピタキシ(MBE)法の成長も行なった。
到達することにより、表面モホロジが改善されるのであ
れば、MBE法の成長によって、表面モホロジの優れた
エピタキシャル層が得られることになる。
に、成長温度650℃でGaAs層を0.6μm成長し
たところ、図4(A)の結晶構造を示す写真に示すよう
な極めて凹凸の大きい表面が得られた。なお、図4
(A)下部に測定した結晶面高さの分布例を示す。表面
粗さは高さで約50nm近くもあり、表面モホロジはか
えって悪くなっている。
だけでは表面荒れは小さくならず、MOCVDで用いた
V族原料であるAsH3 と、MBE法で用いたV族原料
であるAsのようなV族元素の原料の差も何らかの形で
表面粗さ(あるいは平坦性)に寄与していることが読み
取れる。
してTMGaを用いたMOCVDによって成長したGa
As層は、図4(B)の結晶構造を示す写真に示すよう
な表面を有する。このように、GaソースとしてTMG
aを用いると、成長層表面に深いピットが生じる。
低圧(76Torr)の実験結果から、低圧の場合は、
図4(B)に示すようなピット状の表面荒れが発生し、
常圧の場合は逆に***状の表面荒れが発生することも判
明した。この結果から、成長圧力は基板表面での分解種
に影響を与えることが示唆されている。
ろ不明であるが、上述の実験から減圧MOCVDによ
り、GaソースとしてTEGaを用いると、表面荒れが
抑制されることが判明した。なお、その他の成長条件、
V−III比、成長速度については明確な依存性は見い
出せなかった。
面上のIII−V族化合物半導体結晶を、III族元素
にエチル基が結合した原料を用いて成長しようとする
と、以下のような問題が生じる。
低い。このため、モル流量が大きく取れず、成長速度は
1〜2Å/s程度となってしまう。したがって、膜厚の
大きい層を成長するためには、成長時間がかかり、スル
ープットが低下する。
に分解し易く、反応炉の壁面にも分解物が付着し易い。
大量生産においては、図5に示すようなバレル型反応炉
を用いることが多い。このような装置において、分解の
ため原料ガス導入口付近に多量の分解物が付着すると、
その剥がれが生じた時には成長層内に多数の表面欠陥が
生じる。
の回りに複数の傾斜面を有するサセプタ41の傾斜面上
に、複数の基板42が設置される。このサセプタ41上
方に、原料ガス導入口44が設けられており、サセプタ
41を回転させながら原料ガス導入口44より原料ガス
を導入し、結晶成長を行なう。
いると、原料ガス導入口44近傍の反応炉壁表面にも付
着物46が堆積する。この堆積物が厚くなり、壁面から
剥がれると、多量のゴミが落下し、成長層内に結晶欠陥
を発生させる。
TEGaを用いることは実用上、不可能である。そこ
で、本発明者は、成長の初期においては、少なくとも部
分的にTEGaを用い、どのような表面モホロジが得ら
れるかを調べた。これが条件(3)および(4)であ
る。
を概略的に説明する。図2(A)、(B)は、条件
(3)を示す。図2(A)に示すように、まずGaソー
スとしてTEGaを用い、V族原料してAsH3 を用い
て減圧MOCVD法によりGaAs層37を成長する。
後、図2(B)に示すように、GaソースをTMGaに
切り換え、V族元素としてはAsH3 を用いて、さらに
減圧MOCVD法により、GaAs層38を成長する。
aを用いてまず50nmのGaAs層を成長し、次にT
MGaに原料ガスを切り換え、さらに0.65μmのG
aAs層38を成長する。
aソースとしてTMGaとTEGaの両方を用い、V族
原料としてはAsH3 を用いて減圧MOCVD法によ
り、GaAs層39を約0.6μm成長する。
層表面の結晶構造を表す顕微鏡写真を示す。図から明ら
かなように、図4(B)で見られたような深いピットは
完全に消滅し、滑らかな表面が得られている。
の透過電子線顕微鏡測定を行ない、転位の形態を比較し
たが、原料ガスとしてTMGaとTEGaを用いた場合
について有意義な差は見られなかった。
よって、転位を減らす作用はないものと考えられる。し
かしながら、成長表面における顕著な差から転位に付随
する結晶の乱れをTEGaによる成長によって埋め込む
ことができるのではないかと考えられる。
あるが、薄い層であっても一旦エチル系原料で結晶層を
成長すれば、その後、その上にメチル系原料を用いて成
長を行なっても表面の粗さが抑制できることが判明し
た。
エチル系原料メチル系原料を混合した場合に、どのよう
な表面が得られるかを確認するために行なった条件
(4)の実験の結果は、図6(A)とほとんど変わらな
い表面を発生した。
る場合、初期にエチル系原料で成長すべき層の最小膜厚
については未だ実験的裏付けを得ていないが、その他の
状況の考察から約10nm以上あればよいものと思われ
る。
くすると、上述した大量生産における弊害を発生するた
め、約100nm以下とすることが好ましいと考えられ
る。また、エチル系原料とメチル系原料を混合する場合
は、エチル系原料を約0.3とした場合、純エチル系原
料を用いた場合とほとんど変わらない結果が得られたこ
とより、エチル系原料が約0.1以上あればよいものと
考察される。
るInドープの結晶層を成長した。結晶成長初期には、
約50nmのGaAs層をGaソースとしてTEGaを
用いて成長した。
層をIII族原料としてTMAl、TEGa、TEIn
を用い、Inの濃度を約1E20cm-3となるようにし
て、成長温度約650℃、成長圧力約76Torrで成
長した。
を、図6(B)に示す。インジウムドープにより表面モ
ホロジが減少し、表面粗さは約2nm程度まで減少し
た。インジウムを添加すると、表面モホロジが改善でき
る他、移動度も高めることができる。ただし、禁止帯幅
は若干減少する。
III−V族化合物半導体装置を成長する場合を以下に
簡単に説明する。図7は、シリコン基板上に形成したI
II−V族化合物半導体のHEMTの構成を概略的に示
す。研磨表面を有するGaAs/Si基板の上に、MO
CVD法により成長温度約650℃、成長圧力約76T
orrで積層構造を成長し、HEMT装置を作成した。
GaAs層を2段階成長法により成長し、その後研磨を
行なって研磨表面を有する厚さ約2μmのGaAsバッ
ファ層2を有するGaAs/Si基板を準備する。この
GaAs/Si基板の研磨表面上に、まずGaソースと
してTEGaを用いて厚さ約50nmのGaAsバッフ
ァ層3aを成長する。
え、III族原料としてさらにトリメチルアルミニウム
(TMAl)を用い、厚さ約400nmのAlGaAs
バッファ層3bを成長する。
い、厚さ約200nmのi型GaAs電子走行層4を成
長する。GaソースとしてTMGaを用いることによ
り、成長速度を高めることができる。成長速度を一定と
すれば、原料ガスの流量を低減することができる。
てTEGaを用い、AlソースとしてTEAlまたはT
MAlを用いて厚さ約1nmのi型AlGaAsスペー
サ層5を成長し、続いてGaソースとしてTEGa、A
lとしてTMAlを用い、n型不純物源としてSi2 H
6 を用いてSiドープのn型AlGaAs層6を厚さ約
38nm成長する。
を用いたのは、TMGaと較べ、TEGaを用いた場合
には成長速度が遅くなり、薄い膜厚を精度良くコントロ
ールすることが容易になるためである。
MGaを用い、不純物源としてSi2 H6 を用いてSi
ドープのn型GaAsキャップ層7を厚さ約50nm成
長する。
の粗さを、原子間力顕微鏡で測定したところ、表面粗さ
は高さ方向で約4nmであった。この値は、研磨と再成
長を行なわない従来の連続成長の場合に較べ、約1/5
の値であった。なお、成長時間は全ての層をエチル系原
料を用いて成長した場合と較べ、約半分になった。
ゲート電極8を形成し、ゲート電極8の両側のキャップ
層7表面上にソース電極9、ドレイン電極10を形成す
る。なお、n型層6、7の不純物濃度は、たとえば約
1.5×1018cm-3程度とする。
EMTと、デプレッション(D)モードHEMTとを集
積化したIII−V族化合物半導体装置の構成を示す。
図7に示す構成のキャップ層7の上に、さらにInをド
ープしたn型Al0.28Ga0.72As:Inエッチングス
トッパ層19およびn型GaAs第2キャップ層20が
形成されている。
電子供給層6の上に、Eモードゲート電極23、キャッ
プ層7の上にDモードゲート電極24を形成している。
これらのゲート電極を挟んでソース電極、ドレイン電極
を形成すれば、EモードHEMTおよびDモードHEM
Tが得られる。
構造におけるシート電子濃度と移動度の測定例を以下に
説明する。なお、比較のため、GaAs基板上にHEM
T構造を形成した場合と、Si基板上にGaAs層を形
成し、研磨なしにHEMT構造を形成した場合の測定も
合わせて行なった。なお、成長温度は全て650℃、成
長圧力は76Torrであった。
いると、エチル系原料のみを用いた場合と較べ、やや移
動度が減るが、インジウムをドープすることによってG
aAs基板上に成長したものとかなり近い移動度が得ら
れた。また、GaAs/Si基板上の電子走行層の移動
度としては、研磨なしの場合と較べ、著しく改善された
値が得られている。
明したが、本発明はこれらに制限されるものではない。
たとえば、Si基板上に成長する第1のバッファ層とし
て、GaAsの代わりにAlAsを用いることもでき
る。この場合、エチル系原料してはトリエチルアルミニ
ウム(TEAl)を用いることができる。
任意に選択することができる。また、成長圧力は数To
rrから約500Torrの間で任意に選択することが
できるが、その内でも100〜50Torrの間が最も
好適である。
得るためには、100Torr以下の圧力が好ましいの
であるが、50Torr以下の圧力では成長膜中にカー
ボンが取り込まれ易い傾向にあるのである。
化合物半導体装置を製造することができる。たとえば、
横方向に電流を流す種々の電界効果型トランジスタや縦
方向に電流を流すヘテロバイポーラトランジスタ(HB
T)等を製造することができる。
が可能なことは当業者に自明であろう。
表面モホロジが優れたSi基板上のIII−V族化合物
半導体結晶を得ることのできる成長方法が提供される。
説明するための概略断面図である。
I−V族化合物半導体層を成長する結晶成長方法を説明
するための断面図である。
用いた時の成長温度に対する表面粗さの関係を示すグラ
フである。
成長した時の結晶構造を示す顕微鏡写真である。
構造を示す顕微鏡写真である。
示す断面図である。
Claims (11)
- 【請求項1】 Si基板上に第1の単結晶III−V族
化合物半導体層を成長する第1成長工程と、 前記第1の単結晶III−V族化合物半導体層を研磨し
て、研磨表面を得る工程と、 III族原料として初期にはIII族原子にエチル基が
結合した原料を少なくとも一部用い、その後にはIII
族原子にメチル基が結合した原料を一部用いて、前記研
磨表面上に第2の単結晶III−V族化合物半導体層を
有機金属気相成長法で成長する第2成長工程とを含む化
合物半導体結晶の成長方法。 - 【請求項2】 前記有機金属気相成長法のガス圧が約5
00Torr以下である請求項1記載の化合物半導体結
晶の成長方法。 - 【請求項3】 前記有機金属気相成長法のガス圧が50
〜100Torrの領域内で選択される請求項2記載の
化合物半導体結晶の成長方法。 - 【請求項4】 前記III族原子にエチル基が結合した
原料がトリエチルガリウムであり、前記III族原子に
メチル基が結合した原料がトリメチルガリウムである請
求項1記載の化合物半導体結晶の成長方法。 - 【請求項5】 前記トリエチルガリウムを用いて成長す
る単結晶III−V族化合物半導体層の厚さが約10〜
100nmである請求項4記載の化合物半導体層結晶の
成長方法。 - 【請求項6】 前記第2成長工程が、III族原料とし
てIII族原子にエチル基が結合した原料とIII族原
子にメチル基が結合した原料との混合ガスを用いる請求
項1または2記載の化合物半導体結晶の成長方法。 - 【請求項7】 前記III族原子にエチル基が結合した
原料がトリエチルガリウムであり、前記III族原子が
メチル基と結合した原料がトリメチルガリウムである請
求項6記載の化合物半導体結晶の成長方法。 - 【請求項8】 前記混合ガス中III族原子にエチル基
が結合した原料のIII族元素の全原料に関するモル流
量比が約0.1以上である請求項7記載の化合物半導体
結晶の成長方法。 - 【請求項9】 前記III族原子にエチル基が結合した
原料がトリエチルガリウム、トリエチルアルミニウム、
これらの混合物の一種である請求項1または2記載の化
合物半導体結晶の成長方法。 - 【請求項10】 前記III族原子がメチル基と結合し
た原料が、トリメチルガリウム、トリメチルアルミニウ
ム、またはこれらの混合物のいずれかである請求項1、
2、9のいずれかに記載の化合物半導体結晶の成長方
法。 - 【請求項11】 前記第2成長工程が、III族原料と
してトリエチルガリウムを用い、i型GaAsで形成さ
れる第1のバッファ層を成長する工程と、III族原料
としてトリメチルガリウムを用い、i型AlGaAsで
形成される第2のバッファ層とi型GaAsで形成され
る活性層を成長する工程とを含む請求項1、2、9、1
0のいずれかに記載の化合物半導体結晶の成長方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05050026A JP3093904B2 (ja) | 1993-02-16 | 1993-02-16 | 化合物半導体結晶の成長方法 |
US08/117,944 US5399522A (en) | 1993-02-16 | 1993-09-08 | Method of growing compound semiconductor |
FR9310909A FR2701599B1 (fr) | 1993-02-16 | 1993-09-14 | Procédé de croissance d'un semiconducteur composite. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05050026A JP3093904B2 (ja) | 1993-02-16 | 1993-02-16 | 化合物半導体結晶の成長方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06244112A true JPH06244112A (ja) | 1994-09-02 |
JP3093904B2 JP3093904B2 (ja) | 2000-10-03 |
Family
ID=12847496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05050026A Expired - Lifetime JP3093904B2 (ja) | 1993-02-16 | 1993-02-16 | 化合物半導体結晶の成長方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5399522A (ja) |
JP (1) | JP3093904B2 (ja) |
FR (1) | FR2701599B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400808B1 (ko) * | 1997-06-24 | 2003-10-08 | 매사츄세츠 인스티튜트 오브 테크놀러지 | 그레이드된 GeSi층 및 평탄화를 사용한 Si상의 Ge의 쓰레딩 전위 밀도 제어 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0720243A3 (en) * | 1994-12-27 | 1998-07-01 | Fujitsu Limited | Method of fabricating compound semiconductor device and optical semiconductor device |
US6188090B1 (en) * | 1995-08-31 | 2001-02-13 | Fujitsu Limited | Semiconductor device having a heteroepitaxial substrate |
US7227176B2 (en) | 1998-04-10 | 2007-06-05 | Massachusetts Institute Of Technology | Etch stop layer system |
US6602613B1 (en) | 2000-01-20 | 2003-08-05 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
WO2001054175A1 (en) * | 2000-01-20 | 2001-07-26 | Amberwave Systems Corporation | Low threading dislocation density relaxed mismatched epilayers without high temperature growth |
JP2004507084A (ja) * | 2000-08-16 | 2004-03-04 | マサチューセッツ インスティテュート オブ テクノロジー | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス |
US6649480B2 (en) * | 2000-12-04 | 2003-11-18 | Amberwave Systems Corporation | Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
US20020100942A1 (en) * | 2000-12-04 | 2002-08-01 | Fitzgerald Eugene A. | CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
US6724008B2 (en) | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6830976B2 (en) * | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6723661B2 (en) * | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6703688B1 (en) * | 2001-03-02 | 2004-03-09 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
WO2002082514A1 (en) * | 2001-04-04 | 2002-10-17 | Massachusetts Institute Of Technology | A method for semiconductor device fabrication |
WO2003025984A2 (en) * | 2001-09-21 | 2003-03-27 | Amberwave Systems Corporation | Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same |
WO2003028106A2 (en) | 2001-09-24 | 2003-04-03 | Amberwave Systems Corporation | Rf circuits including transistors having strained material layers |
AU2003222003A1 (en) * | 2002-03-14 | 2003-09-29 | Amberwave Systems Corporation | Methods for fabricating strained layers on semiconductor substrates |
US7307273B2 (en) * | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
US7335545B2 (en) * | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US7615829B2 (en) * | 2002-06-07 | 2009-11-10 | Amberwave Systems Corporation | Elevated source and drain elements for strained-channel heterojuntion field-effect transistors |
US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
US6946371B2 (en) * | 2002-06-10 | 2005-09-20 | Amberwave Systems Corporation | Methods of fabricating semiconductor structures having epitaxially grown source and drain elements |
US6982474B2 (en) * | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
WO2004019391A2 (en) | 2002-08-23 | 2004-03-04 | Amberwave Systems Corporation | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
US7594967B2 (en) * | 2002-08-30 | 2009-09-29 | Amberwave Systems Corporation | Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy |
WO2004068556A2 (en) * | 2003-01-27 | 2004-08-12 | Amberwave Systems Corporation | Semiconductor structures with structural homogeneity |
JP4585510B2 (ja) * | 2003-03-07 | 2010-11-24 | 台湾積體電路製造股▲ふん▼有限公司 | シャロートレンチアイソレーションプロセス |
US20060113603A1 (en) * | 2004-12-01 | 2006-06-01 | Amberwave Systems Corporation | Hybrid semiconductor-on-insulator structures and related methods |
US7393733B2 (en) * | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
US7795605B2 (en) * | 2007-06-29 | 2010-09-14 | International Business Machines Corporation | Phase change material based temperature sensor |
US8399580B2 (en) | 2010-08-11 | 2013-03-19 | Chevron Philips Chemical Company Lp | Additives to chromium catalyst mix tank |
GB201213673D0 (en) | 2012-08-01 | 2012-09-12 | Ucl Business Plc | Semiconductor device and fabrication method |
DE112013007031B4 (de) | 2013-06-28 | 2022-02-24 | Intel Corporation | Auf selektiv epitaktisch gezüchteten III-V-Materialien basierende Vorrichtungen |
CN114914296B (zh) * | 2022-07-19 | 2022-09-16 | 江西兆驰半导体有限公司 | 一种外延片、外延片制备方法及高电子迁移率晶体管 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4008106A (en) * | 1975-11-13 | 1977-02-15 | The United States Of America As Represented By The Secretary Of The Army | Method of fabricating III-V photocathodes |
US4174422A (en) * | 1977-12-30 | 1979-11-13 | International Business Machines Corporation | Growing epitaxial films when the misfit between film and substrate is large |
JPS5987814A (ja) * | 1982-11-12 | 1984-05-21 | Hitachi Ltd | 3−v族化合物半導体の製造方法 |
US4910167A (en) * | 1987-11-13 | 1990-03-20 | Kopin Corporation | III-V Semiconductor growth initiation on silicon using TMG and TEG |
JPH01207920A (ja) * | 1988-02-16 | 1989-08-21 | Oki Electric Ind Co Ltd | InP半導体薄膜の製造方法 |
JP2848404B2 (ja) * | 1989-08-17 | 1999-01-20 | 富士通株式会社 | ▲iii▼―▲v▼族化合物半導体層の形成方法 |
-
1993
- 1993-02-16 JP JP05050026A patent/JP3093904B2/ja not_active Expired - Lifetime
- 1993-09-08 US US08/117,944 patent/US5399522A/en not_active Expired - Lifetime
- 1993-09-14 FR FR9310909A patent/FR2701599B1/fr not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400808B1 (ko) * | 1997-06-24 | 2003-10-08 | 매사츄세츠 인스티튜트 오브 테크놀러지 | 그레이드된 GeSi층 및 평탄화를 사용한 Si상의 Ge의 쓰레딩 전위 밀도 제어 |
Also Published As
Publication number | Publication date |
---|---|
FR2701599A1 (fr) | 1994-08-19 |
JP3093904B2 (ja) | 2000-10-03 |
US5399522A (en) | 1995-03-21 |
FR2701599B1 (fr) | 1995-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
KR101151933B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
US20010055660A1 (en) | Bulk single crystal gallium nitride and method of making same | |
US6372981B1 (en) | Semiconductor substrate, solar cell using same, and fabrication methods thereof | |
JPH01225114A (ja) | 半導体薄膜の製造方法 | |
JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
US5402748A (en) | Method of growing a compound semiconductor film | |
US5107317A (en) | Semiconductor device with first and second buffer layers | |
US5834362A (en) | Method of making a device having a heteroepitaxial substrate | |
JPH05175150A (ja) | 化合物半導体及びその製造方法 | |
US6188090B1 (en) | Semiconductor device having a heteroepitaxial substrate | |
TWI360186B (ja) | ||
US5141569A (en) | Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate | |
JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP3189061B2 (ja) | 化合物半導体装置の製造方法 | |
JP2000068497A (ja) | GaN系化合物半導体装置 | |
JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
JPH06104193A (ja) | 化合物半導体結晶の気相成長方法及びその装置 | |
US5183778A (en) | Method of producing a semiconductor device | |
JP2735190B2 (ja) | 分子線エピタキシヤル成長方法及び成長装置 | |
JP3771679B2 (ja) | 化合物半導体膜の気相堆積方法 | |
KR960004904B1 (ko) | 다공성 실리콘기판위에 갈륨비소를 성장하는 방법 | |
JP2649928B2 (ja) | 半導体ウエハの製造方法 | |
JPH07201747A (ja) | 化合物半導体層の形成方法 | |
JPH07201761A (ja) | 化合物半導体の成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |