JPH0574666A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0574666A
JPH0574666A JP23265591A JP23265591A JPH0574666A JP H0574666 A JPH0574666 A JP H0574666A JP 23265591 A JP23265591 A JP 23265591A JP 23265591 A JP23265591 A JP 23265591A JP H0574666 A JPH0574666 A JP H0574666A
Authority
JP
Japan
Prior art keywords
chip
corner
azimuth
identification mark
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23265591A
Other languages
English (en)
Inventor
Masato Ishiguro
正人 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23265591A priority Critical patent/JPH0574666A/ja
Publication of JPH0574666A publication Critical patent/JPH0574666A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 チップ搭載方向を識別するための方位識別マ
ークに関し,マークを省略し,チップ面積を増加せず容
易かつ明瞭に識別することを目的とする。 【構成】 表面に搭載方向を識別するための方位識別マ
ーク2を有する半導体チップ1を搭載する半導体装置に
おいて,方位識別マーク2は,半導体チップ1上に少な
くとも回路形成領域3の一部を囲み矩形に設置された電
源配線4の角のうち他の三つの角と異なる形をした一つ
の角を有して構成し,及び,チップの対角線上にボンデ
ングのための複数の位置決め用マークが設けられた半導
体チップを搭載する半導体装置において,チップの搭載
方向を識別するための方位識別マークは,チップ中心に
関して非対象な形の2つの位置決め用マークを有してな
ることを特徴として構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に関し,特に
チップ面積を増加することなくチップ搭載方向の識別を
容易にするための方位識別マークに関する。
【0002】半導体装置の集積化が進んだ今日,多数の
入出力パッドをチップ上に配置する必要から,入出力パ
ッドをチップ周辺部に上下左右対象に設けることが多
い。このため,入出力パッドの配列からはチップの向き
を検知することができず,ボンデング等の際にチップ搭
載方向を誤認することがある。
【0003】そこで,チップ面積を増加することなくチ
ップの向きを容易に認識できる方位識別マークが必要と
されている。
【0004】
【従来の技術】図4は従来の方法の実施例平面図であ
り,図4(a)は半導体チップのパターン形状を,図4
(b)は半導体チップをDIPパッケージに搭載したも
のを表している。以下,図4を参照して従来の技術を説
明する。
【0005】従来,方向性を有するチップ1を基体6に
搭載する際,例えばワイヤボンデングをするためにチッ
プ1をパッケッージに搭載する際に,チップ1の方向を
認識するためにチップ1上に設けられた方位識別マーク
2を用いてチップ1搭載方向を確認していた。
【0006】かかる方位識別マーク2は,機器を用いて
又は肉眼で容易に認識されねばならない。このため,例
えば図4(a)中の矢印形の方位識別マーク2の如く特
徴のある形をした且つ誤認を生ずることがないように大
きなパターンが用いられる。
【0007】しかも,認識を容易にし誤認を防ぐために
方位識別マークの周囲には回路パターンを初めとして他
のパターンを配置することができない。従って,半導体
回路を構成する回路パターン,例えば回路形成領域3と
その周辺に配置された入出力回路5,及び入出回路5に
重ねて回路形成領域3を囲み配置された電源配線4のパ
ターンの他に,直接回路機能とは関係しない方位識別マ
ークを設置するための領域と,その周囲に十分な広さの
スペースとを確保する必要があり,このためチップ面積
の増加を招来していた。
【0008】この好ましくないチップ面積の増加は,目
視検査用として大きなパターンを必要とするとき著しく
不利となり,目視検査を困難なものにしていた。
【0009】
【発明が解決しようとする課題】上記のように従来の方
法は,方位識別マークを大きく,かつ周囲に十分なスペ
ースを設けて配置しなければならないので,チップ面積
が増加するという欠点がある。
【0010】本発明は,半導体チップ上に設けられた回
路の一部又はボンデングの際に用いられる位置合せマー
クに方位識別マークの機能を付加して方位識別マークを
省略することにより,チップ面積を増加することなく容
易かつ明瞭にチップ方位を識別できるチップを有する半
導体装置を提供することにある。
【0011】
【課題を解決するための手段】図1は本発明の第一実施
例平面図であり,図1(a)は半導体チップのパターン
形状を,図1(b)は半導体チップをパッケージに搭載
したものを表している。
【0012】図3は本発明の第二実施例平面図であり,
半導体チップに設けられた位置決め用マークを表してお
り,図3(a),(b)はそれぞれ図3中の(a),
(b)部分の部分拡大図であり,位置決めマークの形を
表している。
【0013】上記課題を解決するために,本発明の第一
の構成は,図1を参照して,表面に搭載方向を識別する
ための方位識別マーク2を有する半導体チップ1を搭載
した半導体装置において,該方位識別マーク2は,該半
導体チップ1上に少なくとも回路形成領域3の一部を囲
み矩形に設置された電源配線4の角のうち他の三つの角
の形と異なる形をした一つの角を有してなることを特徴
として構成され,及び,第二の構成は,図3を参照し
て,チップ1の中心を通る線上にボンデングのための複
数の位置決め用マーク7,8が設けられた半導体チップ
1を搭載した半導体装置において,該チップ1の搭載方
向を識別するための方位識別マーク2は,該チップ1の
中心に関して非対象な形の2つの該位置決め用マーク
7,8を有してなることを特徴として構成される。
【0014】
【作用】本発明の構成では,図1及び図3を参照して,
チップ方位を識別するためのパターンは,矩形の電源配
線4の一角,又はボンデング時の位置決め用マーク7,
8が用いられる。
【0015】従って,チップ方位識別マークを特別に設
ける必要がないから,チップ面積を低減することができ
る。さらに,電源配線は,太く,かつ上層に設けられる
から明瞭に識別できる。従って,機器による識別が容易
であり,さらに目視による識別も可能とすることができ
る。
【0016】また電源配線は,回路パターンの周辺に配
置されることが多く,とくにその角の外側には回路パタ
ーンは設けられないから,パターンの誤認が少ない。な
お,位置決め用マークはその目的から明瞭かつ誤認を生
じないように設けられている。
【0017】次に本発明の構成に基づく方位識別につい
てのべる。機器によりチップ方位の認識をする場合に
は,機器の視野が狭くかつ特定の位置に制限されること
から,チップ全体を観測することができず, チップの特
定位置の小さな領域の中のパターンのみからチップ方位
を特定しなければならない。
【0018】本発明の第一の構成では,図1を参照し
て,チップ1上に少なくとも回路形成領域3の一部を囲
み矩形に電源配線4が設置され,その電源配線4の方位
識別マーク2とすべき一角が他の角の形とは異なる形に
形成されている。
【0019】かかる電源配線4を有するチップ1では,
チップが正常な搭載方位に置かれた場合には,方位識別
マーク2が本来在るべき位置に電源配線4の方位識別マ
ーク2とされた角が位置して機器の視野にはいり,しか
もその角の形が与えられた方位識別マークと一致する。
【0020】他方,チップ1が異常な方位で搭載された
場合には,かかる位置には方位識別マーク2とは形の異
なる電源配線4の他の角が位置する,又は角が位置しな
いから,機器の視野内に方位識別マーク2と一致するパ
ターンは見られない。
【0021】従って,方位識別マーク2の本来在るべき
位置を視野内に含む機器を用いて,電源配線4の角と方
位識別マーク2との同一性を判定することにより,チッ
プ1の搭載方位が正常か否かを容易に識別することがで
きる。
【0022】即ち,電源配線4の一角という特定位置の
かつ制限された範囲内でも,容易にチップ方位を確認で
きるのである。従来の位置決め用マークは,チップ中心
を通る対角線上に中心対称の位置に配置された中心対称
のパターンから形成されていた。これでは,180度の
チップの回転に対してパターンの変化はなく,従ってチ
ップ方位の180度回転を識別することができない。
【0023】本発明の第二の構成では,図3を参照し
て,チップ1の中心を通る線上に設けられた複数の位置
決め用マーク7,8の形に関する関係は,チップ1中心
に対して非対象パターンとなっている。
【0024】このため,チップ1を180度回転したと
き,方位識別マークとされた位置決め用マーク7が本来
在るべき位置には,中心から対称位置にある位置決め用
マーク8が位置する。しかし,この位置決め用マーク8
は方位識別マークとされた位置決め用マーク7とは中心
非対称のパターンから成るため,常にパターンは一致し
ない。
【0025】従って,パターンが中心非対称に作られた
複数の位置決め用マーク7,8を用いて,一つの位置決
め用マーク7が在る特定位置のかつ制限された範囲内で
も,容易にチップ方位を確認できるのである。
【0026】なお,チップが90度,270度回転した
とき,或いは180度回転しても位置決め用マークが中
心から異なる位置に設けられているときは,位置決め用
マークが本来在るべき位置に位置決め用マークが位置し
ないから容易に識別される。
【0027】
【実施例】本発明を実施例を参照して説明する。本発明
の第一実施例では,図1(a)を参照して,辺長略8m
mの略正方形の半導体集積回路チップ1上に,回路形成
領域3とその周囲に入出力回路5が設けられ,さらに回
路形成領域3を囲むの矩形の電源配線が入出力回路5の
上を通して設けられる。
【0028】電源配線4の幅は例えば200μmであ
り,その角の3つは例えば200μmで45度の隅取り
がされた形に沿って設けられる。即ち,延長するとその
角を直角に挟む二つの配線が,その角において45度で
接続する配線を介して接続されている。従って,これら
3つの角には矩形の配線の頂点は設けられていない。
【0029】他方電源配線4の残りの一角には直交する
配線からなる矩形の頂点がそのまま形成されており,方
位識別マーク2として用いられる。次いで,図1(b)
を参照して,基体6例えばDIPパッケージにチップを
搭載して,チップ上の入出力パッドとパッケージ上のパ
ッドとをワイヤボンデングして接続する。
【0030】ボンデング装置の方位識別装置は,チップ
を正常に搭載したとき,装置の視野の中央に方位識別マ
ーク2とされた電源配線の角が位置するように調整され
る。方位の識別は,識別マークが直角を挟む2つの半直
線からなることを確認してなされる。
【0031】本実施例では,通常用いられている形の電
源配線を一部変更するだけで,容易に本発明を適用でき
る。また,電源配線は視認できるので,目視による検査
が容易である。
【0032】図2は本実施例の変形例平面図であり,半
導体チップのパターン形状を表している。本変形例で
は,電源配線4の方位識別マークとなる角が,隅取りさ
れた形の配線に形成され,他の3つの角には電源配線4
の頂点がそのまま形成される。
【0033】従って,隅取りされたパターンの観測をも
って正常な搭載方向と認識する。本変形例は,電源配線
4の3つの角が直角になるから,その内部の回路パター
ンを無駄なスペースを残さずに配置することが容易であ
る。
【0034】本発明の第三実施例は,図3を参照して,
半導体チップの対角線上にチップ中心から等距離の位置
に,ボンデング装置で用いる位置決め用マーク7,8を
設けたものである。
【0035】この2つの位置決め用マーク7,8は各
々,図3(a),(b)を参照して,2つの位置決め用
マーク7,8を結ぶ線と直交する面に対して面対称とな
る不等辺直角三角形の頂点に置かれた各3個の十字形の
マークからなる。
【0036】かかるマークの配置では中心対称軸は存在
しないから,チップの180度の回転を1つのマークを
構成する3個の十字の配置から識別できる。従って,狭
い視野の装置でも方位識別が可能となる。
【0037】また,本実施例は,位置決めと方位識別と
を同時に,同じ装置を用いてすることができるから既存
の装置を一部変更することで,簡便,迅速な判断をなす
ことができる。
【0038】なお,本発明はパッケージングするためだ
けに限られず,チップを方向性を有する基板上に搭載す
るために広く適用することができる。
【0039】
【発明の効果】本発明によると,明瞭に観測できる電源
配線の角又は位置合せマークを用いてチップ方位の識別
をすることができるから,チップ面積を増加することな
く容易かつ明瞭に搭載方位を識別できるチップを有する
半導体装置を提供でき,半導体装置の性能向上に寄与す
るところが大きい。
【図面の簡単な説明】
【図1】 本発明の第一実施例平面図
【図2】 本発明の第一実施例の変形例平面図
【図3】 本発明の第二実施例平面図
【図4】 従来の方法の実施例平面図
【符号の説明】
1 チップ 2 方位識別マーク 3 回路形成領域 4 電源配線 5 入出力回路 6 基体 7,8 位置決めマーク

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 表面に搭載方向を識別するための方位識
    別マーク(2)を有する半導体チップ(1)を搭載した
    半導体装置において, 該方位識別マーク(2)は,該半導体チップ(1)上に
    少なくとも回路形成領域(3)の一部を囲み矩形に設置
    された電源配線(4)の角のうち他の三つの角の形と異
    なる形をした一つの角を有してなることを特徴とする半
    導体装置。
  2. 【請求項2】 チップ(1)の対角線上にボンデングの
    ための複数の位置決め用マーク(7,8)が設けられた
    半導体チップ(1)を搭載した半導体装置において, 該チップ(1)の搭載方向を識別するための方位識別マ
    ーク(2)は,該チップ(1)の中心に関して非対象な
    形の2つの該位置決め用マーク(7,8)を有してなる
    ことを特徴とする半導体装置。
JP23265591A 1991-09-12 1991-09-12 半導体装置 Withdrawn JPH0574666A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23265591A JPH0574666A (ja) 1991-09-12 1991-09-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23265591A JPH0574666A (ja) 1991-09-12 1991-09-12 半導体装置

Publications (1)

Publication Number Publication Date
JPH0574666A true JPH0574666A (ja) 1993-03-26

Family

ID=16942711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23265591A Withdrawn JPH0574666A (ja) 1991-09-12 1991-09-12 半導体装置

Country Status (1)

Country Link
JP (1) JPH0574666A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007199082A (ja) * 2000-06-27 2007-08-09 Agere Systems Guardian Corp 集積回路の試験方法
WO2009122529A1 (ja) * 2008-03-31 2009-10-08 富士通株式会社 面状体のアライメント装置、製造装置、面状体のアライメント方法及び製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007199082A (ja) * 2000-06-27 2007-08-09 Agere Systems Guardian Corp 集積回路の試験方法
WO2009122529A1 (ja) * 2008-03-31 2009-10-08 富士通株式会社 面状体のアライメント装置、製造装置、面状体のアライメント方法及び製造方法
JPWO2009122529A1 (ja) * 2008-03-31 2011-07-28 富士通株式会社 面状体のアライメント装置、製造装置、面状体のアライメント方法及び製造方法
US8023112B2 (en) 2008-03-31 2011-09-20 Fujitsu Limited Alignment apparatus and fabrication apparatus for planar member and alignment method and fabrication method for planar member

Similar Documents

Publication Publication Date Title
US7294930B2 (en) Semiconductor device and manufacturing process therefor
US20060138657A1 (en) Semiconductor device and fabrication method thereof
JP5148825B2 (ja) 半導体装置および半導体装置の製造方法
US9761536B1 (en) Angle referenced lead frame design
JPH0574666A (ja) 半導体装置
CN114371325A (zh) 电流传感芯片
US8912671B2 (en) Semiconductor device having alignment mark
JP2008098225A (ja) 半導体装置
JP2871696B2 (ja) 集積回路装置
US10050011B2 (en) Method of manufacturing semiconductor device
KR20190009016A (ko) 지시 패턴을 포함하는 반도체 패키지
JP2000138146A (ja) アライメントマーク及び半導体ウエハ
JP3528366B2 (ja) 集積回路装置
JP2803260B2 (ja) 半導体装置の製造方法
JP2000232127A (ja) 半導体装置
JP3038904B2 (ja) 半導体集積回路
KR200302460Y1 (ko) 칩 적층을 위한 위치 인식 패턴이 구비된 반도체 칩
KR19990041909A (ko) 반도체 칩
CN104282658A (zh) 半导体元件
JPH03132048A (ja) 半導体装置
JP2014192297A (ja) 半導体装置及びその製造方法
JP2023037873A (ja) Icモジュール基板
JP2016189499A (ja) 半導体装置
JPH05251556A (ja) 半導体チップ
KR20020065047A (ko) 웨이퍼의 절삭 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203