JPH0574257A - 信号切り替え装置 - Google Patents
信号切り替え装置Info
- Publication number
- JPH0574257A JPH0574257A JP21537391A JP21537391A JPH0574257A JP H0574257 A JPH0574257 A JP H0574257A JP 21537391 A JP21537391 A JP 21537391A JP 21537391 A JP21537391 A JP 21537391A JP H0574257 A JPH0574257 A JP H0574257A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- relays
- data
- ram
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Keying Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は信号切り替え装置に関し、その目的
は、リレーに故障が発生した場合の不良解析が短時間で
行え、測定信号の信頼性を高めることができる信号切り
替え装置を提供することにある。 【構成】 複数の測定信号をそれぞれメカニカルリレー
組を介して選択的に出力する信号切り替え装置におい
て、測定信号の選択に伴う各メカニカルリレー組の開閉
回数をそれぞれカウントする手段と、これら各メカニカ
ルリレー組のそれぞれの開閉回数の累積値を逐次格納す
る手段を設け、必要に応じて各リレーの開閉回数の累積
値を確認できるように構成する。
は、リレーに故障が発生した場合の不良解析が短時間で
行え、測定信号の信頼性を高めることができる信号切り
替え装置を提供することにある。 【構成】 複数の測定信号をそれぞれメカニカルリレー
組を介して選択的に出力する信号切り替え装置におい
て、測定信号の選択に伴う各メカニカルリレー組の開閉
回数をそれぞれカウントする手段と、これら各メカニカ
ルリレー組のそれぞれの開閉回数の累積値を逐次格納す
る手段を設け、必要に応じて各リレーの開閉回数の累積
値を確認できるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は信号切り替え装置に関
し、更に詳しくは、例えばスキャナなどに使用される有
寿命部品であるリレーの交換時期の表示に関する。
し、更に詳しくは、例えばスキャナなどに使用される有
寿命部品であるリレーの交換時期の表示に関する。
【０００２】
【従来の技術】図４は信号切り替え装置の一種であるス
キャナのアプリケーションの一例を示すブロック図であ
り、ディジタルマルチメータに電圧，抵抗，電流等の複
数種類の測定信号の中から１つの信号を選択的に入力す
る例を示している。
キャナのアプリケーションの一例を示すブロック図であ
り、ディジタルマルチメータに電圧，抵抗，電流等の複
数種類の測定信号の中から１つの信号を選択的に入力す
る例を示している。
【０００３】図において、１０はスキャナ、２０はディ
ジタルマルチメータである。スキャナ１０の内部には測
定信号の種類毎に割り当てられた複数枚のリレーカード
１１１〜１１３が設けられていて、各リレーカードには
複数個のメカニカルリレー（以下単にリレーと略す）１
２が実装されている。図４の例では、リレーカード１１
１には直流電圧ＤＣＶまたは交流電圧ＡＣＶがそれぞれ
２個のリレーを組として入力され、リレーカード１１２
には抵抗Ｒがそれぞれ４個のリレーを組として入力さ
れ、リレーカード１１３には電流Ｉがそれぞれ２個のリ
レーを組として入力されている。
ジタルマルチメータである。スキャナ１０の内部には測
定信号の種類毎に割り当てられた複数枚のリレーカード
１１１〜１１３が設けられていて、各リレーカードには
複数個のメカニカルリレー（以下単にリレーと略す）１
２が実装されている。図４の例では、リレーカード１１
１には直流電圧ＤＣＶまたは交流電圧ＡＣＶがそれぞれ
２個のリレーを組として入力され、リレーカード１１２
には抵抗Ｒがそれぞれ４個のリレーを組として入力さ
れ、リレーカード１１３には電流Ｉがそれぞれ２個のリ
レーを組として入力されている。
【０００４】ディジタルマルチメータ２０には、Hi端
子，Lo端子，Sense Hi端子，Sense Lo端子及びＡ端子が
設けられている。そして、Hi端子にはリレーカード１１
１の各リレー組の一方のリレーおよびリレーカード１１
２の各リレー組の抵抗の一端に接続される第１のリレー
が接続され、Lo端子にはリレーカード１１１の各リレー
組の他方のリレー，リレーカード１１２の各リレー組の
抵抗の他端に接続される第１のリレーおよびリレーカー
ド１１３の各リレー組の他方のリレーが接続され、Sens
e Hi端子にはリレーカード１１２の各リレー組の抵抗の
一端に接続される第２のリレーが接続され、Sense Lo端
子にはリレーカード１１２の各リレー組の抵抗の他端に
接続される第２のリレーが接続され、Ａ端子にはリレー
カード１１ ３の各リレー組の一方のリレーが接続されて
いる。
子，Lo端子，Sense Hi端子，Sense Lo端子及びＡ端子が
設けられている。そして、Hi端子にはリレーカード１１
１の各リレー組の一方のリレーおよびリレーカード１１
２の各リレー組の抵抗の一端に接続される第１のリレー
が接続され、Lo端子にはリレーカード１１１の各リレー
組の他方のリレー，リレーカード１１２の各リレー組の
抵抗の他端に接続される第１のリレーおよびリレーカー
ド１１３の各リレー組の他方のリレーが接続され、Sens
e Hi端子にはリレーカード１１２の各リレー組の抵抗の
一端に接続される第２のリレーが接続され、Sense Lo端
子にはリレーカード１１２の各リレー組の抵抗の他端に
接続される第２のリレーが接続され、Ａ端子にはリレー
カード１１ ３の各リレー組の一方のリレーが接続されて
いる。
【０００５】ここで、スキャナ１０の各リレーカード１
１１〜１１３に設けられているリレー組を選択的に切り
替え接続することにより、所望の測定信号をディジタル
マルチメータ２０に入力できる。
１１〜１１３に設けられているリレー組を選択的に切り
替え接続することにより、所望の測定信号をディジタル
マルチメータ２０に入力できる。
【０００６】このように、ディジタルマルチメータ２０
に入力される測定信号は種々あり、それらのレベルは大
小様々である。そして、スキャナ１０のリレー１２の負
荷状態も、例えば３０Ｖ／１Ａの比較的大きな信号の切
り替えから１０ｍＶ／１０μＡのような微小信号の切り
替えのように様々に変化することもある。
に入力される測定信号は種々あり、それらのレベルは大
小様々である。そして、スキャナ１０のリレー１２の負
荷状態も、例えば３０Ｖ／１Ａの比較的大きな信号の切
り替えから１０ｍＶ／１０μＡのような微小信号の切り
替えのように様々に変化することもある。
【０００７】ところで、リレーの接点の接触抵抗や熱起
電力は接点の開閉回数に比例して増加することから、微
小信号を測定するのにあたって接触抵抗や熱起電力が増
加した場合には正確な測定が行えなくなる恐れがある。
電力は接点の開閉回数に比例して増加することから、微
小信号を測定するのにあたって接触抵抗や熱起電力が増
加した場合には正確な測定が行えなくなる恐れがある。
【０００８】すなわち、リレー１２の寿命は有限であ
り、接点を開閉する頻度によって寿命の長さは大きく変
化する。
り、接点を開閉する頻度によって寿命の長さは大きく変
化する。
【０００９】
【発明が解決しようとする課題】しかし、従来の信号切
り替え装置ではこのようなリレーの開閉回数自体につい
ては特別な関心は払われておらず、リレーの故障が発生
した時点で該当するリレーを交換することが行われてい
た。
り替え装置ではこのようなリレーの開閉回数自体につい
ては特別な関心は払われておらず、リレーの故障が発生
した時点で該当するリレーを交換することが行われてい
た。
【００１０】このために、リレーの故障が、メーカーが
保証している開閉回数を越えたことによる部品の寿命に
よるものか、単なる不良なのかを正確には把握できず、
不良解析に多大の工数を要するという問題がある。
保証している開閉回数を越えたことによる部品の寿命に
よるものか、単なる不良なのかを正確には把握できず、
不良解析に多大の工数を要するという問題がある。
【００１１】また、リレーが故障したと判断された場
合、そのリレーを介して入力された測定信号の信頼性も
問題になる。本発明はこのような問題点に鑑みてなされ
たものであり、その目的は、リレーに故障が発生した場
合の不良解析が短時間で行え、測定信号の信頼性を高め
ることができる信号切り替え装置を提供することにあ
る。
合、そのリレーを介して入力された測定信号の信頼性も
問題になる。本発明はこのような問題点に鑑みてなされ
たものであり、その目的は、リレーに故障が発生した場
合の不良解析が短時間で行え、測定信号の信頼性を高め
ることができる信号切り替え装置を提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明に係る信号切り替
え装置は、複数の測定信号をそれぞれメカニカルリレー
組を介して選択的に出力する信号切り替え装置におい
て、測定信号の選択に伴う各メカニカルリレー組の開閉
回数をそれぞれカウントする手段と、これら各メカニカ
ルリレー組のそれぞれの開閉回数の累積値を逐次格納す
る手段、を設けたことを特徴とする。
え装置は、複数の測定信号をそれぞれメカニカルリレー
組を介して選択的に出力する信号切り替え装置におい
て、測定信号の選択に伴う各メカニカルリレー組の開閉
回数をそれぞれカウントする手段と、これら各メカニカ
ルリレー組のそれぞれの開閉回数の累積値を逐次格納す
る手段、を設けたことを特徴とする。
【００１３】
【作用】測定信号を選択する各メカニカルリレー組の開
閉回数の累積値を必要に応じて確認できる。
閉回数の累積値を必要に応じて確認できる。
【００１４】これにより、保証開閉回数との関係から各
メカニカルリレー組の現状での余命が把握できて測定信
号の信頼性を高められるとともに、メカニカルリレー組
が不良になった場合には部品不良なのか部品寿命なのか
を迅速に判断できる。
メカニカルリレー組の現状での余命が把握できて測定信
号の信頼性を高められるとともに、メカニカルリレー組
が不良になった場合には部品不良なのか部品寿命なのか
を迅速に判断できる。
【００１５】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。図１は本発明の原理ブロック図である。
図１において、１３は信号切り替え装置１０全体の動作
を制御するＣＰＵであり、電源のオン，オフを監視する
回路が集積化された電源監視ＩＣ１４および各種のデー
タを一時的に格納するＲＡＭ１５が接続されている。１
６は各リレーカード１１に設けられている不揮発性メモ
リであり、ＣＰＵ１３に接続されている。なお、不揮発
性メモリ１６は、バッテリーバックアップされたＲＡＭ
でもよい。
細に説明する。図１は本発明の原理ブロック図である。
図１において、１３は信号切り替え装置１０全体の動作
を制御するＣＰＵであり、電源のオン，オフを監視する
回路が集積化された電源監視ＩＣ１４および各種のデー
タを一時的に格納するＲＡＭ１５が接続されている。１
６は各リレーカード１１に設けられている不揮発性メモ
リであり、ＣＰＵ１３に接続されている。なお、不揮発
性メモリ１６は、バッテリーバックアップされたＲＡＭ
でもよい。
【００１６】ＣＰＵ１３は、各リレーカード１１のリレ
ー組を開閉駆動して測定信号の選択制御を行う前に、各
リレーカード１１の不揮発性メモリ１６に格納されてい
る開閉回数データを読み出してＲＡＭ１５に転送格納す
る。そして、その後、リレー組を開閉駆動制御する毎
に、アクセスしたリレー組の開閉回数を逐次カウントア
ップしてＲＡＭ１５に累積値を更新格納する。
ー組を開閉駆動して測定信号の選択制御を行う前に、各
リレーカード１１の不揮発性メモリ１６に格納されてい
る開閉回数データを読み出してＲＡＭ１５に転送格納す
る。そして、その後、リレー組を開閉駆動制御する毎
に、アクセスしたリレー組の開閉回数を逐次カウントア
ップしてＲＡＭ１５に累積値を更新格納する。
【００１７】電源がオフになると、電源監視ＩＣ１４は
ＣＰＵ１３に割り込みを行う。ＣＰＵ１３は、該割り込
みに応じて、ＲＡＭ１５に更新格納されている各リレー
カード１１のリレー組の最新の開閉回数の累積値データ
を各リレーカード１１の不揮発性メモリ１６に転送して
更新格納する。このような電源オフ後の一連の累積値デ
ータの転送格納制御処理は、電源電圧が動作下限電圧に
達するまでの間に実行される。
ＣＰＵ１３に割り込みを行う。ＣＰＵ１３は、該割り込
みに応じて、ＲＡＭ１５に更新格納されている各リレー
カード１１のリレー組の最新の開閉回数の累積値データ
を各リレーカード１１の不揮発性メモリ１６に転送して
更新格納する。このような電源オフ後の一連の累積値デ
ータの転送格納制御処理は、電源電圧が動作下限電圧に
達するまでの間に実行される。
【００１８】図２は図１の具体例を示すブロック図であ
る。図２において、１７はデータラッチであり、ＣＰＵ
１３から出力されるデータをラッチして各リレードライ
バ１８に出力する。該各リレードライバ１８にはそれぞ
れリレー１２が接続されている。
る。図２において、１７はデータラッチであり、ＣＰＵ
１３から出力されるデータをラッチして各リレードライ
バ１８に出力する。該各リレードライバ１８にはそれぞ
れリレー１２が接続されている。
【００１９】図２において、ＣＰＵ１３は電源がオンの
状態でリレーカード１１の不揮発性メモリ１６から該リ
レーカードに実装されている各リレー１２の開閉回数の
累積値データを読み込み、ＲＡＭ１５に転送格納する。
スキャナが複数枚のリレーカード１２で構成されている
場合には該リレー１２の開閉回数の累積値データのＲＡ
Ｍ１５への転送格納作業が複数回繰り返され、ＲＡＭ１
５には全てのリレー１２の開閉回数の累積値データが転
送格納されることになる。
状態でリレーカード１１の不揮発性メモリ１６から該リ
レーカードに実装されている各リレー１２の開閉回数の
累積値データを読み込み、ＲＡＭ１５に転送格納する。
スキャナが複数枚のリレーカード１２で構成されている
場合には該リレー１２の開閉回数の累積値データのＲＡ
Ｍ１５への転送格納作業が複数回繰り返され、ＲＡＭ１
５には全てのリレー１２の開閉回数の累積値データが転
送格納されることになる。
【００２０】その後、ＣＰＵ１３は、データラッチ１７
およびリレードライバ１８を介してリレー１２を駆動す
る毎にアクセスしたリレーについて開閉回数の累積値デ
ータをカウントアップし、新しい値を逐次ＲＡＭ１５に
更新格納していく。
およびリレードライバ１８を介してリレー１２を駆動す
る毎にアクセスしたリレーについて開閉回数の累積値デ
ータをカウントアップし、新しい値を逐次ＲＡＭ１５に
更新格納していく。
【００２１】図３は図２のブロック回路で電源がオフに
なった時のＣＰＵ１３の動作を説明するタイミングチャ
ートである。電源がオフになると、電源電圧ＶＣＣは次
第に低下し、時間ｔ１後にｖ１ボルトになる。ここで、
電源監視ＩＣ１４は電源がオフになったことを検出して
ＣＰＵ１３に割り込み信号を出力する。ＣＰＵ１３は電
源監視ＩＣ１４から加えられる割り込み信号を受け取る
と、ＲＡＭ１５から各リレー１２の開閉回数の累積値デ
ータを読み出し、各リレーカード１１上の不揮発性メモ
リ１６に転送格納する。これにより、各リレーカード１
１上の不揮発性メモリ１６には実装されている各リレー
１２の開閉回数の累積値データの最新データが格納され
ることになる。このような電源オフ後の一連の累積値デ
ータの転送格納制御処理は、電源オフ直後から電源電圧
ＶＣＣが回路の動作下限電圧ｖ２に達するまでの時間ｔ
２の間に実行される。
なった時のＣＰＵ１３の動作を説明するタイミングチャ
ートである。電源がオフになると、電源電圧ＶＣＣは次
第に低下し、時間ｔ１後にｖ１ボルトになる。ここで、
電源監視ＩＣ１４は電源がオフになったことを検出して
ＣＰＵ１３に割り込み信号を出力する。ＣＰＵ１３は電
源監視ＩＣ１４から加えられる割り込み信号を受け取る
と、ＲＡＭ１５から各リレー１２の開閉回数の累積値デ
ータを読み出し、各リレーカード１１上の不揮発性メモ
リ１６に転送格納する。これにより、各リレーカード１
１上の不揮発性メモリ１６には実装されている各リレー
１２の開閉回数の累積値データの最新データが格納され
ることになる。このような電源オフ後の一連の累積値デ
ータの転送格納制御処理は、電源オフ直後から電源電圧
ＶＣＣが回路の動作下限電圧ｖ２に達するまでの時間ｔ
２の間に実行される。
【００２２】また、リレー１２の電気的寿命に達するま
での保証開閉回数を予め閾値として設定しておき、開閉
回数の累積値データがその閾値を越えた場合にはアラー
ムを表示するように構成してもよい。
での保証開閉回数を予め閾値として設定しておき、開閉
回数の累積値データがその閾値を越えた場合にはアラー
ムを表示するように構成してもよい。
【００２３】
【発明の効果】以上詳細に説明した本発明に基づく信号
切り替え装置によれば、次のような効果が得られる。
切り替え装置によれば、次のような効果が得られる。
【００２４】ユーザーは信号切り替え装置を使用する前
後に任意に各リレーの開閉回数の累積値データを確認で
きる。従って、リレーの寿命との関係から測定の信頼性
を判断できる。
後に任意に各リレーの開閉回数の累積値データを確認で
きる。従って、リレーの寿命との関係から測定の信頼性
を判断できる。
【００２５】また、リレーに起因する不具合が発生した
場合には、保証開閉回数範囲内での部品不良による故障
か、保証開閉回数を越えた部品寿命による故障かを的確
に判断でき、不良解析に費やす時間を大幅に削減でき
る。
場合には、保証開閉回数範囲内での部品不良による故障
か、保証開閉回数を越えた部品寿命による故障かを的確
に判断でき、不良解析に費やす時間を大幅に削減でき
る。
【図１】本発明の原理ブロック図である。
【図２】図１の具体例のブロック図である。
【図３】図２の動作を説明するタイミングチャートであ
る。
る。
【図４】従来の装置のブロック図である。
１１ リレーカード １３ ＣＰＵ １４ 電源監視ＩＣ １５ ＲＡＭ １６ 不揮発性メモリ
Claims (1)
- 【請求項１】 複数の測定信号をそれぞれメカニカルリ
レー組を介して選択的に出力する信号切り替え装置にお
いて、 測定信号の選択に伴う各メカニカルリレー組の開閉回数
をそれぞれカウントする手段と、 これら各メカニカルリレー組のそれぞれの開閉回数の累
積値を逐次格納する手段、を設けたことを特徴とする信
号切り替え装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21537391A JPH0574257A (ja) | 1991-08-27 | 1991-08-27 | 信号切り替え装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21537391A JPH0574257A (ja) | 1991-08-27 | 1991-08-27 | 信号切り替え装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574257A true JPH0574257A (ja) | 1993-03-26 |
Family
ID=16671225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21537391A Pending JPH0574257A (ja) | 1991-08-27 | 1991-08-27 | 信号切り替え装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574257A (ja) |
-
1991
- 1991-08-27 JP JP21537391A patent/JPH0574257A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311138A (en) | Device for monitoring the functon of an electric load, its drive and the associated connections | |
| JP3691549B2 (ja) | プログラム可能なスイッチング閾値を有するセンサ | |
| EP0141681B1 (en) | Test input multiplexing circuit | |
| EP0753859A1 (en) | Method for setting the threshold voltage of a reference memory cell | |
| US5731700A (en) | Quiescent power supply current test method and apparatus for integrated circuits | |
| US7280333B2 (en) | Method and device for short circuit or open load detection | |
| CA1238492A (en) | Hour meter apparatus and method | |
| WO2018208750A1 (en) | Wire break detection in digital input receivers | |
| JPH0373960B2 (ja) | ||
| JPH0574257A (ja) | 信号切り替え装置 | |
| JPH113626A (ja) | 開閉器又は押ボタン開閉器の接触を検査する回路装置及び方法 | |
| US6346847B1 (en) | Electronic circuit and corresponding method for trimming an IC | |
| JPH06104711A (ja) | 負荷検出回路 | |
| JPH0646522A (ja) | 遮断器用操作制御回路の常時監視装置 | |
| EP0481487A2 (en) | Stand-by control circuit | |
| JP2000019232A (ja) | バッテリー放電試験装置 | |
| US6642602B2 (en) | Self-terminating blow process of electrical anti-fuses | |
| JP2001332161A (ja) | ラッチングリレー駆動回路 | |
| SU1049838A1 (ru) | Устройство контрол интегральных схем | |
| US5416814A (en) | Elapsed time recording device | |
| JP3112839B2 (ja) | パワーオンクリア回路の試験回路 | |
| EP0248849A4 (en) | ADAPTIVE CIRCUIT. | |
| KR970007089Y1 (ko) | 반도체 디바이스 자동 개방/단락 검사회로 | |
| JP2575034Y2 (ja) | Ｓｒａｍメモリカードリーダライタ | |
| US7343507B2 (en) | Input circuit and method for the operation thereof |