JPH0574084U - Luminance signal processing circuit - Google Patents
Luminance signal processing circuitInfo
- Publication number
- JPH0574084U JPH0574084U JP1209592U JP1209592U JPH0574084U JP H0574084 U JPH0574084 U JP H0574084U JP 1209592 U JP1209592 U JP 1209592U JP 1209592 U JP1209592 U JP 1209592U JP H0574084 U JPH0574084 U JP H0574084U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- luminance signal
- period
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 ５０Ｈｚ系の輝度信号を６０Ｈｚ系の受像機
で受像する場合に走査線数の相違から生じるオーバスキ
ャンを防止する。
【構成】 １フレーム周期の信号ＳＷ２５を４つの単安
定マルチバイブレータ１４，２０，２４および２８でそ
れぞれ所定水平時間遅延させた制御信号を作成する。こ
の制御信号に基づいて、スイッチ回路３２および１６で
ペデスタルレベル，シンクチップレベルおよび入力輝度
信号のいずれかを選択し出力する。これによって、信号
ＳＷ２５の立ち上がりまたは立ち下がりから３１．５Ｈ
期間映像部分をミュートし、その後の２．５Ｈ期間擬似
垂直同期信号を挿入する。そして、２５７．５Ｈ期間入
力輝度信号をスルーした後２５Ｈ期間映像部分をミュー
トする。ミュート期間中、水平同期信号を挿入する。
(57) [Summary] [Object] To prevent overscan caused by a difference in the number of scanning lines when a 50 Hz luminance signal is received by a 60 Hz receiver. A control signal is generated by delaying a signal SW25 of one frame period by four monostable multivibrators 14, 20, 24 and 28 by a predetermined horizontal time. Based on this control signal, the switch circuits 32 and 16 select and output one of the pedestal level, sync tip level and input luminance signal. This causes 31.5H from the rising or falling of the signal SW25.
The period video portion is muted, and the pseudo vertical synchronization signal is inserted for the subsequent 2.5H period. Then, after passing through the input luminance signal for the 257.5H period, the video portion is muted for the 25H period. A horizontal sync signal is inserted during the mute period.
Description
【０００１】[0001]
この考案は、輝度信号処理回路に関し、特に５０Ｈｚ系のテレビジョン信号に おける輝度信号を６０Ｈｚ系の受像機で受信する場合に用いられる、輝度信号処 理回路に関する。 The present invention relates to a luminance signal processing circuit, and more particularly to a luminance signal processing circuit used when a luminance signal in a 50 Hz television signal is received by a 60 Hz television receiver.
【０００２】[0002]
５０Ｈｚ系の輝度信号を６０Ｈｚ系に変換する方法として、ディジタル信号処 理によってフィールド内走査線構造を変換する方法がある。 As a method of converting a 50 Hz system luminance signal to a 60 Hz system, there is a method of converting an intra-field scanning line structure by digital signal processing.
【０００３】[0003]
上述の方法では、回路が複雑となりコストが高くなるので、簡易的な装置には 向かない。また、５０Ｈｚ系の信号の走査線数は６０Ｈｚ系の走査線数よりも多 いため、６０Ｈｚ系の受像機の垂直走査フリーラン周期の設定が１／５０秒より 短い場合、フィールド走査中に垂直帰線されたフィールド内の残りの映像が画面 上部でオーバスキャンされることがあり見苦しい。また、クローリングが発生す る場合もある。 The above method is not suitable for a simple device because the circuit becomes complicated and the cost becomes high. In addition, since the number of scanning lines for 50 Hz system signals is greater than the number of scanning lines for 60 Hz systems, if the vertical scanning free-run period of the 60 Hz system receiver is set to less than 1/50 second, vertical scanning is performed during field scanning. The rest of the video in the lined field may be overscanned at the top of the screen, which is unsightly. Also, crawling may occur.
【０００４】 それゆえに、この考案の主たる目的は、５０Ｈｚ系のテレビジョン信号におけ る輝度信号を６０Ｈｚ系の受像機で受信する場合において、オーバスキャンやク ローリングが発生せず、かつコストの低い、輝度信号処理回路を提供することで ある。Therefore, the main object of the present invention is to prevent the occurrence of overscan and crawling and to reduce the cost when a luminance signal in a 50 Hz television signal is received by a 60 Hz television receiver. , To provide a luminance signal processing circuit.
【０００５】[0005]
この考案は、５０Ｈｚ系のテレビジョン信号における輝度信号を６０Ｈｚ系の 輝度信号に変換する輝度信号処理回路であって、フィールド内基準信号をそれぞ れ異なる所定水平期間遅延させて複数の制御信号を作成する制御信号作成手段、 制御信号作成手段から出力される複数の制御信号の少なくとも１つに基づいて６ ０Ｈｚ系の輝度信号の映像部分の開始直前に擬似垂直同期信号を挿入する擬似垂 直同期信号挿入手段、制御信号作成手段から出力される複数の制御信号の少なく とも１つに基づいて５０Ｈｚ系の輝度信号のうち所定水平期間の映像部分をミュ ートするミュート手段、およびミュート手段によってミュートした部分に水平同 期信号またはそれに相当する信号を挿入する水平同期信号挿入手段を備える、輝 度信号処理回路である。 The present invention is a luminance signal processing circuit for converting a luminance signal in a television signal of 50 Hz system into a luminance signal of 60 Hz system, in which a plurality of control signals are delayed by delaying a reference signal within a field for different predetermined horizontal periods. Control signal generating means for generating, pseudo vertical synchronization for inserting the pseudo vertical synchronizing signal immediately before the start of the video portion of the luminance signal of 60 Hz system based on at least one of the plurality of control signals output from the control signal generating means. Mute means for muting a video portion of a luminance signal of 50 Hz system in a predetermined horizontal period based on at least one of a plurality of control signals output from the signal inserting means and the control signal generating means, and the mute means. Luminance signal processing circuit having horizontal synchronizing signal insertion means for inserting a horizontal synchronous signal or a signal equivalent to it A.
【０００６】[0006]
たとえば、フィールド内基準信号としてＶＨＳ方式ビデオテープレコーダの垂 直同期信号に同期した１フレーム周期の信号などを使用する。そして、たとえば 複数段の単安定マルチバイブレータを含む制御信号作成手段によって、フィール ド内基準信号を遅延させた複数の制御信号が作成される。この複数の制御信号の 少なくとも１つに基づいて、擬似垂直同期信号挿入手段が、垂直同期をずらすた めに６０Ｈｚ系の輝度信号の映像部分となる水平期間の直前に、たとえば水平同 期信号に相当する信号を擬似垂直同期信号として挿入する。また、ミュート手段 は、この複数の制御信号の少なくとも１つに基づいて、５０Ｈｚ系と６０Ｈｚ系 との走査線数差に起因する余分な映像部分をなくすために、輝度信号の映像部分 をミュートする。このとき、水平同期信号挿入手段によって、ミュート手段にお けるミュート期間中に、水平同期信号またはそれに相当する信号を挿入して水平 同期がとれるようにする。このように、擬似垂直同期信号を挿入して垂直同期を ずらし、余分な映像部分をミュートするので、５０Ｈｚ系と６０Ｈｚ系との走査 線数の違いによるオーバスキャンやクローリングは発生しない。 For example, a signal of one frame period synchronized with the vertical synchronizing signal of the VHS video tape recorder is used as the in-field reference signal. Then, a plurality of control signals obtained by delaying the in-field reference signal are created by the control signal creating means including, for example, a plurality of stages of monostable multivibrators. Based on at least one of the plurality of control signals, the pseudo vertical synchronization signal insertion means converts the vertical synchronization into a horizontal synchronization signal, for example, immediately before the horizontal period which is the video portion of the luminance signal of 60 Hz system. A corresponding signal is inserted as a pseudo vertical sync signal. The mute means mutes the video portion of the luminance signal based on at least one of the plurality of control signals in order to eliminate an unnecessary video portion due to the difference in the number of scanning lines between the 50 Hz system and the 60 Hz system. . At this time, the horizontal synchronizing signal inserting means inserts a horizontal synchronizing signal or a signal corresponding thereto during the mute period in the mute means so that horizontal synchronizing can be achieved. In this way, the pseudo vertical sync signal is inserted to shift the vertical sync and mute the extra video portion, so that overscan or crawling due to the difference in the number of scanning lines between the 50 Hz system and the 60 Hz system does not occur.
【０００７】[0007]
この考案によれば、従来のようなディジタル信号処理を用いないので回路が簡 単かつ安価になるとともに、５０Ｈｚ系と６０Ｈｚ系との走査線数の違いによる オーバスキャンやクローリングが発生しないので、５０Ｈｚ系の輝度信号を簡易 的に６０Ｈｚ系の受像機で受像する場合に極めて有効である。 According to this invention, since the digital signal processing unlike the conventional one is not used, the circuit is simple and inexpensive, and overscan and crawling due to the difference in the number of scanning lines between the 50 Hz system and the 60 Hz system do not occur. This is extremely effective when simply receiving a system luminance signal with a 60 Hz receiver.
【０００８】 この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行 う以下の実施例の詳細な説明から一層明らかとなろう。The above-mentioned objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of the embodiments with reference to the drawings.
【０００９】[0009]
周知のように、テレビジョン信号は図７に示すようなものである。６０Ｈｚ系 であるＮＴＳＣ方式のテレビジョン信号の走査線数は１フィールド当たり２６２ ．５本であり、５０Ｈｚ系であるＰＡＬ方式のテレビジョン信号の走査線本数は １フィールド当たり３１２．５本である。したがって、ＰＡＬ方式のテレビジョ ン信号をＮＴＳＣ方式の受像機で受像する場合には５０本程度の走査線が余分と なる。そこで、以下に述べる実施例では、この余分な走査線が受像機の画面に表 れないようにしている。 As is well known, the television signal is as shown in FIG. The number of scanning lines of an NTSC television signal, which is a 60 Hz system, is 262. The number of scanning lines is 5 and the number of scanning lines of the PAL system television signal of 50 Hz is 312.5 per field. Therefore, when a PAL system television signal is received by an NTSC system receiver, about 50 scanning lines become redundant. Therefore, in the embodiments described below, this extra scanning line is prevented from appearing on the screen of the receiver.
【００１０】 図１を参照して、この実施例の輝度信号処理回路１０は、たとえばＰＡＬ方式 ビデオテープレコーダに設けられるものであり、フィールド内基準信号として図 ２（ａ）に示す垂直同期信号に同期した１フレーム周期の信号（以下、「ＳＷ２ ５」とする）を使用する。信号ＳＷ２５は入力端子１２より入力され、コンデン サＣおよび抵抗Ｒによって微分され、トリガ信号として単安定マルチバイブレー タ（ＭＭ１）１４に入力される。単安定マルチバイブレータ１４は信号ＳＷ２５ の立ち上がりおよび立ち下がりでそれぞれトリガされ、時間幅τが３１．５水平 （以下、「Ｈ」）期間である図２（ｂ）に示すようなパルスを出力する。図２（ ｂ）に示す単安定マルチバイブレータ１４の非反転出力（Ｑ）がスイッチ回路１ ６の制御信号として与えられるとともに、ＡＮＤゲート１８の一方入力に与えら れる。また、単安定マルチバイブレータ１４の反転出力（／Ｑ）は単安定マルチ バイブレータ（ＭＭ２）２０のトリガ入力として与えられる。単安定マルチバイ ブレータ２０は、トリガ入力の立ち下がりから時間幅τ＝２．５Ｈのパルスを出 力する。図２（ｃ）に示す単安定マルチバイブレータ２０の非反転出力（Ｑ）は 単安定マルチバイブレータ１４の非反転出力とＯＲ態様でスイッチ回路１６に制 御信号として与えられるとともに、ＡＮＤゲート２２の一方入力に与えられる。 また、単安定マルチバイブレータ２０の反転出力（／Ｑ）は単安定マルチバイブ レータ（ＭＭ３）２４のトリガ入力として与えられるとともに、ＸＯＲゲート２ ６の一方入力に与えられる。単安定マルチバイブレータ２４は、そのトリガ入力 の立ち下がりから時間幅τ＝２５７．５Ｈの反転出力（／Ｑ）を単安定マルチバ イブレータ（ＭＭ４）２８のトリガ入力として与える。単安定マルチバイブレー タ２８は、そのトリガ入力の立ち下がりから時間幅τ＝２５Ｈの図２（ｅ）に示 すような非反転出力（Ｑ）を単安定マルチバイブレータ１４および２０の非反転 出力とＯＲ態様でスイッチ回路１６に制御信号として与える。単安定マルチバイ ブレータ２８の非反転出力（／Ｑ）は単安定マルチバイブレータ１４の反転出力 とＯＲ態様で前述のＡＮＤゲート１８の一方入力に与えられる。With reference to FIG. 1, the luminance signal processing circuit 10 of this embodiment is provided in, for example, a PAL video tape recorder, and uses the vertical synchronizing signal shown in FIG. 2A as an intra-field reference signal. A synchronized signal of one frame period (hereinafter, referred to as "SW25") is used. The signal SW25 is input from the input terminal 12, differentiated by the capacitor C and the resistor R, and input to the monostable multivibrator (MM1) 14 as a trigger signal. The monostable multivibrator 14 is triggered by the rising edge and the falling edge of the signal SW25, and outputs a pulse as shown in FIG. 2B in which the time width τ is a 31.5 horizontal (hereinafter, "H") period. The non-inverted output (Q) of the monostable multivibrator 14 shown in FIG. 2B is given as a control signal of the switch circuit 16 and also given to one input of the AND gate 18. The inverted output (/ Q) of the monostable multivibrator 14 is given as a trigger input of the monostable multivibrator (MM2) 20. The monostable multivibrator 20 outputs a pulse having a time width τ = 2.5H from the falling edge of the trigger input. The non-inverted output (Q) of the monostable multivibrator 20 shown in FIG. 2C is given as a control signal to the switch circuit 16 in an OR manner with the non-inverted output of the monostable multivibrator 14, and one of the AND gates 22 is provided. Given to input. The inverted output (/ Q) of the monostable multivibrator 20 is given as a trigger input of the monostable multivibrator (MM3) 24, and is also given to one input of the XOR gate 26. The monostable multivibrator 24 gives an inverted output (/ Q) having a time width τ = 257.5H as a trigger input of the monostable multivibrator (MM4) 28 from the fall of its trigger input. The monostable multivibrator 28 outputs a non-inverted output (Q) as shown in FIG. 2 (e) having a time width τ = 25H from the fall of its trigger input to the non-inverted outputs of the monostable multivibrators 14 and 20. It is given as a control signal to the switch circuit 16 in the OR mode. The non-inverting output (/ Q) of the monostable multivibrator 28 is applied to one input of the AND gate 18 described above in an OR manner with the inverting output of the monostable multivibrator 14.
【００１１】 一方、入力端子３０からは水平同期信号の正極性入力（ＨD ）が入力される。 この水平同期信号はＡＮＤゲート１８の他方入力に与えられる。そして、ＡＮＤ ゲート１８からの図３（ｂ）に示すような出力がスイッチ回路３２に制御信号と して与えられる。また、入力端子３０から入力された水平同期信号は、ＮＯＴ回 路３４を介して前述のＸＯＲゲート２６の他方入力にも与えられる。ＸＯＲゲー ト２６からの出力は前述のＡＮＤゲート２２の他方入力に与えられる。そして、 ＡＮＤゲート２２からの図３（ａ）に示すようなものは、ＡＮＤゲート１８の出 力とＯＲ態様でスイッチ回路３２に制御信号として与えられる。Meanwhile, the positive input of the horizontal sync signal (H D) is input from the input terminal 30. This horizontal synchronizing signal is applied to the other input of the AND gate 18. The output from the AND gate 18 as shown in FIG. 3B is given to the switch circuit 32 as a control signal. The horizontal synchronizing signal input from the input terminal 30 is also applied to the other input of the XOR gate 26 via the NOT circuit 34. The output from the XOR gate 26 is given to the other input of the AND gate 22 described above. The output from the AND gate 22 as shown in FIG. 3A is given as a control signal to the switch circuit 32 in the OR mode with the output of the AND gate 18.
【００１２】 スイッチ回路３２は、制御信号がハイレベルのときペデスタルレベルを選択し 、制御信号がローレベルのときシンクチップレベルを選択して、スイッチ回路１ ６の一方入力１６ａに与える。一方、スイッチ回路１６の他方入力１６ｂには入 力端子３６から入力されるクランプされている輝度信号入力が与えられる。そし て、スイッチ回路１６は、制御信号がハイレベルのときには一方入力１６ａ側、 すなわちスイッチ回路３２の出力側を選択して出力する。そして、スイッチ回路 １６は、制御信号がローレベルのときには他方入力１６ｂ側を選択し、輝度信号 入力をスルーして出力する。The switch circuit 32 selects the pedestal level when the control signal is at the high level and selects the sync tip level when the control signal is at the low level, and supplies it to the one input 16a of the switch circuit 16. On the other hand, the clamped luminance signal input from the input terminal 36 is applied to the other input 16b of the switch circuit 16. Then, the switch circuit 16 selects and outputs the one input 16a side, that is, the output side of the switch circuit 32, when the control signal is at the high level. Then, the switch circuit 16 selects the other input 16b side when the control signal is at a low level, and outputs the luminance signal through.
【００１３】 本来の垂直同期は信号ＳＷ２５の立ち上がりまたは立ち下がりから６．５Ｈの 位置にあるので、垂直等化部の開始４．０Ｈ前が信号ＳＷ２５の立ち上がりまた は立ち下がりとなる。したがって、信号ＳＷ２５の立ち上がりまたは立ち下がり からまず３１．５Ｈの期間水平同期信号ＨD の反転／ＨD のみを挿入して映像部 分をミュートする。すなわち、スイッチ回路１６は、単安定マルチバイブレータ １４からの図２（ｂ）に示すハイレベルの非反転出力に応じて、入力１６ｂ側す なわち入力輝度信号ではなく、入力１６ａ側すなわちスイッチ回路３２の出力を 選択する。したがって、この３１．５Ｈの期間、輝度信号はミュートされる。こ のとき、単安定マルチバイブレータ１４からハイレベル信号が与えられるので、 ＡＮＤゲート１８は、水平同期信号ＨD をスイッチ回路３２の制御信号として出 力する。したがって、スイッチ回路３２は水平同期信号のハイレベルとローレベ ルとに応じて、ペデスタルレベルとシンクチップレベルとを選択する。したがっ て、スイッチ回路１６の選択された入力１６ａには、水平同期信号ＨD がそのま ま与えられることになり、ミュート期間中、水平走査が乱れるということはない 。Since the original vertical synchronization is at the position of 6.5H from the rising or falling of the signal SW25, the rising or falling of the signal SW25 is 4.0H before the start of the vertical equalization unit. Therefore, mutes the video unit component by inserting only inversion / H D period the horizontal synchronizing signal H D of first 31.5H from rise or fall of the signal SW 25. That is, the switch circuit 16 receives the high-level non-inverted output from the monostable multivibrator 14 shown in FIG. 2B, not the input 16b side, that is, the input luminance signal, but the input 16a side, that is, the switch circuit 32. Select the output of. Therefore, the luminance signal is muted during this 31.5H period. At this time, since the high level signal is supplied from the monostable multivibrator 14, the AND gates 18 output the horizontal synchronizing signal H D as a control signal of the switch circuit 32. Therefore, the switch circuit 32 selects between the pedestal level and the sync tip level according to the high level and the low level of the horizontal synchronizing signal. Therefore, the selected input 16a of the switch circuit 16, will be horizontal synchronizing signal H D is the or Maatae, muted period, not that there is a horizontal scanning disturbed.
【００１４】 ついで、３１．５Ｈ後の２．５Ｈ期間、単安定マルチバイブレータ２０から図 ２（ｃ）に示すようなハイレベルの非反転信号が出力される。したがって、スイ ッチ回路１６は輝度信号を上述のようにミュートしたままである。このとき、単 安定マルチバイブレータ２０の反転出力はローレベルとなるので、ＸＯＲゲート ２６からはＮＯＴ回路３４で反転された水平同期信号（／ＨD ）が出力され、そ れがＡＮＤゲート２２を通してスイッチ回路３２に出力される。したがって、こ の２．５Ｈのミュート期間、スイッチ回路３２すなわちスイッチ回路１６からは 、反転された水平同期信号（ＨD ）が出力され、それが、図４に示す２．５Ｈ期 間に擬似垂直同期信号（擬似ＶD ）として作用する。Then, during the 2.5H period after 31.5H, the monostable multivibrator 20 outputs a high-level non-inverted signal as shown in FIG. 2C. Therefore, the switch circuit 16 keeps the luminance signal muted as described above. At this time, since the inverted output of the monostable multivibrator 20 becomes a low level, the output horizontal synchronizing signal inverted by the NOT circuit 34 (/ H D) is from XOR gate 26, switch its Re is through the AND gate 22 It is output to the circuit 32. Therefore, the mute period 2.5H this, the switch circuit 32, i.e., the switch circuit 16, the inverted horizontal synchronizing signal (H D) is outputted, it is, pseudo vertical between 2.5H period shown in FIG. 4 It acts as a synchronization signal (pseudo V D ).
【００１５】 その後、単安定マルチバイブレータ２４で２５７．５Ｈをカウントするまでは 、図２（ｄ）に示すように、単安定マルチバイブレータ２８の非反転出力はハイ レベルにはならない。したがって、スイッチ回路１６の制御信号としてはローレ ベルが与えられ、スイッチ回路１６は、この２５７．５Ｈ期間、他方入力１６ｂ から与えられる入力輝度信号をそのまま出力する。After that, until the monostable multivibrator 24 counts 257.5H, the non-inverted output of the monostable multivibrator 28 does not become high level as shown in FIG. 2D. Therefore, a low level is given as the control signal of the switch circuit 16, and the switch circuit 16 outputs the input luminance signal given from the other input 16b 1 as it is during the 257.5H period.
【００１６】 最後に、単安定マルチバイブレータ２８の非反転出力が上述の２５７．５Ｈ後 にハイレベルになり、それがスイッチ回路１６に与えられ、かつＡＮＤゲート１ ８に与えられるので、先に説明した場合と同様に、輝度信号をミュートするとと もにその期間中水平同期信号を挿入する。 このような処理によって、図４に示すように５０Ｈｚ系の輝度信号を６０Ｈｚ 系の輝度信号に変換でき、しかも５０Ｈｚ系と６０Ｈｚ系の走査線本数の相違か ら発生するオーバスキャンを防止することができる。このとき、垂直偏向信号の 取り出し方を変化させることで５０Ｈｚ系の映像の中心を６０Ｈｚ系の受像機の モニタの中心とすることができる。Finally, the non-inverted output of the monostable multivibrator 28 goes high after the above 257.5H, and it is given to the switch circuit 16 and the AND gate 18 so that it will be explained above. Similar to the above case, the luminance signal is muted and the horizontal sync signal is inserted during that period. By such processing, as shown in FIG. 4, the luminance signal of 50 Hz system can be converted into the luminance signal of 60 Hz system, and moreover, the overscan caused by the difference in the number of scanning lines of 50 Hz system and 60 Hz system can be prevented. it can. At this time, the center of the 50 Hz image can be made the center of the monitor of the 60 Hz receiver by changing the extraction method of the vertical deflection signal.
【００１７】 図５に示す他の実施例の輝度信号処理回路４０は、フィールド内基準信号とし てコンポジット映像信号から色差信号を抜いた信号（単に輝度信号とする）を使 用する。入力端子４２から入力されたこの輝度信号は、同期分離回路４４に入力 されて垂直同期信号（ＶD ）と水平同期信号（ＨD ）とに分離されるとともに、 スイッチ回路４６の一方入力４６ａに与えられる。同期分離回路４４で抽出され た水平同期信号（ＨD ）は、ＮＯＴ回路４８を介してスイッチ回路４６の他方入 力４６ｂに与えられる。スイッチ回路４６の出力がスイッチ回路５０の一方入力 ５０ａに与えられ、その他方入力５０ｂには水平同期信号（ＨD ）が与えられる 。同期分離回路４４で抽出された垂直同期信号（ＶD ）はトリガ信号として単安 定マルチバイブレータ（ＭＭ５）５２に入力される。単安定マルチバイブレータ ５２は垂直同期信号（ＶD ）の立ち下がりから時間幅τ＝５０Ｈのパルスを作成 し、その非反転出力を制御信号としてスイッチ回路４６に与えるとともに、単安 定マルチバイブレータ５４にトリガ入力として与える。単安定マルチバイブレー タ（ＭＭ６）５４は、そのトリガ入力の立ち下がりから時間幅τ＝３Ｈのパルス を作成し、その非反転出力がスイッチ回路５０に制御信号として与えられる。A luminance signal processing circuit 40 of another embodiment shown in FIG. 5 uses a signal (simply referred to as a luminance signal) obtained by subtracting a color difference signal from a composite video signal as an in-field reference signal. The luminance signal input from the input terminal 42, while being separated is input to the sync separator 44 vertical synchronizing signal (V D) the horizontal sync signal (H D), to one input 46a of the switch circuit 46 Given. Extracted by the synchronous separation circuit 44 the horizontal synchronizing signal (H D) is supplied to the other input 46b of the switch circuit 46 through the NOT circuit 48. The output of the switch circuit 46 is supplied to one input 50a of the switch circuit 50 is supplied with a horizontal synchronizing signal (H D) is at its other input 50b. The vertical sync signal (V D ) extracted by the sync separation circuit 44 is input to the single-stable multivibrator (MM5) 52 as a trigger signal. The monostable multivibrator 52 creates a pulse with a time width τ = 50H from the falling edge of the vertical synchronization signal (V D ), supplies its non-inverted output to the switch circuit 46 as a control signal, and also supplies it to the monostable multivibrator 54. It is given as a trigger input. The monostable multivibrator (MM6) 54 creates a pulse of time width τ = 3H from the fall of its trigger input, and its non-inverted output is given to the switch circuit 50 as a control signal.
【００１８】 スイッチ回路４６では単安定マルチバイブレータ５２からの５０Ｈ期間のハイ レベルの制御信号に応答して他方入力４６ｂが選択され、制御信号がローレベル のとき一方入力４６ａが選択される。スイッチ回路５０では単安定マルチバイブ レータ５４からの３Ｈ期間のハイレベルの制御信号に応答して他方入力５０ｂが 選択され、その制御信号がローレベルのときには一方入力５０ａが選択される。 スイッチ回路５０からの出力が出力端子５６に出力される。In the switch circuit 46, the other input 46b is selected in response to the 50H high level control signal from the monostable multivibrator 52, and when the control signal is low level, the one input 46a is selected. In the switch circuit 50, the other input 50b is selected in response to the high-level control signal from the monostable multivibrator 54 for the 3H period, and when the control signal is low, the one input 50a is selected. The output from the switch circuit 50 is output to the output terminal 56.
【００１９】 図５に示す実施例においては、垂直同期信号（ＶD ）の立ち下がりから５０Ｈ 期間単安定マルチバイブレータ５２の出力がハイレベルになるので、スイッチ回 路４６が一方入力４６ａではなく他方入力４６ｂを選択する。また、単安定マル チバイブレータ５４の出力は５０Ｈ期間中ローレベルである。したがって、この ５０Ｈ期間、輝度信号はミュートされる。同時に、上述の他方入力４６ｂには同 期分離回路４４からＮＯＴ回路４８を通して出力される反転された水平同期信号 （／ＨD ）が与えられるので、スイッチ回路５０から出力端子５６へはスイッチ 回路４６から出力された反転された水平同期信号（／ＨD ）が与えられる。この ようにして、ミュート期間中、水平同期信号に相当する信号が出力されるので、 水平走査が乱れることはない。In the embodiment shown in FIG. 5, the output of the monostable multivibrator 52 is at the high level for a period of 50H from the fall of the vertical synchronizing signal (V D ) so that the switch circuit 46 is not the one input 46a but the other one. Select input 46b. The output of the monostable multivibrator 54 is low level during the 50H period. Therefore, the luminance signal is muted during this 50H period. At the same time, the inverted horizontal synchronizing signal is output through the NOT circuit 48 from the synchronous separation circuit 44 (/ H D) is applied to the other input 46b of the above, the switch circuit 46 from the switching circuit 50 to the output terminal 56 output from the inverted horizontal sync signal (/ H D) is given. In this way, since the signal corresponding to the horizontal synchronizing signal is output during the mute period, horizontal scanning is not disturbed.
【００２０】 その後の３Ｈ期間、単安定マルチバイブレータ５４の出力がハイレベルになる ので、スイッチ回路５０が他方入力５０ｂ側に切り換えられ、出力端子５６には 水平同期信号（ＨD ）がそのまま出力される。この３Ｈの期間の水平同期信号（ ＨD ）は擬似垂直同期信号（擬似ＶD ）として作用する。 このような処理によって、図６（ａ）に示す５０Ｈｚ系の輝度信号は、図６（ ｂ）に示すような６０Ｈｚ系の輝度信号に変換される。この実施例においても５ ０Ｈｚ系と６０Ｈｚ系との走査線数差に起因する５０本の余分な走査線をミュー トしているので、それによるオーバスキャンを防止することができる。[0020] Subsequent 3H period, the output of the monostable multivibrator 54 becomes high level, the switch circuit 50 is switched to the other input 50b side, the horizontal synchronizing signal (H D) is directly output to the output terminal 56 It Horizontal synchronizing signal period of 3H (H D) acts as a pseudo vertical synchronizing signal (pseudo V D). By such processing, the 50 Hz system luminance signal shown in FIG. 6A is converted into a 60 Hz system luminance signal as shown in FIG. 6B. Also in this embodiment, since 50 extra scanning lines due to the difference in the number of scanning lines between the 50 Hz system and the 60 Hz system are muted, it is possible to prevent overscan due to this.
【００２１】 なお、図１実施例および図５実施例において、映像部分のミュートは５０Ｈ程 度であればよいので、単安定マルチバイブレータ１４，２０，２４，２８および ５２の時定τはそれぞれの実施例に示す値に限定されるものではない。In the embodiment of FIG. 1 and the embodiment of FIG. 5, the mute of the video portion may be about 50H, so that the time constants τ of the monostable multivibrators 14, 20, 24, 28 and 52 are respectively set. It is not limited to the values shown in the examples.
【図１】この考案の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図２】図１実施例における各単安定マルチバイブレー
タの非反転出力を示す波形図である。FIG. 2 is a waveform diagram showing a non-inverted output of each monostable multivibrator in the embodiment of FIG.
【図３】図１実施例における各ＡＮＤゲートの出力を示
す波形図である。FIG. 3 is a waveform chart showing the output of each AND gate in the embodiment of FIG.
【図４】図１実施例の動作を示すタイミング図である。FIG. 4 is a timing diagram showing the operation of the embodiment in FIG.
【図５】この考案の他の実施例を示す回路図である。FIG. 5 is a circuit diagram showing another embodiment of the present invention.
【図６】図５実施例の動作を示すタイミング図である。FIG. 6 is a timing diagram showing the operation of the embodiment in FIG.
【図７】一般的なテレビジョン信号（コンポジット映像
信号）を示す波形図である。FIG. 7 is a waveform diagram showing a general television signal (composite video signal).
１０，４０ …輝度信号処理回路 １４，２０，２４，２８，５２，５４ …単安定マルチ
バイブレータ １６，３２，４６，５０ …スイッチ回路 １８，２２ …ＡＮＤゲート ２６ …ＸＯＲゲート ３４，４８ …ＮＯＴ回路10, 40 ... Luminance signal processing circuit 14, 20, 24, 28, 52, 54 ... Monostable multivibrator 16, 32, 46, 50 ... Switch circuit 18, 22 ... AND gate 26 ... XOR gate 34, 48 ... NOT circuit
Claims (1)
度信号を６０Ｈｚ系の輝度信号に変換する輝度信号処理
回路であって、 フィールド内基準信号をそれぞれ異なる所定水平期間遅
延させて複数の制御信号を作成する制御信号作成手段、 前記制御信号作成手段から出力される前記複数の制御信
号の少なくとも１つに基づいて前記６０Ｈｚ系の輝度信
号の映像部分の開始直前に擬似垂直同期信号を挿入する
擬似垂直同期信号挿入手段、 前記制御信号作成手段から出力される前記複数の制御信
号の少なくとも１つに基づいて前記５０Ｈｚ系の輝度信
号のうち所定水平期間の映像部分をミュートするミュー
ト手段、および前記ミュート手段によってミュートした
部分に水平同期信号またはそれに相当する信号を挿入す
る水平同期信号挿入手段を備える、輝度信号処理回路。1. A luminance signal processing circuit for converting a luminance signal of a 50 Hz television signal into a 60 Hz luminance signal, wherein a plurality of control signals are generated by delaying reference signals within a field for different predetermined horizontal periods. Control signal generating means, and pseudo vertical synchronization for inserting a pseudo vertical synchronizing signal immediately before the start of the video portion of the 60 Hz luminance signal based on at least one of the plurality of control signals output from the control signal generating means. A signal inserting means, a mute means for muting a video portion of a luminance signal of the 50 Hz system for a predetermined horizontal period based on at least one of the plurality of control signals output from the control signal generating means, and the mute means. Horizontal sync signal insertion means for inserting a horizontal sync signal or a signal equivalent to it into the muted part Obtaining a luminance signal processing circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992012095U JP2606375Y2 (en) | 1992-03-11 | 1992-03-11 | Luminance signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992012095U JP2606375Y2 (en) | 1992-03-11 | 1992-03-11 | Luminance signal processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574084U true JPH0574084U (en) | 1993-10-08 |
| JP2606375Y2 JP2606375Y2 (en) | 2000-10-23 |
Family
ID=11796020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992012095U Expired - Fee Related JP2606375Y2 (en) | 1992-03-11 | 1992-03-11 | Luminance signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606375Y2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012004771A (en) * | 2010-06-16 | 2012-01-05 | Seiko Epson Corp | Photographing device and timing control circuit |
-
1992
- 1992-03-11 JP JP1992012095U patent/JP2606375Y2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012004771A (en) * | 2010-06-16 | 2012-01-05 | Seiko Epson Corp | Photographing device and timing control circuit |
| US8830342B2 (en) | 2010-06-16 | 2014-09-09 | Seiko Epson Corporation | Image-capturing device and timing control circuit for varying period of one cycle generating vertical synchronization signal |
| US9319592B2 (en) | 2010-06-16 | 2016-04-19 | Seiko Epson Corporation | Image-capturing device and timing control circuit for outputting first vertical synchronization signal and second vertical synchronization signal |
| US9756252B2 (en) | 2010-06-16 | 2017-09-05 | Seiko Epson Corporation | Image device and image-capturing device with timing control circuit for outputting first vertical synchronization signal and second vertical synchronization signal |
| US10225478B2 (en) | 2010-06-16 | 2019-03-05 | Seiko Epson Corporation | Display-data processor including first and second buffers and timing generator that variably outputs horizontal synchronization signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2606375Y2 (en) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02223869A (en) | Noise measuring apparatus | |
| JP2606375Y2 (en) | Luminance signal processing circuit | |
| EP0658046B1 (en) | Video signal processing apparatus and method | |
| US6108043A (en) | Horizontal sync pulse minimum width logic | |
| EP1337167A1 (en) | Foldable solar protection device | |
| US20040125233A1 (en) | System, method and apparatus for sandcastle signal generation in a television signal processing device | |
| JP3299838B2 (en) | Wide aspect television display | |
| US5844626A (en) | HDTV compatible vertical sync separator | |
| JP3329149B2 (en) | Clamp pulse generation method and circuit thereof | |
| JPH0834569B2 (en) | Digital signal processing imaging device | |
| JP3253451B2 (en) | Composite sync signal delay circuit | |
| JPH0317505Y2 (en) | ||
| JPH0614702B2 (en) | Video signal processor | |
| JPH0413375A (en) | Synchronizing separator circuit | |
| JPH0413374A (en) | Blanking device | |
| JPH04250777A (en) | Horizontal synchronizing separator circuit and television receiver | |
| JPH04373363A (en) | Video signal processing device | |
| JPS6033792A (en) | Secam system color discriminating signal processing circuit | |
| JP2002218278A (en) | Synchronizing separation circuit and method, display device and method and signal processing device and method | |
| JPS5979686A (en) | Extracting method of timing | |
| JPS5958993A (en) | Video recorder and reproducer | |
| JPS58161476A (en) | Automatic gain control device | |
| JPH04345374A (en) | Horizontal synchronizing signal separator circuit | |
| JPS60213186A (en) | High picture quality forming device of video signal | |
| JPH04248782A (en) | Side panel system wide aspect television receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990427 |
|
| LAPS | Cancellation because of no payment of annual fees |