JPH0573211A - Zero point detecting circuit - Google Patents

Abstract

PURPOSE:To automatically detect an accurate ground potential (zero point) that is needed as the reference voltage of a comparator, a multibit A/D converter, etc., and to generate the compensating voltage approximate to the reference voltage. CONSTITUTION:This circuit is constituted of a comparator 2 to compare the output data on a device with the data set previously, a counter 4 which counts the frequency where the device output data is larger than the set data, a latch 6 which stores the data on the counter 4, a data converter ROM 10 which converts the stored data into the data corresponding to the difference of potential compared with a zero point, a current output D/A converter 12 which applies the D/A conversion to the read data and adds it to the ground of the device, and a current/voltage scaling converter 14.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、ゼロ点（真の接地電
位）を検出して近づけていく方式に関し、特に高精度の
コンパレータや多ビット出力のＡ／Ｄ変換器等の装置の
基準電圧として必要なゼロ点位置を装置の出力データか
ら検出し、基準電圧との差を補償していく方式に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for detecting and approaching a zero point (true ground potential), and particularly to a reference voltage of a device such as a highly accurate comparator or an A / D converter with multi-bit output. Is detected from the output data of the device to compensate the difference with the reference voltage.

【０００２】[0002]

【従来の技術】従来、ゼロ点の検出及び補償方法として
装置への入力信号が持つＤＣオフセット成分を積分し、
装置の参照電圧に帰還する方式があった。図３に一例と
してこの方式を用いた積分器を示す。時定数抵抗１０１
とコンデンサ１０２及び高速演算増幅器１０３からなる
広帯域用積分器の精度を良くするためには、高速演算増
幅器が持つ入力オフセット電圧分をキャンセルする必要
がある。低雑音、超低オフセット演算増幅器１０８と入
力オフセット電圧を積分する時定数抵抗１０６とコンデ
ンサ１０７とオフセット電圧に対する補償値を決める抵
抗１０９，１１０は、ゼロ点検出、補償機能を持ってい
る。以下にその動作を説明する。ｉ）オフセット電圧が
ゼロ点から見て正の値の場合は、抵抗１０６を通してオ
フセット量に比例した電流がコンデンサ１０７に流れ込
み、抵抗１０９側に負の電圧を発生させる。発生電圧は
抵抗１０９，１１０によって減衰された後、高速演算増
幅器１０３の非反転入力に加えられ、これにより抵抗１
１１にオフセット補償電流が反転入力へ流れ込んでオフ
セット電圧をゼロ点へ近づける。ii）オフセット電圧が
ゼロ点から見て負の値の場合は、コンデンサ１０７から
オフセット量に比例した電流が流れ出し、抵抗１０９側
に正の電圧を発生させる。発生電圧は減衰された後、高
速演算増幅器１０３の非反転入力に加えられ、これによ
りオフセット補償電流が反転入力から流れ出し、オフセ
ット電圧をゼロ点へ近づける。2. Description of the Related Art Conventionally, as a method of detecting and compensating for a zero point, a DC offset component of an input signal to a device is integrated,
There was a method of returning to the reference voltage of the device. FIG. 3 shows an integrator using this method as an example. Time constant resistance 101
In order to improve the accuracy of the wideband integrator composed of the capacitor 102 and the high speed operational amplifier 103, it is necessary to cancel the input offset voltage of the high speed operational amplifier. The low noise and ultra low offset operational amplifier 108, the time constant resistor 106 that integrates the input offset voltage, the capacitor 107, and the resistors 109 and 110 that determine the compensation value for the offset voltage have zero point detection and compensation functions. The operation will be described below. i) When the offset voltage has a positive value when viewed from the zero point, a current proportional to the offset amount flows into the capacitor 107 through the resistor 106 and a negative voltage is generated on the resistor 109 side. The generated voltage is attenuated by the resistors 109 and 110 and then applied to the non-inverting input of the high speed operational amplifier 103.
At 11, an offset compensation current flows into the inverting input to bring the offset voltage close to the zero point. ii) When the offset voltage has a negative value when viewed from the zero point, a current proportional to the offset amount flows out from the capacitor 107, and a positive voltage is generated on the resistor 109 side. The generated voltage is attenuated and then applied to the non-inverting input of the high speed operational amplifier 103, which causes the offset compensation current to flow out of the inverting input, causing the offset voltage to approach the zero point.

【０００３】[0003]

【発明が解決しようとする課題】この従来のゼロ点検出
及び補償方法は、時間的に連続なフィードバック制御系
を構成しているため過大な外乱入力があると系が不安定
な状態に陥りやすい。また、ゼロ点位置が低雑音、超低
オフセット演算増幅器の非反転入力点と仮定される為、
この点が例えば基板上で直接接地されるとすると取り扱
う信号によっては真のゼロ点からかなり変動することに
なるという問題点があった。従って、入力信号が広帯域
で且つダイナミックレンジが大きい場合には適していな
い。Since this conventional zero point detection and compensation method constitutes a feedback control system which is continuous in time, the system is prone to become unstable when an excessive disturbance input is present. .. Also, the zero point position is assumed to be the low noise, non-inverting input point of the ultra low offset operational amplifier,
If this point is directly grounded on the substrate, for example, there is a problem that it may vary considerably from the true zero point depending on the signal to be handled. Therefore, it is not suitable when the input signal has a wide band and a large dynamic range.

【０００４】[0004]

【課題を解決するための手段】本発明のゼロ点検出回路
は、装置の出力データを設定データと比較する比較回路
と、出力データが設定データより大きい場合に発生する
パルス信号をカウントするカウンタと、カウンタのデー
タを一定周期毎に記憶するラッチ部と、一定周期を作り
出すためのクロック発生器及びカウンタと、記憶された
データをゼロ点補償データに交換する読出し専用メモリ
と、読出されたデータをＤ／Ａ変換する変換器とを備え
ている。A zero point detection circuit of the present invention comprises a comparison circuit for comparing output data of a device with setting data, and a counter for counting pulse signals generated when the output data is larger than the setting data. , A latch unit that stores counter data at regular intervals, a clock generator and a counter for generating a constant period, a read-only memory that exchanges stored data with zero-point compensation data, and read data. And a converter for D / A conversion.

【０００５】又、本発明のゼロ点検出回路は装置の出力
データの平均値を求める演算回路と一定周期を作り出す
クロック発生器とを有し前記演算回路出力を一定周期毎
に記憶するラッチ部と、記憶されたデータをゼロ点補償
データに交換する読出し専用メモリと、読出されたデー
タをＤ／Ａ変換する変換器とを備えている。Further, the zero-point detection circuit of the present invention comprises an arithmetic circuit for obtaining an average value of the output data of the device and a clock generator for producing a constant period, and a latch section for storing the arithmetic circuit output at every constant period. , A read-only memory for exchanging the stored data with zero-point compensation data, and a converter for D / A converting the read data.

【０００６】[0006]

【実施例】（１）次に、本発明について図面を参照して
説明する。図１は本発明のゼロ点検出回路を、多ビット
出力のＡ／Ｄ変換器の基準電圧として必要なゼロ点の検
出に適用した実施例である。ゼロ点検出回路は１〜１３
から構成される。入力信号（ビデオ信号）は、Ａ／Ｄ変
換器２２に入る。Ａ／Ｄ変換器２２は、クロック発生器
１から発生するサンプリングクロック信号に同期してＡ
／Ｄ変換を行い、その出力データは比較回路２に入力さ
れる。比較回路２は、Ａ／Ｄ変換出力データとデータ設
定３により設定されるデータの中間値とを比較してＡ／
Ｄ変換出力データが大きければパルス信号をカウンタ４
に出力する。カウンタ４のデータは一定周期毎にラッチ
６で記憶されデータ交換ＲＯＭ１０のアドレスとして入
力される。カウンタ７は、サンプリングクロック信号を
カウントし、デコーダ８はカウンタ出力が一定値に達し
た時にデータラッチパルスをラッチ６に出力する。デー
タラッチパルスはまた、インバータ９により反転した後
カウンタ７のリセットパルス及びカウンタ４のクリアパ
ルスとして入力される。カウンタ４のデータがラッチさ
れる周期をＴ、サンプリングクロック周波数をｆとすれ
ば、この周期内のＡ／Ｄ変換出力データ総数はｆＴであ
り、Ａ／Ｄ変換器の基準電圧であるグランドがゼロ点で
あればラッチされるデータはｆＴ／２となる。データ交
換ＲＯＭ１０は、ラッチされたデータとデータ“ｆＴ／
２”との差をゼロ点からの変位電圧値に変換する。つま
り、アドレスとしてｆＴ／２が入力されれば読み出され
る値はゼロであり、アドレスがｆＴ／２より大きくなれ
ばゼロ点より高いグランド電位をゼロ点にさせるための
負の値が読み出され、アドレスがｆＴ／２より小さくな
ればゼロ点より低いグランド電位をゼロ点にさせるため
の正の値が読み出される。電流出力Ｄ／Ａ変換器１２
は、基準電流発生源１３から入力される電流を基準とし
て、データ交換ＲＯＭ１０から読み出されたデータに比
例した電圧（又は電流）を出力し、補償電圧値（又は電
流値）としてＡ／Ｄ変換器２２のグランドに加えられ
る。 （２）あらかじめ当該入力信号が一定周期内で正負均等
になる事が判明している場合は、図２に示すような回路
で本発明は構成可能で以下図２について説明する。ゼロ
点検出回路は１〜１３から構成される。入力信号（ビデ
オ信号）は、１ビットサンプラ２４に入る。１ビットサ
ンプラ２４は、クロック発生器１から発生するサンプリ
ングクロック信号に同期して１ビットＡ／Ｄ変換を行
い、その出力データは演算回路１４に入力される。演算
回路１４は、入力されたデータの平均値を求め、その結
果はラッチ６で記憶されデータ交換ＲＯＭ１０のアドレ
スとなる。カウンタ７は、サンプリングクロック信号を
カウントし、デコーダ８はカウンタ出力が一定値に達し
た時にデータラッチパルスをラッチ６に出力する。デー
タラッチパルスはまた、インバータ９により反転した後
カウンタ７のリセットパルス及び演算回路１４のクリア
パルスとして入力される。データ交換ＲＯＭ１０は、ラ
ッチされたデータをゼロ点からの変位電圧値に変換する
もので、電流出力Ｄ／Ａ変換器１２は、基準電流発生源
１３から入力される電流を基準としてデータ交換ＲＯＭ
１０から読み出されたデータに比例した電圧（又は電
流）を出力し、補償電圧値（又は電流値）として１ビッ
トサンプラ２４のグランドに加えられる。DESCRIPTION OF THE PREFERRED EMBODIMENTS (1) Next, the present invention will be described with reference to the drawings. FIG. 1 shows an embodiment in which the zero point detection circuit of the present invention is applied to the detection of a zero point required as a reference voltage for an A / D converter with multi-bit output. Zero point detection circuit is 1 to 13
Composed of. The input signal (video signal) enters the A / D converter 22. The A / D converter 22 synchronizes with the sampling clock signal generated from the clock generator 1.
/ D conversion is performed, and the output data is input to the comparison circuit 2. The comparator circuit 2 compares the A / D converted output data with the intermediate value of the data set by the data setting 3 to obtain A / D.
If the D conversion output data is large, pulse signal counter 4
Output to. The data of the counter 4 is stored in the latch 6 at regular intervals and input as an address of the data exchange ROM 10. The counter 7 counts the sampling clock signal, and the decoder 8 outputs a data latch pulse to the latch 6 when the counter output reaches a constant value. The data latch pulse is also input as a reset pulse of the counter 7 and a clear pulse of the counter 4 after being inverted by the inverter 9. If the cycle in which the data of the counter 4 is latched is T and the sampling clock frequency is f, the total number of A / D converted output data in this cycle is fT, and the ground which is the reference voltage of the A / D converter is zero. If it is a point, the latched data will be fT / 2. The data exchange ROM 10 stores the latched data and the data “fT /
The difference from 2 "is converted into a displacement voltage value from the zero point. That is, if fT / 2 is input as an address, the value read is zero, and if the address is greater than fT / 2, it is higher than the zero point. A negative value is read to bring the ground potential to the zero point, and a positive value to read the ground potential lower than the zero point to the zero point is read when the address becomes smaller than fT / 2. A converter 12
Outputs a voltage (or current) proportional to the data read from the data exchange ROM 10 with the current input from the reference current generation source 13 as a reference, and performs A / D conversion as a compensation voltage value (or current value). It is added to the ground of the container 22. (2) If it is known in advance that the input signal becomes even in the positive and negative directions within a fixed period, the present invention can be configured with a circuit as shown in FIG. 2 and will be described below with reference to FIG. The zero point detection circuit is composed of 1 to 13. The input signal (video signal) enters the 1-bit sampler 24. The 1-bit sampler 24 performs 1-bit A / D conversion in synchronization with the sampling clock signal generated from the clock generator 1, and its output data is input to the arithmetic circuit 14. The arithmetic circuit 14 calculates the average value of the input data, and the result is stored in the latch 6 and becomes the address of the data exchange ROM 10. The counter 7 counts the sampling clock signal, and the decoder 8 outputs a data latch pulse to the latch 6 when the counter output reaches a constant value. The data latch pulse is also input as a reset pulse of the counter 7 and a clear pulse of the arithmetic circuit 14 after being inverted by the inverter 9. The data exchange ROM 10 converts the latched data into a displacement voltage value from the zero point, and the current output D / A converter 12 uses the current input from the reference current generation source 13 as a reference.
A voltage (or current) proportional to the data read from 10 is output and added to the ground of the 1-bit sampler 24 as a compensation voltage value (or current value).

【０００７】[0007]

【発明の効果】以上説明したように本発明は、装置の出
力データが設定データより大きくなる回数をカウントす
ることにより装置の基準電圧として使われるグランド電
位のゼロ点からの差を検出し、ゼロ点に戻す効果を有す
る。As described above, the present invention detects the difference from the zero point of the ground potential used as the reference voltage of the device by counting the number of times the output data of the device becomes larger than the set data, and Has the effect of returning to a point.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明のゼロ点検出回路を多ビット出力のＡ／
Ｄ変換器の基準電圧として必要なゼロ点の検出に適用し
た実施例のブロック図である。FIG. 1 is a block diagram showing a zero-point detection circuit according to the present invention,
It is a block diagram of an example applied to detection of a zero point required as a reference voltage of a D converter.

【図２】本発明のゼロ点検出回路を、一定周期内で正負
均等になる入力信号を１ビットＡ／Ｄ変換するサンプラ
の基準電圧として必要なゼロ点の検出に適用した実施例
のブロック図である。FIG. 2 is a block diagram of an embodiment in which the zero-point detection circuit of the present invention is applied to detection of a zero-point required as a reference voltage of a sampler for 1-bit A / D converting an input signal that becomes positive and negative evenly within a fixed period. Is.

【図３】従来のゼロ点検出及び補償回路の一例である。FIG. 3 is an example of a conventional zero point detection and compensation circuit.

【符号の説明】[Explanation of symbols]

１ クロック発生器 ２ 比較回路 ３ データ設定 ４ カウンタ（ＣＫはクロック、ＣＬＲはクリア） ６ ラッチ ７ カウンタ（ＲＳＴはリセット） ８ デコーダ ９ インバータ １０ データ交換ＲＯＭ １２ 電流出力Ｄ／Ａ変換器 １３ 基準電流発生源 １４ 演算回路 ２２ Ａ／Ｄ変換器（Ｇはグランド） ２３ スイッチ ２４ １ビットサンプラ 1 Clock Generator 2 Comparison Circuit 3 Data Setting 4 Counter (CK is Clock, CLR is Clear) 6 Latch 7 Counter (RST is Reset) 8 Decoder 9 Inverter 10 Data Exchange ROM 12 Current Output D / A Converter 13 Reference Current Generation Source 14 Arithmetic circuit 22 A / D converter (G is ground) 23 Switch 24 1-bit sampler

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 ゼロ点検出が必要な装置の出力データを
設定データと比較する比較回路と、出力データが設定デ
ータより大きい場合に発生するパルス信号をカウントす
るカウンタと、カウンタのデータを一定周期毎に記憶す
るラッチ部と、一定周期を作り出すためのクロック発生
器及びカウンタと、記憶されたデータをゼロ点補償デー
タに交換する読出し専用メモリと、読出されたデータを
Ｄ／Ａ変換する変換器からなるゼロ点検出回路。1. A comparison circuit for comparing output data of a device requiring zero point detection with setting data, a counter for counting pulse signals generated when the output data is larger than the setting data, and a constant period of the counter data. A latch unit for storing each time, a clock generator and a counter for generating a constant cycle, a read-only memory for exchanging stored data with zero-point compensation data, and a converter for D / A converting the read data Zero point detection circuit consisting of. 【請求項２】 ゼロ点検出が必要な装置の出力データの
平均値を求める演算回路と一定周期を作り出すクロック
発生器とを有し前記演算回路出力を一定周期毎に記憶す
るラッチ部と、記憶されたデータをゼロ点補償データに
交換する読出し専用メモリと、読出されたデータをＤ／
Ａ変換する変換器からなるゼロ点検出回路。2. A latch unit having an arithmetic circuit for obtaining an average value of output data of a device requiring zero point detection and a clock generator for generating a constant period, and a latch unit for storing the arithmetic circuit output at every constant period. The read-only memory for exchanging the read data with the zero compensation data, and the read data
A zero point detection circuit composed of a converter for A conversion.