JPH0571118B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、高解像度画像を帯域に制限のあるラ
イン系を介して伝送する送信機と、送信機から伝
送された信号を受信し、表示手段に表示させる受
信機とからなる画像表示装置に関するものであ
る。Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a transmitter that transmits high-resolution images via a band-limited line system, and a device that receives and displays signals transmitted from the transmitter. The present invention relates to an image display device comprising a receiver for displaying images on a display device.

（従来の技術） 高解像度画像をCRTのような表示手段に表示
させる手法として、従来よりインタレース走査方
式が公知である。この方式は、２つのフレームに
よる走査線を互にずらせて表示するものである
が、ゆつくりしたリフレツシユレートでは、表示
がちらつくという問題点がある。この方式による
ちらつきを防ぐために、２つのフレームをリアル
タイムでそれぞれ画像メモリに取り込み、これを
合成した画像を速いリフレツシユレートで表示手
段に読み出し、表示するという手法もある。(Prior Art) As a method for displaying high-resolution images on a display means such as a CRT, an interlaced scanning method is conventionally known. In this method, the scanning lines of two frames are shifted from each other for display, but there is a problem that the display flickers if the refresh rate is slow. In order to prevent flickering caused by this method, there is also a method in which two frames are each captured into an image memory in real time, and a composite image of these is read out to a display means at a fast refresh rate and displayed.

一方、リアルタイム画像の伝送は、１Km程度ま
では普通に行なわれている。しかしながら、一般
的な伝送ラインの伝送能力は、例えば15MHzで１
Km程度であり、それ故にこれ以上の長距離に、一
般的な伝送ラインを用いて複数のリアルタイム画
像あるいは高解像度画像を伝送することは困難で
ある。 On the other hand, real-time image transmission is commonly performed up to a distance of about 1 km. However, the transmission capacity of a typical transmission line is, for example, 1 at 15MHz.
Km, and therefore it is difficult to transmit multiple real-time images or high-resolution images over longer distances using general transmission lines.

（発明が解決しようとする問題点） 本発明は、このような問題点に鑑みてなされた
もので、その目的は、帯域に制限のある一般的な
伝送ラインを用いて高解像度画像を伝送、表示す
ることの可能な画像表示装置を実現しようとする
ものである。(Problems to be Solved by the Invention) The present invention has been made in view of the above-mentioned problems, and its purpose is to transmit high-resolution images using a general transmission line with limited bandwidth. The purpose is to realize an image display device that can display images.

（問題点を解決するための手段） このような目的を達成する本発明は、画像メモ
リと、この画像メモリ上に描画を行なうとともに
画像の更新を行なう制御プロセツサと、水平、垂
直同期信号及び表示アドレスを出力するCRTコ
ントローラと、このCRTコントローラとともに
動作し定められたフレームの数だけ前記画像メモ
リ中の画像をスキヤンし当該画像信号を送信する
手段とからなる送信機、この送信機から出力され
る水平、垂直同期信号及び画像信号を伝送する伝
送ライン、この伝送ラインを介して送られた画像
信号が書き込まれるデユアルポートメモリで構成
された画像メモリと、この画像メモリから読み出
された画像信号を表示する表示手段と、前記画像
メモリに格納された画像信号を切換スイツチ手段
によつて指定された場所だけ前記表示手段に選択
して読み出す手段と、前記画像メモリに格納され
た画像信号を前記表示手段に原画像が再構成され
るように読み出す手段とからなる受信機を備えて
構成される。(Means for Solving the Problems) The present invention that achieves the above object includes an image memory, a control processor that draws on the image memory and updates the image, horizontal and vertical synchronization signals, and a display. A transmitter comprising a CRT controller that outputs an address, and a means that operates together with the CRT controller to scan the image in the image memory for a predetermined number of frames and transmit the image signal, which is output from the transmitter. An image memory consisting of a transmission line that transmits horizontal and vertical synchronization signals and image signals, a dual port memory in which the image signals sent via this transmission line are written, and an image signal that is read out from this image memory. display means for displaying the image signal stored in the image memory; means for selectively reading out the image signal stored in the image memory at a location designated by the changeover switch means; and means for reading out the original image so that it can be reconstructed.

（実施例） 第１図は本発明装置の全体構成概念図である。
図において、TRは送信機で、CRTコントローラ
と画像メモリとを含んで構成されており、画像デ
ータと、水平、垂直同期信号とを出力する。RE
は伝送ラインLNを介して画像データ、水平、垂
直同期信号を入力する受信機で、デユアルポート
メモリ、CRTのような表示手段を含んで構成さ
れている。(Example) FIG. 1 is a conceptual diagram of the overall configuration of the apparatus of the present invention.
In the figure, TR is a transmitter that includes a CRT controller and an image memory, and outputs image data and horizontal and vertical synchronization signals. R.E.
is a receiver that inputs image data, horizontal and vertical synchronization signals via the transmission line LN, and includes dual port memory and display means such as a CRT.

第２図は送信機TRの構成ブロツク図である。
１は制御プロセツサ、２は水平同期信号
HSYNC、垂直同期信号VSYNC及び表示アドレ
スを出力するCRTコントローラで、制御プロセ
ツサ１によつて制御される。３は画像データを格
納する画像メモリで、制御プロセツサ１からの指
令によりデータをリード（Read）／ライト
（Write）可能である。４は垂直同期信号VSYNC
を入力するカウンタで、予じめセツトしたフレー
ム番号Ｎになるとリセツトし、同時にＮフレーム
（FRAME）信号を出力する。また、このカウン
タ４は、垂直同期信号VSYNCの数をカウンタト
した結果を、フレームナンバ（FRAMENO）と
して出力する。５は水平、垂直同期信号及びカウ
ンタ４からのＮフレーム信号を入力する遅れ回
路、Ｎフレーム信号が来ると垂直同期信号
VSYNCを1/2水平スキヤン時間分だけ遅らせ、
これを受信機側に送信する。６，９はバスの切替
手段、７はカウンタ４からのフレームナンバによ
つて固有の画像メモリ３上のオフセツト値を記憶
するオフセツト値テーブルである。切替手段６は
このテーブル７を制御プロセツサ１からプログラ
ムする時用いられる。８はCRTコントローラ２
から出力される表示アドレスと、オフセツト値テ
ーブル７から出力されるオフセツトアドレスを加
算する加算器で、ここからの表示アドレスは、切
替手段９を介して画像メモリ３に与えられ、当該
表示アドレスのRGBのビデオ信号が受信機側に
送信される。 FIG. 2 is a block diagram of the structure of the transmitter TR.
1 is a control processor, 2 is a horizontal synchronization signal
This is a CRT controller that outputs HSYNC, a vertical synchronizing signal VSYNC, and a display address, and is controlled by the control processor 1. Reference numeral 3 denotes an image memory for storing image data, and data can be read/written in response to commands from the control processor 1. 4 is vertical synchronization signal VSYNC
When the frame number N set in advance is reached, the counter is reset and at the same time outputs an N frame (FRAME) signal. Further, this counter 4 outputs the result of counting the number of vertical synchronization signals VSYNC as a frame number (FRAMENO). 5 is a delay circuit that inputs the horizontal and vertical synchronizing signals and the N frame signal from the counter 4; when the N frame signal comes, the vertical synchronizing signal is input;
Delay VSYNC by 1/2 horizontal scan time,
Send this to the receiver side. 6 and 9 are bus switching means, and 7 is an offset value table for storing unique offset values on the image memory 3 according to the frame number from the counter 4. The switching means 6 is used when programming this table 7 from the control processor 1. 8 is CRT controller 2
This is an adder that adds the display address output from the offset value table 7 and the offset address output from the offset value table 7. The display address from this adder is given to the image memory 3 via the switching means 9, and the display address is RGB video signals are sent to the receiver side.

第３図は受信機REの構成ブロツク図である。
２０はＮフレーム検出回路、２１はカウンタで、
これらは垂直同期信号VSYNCを入力している。
Ｎフレーム検出回路２０は、同期フレームを検出
すると、カウンタ２１をリセツトし、カウンタ２
１は垂直同期信号VSYNCをカウントし、それを
フレームナンバとして出力する。２２はフレーム
ナンバを入力するオフセツト値テーブルで、後述
する画像メモリ２５へ書き込む際の、各フレーム
のオフセツトアドレスを出力する。２３は加算
器、２４はDMAコントローラである。DMAコ
ントローラ２４は水平、垂直同期信号HSYNC，
VSYNCを入力し、画像メモリ２５への書き込み
アドレスを出力する。加算器２３はオフセツト値
テーブル２２からのオフセツトアドレスと、
DMAコントローラ２４からの書き込みアドレス
とを加算し、各フレームの書き込みアドレスを切
替手段２６を介して、画像メモリ２５に与える。
画像メモリ２５は、デユアルポートメモリで構成
されており、書き込みアドレスに同期して送られ
てくるＲ，Ｇ，Ｂのビデオ信号が書き込まれる。
また、切替手段２６を介してCRTコントローラ
２７から、読み出しアドレスが与えられ、そのア
ドレスに格納されたビデオ信号が表示手段として
のCRT３０に読み出される。２８は制御プロセ
ツサ、２９は切換スイツチで、これらは高解像度
画像の伝送モード、多重画像の伝送モードの切換
えや、画面の切換え、オフセツトテーブル２２の
データの書き換え等の制御を行なう。 FIG. 3 is a block diagram of the receiver RE.
20 is an N frame detection circuit, 21 is a counter,
These input the vertical synchronization signal VSYNC.
When the N frame detection circuit 20 detects a synchronization frame, it resets the counter 21 and
1 counts the vertical synchronization signal VSYNC and outputs it as a frame number. Reference numeral 22 denotes an offset value table into which a frame number is input, and outputs an offset address of each frame when writing to the image memory 25, which will be described later. 23 is an adder, and 24 is a DMA controller. The DMA controller 24 receives horizontal and vertical synchronization signals HSYNC,
Input VSYNC and output the write address to the image memory 25. The adder 23 receives the offset address from the offset value table 22,
The write address from the DMA controller 24 is added, and the write address of each frame is provided to the image memory 25 via the switching means 26.
The image memory 25 is composed of a dual port memory, and R, G, and B video signals sent in synchronization with the write address are written therein.
Further, a read address is given from the CRT controller 27 via the switching means 26, and the video signal stored at that address is read out to the CRT 30 as a display means. 28 is a control processor, and 29 is a changeover switch, which controls switching of high-resolution image transmission mode, multiplexed image transmission mode, screen switching, rewriting of data in offset table 22, and the like.

このように構成した装置の動作を次に、複数画
面の多重伝送を行なう場合と、高解像度画像の伝
送を行なう場合とに分けて説明する。 Next, the operation of the apparatus configured as described above will be explained separately for the case of multiplex transmission of a plurality of screens and the case of transmission of high-resolution images.

（複数画面の多重伝送を行なう場合） 第４図はこの場合の動作説明図である。ここで
は伝送ラインLNに３組の受信機が結合している
場合を例示する。(When performing multiplex transmission of a plurality of screens) FIG. 4 is an explanatory diagram of the operation in this case. Here, a case will be exemplified in which three sets of receivers are coupled to the transmission line LN.

制御プロセツサ１は、英文字、漢字文字、グラ
フ等画面表示のためのプログラムで構成される複
数個の画面表示タスクＡ〜Ｎをリアルタイムで実
行し、画像メモリ３上に描画を行ない、また、画
像の更新を行なつている。CRTコントローラ２
は、カウンタ４、オフセツト値テーブル７及び加
算器８で構成されるマツピングコントローラ１０
と共に動作し、定められたフレームの数だけ、画
像メモリ３中の画像をスキヤンし、これを伝送ラ
インLNを介して送信する。 The control processor 1 executes a plurality of screen display tasks A to N consisting of programs for screen display of English characters, Kanji characters, graphs, etc. in real time, draws on the image memory 3, and also displays images. is being updated. CRT controller 2
is a mapping controller 10 consisting of a counter 4, an offset value table 7, and an adder 8.
It operates together to scan the image in the image memory 3 for a predetermined number of frames and transmit it via the transmission line LN.

受信機REにおいて、デユアルポートメモリで
構成された画像メモリ２５は、伝送送信機LNを
介して送られた画像信号を、フレームの順番に格
納する。画像メモリ２５に格納された画像信号
は、切換スイツチ２９によつて指定された場所だ
け、CRTコントローラ２７で選択的に繰返して
読み出され、CRT３０に所望の画像が表示され
る。 In the receiver RE, an image memory 25 configured with a dual port memory stores the image signals sent via the transmission transmitter LN in frame order. The image signals stored in the image memory 25 are selectively and repeatedly read out by the CRT controller 27 only at locations designated by the changeover switch 29, and a desired image is displayed on the CRT 30.

このような動作によつて、ｎフレームで１回の
リフレツシユサイクルとすれば、ｎ枚の半リアル
タイム画像（リアルタイム画像よりも、多少リフ
レツシユ周期の長い画像）を同時に伝送すること
ができる。例えば、通常１枚の画像を送る時に、
１秒に60枚程度送つていたとすると、枚数を増加
させれば、それだけ画像更新周期が長くなるわけ
で、２枚にすれば、１秒に30枚となる。 By such an operation, n semi-real-time images (images with a slightly longer refresh cycle than real-time images) can be simultaneously transmitted if one refresh cycle is performed for n frames. For example, when sending a single image,
Assuming that about 60 images are being sent per second, increasing the number of images will lengthen the image update cycle accordingly, and if you increase the number to 2 images, it will be 30 images per second.

また、送信機TRからの画像信号の伝送を、図
示するようにマルチドロツプで３組の受信機RE
に送信すれば、各受信機毎に異なる画面を見るこ
とができる。 In addition, the transmission of the image signal from the transmitter TR is carried out by multi-drop to three sets of receivers RE as shown in the figure.
If you send a message to each receiver, you can see a different screen for each receiver.

（高解像度画像の伝送を行なう場合） 第５図はこの場合の動作説明図である。制御プ
ロセツサ１は、複数の画面表示タスクＡ〜Ｎをリ
アルタイムで実行し、画像メモリ３上に複数の高
解像度の画像の描画を行ない、また、画像の更新
を行なつている。CRTコントローラ２は、マツ
ピングコントローラ１０と共に動作し、高解像度
画像を図示するように複数（ここでは〜の４
個）のフレームに分割し、画像信号を送信する。(When transmitting high-resolution images) FIG. 5 is an explanatory diagram of the operation in this case. The control processor 1 executes a plurality of screen display tasks A to N in real time, draws a plurality of high-resolution images on the image memory 3, and updates the images. The CRT controller 2 operates together with the mapping controller 10 to produce a plurality of high-resolution images (here, ~4
(2) frames and transmit the image signal.

受信機REにおいて、画像メモリ２５は伝送さ
れた複数フレームの画像信号を順次格納する。
CRTコントローラ２７は、送信機TRでの送出手
法に合わせて、画像メモリ２５に格納されている
画像信号を、原画像が再構成できるように読み出
し、CRT３０に表示させる。 In the receiver RE, the image memory 25 sequentially stores the transmitted image signals of multiple frames.
The CRT controller 27 reads out the image signals stored in the image memory 25 in accordance with the transmission method of the transmitter TR so that the original image can be reconstructed, and displays it on the CRT 30.

このような動作によつて、ｎフレーム分の画像
データにより、１枚の高解像度画像の構成データ
を送信し、CRT３０に高解像度の画像を表示す
ることができる。 Through such an operation, the constituent data of one high-resolution image can be transmitted using n frames of image data, and the high-resolution image can be displayed on the CRT 30.

（発明の効果） 一般に、リアルタイム画像といえども、例えば
プロセス・オートメーシヨン用の運転画面等は、
画像の更新周期をそれほど短かくしなくとも（例
えば１秒に４〜５回程度でも）実用上問題とはな
らない。一方、CRTのような表示手段は、人間
の目の性質と、蛍光体のような発光素子の残光時
間との兼合いから、ちらつきのない画像を得るた
めには、最低でも１秒間に40枚程度の更新が必要
である。このため、現在実用化されている画像信
号の伝送ラインは、１秒当り50枚程度の画像信号
を伝送できるように作られている。そこで、この
差（秒５枚と50枚）に着目すると、10枚程度まで
は画像を多重伝送できることが分かる。この際、
従来は長残光蛍光体のCRT表示手段を用いてい
る。本発明においては、受信機REにデユアルポ
ートメモリで構成される画像メモリを用い、これ
を自由に読み出すようにしたもので、次のような
作用効果が生ずる。(Effect of the invention) In general, even though it is a real-time image, for example, an operation screen for process automation, etc.
Even if the image update cycle is not so short (for example, about 4 to 5 times per second), there is no problem in practice. On the other hand, display means such as CRT require at least 40 pixels per second to obtain a flicker-free image due to the nature of the human eye and the afterglow time of light-emitting elements such as phosphors. It is necessary to update the number of pages. For this reason, image signal transmission lines currently in practical use are designed to be able to transmit image signals of approximately 50 frames per second. If we focus on this difference (5 images per second and 50 images per second), we can see that it is possible to multiplex transmit up to about 10 images. On this occasion,
Conventionally, CRT display means using long afterglow phosphor has been used. In the present invention, an image memory constituted by a dual port memory is used in the receiver RE, and this image memory can be freely read out, resulting in the following effects.

(a) ｎ枚の半リアルタイム画像を伝送することに
より、受信機RE側ではスイツチによつて切替
えて見ることができる。また、伝送信号をマル
チドロツプで多数の受信機に送出すれば、各受
信機において異なつた画面を見ることができ
る。(a) By transmitting n semi-real time images, the images can be switched and viewed using a switch on the receiver RE side. Furthermore, if the transmission signal is sent to a large number of receivers in a multi-drop manner, each receiver can view a different screen.

(b) 高解像度画像も、ｎ枚の半リアルタイム画像
に分割し伝送することにより、通信コストを上
げずに、受信機側の表示手段に表示を行なえ
る。(b) By dividing high-resolution images into n semi-real-time images and transmitting them, it is possible to display them on the display means on the receiver side without increasing communication costs.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明装置の全体構成概念図、第２図
は送信機の構成ブロツク図、第３図は受信機の構
成ブロツク図、第４図は複数画面の多重伝送を行
なう場合の動作説明図、第５図は高解像度画像の
伝送を行なう場合の動作説明図である。 TR…送信機、LN…伝送ライン、RE…受信
機、１，２８…制御プロセツサ、３，２５…画像
メモリ、２，２７…CRTコントローラ、３０…
表示手段。 Fig. 1 is a conceptual diagram of the overall configuration of the device of the present invention, Fig. 2 is a block diagram of the transmitter configuration, Fig. 3 is a block diagram of the receiver configuration, and Fig. 4 is an explanation of the operation when performing multiplex transmission of multiple screens. FIG. 5 is an explanatory diagram of the operation when transmitting a high-resolution image. TR...Transmitter, LN...Transmission line, RE...Receiver, 1, 28...Control processor, 3, 25...Image memory, 2, 27...CRT controller, 30...
Display means.

Claims (1)

【特許請求の範囲】 １ 画像メモリと、この画像メモリ上に描画を行
なうとともに画像の更新を行なう制御プロセツサ
と、水平、垂直同期信号及び表示アドレスを出力
するCRTコントローラと、このCRTコントロー
ラとともに動作し定められたフレームの数だけ前
記画像メモリ中の画像をスキヤンし当該画像信号
を送信する手段とからなる送信機、 この送信機から出力される水平、垂直同期信号
及び画像信号を伝送する伝送ライン、 この伝送ラインを介して送られた画像信号が書
き込まれるデユアルポートメモリで構成された画
像メモリと、この画像メモリから読み出された画
像信号を表示する表示手段と、前記画像メモリに
格納された画像信号を切換スイツチ手段によつて
指定された場所だけ前記表示手段に選択して読み
出す手段と、前記画像メモリに格納された画像信
号を前記表示手段に原画像が再構成されるように
読み出す手段とからなる受信機 を備えた画像表示装置。[Claims] 1. An image memory, a control processor that draws on the image memory and updates the image, a CRT controller that outputs horizontal and vertical synchronization signals and display addresses, and a CRT controller that operates together with the CRT controller. a transmitter comprising means for scanning images in the image memory for a predetermined number of frames and transmitting the image signals; a transmission line for transmitting horizontal and vertical synchronization signals and image signals output from the transmitter; an image memory configured with a dual port memory into which image signals sent via this transmission line are written; display means for displaying image signals read from this image memory; and an image stored in the image memory. means for selectively reading out the signal to the display means at a location designated by the changeover switch means; and means for reading out the image signal stored in the image memory so that the original image is reconstructed on the display means. An image display device equipped with a receiver consisting of.