JPH0570390B2 - - Google Patents
Info
- Publication number
- JPH0570390B2 JPH0570390B2 JP58181494A JP18149483A JPH0570390B2 JP H0570390 B2 JPH0570390 B2 JP H0570390B2 JP 58181494 A JP58181494 A JP 58181494A JP 18149483 A JP18149483 A JP 18149483A JP H0570390 B2 JPH0570390 B2 JP H0570390B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- pulsating
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 40
- 239000013589 supplement Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000004804 winding Methods 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、インバータの出力電圧波形を改善し
たインバータ回路に関するものである。
たインバータ回路に関するものである。
[従来の技術]
従来、インバータ出力電圧の脈流波形を改善す
るために、入力電源とインバータとの間に並列に
パワーフイードバツクコンデンサを接続して脈流
電圧のリツプル分を第5図Aの斜線部分のように
埋めた波形にしていた。
るために、入力電源とインバータとの間に並列に
パワーフイードバツクコンデンサを接続して脈流
電圧のリツプル分を第5図Aの斜線部分のように
埋めた波形にしていた。
また、パワーフイードバツクコンデンサを直列
に接続して脈流電圧のリツプル分を第5図Bの斜
線部分のように埋めた波形にしていた。
に接続して脈流電圧のリツプル分を第5図Bの斜
線部分のように埋めた波形にしていた。
[発明が解決しようとする課題]
前記のように脈流電圧のリツプル分を第5図A
の斜線部分のように埋めた波形では山部の間の谷
部を埋めた部分が平坦にはならず、また、第5図
Bの斜線部分のように埋めた波形ではリツプル分
が極めて多く、入力電流歪率や電圧変動特性が充
分に改善されてはいなかつた。
の斜線部分のように埋めた波形では山部の間の谷
部を埋めた部分が平坦にはならず、また、第5図
Bの斜線部分のように埋めた波形ではリツプル分
が極めて多く、入力電流歪率や電圧変動特性が充
分に改善されてはいなかつた。
このような欠点を改善するために、本出願人は
特開昭58−46868号の、交流電源整流波形の波高
値を除く期間で平滑コンデンサの充放電を行なう
ようにした電源装置を開発したが、これは全波整
流回路とコンデンサが負荷に対し並列的に設けら
れ、全波整流回路の脈流電圧値がコンデンサの電
圧よりも低くなる期間だけコンデンサから負荷に
給電され、この期間は全波整流回路は給電されな
いので、交流電源からの入力電流に休止期間が生
じ、入力電流の立上り、立ち下り区間は高周波成
分を含むものとなり、最近特に重要視されている
ところの、他の機器を誤動作させる要因となる高
周波成分を含まないように入力電流を低歪化する
という要望に完全には対応できないという問題点
がある。
特開昭58−46868号の、交流電源整流波形の波高
値を除く期間で平滑コンデンサの充放電を行なう
ようにした電源装置を開発したが、これは全波整
流回路とコンデンサが負荷に対し並列的に設けら
れ、全波整流回路の脈流電圧値がコンデンサの電
圧よりも低くなる期間だけコンデンサから負荷に
給電され、この期間は全波整流回路は給電されな
いので、交流電源からの入力電流に休止期間が生
じ、入力電流の立上り、立ち下り区間は高周波成
分を含むものとなり、最近特に重要視されている
ところの、他の機器を誤動作させる要因となる高
周波成分を含まないように入力電流を低歪化する
という要望に完全には対応できないという問題点
がある。
本発明は、前記のような課題を解決し、交流電
源からの入力電流に休止期間が生じないようにし
入力電流の立上り、立ち下り区間に高周波成分が
含まれないようにして、他の機器を誤動作させる
高調波を発生しないようにしたインバータ回路を
提供することを目的とするものである。
源からの入力電流に休止期間が生じないようにし
入力電流の立上り、立ち下り区間に高周波成分が
含まれないようにして、他の機器を誤動作させる
高調波を発生しないようにしたインバータ回路を
提供することを目的とするものである。
[課題を解決するための手段]
前記の目的を達成するために、本発明は、高周
波変換装置と、交流電源電圧を整流した脈流電圧
を前記高周波変換装置に入力する全波整流装置
と、負荷に対し前記全波整流装置の出力端と直列
でかつ加極性に設けられ脈流電源電圧の低圧部分
を補う補助電源コンデンサと、前記コンデンサの
放電を制御するスイツチング素子と、前記脈流電
源電圧波形の降下、上昇に応じて波形谷部の中止
部程パルス巾が大になるパルス幅信号を発生して
前記スイツチング素子を制御するパルス制御回路
とによりインバータ回路を構成したものである。
波変換装置と、交流電源電圧を整流した脈流電圧
を前記高周波変換装置に入力する全波整流装置
と、負荷に対し前記全波整流装置の出力端と直列
でかつ加極性に設けられ脈流電源電圧の低圧部分
を補う補助電源コンデンサと、前記コンデンサの
放電を制御するスイツチング素子と、前記脈流電
源電圧波形の降下、上昇に応じて波形谷部の中止
部程パルス巾が大になるパルス幅信号を発生して
前記スイツチング素子を制御するパルス制御回路
とによりインバータ回路を構成したものである。
[作用]
補助電源コンデンサを、特に、負荷に対し前記
全波整流装置の出力端と直列でかつ加極性に設
け、また特に、前記コンデンサの放電を制御する
スイツチング素子を、脈流電源電圧波形の降下、
上昇に応じて波形谷部の中心部程パルス巾が大に
なるパルス幅信号によりオン、オフさせるように
したことにより、交流電源からの入力電流に休止
期間が生じなくなり、入力電流の立上り、立ち下
り区間に高周波成分が含まれなくなる。
全波整流装置の出力端と直列でかつ加極性に設
け、また特に、前記コンデンサの放電を制御する
スイツチング素子を、脈流電源電圧波形の降下、
上昇に応じて波形谷部の中心部程パルス巾が大に
なるパルス幅信号によりオン、オフさせるように
したことにより、交流電源からの入力電流に休止
期間が生じなくなり、入力電流の立上り、立ち下
り区間に高周波成分が含まれなくなる。
また、波形谷部を埋める波形が前記公開公報の
ように傾斜することなく、ほとんど平らになる。
したがつて電圧変動が少く、負荷を安定に動作さ
せることができ、負荷たとえばインバータの設計
が容易となる。
ように傾斜することなく、ほとんど平らになる。
したがつて電圧変動が少く、負荷を安定に動作さ
せることができ、負荷たとえばインバータの設計
が容易となる。
[実施例]
以下、以下本発明の実施例を図面により説明す
る。第1図は本発明の1実施例をブロツク図にて
示したものである。vは交流電源、DBはダイオ
ードブリツジで、これにより交流を整流して脈流
の直流電圧を出力する脈流直流電源を構成する。
L1は前記脈流直流電源の出力回路に直列に接続
されたインダクタ、C2は前記出力回路に並列に
接続されたコンデンサである。
る。第1図は本発明の1実施例をブロツク図にて
示したものである。vは交流電源、DBはダイオ
ードブリツジで、これにより交流を整流して脈流
の直流電圧を出力する脈流直流電源を構成する。
L1は前記脈流直流電源の出力回路に直列に接続
されたインダクタ、C2は前記出力回路に並列に
接続されたコンデンサである。
C1は前記直流電源から出力される脈流の電源
電圧の低圧部分を補うように脈流電源電圧に重畳
させて放電させるパワーフイードバツク用の補助
電源コンデンサである。D1はバイパス用ダイオ
ード、1は前記コンデンサC1の充電回路であ
る。
電圧の低圧部分を補うように脈流電源電圧に重畳
させて放電させるパワーフイードバツク用の補助
電源コンデンサである。D1はバイパス用ダイオ
ード、1は前記コンデンサC1の充電回路であ
る。
Q1は、前記コンデンサC1の放電を制御する
ためのトランジスタその他のスイツチング素子で
あり、コンデンサC1にダイオードD1を介して
並列に接続する。3は前記スイツチング素子Q1
のドライブ回路、2はパルス幅信号を発生して前
記ドライブ回路3に出力するパルス幅信号回路で
あり、このパルス幅信号回路2とドライブ回路3
とにより、前記スイツチング素子Q1のオン、オ
フ制御を行なうパルス制御回路23を構成する。
ためのトランジスタその他のスイツチング素子で
あり、コンデンサC1にダイオードD1を介して
並列に接続する。3は前記スイツチング素子Q1
のドライブ回路、2はパルス幅信号を発生して前
記ドライブ回路3に出力するパルス幅信号回路で
あり、このパルス幅信号回路2とドライブ回路3
とにより、前記スイツチング素子Q1のオン、オ
フ制御を行なうパルス制御回路23を構成する。
4はインバータ回路、Tはインバータトラン
ス、N1はその1次巻線、N2はその2次巻線で
あり、これらは入力電源電圧を高周波高電圧に変
換して出力する高周波変換装置を構成する。LA
は前記2次巻線N2の出力により点灯する放電灯
である。
ス、N1はその1次巻線、N2はその2次巻線で
あり、これらは入力電源電圧を高周波高電圧に変
換して出力する高周波変換装置を構成する。LA
は前記2次巻線N2の出力により点灯する放電灯
である。
前記のブロツク図において、充電された補助電
源コンデンサC1は、スイツチング素子Q1のオ
ンによつて放電させられ、その放電電圧は、前記
脈流直流電源から出力される脈流電圧の各山部間
の谷部における低電圧部分を補うように前記電源
出力の脈流電圧にパワーフイードバツクして重畳
され、これにより脈流電圧の低圧部分は平坦に埋
められて前記インバータ等の高周波変換装置に入
力する。
源コンデンサC1は、スイツチング素子Q1のオ
ンによつて放電させられ、その放電電圧は、前記
脈流直流電源から出力される脈流電圧の各山部間
の谷部における低電圧部分を補うように前記電源
出力の脈流電圧にパワーフイードバツクして重畳
され、これにより脈流電圧の低圧部分は平坦に埋
められて前記インバータ等の高周波変換装置に入
力する。
前記のように、電源出力の脈流電圧の低圧部分
に重畳されるようにコンデンサC1の放電を制御
するのはスイツチング素子Q1が行なうが、この
ようなスイツチング素子Q1のオン、オフ制御は
ドライブ回路3とパルス幅信号回路2とよりなる
パルス制御回路23によつて行なわれる。
に重畳されるようにコンデンサC1の放電を制御
するのはスイツチング素子Q1が行なうが、この
ようなスイツチング素子Q1のオン、オフ制御は
ドライブ回路3とパルス幅信号回路2とよりなる
パルス制御回路23によつて行なわれる。
すなわち、前記パルス幅信号回路2は、脈流電
圧の電圧値を検出し、脈流電圧の降下カーブの期
間においては、その降下した検出電圧値に応じて
パルス幅が逐次広くなるようなパルス幅信号を発
生し、脈流電圧の上昇カーブの期間においては上
昇した検出電圧値に応じてパルス幅が逐次狭くな
るようなパルス幅信号を発生する。このようなパ
ルス幅信号は第6図示のようになる。同図におい
て、Bは脈流電圧波形の降下、上昇に応じその値
を検出してパルス幅信号回路2が発生するパルス
波形、Aは前記のパルス波形に対応して補助電源
コンデンサC1の放電電圧が脈流電圧の各山部間
の谷部に重畳された状態を示したものであり、同
図Bのように検出電圧値が低い谷部の中心部程パ
ルス幅は広くなる。このようなパルス幅信号を発
生したパルス幅信号回路2はドライブ回路3に出
力し、このドライブ回路3とパルス幅信号回路2
とよりなるパルス制御回路23の出力によつて、
スイツチング素子Q1は前記のパルス幅に対応す
るオンタイムのオン、オフスイツチングを行な
う。このスイツチング素子Q1がオンすることに
より補助電源コンデンサC1が放電し、その放電
電圧が前記のように電源出力の脈流電圧の低圧部
分に重畳される。パルス幅信号回路2は電源出力
の脈流電圧を検出するが、前記のように補助電源
コンデンサC1の放電により脈流電圧の各山部間
の谷部に重畳された電圧も含めて検出し、それに
対応したパルス幅の信号を発生するので、その谷
部に重畳された補助電源コンデンサC1の放電電
圧の波形は第6図Aのように1パルス毎に脈流を
繰返す山形の波形となるにしても、その山形の波
形は極めて微細なものであつて全体としては第5
図Cのように平坦な波形となり、脈流電圧の各山
部間の谷部の低電圧部分が平坦に埋められてリツ
プル分の少ない波形となる。
圧の電圧値を検出し、脈流電圧の降下カーブの期
間においては、その降下した検出電圧値に応じて
パルス幅が逐次広くなるようなパルス幅信号を発
生し、脈流電圧の上昇カーブの期間においては上
昇した検出電圧値に応じてパルス幅が逐次狭くな
るようなパルス幅信号を発生する。このようなパ
ルス幅信号は第6図示のようになる。同図におい
て、Bは脈流電圧波形の降下、上昇に応じその値
を検出してパルス幅信号回路2が発生するパルス
波形、Aは前記のパルス波形に対応して補助電源
コンデンサC1の放電電圧が脈流電圧の各山部間
の谷部に重畳された状態を示したものであり、同
図Bのように検出電圧値が低い谷部の中心部程パ
ルス幅は広くなる。このようなパルス幅信号を発
生したパルス幅信号回路2はドライブ回路3に出
力し、このドライブ回路3とパルス幅信号回路2
とよりなるパルス制御回路23の出力によつて、
スイツチング素子Q1は前記のパルス幅に対応す
るオンタイムのオン、オフスイツチングを行な
う。このスイツチング素子Q1がオンすることに
より補助電源コンデンサC1が放電し、その放電
電圧が前記のように電源出力の脈流電圧の低圧部
分に重畳される。パルス幅信号回路2は電源出力
の脈流電圧を検出するが、前記のように補助電源
コンデンサC1の放電により脈流電圧の各山部間
の谷部に重畳された電圧も含めて検出し、それに
対応したパルス幅の信号を発生するので、その谷
部に重畳された補助電源コンデンサC1の放電電
圧の波形は第6図Aのように1パルス毎に脈流を
繰返す山形の波形となるにしても、その山形の波
形は極めて微細なものであつて全体としては第5
図Cのように平坦な波形となり、脈流電圧の各山
部間の谷部の低電圧部分が平坦に埋められてリツ
プル分の少ない波形となる。
第2図は、前記第1図のブロツク図を具体化し
た1実施例を示し、第1図と同一符号は同一部分
を示す。この実施例においては、第1図示の充電
回路1は、限流インピーダンスとしてのコンデン
サC3とダイオードD2,D3とにより構成し、
第1図示のパルス制御回路23は、インバータト
ランスTの4次巻線N4と、ダイオードD4,D
5と、抵抗R1〜R7、コンデンサC4,C5、
ツエナーダイオードZD、演算増幅器によるコン
パレータCOとにより構成し、第1図示のインバ
ータ回路4は、インバータトランスTの3次巻線
N31,N32を有しブロツキング発型のインバ
ータ回路により構成したものである。
た1実施例を示し、第1図と同一符号は同一部分
を示す。この実施例においては、第1図示の充電
回路1は、限流インピーダンスとしてのコンデン
サC3とダイオードD2,D3とにより構成し、
第1図示のパルス制御回路23は、インバータト
ランスTの4次巻線N4と、ダイオードD4,D
5と、抵抗R1〜R7、コンデンサC4,C5、
ツエナーダイオードZD、演算増幅器によるコン
パレータCOとにより構成し、第1図示のインバ
ータ回路4は、インバータトランスTの3次巻線
N31,N32を有しブロツキング発型のインバ
ータ回路により構成したものである。
同図において、充電回路1は、インバータトラ
ンスTの1次巻線N1に生ずる高周波電圧をコン
デンサC3、ダイオードD2,D1を介して補助
電源コンデンサC1に充電する。パルス制御回路
23は、インバータトランスTの4次巻線N4に
生ずる電圧をダイオードD4、抵抗R5、コンデ
ンサC4により整流、平滑し、この平滑出力電圧
から、ツエナーダイオードZDと抵抗R3,R4
との回路により一定電圧を発生し、これを基準電
圧としてコンパレータCOの一方の入力端子に供
給する。またダイオードD5、コンデンサC5、
抵抗R1,R2の回路により、脈流電圧の現時点
での4次巻線N4に発生する電圧に相当する電圧
をコンパレータCOの他方の入力端子に供給する。
このようにしてコンパレータCOは脈流電圧を検
出し、脈流電圧の現時点の検出電圧が基準電圧よ
りも低い場合にはスイツチング素子のトランジス
タQ1をオンするパルス信号を、また、現時点の
検出電圧が基準電圧よりも高い場合にはトランジ
スタQ1をオフするパルス信号を発生する。その
パルス信号は検出電圧値に応じたパルス幅の信号
を発生するものであり、第6図示のように、脈流
電圧の各山部間の谷部が深くなる低い電圧程パル
ス幅の広い信号を発生してトランジスタQ1をオ
ン、オフさせそのオンタイムを制御する。このよ
うにして、補助電源コンデンサC1はトランジス
タQ1のオンタイムに対応する時間の放電を行な
いその放電電圧は脈流直流電源に重畳されて脈流
電圧を平坦化することになる。
ンスTの1次巻線N1に生ずる高周波電圧をコン
デンサC3、ダイオードD2,D1を介して補助
電源コンデンサC1に充電する。パルス制御回路
23は、インバータトランスTの4次巻線N4に
生ずる電圧をダイオードD4、抵抗R5、コンデ
ンサC4により整流、平滑し、この平滑出力電圧
から、ツエナーダイオードZDと抵抗R3,R4
との回路により一定電圧を発生し、これを基準電
圧としてコンパレータCOの一方の入力端子に供
給する。またダイオードD5、コンデンサC5、
抵抗R1,R2の回路により、脈流電圧の現時点
での4次巻線N4に発生する電圧に相当する電圧
をコンパレータCOの他方の入力端子に供給する。
このようにしてコンパレータCOは脈流電圧を検
出し、脈流電圧の現時点の検出電圧が基準電圧よ
りも低い場合にはスイツチング素子のトランジス
タQ1をオンするパルス信号を、また、現時点の
検出電圧が基準電圧よりも高い場合にはトランジ
スタQ1をオフするパルス信号を発生する。その
パルス信号は検出電圧値に応じたパルス幅の信号
を発生するものであり、第6図示のように、脈流
電圧の各山部間の谷部が深くなる低い電圧程パル
ス幅の広い信号を発生してトランジスタQ1をオ
ン、オフさせそのオンタイムを制御する。このよ
うにして、補助電源コンデンサC1はトランジス
タQ1のオンタイムに対応する時間の放電を行な
いその放電電圧は脈流直流電源に重畳されて脈流
電圧を平坦化することになる。
第3図は他の実施例を示し、前記第2図示のパ
ルス制御回路23とブロツキング発振回路を変形
したものである。この実施例におけるパルス制御
回路23は、ブロツキング発振回路と共用のイン
バータトランスの3次巻線N3、ダイオードD
4,D5、トランジスタQ1〜Q5、抵抗R1〜
R5,R8〜R10、コンデンサC4,C5、ツ
エナーダイオードZDにより構成し、また、脈流
電圧を検出するコンパレータは差動増幅器により
構成したものである。この実施例においても、補
助電源コンデンサC1はインバータを高周波電圧
源として充電され、差動増幅器が検出した脈流電
圧に応じた幅のパルス信号によりスイツチング素
子であるトランジスタQ1がオン、オフ制御され
て補助電源コンデンサC1を放電させ、その放電
電圧を脈流の電源電圧に重畳する点は前記第2図
示の実施例と同様である。
ルス制御回路23とブロツキング発振回路を変形
したものである。この実施例におけるパルス制御
回路23は、ブロツキング発振回路と共用のイン
バータトランスの3次巻線N3、ダイオードD
4,D5、トランジスタQ1〜Q5、抵抗R1〜
R5,R8〜R10、コンデンサC4,C5、ツ
エナーダイオードZDにより構成し、また、脈流
電圧を検出するコンパレータは差動増幅器により
構成したものである。この実施例においても、補
助電源コンデンサC1はインバータを高周波電圧
源として充電され、差動増幅器が検出した脈流電
圧に応じた幅のパルス信号によりスイツチング素
子であるトランジスタQ1がオン、オフ制御され
て補助電源コンデンサC1を放電させ、その放電
電圧を脈流の電源電圧に重畳する点は前記第2図
示の実施例と同様である。
第4図は、補助電源コンデンサC1の充電を、
前記第2図、第3図示の実施例のようにインバー
タにより形成される高周波電圧源で行なう代り
に、ダイオードブリツジDBから出力される商用
周波電圧により充電する実施例を示し、インダク
タL2、ダイオードD6を介して補助電源コンデ
ンサC1を充電するようにしたものであり、スイ
ツチング素子Q1をパルス制御回路により制御す
る回路構成は図示を省略したが前記の実施例と同
様である。
前記第2図、第3図示の実施例のようにインバー
タにより形成される高周波電圧源で行なう代り
に、ダイオードブリツジDBから出力される商用
周波電圧により充電する実施例を示し、インダク
タL2、ダイオードD6を介して補助電源コンデ
ンサC1を充電するようにしたものであり、スイ
ツチング素子Q1をパルス制御回路により制御す
る回路構成は図示を省略したが前記の実施例と同
様である。
[発明の効果]
前述したように、本発明は、負荷に対し前記全
波整流装置の出力端と直列でかつ加極性に設けら
れ脈流電源電圧の低圧部分を補う補助電源コンデ
ンサを設け、このコンデンサの放電を制御するス
イツチング素子を、脈流電源電圧波形の降下、上
昇に応じて波形谷部の中心部程パルス巾が大にな
るパルス幅信号を発生して制御するように構成し
たので、交流電源からの入力電流に休止期間が生
じなくなり、したがつて入力電流の立上り、立ち
下り区間に高調波成分が含まれなくなるから、入
力電流を低歪化することができ、他の機器に誤動
作等の障害を与えることがない。
波整流装置の出力端と直列でかつ加極性に設けら
れ脈流電源電圧の低圧部分を補う補助電源コンデ
ンサを設け、このコンデンサの放電を制御するス
イツチング素子を、脈流電源電圧波形の降下、上
昇に応じて波形谷部の中心部程パルス巾が大にな
るパルス幅信号を発生して制御するように構成し
たので、交流電源からの入力電流に休止期間が生
じなくなり、したがつて入力電流の立上り、立ち
下り区間に高調波成分が含まれなくなるから、入
力電流を低歪化することができ、他の機器に誤動
作等の障害を与えることがない。
また、電圧変動が少く、負荷を安定に動作させ
ることができ、負荷の設計が容易となる。
ることができ、負荷の設計が容易となる。
さらに、小さい容量の電解コンデンサで低リツ
プル電圧を実現することができるものである。
プル電圧を実現することができるものである。
第1図は本発明の1実施例のブロツク図、第2
図、第3図、第4図は他の各実施例の回路図、第
5図、第6図は出力電圧波形図である。 4……高周波変換装置、DB……全波整流装
置、C1……補助電源コンデンサ、23……パル
ス制御回路、Q1……スイツチング素子。
図、第3図、第4図は他の各実施例の回路図、第
5図、第6図は出力電圧波形図である。 4……高周波変換装置、DB……全波整流装
置、C1……補助電源コンデンサ、23……パル
ス制御回路、Q1……スイツチング素子。
Claims (1)
- 1 高周波変換装置と、交流電源電圧を整流した
脈流電圧を前記高周波変換装置に入力する全波整
流装置と、負荷に対し前記全波整流装置の出力端
と直列でかつ加極性に設けられ脈流電源電圧の低
圧部分を補う補助電源コンデンサと、前記コンデ
ンサの放電を制御するスイツチング素子と、前記
脈流電源電圧波形の降下、上昇に応じて波形谷部
の中心部程パルス巾が大になるパルス幅信号を発
生して前記スイツチング素子を制御するパルス制
御回路とを具備することを特徴とするインバータ
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58181494A JPS6074971A (ja) | 1983-09-29 | 1983-09-29 | インバ−タ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58181494A JPS6074971A (ja) | 1983-09-29 | 1983-09-29 | インバ−タ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6074971A JPS6074971A (ja) | 1985-04-27 |
JPH0570390B2 true JPH0570390B2 (ja) | 1993-10-05 |
Family
ID=16101732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58181494A Granted JPS6074971A (ja) | 1983-09-29 | 1983-09-29 | インバ−タ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6074971A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5846868A (ja) * | 1982-08-20 | 1983-03-18 | Toshiba Electric Equip Corp | 電源装置 |
-
1983
- 1983-09-29 JP JP58181494A patent/JPS6074971A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5846868A (ja) * | 1982-08-20 | 1983-03-18 | Toshiba Electric Equip Corp | 電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS6074971A (ja) | 1985-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10284101B2 (en) | Switching power supply apparatus and semiconductor device | |
US5682306A (en) | Switched mode power supply with power factor correction | |
JP6447095B2 (ja) | スイッチング電源回路 | |
US7778050B2 (en) | Energy transfer device and energy transfer control semiconductor device | |
KR100806774B1 (ko) | Ac/dc 변환기 및 이를 이용한 ac/dc 변환 방법 | |
US5216585A (en) | Switching power source device | |
EP2448098A2 (en) | Power supply with single stage converter for performing power factor correction and resonant conversion | |
JPH09131051A (ja) | 力率改善コンバータ回路 | |
US20040109333A1 (en) | Switching Mode power supply incorporating power line filter | |
JP3196554B2 (ja) | 電流モード型スイッチング安定化電源装置 | |
JP4111326B2 (ja) | スイッチング電源装置 | |
JP2995962B2 (ja) | 定電圧電源用給電回路 | |
JP4393881B2 (ja) | 電源供給方法および電源装置 | |
JPH0570390B2 (ja) | ||
JP2512040B2 (ja) | 電源装置 | |
JP2653712B2 (ja) | スイッチングレギュレータ | |
JPH09205780A (ja) | 電流帰還型プッシュプル・コンバータ回路 | |
JPH05244768A (ja) | 電源装置、点灯装置および照明器具 | |
JPH04178170A (ja) | 力率改善形整流装置 | |
JPH0732603B2 (ja) | 直流電源装置 | |
JPH06284713A (ja) | スイッチング電源回路 | |
JP2637646B2 (ja) | 直流電源回路 | |
KR20090098567A (ko) | Emi 개선수단이 구비된 스위칭모드 전원 공급장치 | |
JPH01152956A (ja) | 電源装置 | |
JPH02269470A (ja) | スイッチングレギュレータ |