JPH0568912B2 - - Google Patents
Info
- Publication number
- JPH0568912B2 JPH0568912B2 JP59089700A JP8970084A JPH0568912B2 JP H0568912 B2 JPH0568912 B2 JP H0568912B2 JP 59089700 A JP59089700 A JP 59089700A JP 8970084 A JP8970084 A JP 8970084A JP H0568912 B2 JPH0568912 B2 JP H0568912B2
- Authority
- JP
- Japan
- Prior art keywords
- blanking
- pcm
- level
- video signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 101000609814 Dictyostelium discoideum Protein disulfide-isomerase 1 Proteins 0.000 description 1
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 1
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明はデジタルビデオ信号処理装置に関し、
特にブランキング部分の処理技術に関する。
特にブランキング部分の処理技術に関する。
「従来技術」
テレビジヨン技術分野では、ビデオ信号をデジ
タル化(PCM)して扱うことが多くなつている
が、PCM化したビデオ信号に対してブランキン
グ部分を固定するいわゆるブランキングゲートを
行なうときに、従来は以下に述べる方法が用いら
れている。すなわち、PCMビデオ信号とPCM化
ブランキングデータをブランキング位置を示すパ
ルス(以下ブランキングパルス)により直接切り
替える方法(第1の方法)。あるいは、PCMビデ
オ信号及びブランキングパルス、ブランキングパ
ルスを1サンプル遅延させたパルス、ブランキン
グパルスを2サンプル遅延させたパルスをプログ
ラマブルリードオンリーメモリー(以下PROM)
のアドレスに入れ、ブランキングパルスとブラン
キングパルスを2サンプル遅延させたパルスの積
に相当する部分では、予めPROMに焼き込んで
おいたPCMブランキングテータをPROMより出
力し、これより1サンプル離れた位置ではPCM
ブランキングデータにPCMビデオ信号とPCMブ
ランキングデータの差の1/4だけ加算した値を
PROMより出力し、さらに2サンプル離れた位
置ではPCMブランキングデータにPCMビデオ信
号とPCMブランキングデータの差の3/4だけ加算
した値をPROMより出力し、3サンプル以上離
れた位置ではPCMビデオ信号をそのまま出力す
る方法(第2の方法)である。
タル化(PCM)して扱うことが多くなつている
が、PCM化したビデオ信号に対してブランキン
グ部分を固定するいわゆるブランキングゲートを
行なうときに、従来は以下に述べる方法が用いら
れている。すなわち、PCMビデオ信号とPCM化
ブランキングデータをブランキング位置を示すパ
ルス(以下ブランキングパルス)により直接切り
替える方法(第1の方法)。あるいは、PCMビデ
オ信号及びブランキングパルス、ブランキングパ
ルスを1サンプル遅延させたパルス、ブランキン
グパルスを2サンプル遅延させたパルスをプログ
ラマブルリードオンリーメモリー(以下PROM)
のアドレスに入れ、ブランキングパルスとブラン
キングパルスを2サンプル遅延させたパルスの積
に相当する部分では、予めPROMに焼き込んで
おいたPCMブランキングテータをPROMより出
力し、これより1サンプル離れた位置ではPCM
ブランキングデータにPCMビデオ信号とPCMブ
ランキングデータの差の1/4だけ加算した値を
PROMより出力し、さらに2サンプル離れた位
置ではPCMブランキングデータにPCMビデオ信
号とPCMブランキングデータの差の3/4だけ加算
した値をPROMより出力し、3サンプル以上離
れた位置ではPCMビデオ信号をそのまま出力す
る方法(第2の方法)である。
「発明が解決しようとする問題点」
しかしながら第1の方法ではPCMビデオ信号
とPCMブランキングデータを直接切り替えてい
るため、例えばPCMビデオ信号が8ビツト構成
でそのデータが全部“ハイ”で、PCMブランキ
ングデータが全部“ロー”であつたときには、切
り替え点ではレベルが1サンプルで大幅に変化す
る。このような場合切り替えた後の信号をD/A
変換してアナログ信号に戻したときに帯域制限を
越えた変化となりリンギングを生じる。これは
PCMビデオ信号からPCMブランキングデータへ
の移り替わりのときにはブランキングレベルより
更に下へ下がるので特に問題であり、このD/A
変換後のビデオ信号より同期分離を行なうときに
その動作を誤らせる大きな原因となる。
とPCMブランキングデータを直接切り替えてい
るため、例えばPCMビデオ信号が8ビツト構成
でそのデータが全部“ハイ”で、PCMブランキ
ングデータが全部“ロー”であつたときには、切
り替え点ではレベルが1サンプルで大幅に変化す
る。このような場合切り替えた後の信号をD/A
変換してアナログ信号に戻したときに帯域制限を
越えた変化となりリンギングを生じる。これは
PCMビデオ信号からPCMブランキングデータへ
の移り替わりのときにはブランキングレベルより
更に下へ下がるので特に問題であり、このD/A
変換後のビデオ信号より同期分離を行なうときに
その動作を誤らせる大きな原因となる。
第2の方法は、第1の方法を改良しPCMビデ
オ信号からブランキングデータへの移り替わりの
ときデータの補間を2回行なつてリンキングの発
生を理論的に無くしているが、ブランキングデー
タがPROMに焼き込まれているため、この値を
任意に変化させることができない、すなわち任意
にセツトアツプレベルを変化させることができな
い欠点がある。またPCMビデオ信号はデータ補
間中も変化するため、データ補間も必ずしも正確
に行なわれるとは限らず、稀にではあるが、D/
A変換後のビデオ信号においてやはりリンギング
の生じることがある。
オ信号からブランキングデータへの移り替わりの
ときデータの補間を2回行なつてリンキングの発
生を理論的に無くしているが、ブランキングデー
タがPROMに焼き込まれているため、この値を
任意に変化させることができない、すなわち任意
にセツトアツプレベルを変化させることができな
い欠点がある。またPCMビデオ信号はデータ補
間中も変化するため、データ補間も必ずしも正確
に行なわれるとは限らず、稀にではあるが、D/
A変換後のビデオ信号においてやはりリンギング
の生じることがある。
「発明の目的」
したがつて、本発明の目的は任意にセツトアツ
プレベルを変化させることができ、またブランキ
ングゲートのときD/A変換後のアナログ信号に
おいてリンギングが生じることがないないデジタ
ルビデオ信号処理装置を提供することにある。
プレベルを変化させることができ、またブランキ
ングゲートのときD/A変換後のアナログ信号に
おいてリンギングが生じることがないないデジタ
ルビデオ信号処理装置を提供することにある。
「発明の構成」
本発明によれば、Nビツト(N:自然数)の
PCMビデオ信号にブランキングレベル挿入を行
なうときに、外部より任意に設定できるブランキ
ングレベル設定用のDC電位をN+1ビツト構成
の第1のPCM信号に変換するAD手段と、N+1
ビツト構成の第1のPCM信号をラツチして第2
のPCM信号を得る第1のラツチ手段と、第1の
PCM信号と第2のPCM信号との差が±2LSB以
上であるとき第1の電気信号を発生させるウイン
ドウコンパレータ回路と、第1の電気信号により
第1のラツチ手段へのクロツクパルスの導通を制
御する第1のゲート手段とで、第2のPCM信号
と第1のPCM信号との差が±2LSB以上であると
きに第2のPCM信号の値を更新しこれをブラン
キングレベルのデータとし、また外部より供給さ
れるブランキング位置を示すブランキング信号の
エツヂでNビツト構成のPCMビデオ信号をラツ
チしてブランキング直前及び直後のデータである
第2のPCMビデオ信号を得る第2のラツチ手段
と、第2のPCMビデオ信号と第2PCM信号の差
の1/4を算出し第3のPCM信号を得る第1の演算
手段と、第2のPCM信号に第3のPCM信号を加
算してブランキングレベルより第2のPCMビデ
オ信号の値までのブランキングレベル側より1/4
の値を持つ第4のPCM信号を得る第2の演算手
段と、第2のPCMビデオ信号より第3のPCM信
号を差し引いてブランキングレベルより第2の
PCMビデオ信号の値までの第2のPCMビデオ信
号側より1/4の値を持つ第5のPCM信号を得る第
3の演算手段と、Nビツト構成のPCMビデオ信
号を3サンプル分遅延させて第6のPCM信号を
得る第3のラツチ手段と、第2のPCM信号と第
4のPCM信号と第5のPCM信号と第6のPCM
信号をブランキングの後縁では表記の順序に前縁
では逆の順序で切り替えるセレクタ回路と、ブラ
ンキング信号とクロツクパルスによりセレクタ回
路を制御するパルスを発生させるパルス発生手段
とを持つデジタルビデオ処理装置が得られる。
PCMビデオ信号にブランキングレベル挿入を行
なうときに、外部より任意に設定できるブランキ
ングレベル設定用のDC電位をN+1ビツト構成
の第1のPCM信号に変換するAD手段と、N+1
ビツト構成の第1のPCM信号をラツチして第2
のPCM信号を得る第1のラツチ手段と、第1の
PCM信号と第2のPCM信号との差が±2LSB以
上であるとき第1の電気信号を発生させるウイン
ドウコンパレータ回路と、第1の電気信号により
第1のラツチ手段へのクロツクパルスの導通を制
御する第1のゲート手段とで、第2のPCM信号
と第1のPCM信号との差が±2LSB以上であると
きに第2のPCM信号の値を更新しこれをブラン
キングレベルのデータとし、また外部より供給さ
れるブランキング位置を示すブランキング信号の
エツヂでNビツト構成のPCMビデオ信号をラツ
チしてブランキング直前及び直後のデータである
第2のPCMビデオ信号を得る第2のラツチ手段
と、第2のPCMビデオ信号と第2PCM信号の差
の1/4を算出し第3のPCM信号を得る第1の演算
手段と、第2のPCM信号に第3のPCM信号を加
算してブランキングレベルより第2のPCMビデ
オ信号の値までのブランキングレベル側より1/4
の値を持つ第4のPCM信号を得る第2の演算手
段と、第2のPCMビデオ信号より第3のPCM信
号を差し引いてブランキングレベルより第2の
PCMビデオ信号の値までの第2のPCMビデオ信
号側より1/4の値を持つ第5のPCM信号を得る第
3の演算手段と、Nビツト構成のPCMビデオ信
号を3サンプル分遅延させて第6のPCM信号を
得る第3のラツチ手段と、第2のPCM信号と第
4のPCM信号と第5のPCM信号と第6のPCM
信号をブランキングの後縁では表記の順序に前縁
では逆の順序で切り替えるセレクタ回路と、ブラ
ンキング信号とクロツクパルスによりセレクタ回
路を制御するパルスを発生させるパルス発生手段
とを持つデジタルビデオ処理装置が得られる。
「作用」
本発明においてはブランキングレベル挿入時の
データをPCMビデオ信号→PCMビデオ信号より
ブランキングまでのPCM信号側より1/4のレベル
→PCMビデオ信号よりブランキングまでのブラ
ンキング側より1/4のレベル→ブランキングレベ
ル→ブランキングよりPCMビデオ信号までのブ
ランキング側より1/4のレベル→ブランキングよ
りPCMビデオ信号までのPCMビデオ信号側より
の1/4のレベル→PCMビデオ信号というように2
個のデータ補間を置いて変化させているので、ブ
ランキング挿入後のPCMビデオ信号をDA変換し
てアナログ信号に戻しても、このときに制限帯域
を越えることは無くまたデータ補間中に演算手段
へ入力されるPCMデータに変化が無いので、理
論的にリンギングを生じない。しかも、ブランキ
ングレベルは自在に変化させることができ、その
AD変換器は、PCMビデオ信号に対して1ビツト
多い構成となつているため、これが冗長度となり
高安定である。
データをPCMビデオ信号→PCMビデオ信号より
ブランキングまでのPCM信号側より1/4のレベル
→PCMビデオ信号よりブランキングまでのブラ
ンキング側より1/4のレベル→ブランキングレベ
ル→ブランキングよりPCMビデオ信号までのブ
ランキング側より1/4のレベル→ブランキングよ
りPCMビデオ信号までのPCMビデオ信号側より
の1/4のレベル→PCMビデオ信号というように2
個のデータ補間を置いて変化させているので、ブ
ランキング挿入後のPCMビデオ信号をDA変換し
てアナログ信号に戻しても、このときに制限帯域
を越えることは無くまたデータ補間中に演算手段
へ入力されるPCMデータに変化が無いので、理
論的にリンギングを生じない。しかも、ブランキ
ングレベルは自在に変化させることができ、その
AD変換器は、PCMビデオ信号に対して1ビツト
多い構成となつているため、これが冗長度となり
高安定である。
「実施例」
次に本発明の一実施例を示した図面を参照して
本発明を詳細に説明する。第1図において、入力
は、ブランキング電位制御用の信号1、Nビツト
で構成されるPCMビデオ信号2、PCMビデオ信
号2の量子化サンプリングパルス3、ブランキン
グの位置を示すブランキングパルスBK(O)4
の四種があり、それぞれ入力端子101、入力端
子102、入力端子103、入力端子104に入
力されている。ブランキング電位制御用の信号1
はAD変換器105に入力されここでNビツトで
構成されるPCMビデオ信号2より1ビツトだけ
ビツト数の多いN+1ビツトのPCMブランキン
グレベル5に変換され、ラツチ回路()106
とウインドコンパレータ回路107の一方の入力
に供給されている。ウインドコンパレータ回路1
07は2系統のPCMデータ入力のレベル差が±
2LSB以上であるときに“HIGH”を出力する。
他方ラツチ回路()106の出力PCMブラン
キングレベル6はウインドウコンパレータ回路1
07の他方の入力へ供給されている。またウイン
ドウコンパレータ回路107の出力7は、AND
回路()108へ入力されていて、AND回路
()108のもう一方の入力である量子化サン
プリングパルス3をラツチ回路()106のク
ロツク入力へ通ずるか否かを制御しているのでラ
ツチ回路()106の出力は±2LSB以上ブラ
ンキングレベルが変化したときのみ、ウインドウ
コンパレータ回路107の出力は“HIGH”とな
つて量子化サンプリングパルス3によりPCMブ
ランキングレベル6をラツチ回路()106に
おいてラツチして、データを更新することができ
る。またラツチ回路()106のN+1ビツト
出力より下位1ビツトを切り捨てたものが、
PCMブランキングレベル8として演算回路()
109、演算回路()110,セレクタ回路1
11へと供給される。
本発明を詳細に説明する。第1図において、入力
は、ブランキング電位制御用の信号1、Nビツト
で構成されるPCMビデオ信号2、PCMビデオ信
号2の量子化サンプリングパルス3、ブランキン
グの位置を示すブランキングパルスBK(O)4
の四種があり、それぞれ入力端子101、入力端
子102、入力端子103、入力端子104に入
力されている。ブランキング電位制御用の信号1
はAD変換器105に入力されここでNビツトで
構成されるPCMビデオ信号2より1ビツトだけ
ビツト数の多いN+1ビツトのPCMブランキン
グレベル5に変換され、ラツチ回路()106
とウインドコンパレータ回路107の一方の入力
に供給されている。ウインドコンパレータ回路1
07は2系統のPCMデータ入力のレベル差が±
2LSB以上であるときに“HIGH”を出力する。
他方ラツチ回路()106の出力PCMブラン
キングレベル6はウインドウコンパレータ回路1
07の他方の入力へ供給されている。またウイン
ドウコンパレータ回路107の出力7は、AND
回路()108へ入力されていて、AND回路
()108のもう一方の入力である量子化サン
プリングパルス3をラツチ回路()106のク
ロツク入力へ通ずるか否かを制御しているのでラ
ツチ回路()106の出力は±2LSB以上ブラ
ンキングレベルが変化したときのみ、ウインドウ
コンパレータ回路107の出力は“HIGH”とな
つて量子化サンプリングパルス3によりPCMブ
ランキングレベル6をラツチ回路()106に
おいてラツチして、データを更新することができ
る。またラツチ回路()106のN+1ビツト
出力より下位1ビツトを切り捨てたものが、
PCMブランキングレベル8として演算回路()
109、演算回路()110,セレクタ回路1
11へと供給される。
ブランキングパルスBK(O)4はシフトレジ
スタ112とAND回路()113,AND回路
()114へ供給され、また量子化サンプリン
グパルス3をクロツクとするシフトレジスタ11
2ではブランキングパルスBKO4を1クロツク
分シフトしたブランキングパルスBK()9と
4クロツク分シフトしたブランキングパルスBK
()10を得る。まずブランキングパルスBK
()9とブランキングパルスBK()10を排
他律論理和回路115に入力してカウントイネー
ブルパルス11を発生させさらにカウントイネー
ブルパルス11をAND回路()113の残り
の入力へ供給して、カウントアツプパルス12を
発生させ、次にAND回路()114の残りの
入力へブランキングパルスBK()10を入力
してリセツトパルス13を発生させる。カウンタ
回路116は量子化サンプリングパルス3をクロ
ツク入力とし、カウントイネーブルパルス11、
カウントアツプパルス12、リセツトパルス13
により第2図のタイムチヤートに示すような動作
が行なわれる。すなわちリセツトパルスが
“HIGH”の間はカウンタ回路116の出力アド
レス14は0(ゼロ)であり、次にブランキング
パルスBK(O)4が立下がると共にカウントイ
ネーブルパルス11とカウントアツプパルス12
が“HIGH”となり、出力アドレス13は、1ク
ロツク毎に1,2,3とカウントアツプして行
き、3でカウントイネーブルパルス11とカウン
トアツプパルス12が“LOW”に戻るので、3
の状態が保持される。その後にブランキングパル
スBK(O)4が立上がると共にカウントイネー
ブルパルス11が“HIGH”となるが今度は1ク
ロツク毎に3,2,1,0(ゼロ)とカウントダ
ウンして行き、0(ゼロ)の状態で、リセツトパ
ルス13が“HIGH”になるので0(ゼロ)の状
態が続く。以上の動作を次々と繰り返す。なおこ
のカウンタ回路116の出力アドレス14はセレ
クタ回路111へセレクト制御用信号として供給
されている。
スタ112とAND回路()113,AND回路
()114へ供給され、また量子化サンプリン
グパルス3をクロツクとするシフトレジスタ11
2ではブランキングパルスBKO4を1クロツク
分シフトしたブランキングパルスBK()9と
4クロツク分シフトしたブランキングパルスBK
()10を得る。まずブランキングパルスBK
()9とブランキングパルスBK()10を排
他律論理和回路115に入力してカウントイネー
ブルパルス11を発生させさらにカウントイネー
ブルパルス11をAND回路()113の残り
の入力へ供給して、カウントアツプパルス12を
発生させ、次にAND回路()114の残りの
入力へブランキングパルスBK()10を入力
してリセツトパルス13を発生させる。カウンタ
回路116は量子化サンプリングパルス3をクロ
ツク入力とし、カウントイネーブルパルス11、
カウントアツプパルス12、リセツトパルス13
により第2図のタイムチヤートに示すような動作
が行なわれる。すなわちリセツトパルスが
“HIGH”の間はカウンタ回路116の出力アド
レス14は0(ゼロ)であり、次にブランキング
パルスBK(O)4が立下がると共にカウントイ
ネーブルパルス11とカウントアツプパルス12
が“HIGH”となり、出力アドレス13は、1ク
ロツク毎に1,2,3とカウントアツプして行
き、3でカウントイネーブルパルス11とカウン
トアツプパルス12が“LOW”に戻るので、3
の状態が保持される。その後にブランキングパル
スBK(O)4が立上がると共にカウントイネー
ブルパルス11が“HIGH”となるが今度は1ク
ロツク毎に3,2,1,0(ゼロ)とカウントダ
ウンして行き、0(ゼロ)の状態で、リセツトパ
ルス13が“HIGH”になるので0(ゼロ)の状
態が続く。以上の動作を次々と繰り返す。なおこ
のカウンタ回路116の出力アドレス14はセレ
クタ回路111へセレクト制御用信号として供給
されている。
NビツトのPCMビデオ信号2はラツチ回路
()117とラツチ回路()118に供給さ
れ、ラツチ回路()117においてはカウント
イネーブルパルス11の前縁においてラツチを行
ない、ブランキング直前やブランキング直後の
PCMビデオデータPDI15を得る。このPCMビ
デオデータPDI15を演算回路109に入力
し、PCMビデオデータPDI15より前記のPCM
ブランキングレベル8を差し引いてその差を求め
さらにこれを1/4にしたPCMデータ16を得る。
演算回路()110においてはPCMデータ1
6とPCMブランキングレベル8を加算すること
により、PCMビデオデータPDI15とPCMブラ
ンキングレベル8のレベル間のPCMブランキン
グレベル側より1/4のレベル17を得てこれをセ
レクタ回路111の入力へ供給し、また演算回路
()119においてはPCMビデオデータPDI1
5よりPCMデータ16を差し引くことにより、
PCMビデオデータPDI15とPCMブランキング
レベル8のレベル間のPCMビデオデータより1/4
のレベル18を得て、これをセレクタ回路111
の入力へ供給する。またセレクタ回路111へは
NビツトのPCMビデオ回路2を量子化サンプル
グパルスによりラツチ回路()118において
ラツチし、位相合わせのため3クロツク分シフト
したPCMビデオ信号19を得る。セレクタ回路
111ではカウンタ回路116の出力アドレス1
4が0(ゼロ)のときにはPCMビデオ信号19を
出力し、1のときにはビデオ信号とブランキング
レベル間のビデオ信号より1/4のレベル17を出
力し、このときにはビデオ信号とブランキング間
のレベルのブランキングレベルより1/4のレベル
16を出力し、3のときにはブランキングレベル
8を出力するので、セレクタ回路111の出力は
ブランキングパルスBK(O)4の前縁では、
PCMビデオデータ→ビデオ信号よりブランキン
グ方向へその差の1/4下がつたレベル→ビデオ信
号よりブランキング方向へ、その差の3/4下がつ
たレベル→ブランキングレベルへと1クロツク毎
に変化し、また後縁では逆の順序で1クロツク毎
に変化する。
()117とラツチ回路()118に供給さ
れ、ラツチ回路()117においてはカウント
イネーブルパルス11の前縁においてラツチを行
ない、ブランキング直前やブランキング直後の
PCMビデオデータPDI15を得る。このPCMビ
デオデータPDI15を演算回路109に入力
し、PCMビデオデータPDI15より前記のPCM
ブランキングレベル8を差し引いてその差を求め
さらにこれを1/4にしたPCMデータ16を得る。
演算回路()110においてはPCMデータ1
6とPCMブランキングレベル8を加算すること
により、PCMビデオデータPDI15とPCMブラ
ンキングレベル8のレベル間のPCMブランキン
グレベル側より1/4のレベル17を得てこれをセ
レクタ回路111の入力へ供給し、また演算回路
()119においてはPCMビデオデータPDI1
5よりPCMデータ16を差し引くことにより、
PCMビデオデータPDI15とPCMブランキング
レベル8のレベル間のPCMビデオデータより1/4
のレベル18を得て、これをセレクタ回路111
の入力へ供給する。またセレクタ回路111へは
NビツトのPCMビデオ回路2を量子化サンプル
グパルスによりラツチ回路()118において
ラツチし、位相合わせのため3クロツク分シフト
したPCMビデオ信号19を得る。セレクタ回路
111ではカウンタ回路116の出力アドレス1
4が0(ゼロ)のときにはPCMビデオ信号19を
出力し、1のときにはビデオ信号とブランキング
レベル間のビデオ信号より1/4のレベル17を出
力し、このときにはビデオ信号とブランキング間
のレベルのブランキングレベルより1/4のレベル
16を出力し、3のときにはブランキングレベル
8を出力するので、セレクタ回路111の出力は
ブランキングパルスBK(O)4の前縁では、
PCMビデオデータ→ビデオ信号よりブランキン
グ方向へその差の1/4下がつたレベル→ビデオ信
号よりブランキング方向へ、その差の3/4下がつ
たレベル→ブランキングレベルへと1クロツク毎
に変化し、また後縁では逆の順序で1クロツク毎
に変化する。
「発明の効果」
本発明は以上説明したよにブランキングレベル
をDC電圧で任意に可変でき、ブランキングゲー
トを行なうときにブランキング直前及び直後9値
をラツチ回路によつて固定した後の数値とブラン
キングレベルの間で演算を行なつて、2サンプル
の補間データを作り出しているので、理論上D/
A変換後のリンギングは発生せず、またDC電圧
をPCMブランキングレベルに変換する時に実際
のブランキングデータより1ビツト多いビツト数
で変換し、最下位ビツトをモニターに使つている
ので、DC電圧やA/D変換器のドリフトやノイ
ズに対して高安定である。
をDC電圧で任意に可変でき、ブランキングゲー
トを行なうときにブランキング直前及び直後9値
をラツチ回路によつて固定した後の数値とブラン
キングレベルの間で演算を行なつて、2サンプル
の補間データを作り出しているので、理論上D/
A変換後のリンギングは発生せず、またDC電圧
をPCMブランキングレベルに変換する時に実際
のブランキングデータより1ビツト多いビツト数
で変換し、最下位ビツトをモニターに使つている
ので、DC電圧やA/D変換器のドリフトやノイ
ズに対して高安定である。
第1図は本発明の一実施例を示すブロツク図で
あり、第2図は本発明を説明するためのタイムチ
ヤートである。 1……ブランキング電位制御用信号、2……N
ビツト構成のPCMビデオ信号、3……量子化サ
ンプリングパルス、4……ブランキングパルス
BKO,5……N+1ビツト構成のPCMブランキ
ングレベル、6……ラツチ回路106出力のN
+1ビツト構成ブランキングレベル、7……ウイ
ンドウコンパレータ回路107の出力、8……
PCMブランキングレベル(Nビツト構成)、9…
…ブランキングパルスBK(O)を1クロツクシ
フトしたパルスBK()、10……ブランキング
パルスBKOを4クロツクシフトしたパルスBK
()、11……カウントイネーブルパルス、12
……カウントアツプパルス、13……リセツトパ
ルス、14……カウンタ回路116の出力アドレ
ス、15……ブランキング直前及び直後のPCM
ビデオデータPDI,16……PCMビデオデータ
PDI15とPCMブランキングレベルの差の1/4、
17……PCMブランキングレベルよりPCMビデ
オデータBDI15からの差の1/4上がつたレベル、
18……PCMビデオデータBDI15よりPCMブ
ランキングレベルとの差の1/4下がつたレベル、
19……PCMビデオ信号2を3クロツクシフト
したデータ、101〜104……入力端子、10
5……AD変換器、106……ラツチ回路()、
107……ウインドウコンパレータ回路、108
……AND回路()、109……演算回路()、
110……演算回路()、111……セレクタ
回路、112……シフトレジスタ、113……
AND回路()、114……AND回路()、1
15……排他律論理回路、116……カウンタ回
路、117……ラツチ回路()、118……ラ
ツチ回路()、119……演算回路()。
あり、第2図は本発明を説明するためのタイムチ
ヤートである。 1……ブランキング電位制御用信号、2……N
ビツト構成のPCMビデオ信号、3……量子化サ
ンプリングパルス、4……ブランキングパルス
BKO,5……N+1ビツト構成のPCMブランキ
ングレベル、6……ラツチ回路106出力のN
+1ビツト構成ブランキングレベル、7……ウイ
ンドウコンパレータ回路107の出力、8……
PCMブランキングレベル(Nビツト構成)、9…
…ブランキングパルスBK(O)を1クロツクシ
フトしたパルスBK()、10……ブランキング
パルスBKOを4クロツクシフトしたパルスBK
()、11……カウントイネーブルパルス、12
……カウントアツプパルス、13……リセツトパ
ルス、14……カウンタ回路116の出力アドレ
ス、15……ブランキング直前及び直後のPCM
ビデオデータPDI,16……PCMビデオデータ
PDI15とPCMブランキングレベルの差の1/4、
17……PCMブランキングレベルよりPCMビデ
オデータBDI15からの差の1/4上がつたレベル、
18……PCMビデオデータBDI15よりPCMブ
ランキングレベルとの差の1/4下がつたレベル、
19……PCMビデオ信号2を3クロツクシフト
したデータ、101〜104……入力端子、10
5……AD変換器、106……ラツチ回路()、
107……ウインドウコンパレータ回路、108
……AND回路()、109……演算回路()、
110……演算回路()、111……セレクタ
回路、112……シフトレジスタ、113……
AND回路()、114……AND回路()、1
15……排他律論理回路、116……カウンタ回
路、117……ラツチ回路()、118……ラ
ツチ回路()、119……演算回路()。
Claims (1)
- 1 デジタルビデオ信号のブランキング部分を所
定レベルに固定するとき、ブランキング部分の前
記所定レベルを変化可能に発生するブランキング
レベルの発生手段と、ブランキング部分とビデオ
部分との間で前記ブランキングレベルと前記デジ
タルビデオ信号のレベルからブランキングレベル
に近い第1の補間レベルとビデオ信号のレベルに
近い第2の補間レベルを作る手段と、前記デジタ
ルビデオ信号、ブランキングレベル及び第1及び
第2の補間レベルを入力し1つを選ぶ選択回路
と、ブランキング部分とビデオ部分とが切替わる
とき前記選択回路が前記ブランキングレベル、第
1の補間レベル、第2の補間レベル、ビデオ信号
と順次選択してゆくための選択制御信号を作る手
段とを具備することを特徴とするデジタルビデオ
信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59089700A JPS60234267A (ja) | 1984-05-04 | 1984-05-04 | デジタルビデオ信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59089700A JPS60234267A (ja) | 1984-05-04 | 1984-05-04 | デジタルビデオ信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60234267A JPS60234267A (ja) | 1985-11-20 |
JPH0568912B2 true JPH0568912B2 (ja) | 1993-09-29 |
Family
ID=13978044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59089700A Granted JPS60234267A (ja) | 1984-05-04 | 1984-05-04 | デジタルビデオ信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60234267A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01168177A (ja) * | 1987-12-23 | 1989-07-03 | Matsushita Electric Ind Co Ltd | ブランキング回路 |
JPH02219374A (ja) * | 1989-02-20 | 1990-08-31 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
-
1984
- 1984-05-04 JP JP59089700A patent/JPS60234267A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60234267A (ja) | 1985-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4450433A (en) | D/A Converting circuit having two D/A converters for decoding and converting a digital signal into an analog signal | |
US6249235B1 (en) | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency | |
US4937579A (en) | Method of converting analog signals into digital signals and system for carrying out the method | |
JPH06260888A (ja) | サンプリングレートコンバータ | |
US4763108A (en) | Digital-to-analog conversion system | |
JPH0568912B2 (ja) | ||
US4037226A (en) | Pulse code modulation compressor | |
US4769706A (en) | Digital blanking reproducing circuit | |
JPH0145254B2 (ja) | ||
KR950014573B1 (ko) | 디지탈 리미터 | |
KR900007931B1 (ko) | 아나로그/디지탈 변환기의 디지탈 데이타 오차 보정회로 | |
JPH01229524A (ja) | D/a変換装置 | |
JP2625758B2 (ja) | 標本化周波数変換回路 | |
KR20030017512A (ko) | 디지털 클럭 발생기 | |
JPS6112123A (ja) | 逐次比較型アナログ・デジタル変換器 | |
JPH10190464A (ja) | 逐次比較型a/d変換器 | |
KR870000672B1 (ko) | 디지탈-오디오테이프레코더의 뮤팅용 곱셈회로 | |
JPH0730426A (ja) | D/a変換装置 | |
JPH06125274A (ja) | A/dコンバータの冗長性機能試験回路およびその方法 | |
JPS5954321A (ja) | アナログ・デイジタル変換装置 | |
KR960013427B1 (ko) | 디지탈 서보 회로 | |
JPH0555922A (ja) | Adコンバータ回路 | |
JP2000174622A (ja) | A/d変換回路 | |
JPH04207714A (ja) | A/d変換処理装置およびその方法 | |
JPH03267808A (ja) | ディジタル信号処理回路 |