JPH0567851A - Printed substrate - Google Patents

Printed substrate

Info

Publication number
JPH0567851A
JPH0567851A JP23036491A JP23036491A JPH0567851A JP H0567851 A JPH0567851 A JP H0567851A JP 23036491 A JP23036491 A JP 23036491A JP 23036491 A JP23036491 A JP 23036491A JP H0567851 A JPH0567851 A JP H0567851A
Authority
JP
Japan
Prior art keywords
pattern
solder
static electricity
resist
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23036491A
Other languages
Japanese (ja)
Other versions
JP3010820B2 (en
Inventor
Yoshinaga Torii
嘉良 鳥井
Arifumi Eto
有文 衛藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3230364A priority Critical patent/JP3010820B2/en
Publication of JPH0567851A publication Critical patent/JPH0567851A/en
Application granted granted Critical
Publication of JP3010820B2 publication Critical patent/JP3010820B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE:To avoid the breakdown of semiconductor, etc., due to static electricity using patterns only by a method wherein the first and second patterns are arranged so that either one out of the crest or root thereof taking a saw edge shape may be opposed to each other. CONSTITUTION:A solder part 1a is formed on the end of a pattern 1. Next, arbitrary numbers of crest (t) and root (b) are formed on the end of the solder part 1a into which solder is to be fusion-welded. Likewise, another pattern 2 is formed so that the crest of the solder part 1a of the pattern may be opposed to the crest of the solder part 2a of the pattern 2. At this time, the low impedance can be attained in the solder parts 1a and 2a by respectively fusion- welding solder thereinto due to the characteristics of static electricity running into the low impedance part. Through these procedures, the static electricity running into the pattern 1 side can be relieved in the earth side by connecting the pattern 2 to the earth side so that the erroneous operation of the block on the pattern 1 side or the breakdown of the semiconductor in this block may be avoided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、例えば電子機器等に使
用されるプリント基板等に適用して好適なプリント基板
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board suitable for application to, for example, a printed circuit board used in electronic equipment.

【０００２】[0002]

【従来の技術】従来より、電子機器等においては静電気
による誤動作を防止するためにいわゆるスパークギャッ
プ用の部品やネオン管等の部品をプリント基板のブロッ
ク間に接続している。2. Description of the Related Art Conventionally, in electronic equipment, so-called spark gap parts and neon tubes and other parts are connected between blocks of a printed circuit board in order to prevent malfunction due to static electricity.

【０００３】これらの部品をブロック間に接続すること
で、例えば一方のブロックに静電気が落ちた場合に、こ
の一方のブロック及び他方のブロック間に接続された放
電用の部品により、この一方のブロックに落ちた静電気
を放電させ、落ちた静電気による一方のブロックの誤動
作を防止することができる。By connecting these parts between the blocks, for example, when static electricity is applied to one block, the part for discharging is connected between the one block and the other block, and the one block is connected to the other block. It is possible to discharge the static electricity that has fallen to the side and prevent malfunction of one of the blocks due to the dropped static electricity.

【０００４】[0004]

【発明が解決しようとする課題】ところで、上述のよう
に、一方のブロック及び他方のブロック間に静電気放電
用の部品を接続したプリント基板は、プリント基板上に
おける主要部品の実装面積が小となり、また価格が上昇
する不都合があった。By the way, as described above, in the printed circuit board in which the components for electrostatic discharge are connected between the one block and the other block, the mounting area of the main component on the printed circuit board becomes small, There was also the inconvenience of rising prices.

【０００５】更に、上述のプリント基板においては、ア
ースパターン等が直流的に接続されたこととなるので、
高調波の帰還等により生じるビートに対する対策に影響
を与える不都合があった。Further, in the above-mentioned printed circuit board, since the ground pattern and the like are connected in a direct current,
There is an inconvenience that affects measures against beats caused by feedback of harmonics.

【０００６】また、一方のブロック及び他方のブロック
間に静電気放電用の部品を接続する場合、静電気の放電
経路が長くなり、これにより例えば半導体等の静電気に
よる破壊を引き起こす不都合があった。Further, when a component for electrostatic discharge is connected between the one block and the other block, there is a disadvantage that the electrostatic discharge path becomes long, which causes destruction of, for example, a semiconductor by static electricity.

【０００７】本発明はかかる点に鑑みてなされたもの
で、パターンのみで静電気の放電を行えることにより構
成簡単、価格低廉とでき、例えばアースパターン等が直
流的に無接続とでき、これによりビート対策に影響を与
えないようにでき、更に放電経路を最短とでき、半導体
等の静電気による破壊を防止することのできるプリント
基板を提案しようとするものである。The present invention has been made in view of the above points, and the structure can be simplified and the price can be reduced because static electricity can be discharged only by the pattern. It is an object of the present invention to propose a printed circuit board that can prevent the countermeasures from being affected, can further shorten the discharge path, and can prevent the semiconductor or the like from being damaged by static electricity.

【０００８】[0008]

【課題を解決するための手段】本発明はプリント基板は
例えば図１〜図６に示す如く、第１の鋸刃形状の端部１
ａを有する第１のパターン１と、この第１のパターン１
と所定の間隔を以て第２の鋸刃形状の端部２ａを有する
第２のパターン２とを有し、第１の鋸刃形状の端部１ａ
の山部ｔと第２の鋸刃形状の端部２ａの山部ｔ或は谷部
ｂの少なくとも何れか一方が対接されるようにして配置
したものである。According to the present invention, a printed circuit board has a first saw blade-shaped end portion 1 as shown in FIGS. 1 to 6, for example.
a first pattern 1 having a and this first pattern 1
And a second pattern 2 having a second sawtooth-shaped end portion 2a at a predetermined interval, and a first sawtooth-shaped end portion 1a.
Is arranged such that at least one of the peak portion t and the peak portion t or the valley portion b of the second saw blade-shaped end portion 2a is in contact with each other.

【０００９】[0009]

【作用】上述せる本発明によれば、第１の鋸刃形状の端
部１ａの山部ｔと第２の鋸刃形状の端部２ａの山部ｔ或
は谷部ｂの少なくとも何れか一方が対接されるようにし
て配置したので、パターンのみで静電気の放電を行える
ことにより構成簡単、価格低廉となり、例えばアースパ
ターン等が直流的に無接続とできることによりビート対
策に影響を与えないようにでき、更に放電経路を最短と
できるので、半導体等の静電気による破壊を防止するこ
とができる。According to the present invention described above, at least one of the peak portion t of the first saw blade-shaped end portion 1a and the peak portion t or the valley portion b of the second saw blade-shaped end portion 2a. Since they are arranged so as to be in contact with each other, static electricity can be discharged only by the pattern, resulting in a simple structure and low cost. For example, the ground pattern can be connected in a direct current manner so that it does not affect beat measures. In addition, since the discharge path can be minimized, it is possible to prevent the semiconductor or the like from being damaged by static electricity.

【００１０】[0010]

【実施例】以下に、図１を参照して本発明プリント基板
の一実施例について詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the printed circuit board of the present invention will be described in detail below with reference to FIG.

【００１１】この図１において、１は例えば写真法によ
り基板上に成形したパターンで、このパターン１の表面
にいわゆるレジストと称される絶縁材料を例えば塗布す
る（図示を省略する）。In FIG. 1, reference numeral 1 denotes a pattern formed on a substrate by, for example, a photographic method, and an insulating material called a resist is applied to the surface of the pattern 1 (not shown).

【００１２】このパターン１の端部に半田部１ａを形成
する。A solder portion 1a is formed at the end of the pattern 1.

【００１３】この半田部１ａの先端に図に示す如く山部
ｔ及び谷部ｂを任意の数だけ形成する如くする。An arbitrary number of peaks t and valleys b are formed at the tip of the solder portion 1a as shown in the figure.

【００１４】この半田部１ａにはレジストを塗布しない
で（またはレジストを剥して）、例えばクリーム半田に
よるいわゆるリフロー半田方法によって半田を融着す
る。Without applying a resist to the solder portion 1a (or removing the resist), the solder is fused by a so-called reflow soldering method using, for example, cream solder.

【００１５】２は上述と同様に、例えば写真法により基
板上に成形したパターンで、このパターン２の表面にい
わゆるレジストと称される絶縁材料を例えば塗布する
（図示を省略する）。Similarly to the above, 2 is a pattern formed on a substrate by, for example, a photographic method, and an insulating material called a resist is applied to the surface of the pattern 2 (not shown).

【００１６】このパターン２の端部に半田部２ａを形成
する。A solder portion 2a is formed at the end of the pattern 2.

【００１７】この半田部２ａの先端に図に示す如く山部
ｔ及び谷部ｂを任意の数だけ形成する如くする。An arbitrary number of peaks t and valleys b are formed on the tip of the solder portion 2a as shown in the figure.

【００１８】この半田部２ａにはレジストを塗布しない
で（またはレジストを剥して）、例えばクリーム半田に
よるいわゆるリフロー半田方法によって半田を融着す
る。Without applying a resist to the solder portion 2a (or removing the resist), the solder is fused by a so-called reflow soldering method using, for example, cream solder.

【００１９】そしてこれら２つのパターン１及び２間の
ギャップｇを本例においては例えば写真法でのパターン
成形の最小値である０．１５ｍｍに選定する。In this example, the gap g between these two patterns 1 and 2 is selected to be 0.15 mm which is the minimum value for pattern formation by the photographic method.

【００２０】尚、上述のリフロー半田方法以外にディッ
プと称される方法が有るが、このディップ方法により一
方のパターン１または２に上述の半田の融着を行うと、
他方のパターン２または１にも半田が融着してしまう、
いわゆる半田ブリッジを引き起こす虞がある。There is a method called a dip other than the above-mentioned reflow soldering method. When the above-mentioned solder is fused to one pattern 1 or 2 by this dipping method,
The solder will also be fused to the other pattern 2 or 1.
There is a risk of causing a so-called solder bridge.

【００２１】また、図に示す如く、パターン１の半田部
１ａの山部ｔとパターン２の半田部２ａの山部ｔが互い
に対接するようにする。Further, as shown in the figure, the ridge portion t of the solder portion 1a of the pattern 1 and the ridge portion t of the solder portion 2a of the pattern 2 are in contact with each other.

【００２２】さて、静電気は低インピーダンスのパター
ン及びギャップが狭いところへ逃げるといった特性を有
する。By the way, static electricity has a characteristic of escaping to a pattern having a low impedance and a narrow gap.

【００２３】即ち、上述の図１の例においては、パター
ン１及び２にレジストの塗布されていない半田部１ａ及
び２ａを形成し、これら半田部１ａ及び２ａに夫々半田
を融着することにより低インピーダンス化を実現してい
る。That is, in the example of FIG. 1 described above, the solder portions 1a and 2a not coated with the resist are formed on the patterns 1 and 2, and the solder portions 1a and 2a are fused to melt the solder respectively. Achieving impedance.

【００２４】更に、上述のパターン１に形成した半田部
１ａの山部ｔ及びパターン２に形成した半田部２ａの山
部ｔ間のギャップｇを写真法における最小値とすること
により、狭いギャップを形成している。Further, by setting the gap g between the ridge portion t of the solder portion 1a formed on the pattern 1 and the ridge portion t of the solder portion 2a formed on the pattern 2 to the minimum value in the photographic method, a narrow gap can be obtained. Is forming.

【００２５】即ち、例えばパターン１側に静電気が落ち
ても、この静電気はパターン１に形成した半田部１ａの
山部ｔからパターン２に形成した半田部２ａの山部ｔに
放電する。That is, for example, even if static electricity falls on the pattern 1 side, this static electricity is discharged from the peak portion t of the solder portion 1a formed on the pattern 1 to the peak portion t of the solder portion 2a formed on the pattern 2.

【００２６】従って、パターン２側をおおもとのアース
側に接続すれば、このおおもとのアース側に静電気が逃
げるので（この逆も同様である）、パターン１側のブロ
ックが誤動作したり、このブロックの半導体が破壊され
たりすることがない。Therefore, if the pattern 2 side is connected to the original ground side, static electricity escapes to the original ground side (and vice versa), so that the block on the pattern 1 side malfunctions. , The semiconductor of this block will not be destroyed.

【００２７】図２に本例プリント基板の一実施例を示
す。FIG. 2 shows an embodiment of the printed circuit board of this example.

【００２８】この図２において、１０、２０、３０及び
４０は夫々プリント基板上に実装されたブロック（回
路）で、各ブロック１０、２０、３０及び４０に夫々Ｄ
Ｃ／ＤＣコンバータ５０よりの電源供給線８０’及びア
ース線９０’が接続されている。In FIG. 2, reference numerals 10, 20, 30 and 40 denote blocks (circuits) mounted on a printed circuit board, and the blocks 10, 20, 30 and 40 are respectively provided with D.
A power supply line 80 'from the C / DC converter 50 and a ground line 90' are connected.

【００２９】またこのＤＣ／ＤＣコンバータ５０の電源
端子は例えば図示を省略したＡＣアダプタの電源供給端
子６０に接続され、このＤＣ／ＤＣコンバータ５０のア
ース端子はそのＡＣアダプタのアース端子に接続されて
いる。The power supply terminal of the DC / DC converter 50 is connected to a power supply terminal 60 of an AC adapter (not shown), and the ground terminal of the DC / DC converter 50 is connected to the ground terminal of the AC adapter. There is.

【００３０】各ブロック１０、２０、３０及び４０はこ
のＤＣ／ＤＣコンバータ５０より供給される電源により
動作せしめられる。The blocks 10, 20, 30 and 40 are operated by the power source supplied from the DC / DC converter 50.

【００３１】このプリント基板上のブロック（回路）１
０、２０、３０及び４０のレイアウトは、いわゆるビー
トの発生を防止し、且つ、各ブロック１０、２０、３０
及び４０間の干渉を防止することができるものである。Block (circuit) 1 on this printed circuit board
The layout of 0, 20, 30, and 40 prevents the occurrence of so-called beats, and each block 10, 20, 30
And 40 can be prevented.

【００３２】しかしながら、例えば図に示すように、ブ
ロック２０に静電気が落ちた場合は、ブロック２０内の
回路を破壊するでけではなく、他のブロック１０、３０
及び４０にも影響を与えてしまう。However, as shown in the figure, for example, when static electricity is applied to the block 20, not only the circuit in the block 20 is destroyed, but also the other blocks 10, 30.
And 40 are also affected.

【００３３】この場合、図中太い矢印で示すように、ブ
ロック２０に落ちた静電気がアース線９０に最短の距離
を以て落ちれば良い。In this case, as shown by the thick arrow in the figure, the static electricity that has fallen on the block 20 may fall on the ground wire 90 with the shortest distance.

【００３４】しかしながら、静電対策だけを考えれば、
最短、且つ、太いパターン（図に示す太い矢印の如く）
を形成すれば良いが、その場合、プリント基板上の全体
のアースバランスが狂い、ビートの発生を引き起こして
しまう。However, if only electrostatic countermeasures are considered,
Shortest and thick pattern (like the thick arrow in the figure)
However, in that case, the earth balance of the entire printed circuit board is disturbed, and a beat is generated.

【００３５】従って、本例では、例えば図中一点鎖線で
示す如く、図１に示したパターン１をブロック２０のア
ース側に一方を接続し、パターン２をＡＣアダプタ側の
アース線９０に接続する。Therefore, in this example, one of the pattern 1 shown in FIG. 1 is connected to the ground side of the block 20 and the pattern 2 is connected to the ground line 90 of the AC adapter side, as shown by the chain line in the figure. ..

【００３６】そしてこれらパターン１及び２の他方を図
１と同様に互いに対接させる如くする。Then, the other of these patterns 1 and 2 is made to contact each other as in FIG.

【００３７】尚、これと同様にブロック１０とアース線
９０、ブロック３０とアース線、ブロック４０とアース
線に夫々パターン１及び２の一方を接続し、これら接続
されたパターン１及び２の他方を図１に示すようにギャ
ップｇを以て対接するようにした場合は、更に静電気に
よる各種の障害を良好に防止することができる。Similarly, one of the patterns 1 and 2 is connected to the block 10 and the ground wire 90, the block 30 and the ground wire, and the block 40 and the ground wire, respectively, and the other of the connected patterns 1 and 2 is connected. As shown in FIG. 1, in the case of contact with each other with a gap g, various obstacles due to static electricity can be prevented satisfactorily.

【００３８】このような形態にすれば、どのブロック１
０、２０、３０または４０に静電気が落ちても、アース
線９０’にこの静電気が逃げることなく、パターン１か
らパターン２に、またはパターン２からパターン１に静
電気が放電し、アース線９０に直接静電気が逃げるの
で、各ブロック１０、２０、３０及び４０の半導体素子
等を破壊することがない。With such a configuration, which block 1
Even if the static electricity falls to 0, 20, 30 or 40, the static electricity does not escape to the ground wire 90 ', and the static electricity is discharged from the pattern 1 to the pattern 2 or from the pattern 2 to the pattern 1 and directly to the ground wire 90. Since the static electricity escapes, the semiconductor elements of the blocks 10, 20, 30 and 40 are not destroyed.

【００３９】また、ＤＣ的に接続されていないので、全
体のアースバランスが狂うことがないので、ビート対策
を妨害することがない。Further, since it is not connected in a DC manner, the earth balance of the whole will not be disturbed, so that the beat countermeasure will not be disturbed.

【００４０】図３は本発明プリント基板の他の例１を示
し、以下これについて説明する。FIG. 3 shows another example 1 of the printed circuit board of the present invention, which will be described below.

【００４１】この図３において、１０１は例えば写真法
により基板上に成形したパターンで、このパターン１０
１の表面にレジストを例えば塗布する（図示を省略す
る）。In FIG. 3, reference numeral 101 denotes a pattern formed on a substrate by, for example, a photographic method.
For example, a resist is applied to the surface of No. 1 (not shown).

【００４２】このパターン１０１の端部に半田部１０１
ａを形成する。The solder portion 101 is formed on the end of the pattern 101.
a is formed.

【００４３】この半田部１０１ａの先端に図に示す如く
山部ｔ及び谷部ｂを任意の数だけ形成する如くする。An arbitrary number of peaks t and valleys b are formed on the tip of the solder portion 101a as shown in the figure.

【００４４】この半田部１０１ａにはレジストを塗布し
ないで（またはレジストを剥して）、例えばクリーム半
田によるいわゆるリフロー半田方法によって半田を融着
する。Without applying a resist to the solder portion 101a (or removing the resist), the solder is fused by a so-called reflow soldering method using, for example, cream solder.

【００４５】１０２は上述と同様に、例えば写真法によ
り基板上に成形したパターンで、このパターン１０２の
表面にレジストを例えば塗布する（図示を省略する）。Similarly to the above, 102 is a pattern formed on the substrate by, for example, a photographic method, and a resist is applied to the surface of the pattern 102 (not shown).

【００４６】このパターン１０２の端部に半田部１０２
ａを形成する。The solder portion 102 is formed on the end portion of the pattern 102.
a is formed.

【００４７】この半田部１０２ａの先端に図に示す如く
山部ｔ及び谷部ｂを任意の数だけ形成する如くする。An arbitrary number of peaks t and valleys b are formed at the tip of the solder portion 102a as shown in the figure.

【００４８】この半田部１０２ａにはレジストを塗布し
ないで（またはレジストを剥して）、例えばクリーム半
田によるいわゆるリフロー半田方法によって半田を融着
する。Without applying a resist to the solder portion 102a (or removing the resist), the solder is fused by a so-called reflow soldering method using cream solder, for example.

【００４９】そしてこれら２つのパターン１０１及び１
０２間のギャップｇを本例においては例えば写真法での
パターン成形の最小値である０．１５ｍｍに選定する。And these two patterns 101 and 1
In this example, the gap g between 02 is set to 0.15 mm, which is the minimum value for pattern formation by the photographic method.

【００５０】また、図に示す如く、パターン１０１の半
田部１０１ａの山部ｔとパターン１０２の半田部１０２
ａの山部ｔが互いに対接するようにする。Further, as shown in the figure, the ridge portion t of the solder portion 101a of the pattern 101 and the solder portion 102 of the pattern 102 are formed.
The peaks t of a are in contact with each other.

【００５１】さて、静電気は低インピーダンスのパター
ン及びギャップが狭いところへ逃げるといった特性を有
する。By the way, static electricity has a characteristic that it escapes to a pattern having a low impedance and a narrow gap.

【００５２】即ち、上述の図３の例においては、パター
ン１０１及び１０２にレジストの塗布されていない半田
部１０１ａ及び１０２ａを形成し、これら半田部１０１
ａ及び１０２ａに夫々半田を融着することにより低イン
ピーダンス化を実現している。That is, in the example of FIG. 3 described above, solder portions 101a and 102a not coated with resist are formed on the patterns 101 and 102, and these solder portions 101 are formed.
A low impedance is realized by fusing solder to a and 102a, respectively.

【００５３】更に、上述のパターン１０１に形成した半
田部１０１ａの山部ｔ及びパターン１０２に形成した半
田部１０２ａの山部ｔ間のギャップｇを写真法における
最小値とすることにより、狭いギャップを形成してい
る。Further, by setting the gap g between the ridge t of the solder portion 101a formed on the pattern 101 and the ridge t of the solder portion 102a formed on the pattern 102 to be the minimum value in the photographic method, a narrow gap can be obtained. Is forming.

【００５４】即ち、例えばパターン１０１側に静電気が
落ちても、この静電気はパターン１０１に形成した半田
部１０１ａの山部ｔからパターン１０２に形成した半田
部１０２ａの山部ｔに放電する。That is, for example, even if static electricity falls on the pattern 101 side, this static electricity is discharged from the peak portion t of the solder portion 101a formed on the pattern 101 to the peak portion t of the solder portion 102a formed on the pattern 102.

【００５５】従ってパターン１０２側をおおもとのアー
ス側に接続すれば、このおおもとのアース側に静電気が
逃げるので、パターン１０１側のブロックが誤動作した
り、このブロックの半導体が破壊されたりすることがな
い。Therefore, if the pattern 102 side is connected to the original ground side, static electricity escapes to the original ground side, so that the block on the pattern 101 side malfunctions or the semiconductor of this block is destroyed. There is nothing to do.

【００５６】図４は本発明プリント基板の他の例２を示
し、以下これについて説明する。FIG. 4 shows another example 2 of the printed circuit board of the present invention, which will be described below.

【００５７】この図４において、１０３は例えば写真法
により基板上に成形したパターンで、このパターン１０
３の表面にレジストを例えば塗布する（図示を省略す
る）。In FIG. 4, reference numeral 103 denotes a pattern formed on the substrate by, for example, a photographic method.
For example, a resist is applied to the surface of 3 (not shown).

【００５８】このパターン１０３の端部に半田部１０３
ａを形成する。The solder portion 103 is formed on the end of the pattern 103.
a is formed.

【００５９】この半田部１０３ａの先端に図に示す如く
山部ｔ及び谷部ｂを任意の数だけ形成する如くする。Arbitrary numbers of peaks t and valleys b are formed at the tip of the solder portion 103a as shown in the figure.

【００６０】尚、この山部ｔを図１や図３において説明
した山部ｔより高くし、この谷部ｂを図１や図３におい
て説明した谷部ｂより深くする如くする。The peak t is made higher than the peak t explained in FIGS. 1 and 3, and the valley b is made deeper than the valley b explained in FIGS. 1 and 3.

【００６１】この半田部１０３ａにはレジストを塗布し
ないで（またはレジストを剥して）、例えばクリーム半
田によるいわゆるリフロー半田方法によって半田を融着
する。Without applying the resist to the solder portion 103a (or removing the resist), the solder is fused by a so-called reflow soldering method using, for example, cream solder.

【００６２】１０４は上述と同様に、例えば写真法によ
り基板上に成形したパターンで、このパターン１０４の
表面にレジストを例えば塗布する（図示を省略する）。Similarly to the above, 104 is a pattern formed on a substrate by, for example, a photographic method, and a resist is applied to the surface of this pattern 104 (not shown).

【００６３】このパターン１０４の端部に半田部１０４
ａを形成する。The solder portion 104 is formed on the end portion of the pattern 104.
a is formed.

【００６４】この半田部１０４ａの先端に図に示す如く
山部ｔ及び谷部ｂを任意の数だけ形成する如くする。An arbitrary number of peaks t and valleys b are formed at the tip of the solder portion 104a as shown in the figure.

【００６５】尚、この山部ｔを図１や図３において説明
した山部ｔより高くし、この谷部ｂを図１や図３におい
て説明した谷部ｂより深くする如くする。The peak t is set higher than the peak t described in FIGS. 1 and 3, and the valley b is set deeper than the valley b described in FIGS. 1 and 3.

【００６６】この半田部１０４ａにはレジストを塗布し
ないで（またはレジストを剥して）、例えばクリーム半
田によるいわゆるリフロー半田方法によって半田を融着
する。The solder is not applied to the solder portion 104a (or the resist is removed), but the solder is fused by a so-called reflow soldering method using, for example, cream solder.

【００６７】そしてこれら２つのパターン１０３及び１
０４間のギャップｇを本例においては例えば写真法での
パターン成形の最小値である０．１５ｍｍに選定する。Then, these two patterns 103 and 1
In this example, the gap g between 04 is selected to be 0.15 mm, which is the minimum value of pattern formation by the photographic method.

【００６８】また、図に示す如く、パターン１０３の半
田部１０３ａの山部ｔとパターン１０４の半田部１０４
ａの山部ｔが互いに対接するようにする。Further, as shown in the figure, the ridge portion t of the solder portion 103a of the pattern 103 and the solder portion 104 of the pattern 104 are formed.
The peaks t of a are in contact with each other.

【００６９】さて、静電気は低インピーダンスのパター
ン及びギャップが狭いところへ逃げるといった特性を有
する。By the way, static electricity has a characteristic of escaping to a place with a narrow impedance pattern and a narrow gap.

【００７０】即ち、上述の図４の例においては、パター
ン１０３及び１０４にレジストの塗布されていない半田
部１０３ａ及び１０４ａを形成し、これら半田部１０３
ａ及び１０４ａに夫々半田を融着することにより低イン
ピーダンス化を実現している。That is, in the above-described example of FIG. 4, solder portions 103a and 104a not coated with resist are formed on the patterns 103 and 104, and these solder portions 103 are formed.
A low impedance is realized by fusing solder to a and 104a, respectively.

【００７１】更に、上述のパターン１０３に形成した半
田部１０３ａの山部ｔ及びパターン１０４に形成した半
田部１０４ａの山部ｔ間のギャップｇを写真法における
最小値とすることにより、狭いギャップを形成してい
る。Further, by setting the gap g between the ridge t of the solder portion 103a formed on the pattern 103 and the ridge t of the solder portion 104a formed on the pattern 104 to be the minimum value in the photographic method, a narrow gap can be obtained. Is forming.

【００７２】即ち、例えばパターン１０３側に静電気が
落ちても、この静電気はパターン１０３に形成した半田
部１０３ａの山部ｔからパターン１０４に形成した半田
部１０４ａの山部ｔに放電する。That is, for example, even if static electricity falls on the pattern 103 side, this static electricity is discharged from the peak portion t of the solder portion 103a formed on the pattern 103 to the peak portion t of the solder portion 104a formed on the pattern 104.

【００７３】従ってパターン１０４側をおおもとのアー
ス側に接続すれば、このおおもとのアース側に静電気が
逃げるので、パターン１０３側のブロックが誤動作した
り、このブロックの半導体が破壊されたりすることがな
い。Therefore, if the pattern 104 side is connected to the original ground side, static electricity escapes to the original ground side, so that the block on the pattern 103 side malfunctions or the semiconductor of this block is destroyed. There is nothing to do.

【００７４】図５は本発明プリント基板の他の例３を示
し、以下これについて説明する。FIG. 5 shows another example 3 of the printed circuit board of the present invention, which will be described below.

【００７５】この図５において、１０５は例えば写真法
により基板上に成形したパターンで、このパターン１０
５の表面にレジストを例えば塗布する（図示を省略す
る）。In FIG. 5, reference numeral 105 denotes a pattern formed on a substrate by, for example, a photographic method.
For example, a resist is applied to the surface of 5 (not shown).

【００７６】このパターン１０５の端部に半田部１０５
ａを形成する。The solder portion 105 is formed on the end of the pattern 105.
a is formed.

【００７７】この半田部１０５ａの先端に図に示す如く
山部ｔ及び谷部ｂを任意の数だけ形成する如くする。Arbitrary numbers of peaks t and valleys b are formed on the tip of the solder portion 105a as shown in the figure.

【００７８】この半田部１０５ａにはレジストを塗布し
ないで（またはレジストを剥して）、例えばクリーム半
田によるいわゆるリフロー半田方法によって半田を融着
する。Without applying a resist to the solder portion 105a (or removing the resist), the solder is fused by a so-called reflow soldering method using, for example, cream solder.

【００７９】１０６は上述と同様に、例えば写真法によ
り基板上に成形したパターンで、このパターン１０６の
表面にレジストを例えば塗布する（図示を省略する）。Similarly to the above, 106 is a pattern formed on a substrate by, for example, a photographic method, and a resist is applied to the surface of this pattern 106 (not shown).

【００８０】このパターン１０６の端部に半田部１０６
ａを形成する。The solder portion 106 is provided at the end of the pattern 106.
a is formed.

【００８１】この半田部１０６ａの先端に図に示す如く
山部ｔ及び谷部ｂを任意の数だけ形成する如くする。An arbitrary number of peaks t and valleys b are formed on the tip of the solder portion 106a as shown in the figure.

【００８２】この半田部１０６ａにはレジストを塗布し
ないで（またはレジストを剥して）、例えばクリーム半
田によるいわゆるリフロー半田方法によって半田を融着
する。Without applying a resist to the solder portion 106a (or removing the resist), the solder is fused by a so-called reflow soldering method using, for example, cream solder.

【００８３】また、図に示す如く、パターン１０５の半
田部１０５ａの山部ｔとパターン１０６の半田部１０６
ａの谷部ｂが互いに対接するようにし、パターン１０５
の半田部１０５ａの谷部ｂとパターン１０６の半田部１
０６ａの山部ｔが互いに対接するようにする。Further, as shown in the figure, the peak portion t of the solder portion 105a of the pattern 105 and the solder portion 106 of the pattern 106 are formed.
The valleys b of a are made to contact each other, and the pattern 105
Valley portion b of the solder portion 105a and the solder portion 1 of the pattern 106
The peaks t of 06a are in contact with each other.

【００８４】そしてこれら２つのパターン１０５及び１
０６間（山部ｔ及び谷部ｂ間）のギャップｇを本例にお
いては例えば写真法でのパターン成形の最小値である
０．１５ｍｍに選定する。And these two patterns 105 and 1
In this example, the gap g between the portions 06 (between the peak portion t and the valley portion b) is selected to be 0.15 mm which is the minimum value of the pattern formation by the photographic method in this example.

【００８５】さて、静電気は低インピーダンスのパター
ン及びギャップが狭いところへ逃げるといった特性を有
する。By the way, static electricity has a characteristic of escaping to a low impedance pattern and a place where a gap is narrow.

【００８６】即ち、上述の図５の例においては、パター
ン１０５及び１０６にレジストの塗布されていない半田
部１０５ａ及び１０６ａを形成し、これら半田部１０５
ａ及び１０６ａに夫々半田を融着することにより低イン
ピーダンス化を実現している。That is, in the above-described example of FIG. 5, solder portions 105a and 106a not coated with resist are formed on the patterns 105 and 106, and these solder portions 105 are formed.
A low impedance is realized by fusing solder to a and 106a, respectively.

【００８７】更に、上述のパターン１０５に形成した半
田部１０５ａの山部ｔ及びパターン１０６に形成した半
田部１０６ａの谷部ｂ間のギャップｇ、並びにパターン
１０５に形成した半田部１０５ａの谷部ｂ及びパターン
１０６に形成した半田部１０６ａの山部ｔ間のギャップ
ｇを写真法における最小値とすることにより、狭いギャ
ップを形成している。Furthermore, the gap g between the crest t of the solder portion 105a formed on the pattern 105 and the trough b of the solder portion 106a formed on the pattern 106, and the trough b of the solder portion 105a formed on the pattern 105. A narrow gap is formed by setting the gap g between the ridges t of the solder portion 106a formed in the pattern 106 to the minimum value in the photography.

【００８８】即ち、例えばパターン１０５側に静電気が
落ちても、この静電気はパターン１０５に形成した半田
部１０５ａの山部ｔからパターン１０６に形成した半田
部１０６ａの谷部ｂに放電し、パターン１０５に形成し
た半田部１０５ａの谷部ｂからパターン１０６に形成し
た半田部１０６ａの山部ｔに放電する。That is, even if static electricity falls on the pattern 105 side, this static electricity is discharged from the peak portion t of the solder portion 105a formed on the pattern 105 to the valley portion b of the solder portion 106a formed on the pattern 106, and the pattern 105 is formed. Discharge from the valley portion b of the solder portion 105a formed in the above to the mountain portion t of the solder portion 106a formed in the pattern 106.

【００８９】従ってパターン１０６側をおおもとのアー
ス側に接続すれば、このおおもとのアース側に静電気が
逃げるので、パターン１０５側のブロックが誤動作した
り、このブロックの半導体が破壊されたりすることがな
い。Therefore, if the pattern 106 side is connected to the original ground side, static electricity escapes to the original ground side, so that the block on the pattern 105 side malfunctions or the semiconductor of this block is destroyed. There is nothing to do.

【００９０】図６は本発明プリント基盤の他の例４を示
し、以下これについて説明する。FIG. 6 shows another example 4 of the print base of the present invention, which will be described below.

【００９１】この図６において、１０７は例えば写真法
により基板上に成形したパターンで、このパターン１０
７の表面にレジストを例えば塗布する（図示を省略す
る）。In FIG. 6, reference numeral 107 denotes a pattern formed on a substrate by, for example, a photographic method.
For example, a resist is applied to the surface of 7 (not shown).

【００９２】このパターン１０７の端部に半田部１０７
ａを形成する。The solder portion 107 is formed on the end of the pattern 107.
a is formed.

【００９３】この半田部１０７ａの先端に図に示す如く
山部ｔを例えば１つ形成する如くする。For example, one ridge t is formed at the tip of the solder portion 107a as shown in the figure.

【００９４】この半田部１０７ａにはレジストを塗布し
ないで（またはレジストを剥して）、例えばクリーム半
田によるいわゆるリフロー半田方法によって半田を融着
する。Without applying a resist to the solder portion 107a (or removing the resist), the solder is fused by a so-called reflow soldering method using, for example, cream solder.

【００９５】１０８は上述と同様に、例えば写真法によ
り基板上に成形したパターンで、このパターン１０８の
表面にレジストを例えば塗布する（図示を省略する）。Similarly to the above, 108 is a pattern formed on the substrate by, for example, a photographic method, and a resist is applied to the surface of the pattern 108 (not shown).

【００９６】このパターン１０８の端部に半田部１０８
ａを形成する。The solder portion 108 is formed on the end of the pattern 108.
a is formed.

【００９７】この半田部１０８ａの先端に図に示す如く
山部ｔを１つだけ形成する如くする。Only one peak t is formed at the tip of the solder portion 108a as shown in the figure.

【００９８】この半田部１０８ａにはレジストを塗布し
ないで（またはレジストを剥して）、例えばクリーム半
田によるいわゆるリフロー半田方法によって半田を融着
する。Without applying a resist to the solder portion 108a (or removing the resist), the solder is fused by a so-called reflow soldering method using, for example, cream solder.

【００９９】そしてこれら２つのパターン１０７及び１
０８間のギャップｇを本例においては例えば写真法での
パターン成形の最小値である０．１５ｍｍに選定する。Then, these two patterns 107 and 1
In this example, the gap g between 08 is set to 0.15 mm, which is the minimum value for pattern formation by the photographic method.

【０１００】また、図に示す如く、パターン１０７の半
田部１０７ａの山部ｔとパターン１０８の半田部１０８
ａの山部ｔが互いに対接するようにする。Further, as shown in the drawing, the peak portion t of the solder portion 107a of the pattern 107 and the solder portion 108 of the pattern 108 are formed.
The peaks t of a are in contact with each other.

【０１０１】さて、静電気は低インピーダンスのパター
ン及びギャップが狭いところへ逃げるといった特性を有
する。By the way, static electricity has a characteristic that it escapes to a pattern having a low impedance and a narrow gap.

【０１０２】即ち、上述の図６の例においては、パター
ン１０７及び１０８にレジストの塗布されていない半田
部１０７ａ及び１０８ａを形成し、これら半田部１０７
ａ及び１０８ａに夫々半田を融着することにより低イン
ピーダンス化を実現している。That is, in the example of FIG. 6 described above, the solder portions 107a and 108a not coated with the resist are formed on the patterns 107 and 108, and these solder portions 107 are formed.
A low impedance is realized by fusing solder to a and 108a, respectively.

【０１０３】更に、上述のパターン１０７に形成した半
田部１０７ａの山部ｔ及びパターン１０８に形成した半
田部１０８ａの山部ｔ間のギャップｇを写真法における
最小値とすることにより、狭いギャップを形成してい
る。Further, by setting the gap g between the ridge t of the solder portion 107a formed on the pattern 107 and the ridge t of the solder portion 108a formed on the pattern 108 to be the minimum value in the photographic method, a narrow gap can be obtained. Is forming.

【０１０４】即ち、例えばパターン１０７側に静電気が
落ちても、この静電気はパターン１０７に形成した半田
部１０７ａの山部ｔからパターン１０８に形成した半田
部１０８ａの山部ｔに放電する。That is, for example, even if static electricity falls on the pattern 107 side, this static electricity is discharged from the peak portion t of the solder portion 107a formed on the pattern 107 to the peak portion t of the solder portion 108a formed on the pattern 108.

【０１０５】従ってパターン１０８をおおもとのアース
側に接続すれば、このおおもとのアース側に静電気が逃
げるので、パターン１０７側のブロックが誤動作した
り、このブロックの半導体が破壊されたりすることがな
い。Therefore, if the pattern 108 is connected to the original ground side, static electricity escapes to the original ground side, so that the block on the pattern 107 side malfunctions or the semiconductor of this block is destroyed. Never.

【０１０６】尚、本発明は上述の実施例に限ることなく
本発明の要旨を逸脱することなく、その他種々の構成が
取り得ることは勿論である。The present invention is not limited to the above-described embodiments, and it goes without saying that various other configurations can be adopted without departing from the gist of the present invention.

【０１０７】[0107]

【発明の効果】上述せる本発明によれば、第１の鋸刃形
状の端部の山部と第２の鋸刃形状の端部の山部或は谷部
の少なくとも何れか一方が対接されるようにして配置し
たので、パターンのみで静電気の放電を行えることによ
り構成簡単、価格低廉となり、例えばアースパターン等
が直流的に無接続とできることによりビート対策に影響
を与えないようにでき、更に放電経路を最短とできるの
で、半導体等の静電気による破壊を防止することができ
る利益がある。According to the present invention described above, at least one of the ridges and valleys at the ends of the first saw blade and the ends of the second saw blade is in contact with each other. Since it is arranged as described above, static electricity can be discharged only by the pattern, the configuration is simple and the cost is low, and it is possible to prevent the beat measure from being affected by the fact that the ground pattern or the like can be connected in a DC manner, Furthermore, since the discharge path can be made the shortest, there is an advantage that it is possible to prevent the semiconductor or the like from being damaged by static electricity.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明プリント基板の一実施例の要部を示す線
図である。FIG. 1 is a diagram showing a main part of an embodiment of a printed circuit board according to the present invention.

【図２】本発明プリント基板の一実施例を示すブロック
線図である。FIG. 2 is a block diagram showing an embodiment of a printed circuit board according to the present invention.

【図３】本発明プリント基板の他の例１を示す線図であ
る。FIG. 3 is a diagram showing another example 1 of the printed circuit board according to the present invention.

【図４】本発明プリント基板の他の例２を示す線図であ
る。FIG. 4 is a diagram showing another example 2 of the printed circuit board according to the present invention.

【図５】本発明プリント基板の他の例３を示す線図であ
る。FIG. 5 is a diagram showing another example 3 of the printed circuit board of the present invention.

【図６】本発明プリント基板の他の例４を示す線図であ
る。FIG. 6 is a diagram showing another example 4 of the printed circuit board of the present invention.

【符号の説明】[Explanation of symbols]

１、２ パターン １ａ、２ａ 半田部 ｇ ギャップ ｔ 山部 ｂ 谷部 1, 2 patterns 1a, 2a solder part g gap t mountain part b valley part

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 第１の鋸刃形状の端部を有する第１のパ
ターンと、 該第１のパターンと所定の間隔を以て第２の鋸刃形状の
端部を有する第２のパターンとを有し、 上記第１の鋸刃形状の端部の山部と上記第２の鋸刃形状
の端部の山部或は谷部の少なくとも何れか一方が対接さ
れるようにして配置されていることを特徴とするプリン
ト基板。1. A first pattern having a first saw-tooth-shaped end portion, and a second pattern having a second saw-tooth-shaped end portion at a predetermined distance from the first pattern. However, it is arranged such that at least one of the peak portion or the valley portion of the end of the first saw blade shape and the peak portion or the valley of the end portion of the second saw blade shape are in contact with each other. A printed circuit board characterized by the above. 【請求項２】 上記第１のパターンの端部及び第２のパ
ターンの端部に導電性材料が融着されていることを特徴
とする特許請求の範囲第１項記載のプリント基板。2. The printed circuit board according to claim 1, wherein a conductive material is fused to the ends of the first pattern and the ends of the second pattern.
JP3230364A 1991-09-10 1991-09-10 Printed board Expired - Lifetime JP3010820B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3230364A JP3010820B2 (en) 1991-09-10 1991-09-10 Printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3230364A JP3010820B2 (en) 1991-09-10 1991-09-10 Printed board

Publications (2)

Publication Number Publication Date
JPH0567851A true JPH0567851A (en) 1993-03-19
JP3010820B2 JP3010820B2 (en) 2000-02-21

Family

ID=16906705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3230364A Expired - Lifetime JP3010820B2 (en) 1991-09-10 1991-09-10 Printed board

Country Status (1)

Country Link
JP (1) JP3010820B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714794A (en) * 1995-04-18 1998-02-03 Hitachi Chemical Company, Ltd. Electrostatic protective device
WO2010058715A1 (en) 2008-11-21 2010-05-27 昭和電工株式会社 Resin composition for filling discharge gap, and electrostatic discharge protector
WO2010147095A1 (en) 2009-06-17 2010-12-23 昭和電工株式会社 Discharge-gap-filling composition, and electrostatic discharge-protector
JP2012503928A (en) * 2008-09-25 2012-02-09 パナソニック オートモーティブ システムズ カンパニー オブ アメリカ ディビジョン オブ パナソニック コーポレイション オブ ノース アメリカ Electrostatic discharge (ESD) protection circuit and method
WO2012105515A1 (en) 2011-02-02 2012-08-09 昭和電工株式会社 Composition for filling discharging gap and electrostatic discharge protector
WO2013174919A1 (en) * 2012-05-24 2013-11-28 Osram Opto Semiconductors Gmbh Optoelectronic component device having overvoltage protection and method for producing an optoelectronic component device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714794A (en) * 1995-04-18 1998-02-03 Hitachi Chemical Company, Ltd. Electrostatic protective device
DE19615395C2 (en) * 1995-04-18 1999-09-23 Hitachi Chemical Co Ltd Spark gap protection device and method for its production
JP2012503928A (en) * 2008-09-25 2012-02-09 パナソニック オートモーティブ システムズ カンパニー オブ アメリカ ディビジョン オブ パナソニック コーポレイション オブ ノース アメリカ Electrostatic discharge (ESD) protection circuit and method
WO2010058715A1 (en) 2008-11-21 2010-05-27 昭和電工株式会社 Resin composition for filling discharge gap, and electrostatic discharge protector
US8350660B2 (en) 2008-11-21 2013-01-08 Showa Denko K.K. Resin composition for filling discharge gap and electrostatic discharge protector
KR101320217B1 (en) * 2008-11-21 2013-10-21 쇼와 덴코 가부시키가이샤 Resin composition for filling discharge gap, and electrostatic discharge protector
WO2010147095A1 (en) 2009-06-17 2010-12-23 昭和電工株式会社 Discharge-gap-filling composition, and electrostatic discharge-protector
US8519817B2 (en) 2009-06-17 2013-08-27 Showa Denko K.K. Discharge gap filling composition and electrostatic discharge protector
KR101319747B1 (en) * 2009-06-17 2013-10-17 쇼와 덴코 가부시키가이샤 Discharge-gap-filling composition, and electrostatic discharge-protector
WO2012105515A1 (en) 2011-02-02 2012-08-09 昭和電工株式会社 Composition for filling discharging gap and electrostatic discharge protector
WO2013174919A1 (en) * 2012-05-24 2013-11-28 Osram Opto Semiconductors Gmbh Optoelectronic component device having overvoltage protection and method for producing an optoelectronic component device
US10074619B2 (en) 2012-05-24 2018-09-11 Osram Opto Semiconductors Gmbh Optoelectronic component device and method for producing an optoelectronic component device

Also Published As

Publication number Publication date
JP3010820B2 (en) 2000-02-21

Similar Documents

Publication Publication Date Title
JPH0567851A (en) Printed substrate
JP2005183464A (en) Wiring circuit board
JPH01300588A (en) Printed wiring board and method of soldering the same
JPH10335795A (en) Printed board
JPH1174626A (en) Printed board
JPH05335689A (en) Connecting structure of flexible wiring board
JPH07254778A (en) Cream solder printing method of surface packaged printed wiring board
JPS63124496A (en) Method of fitting multiterminal component
JPH0414892A (en) Structure of solder resist opening of printed-wiring board
JPH0828556B2 (en) Printed circuit board
JP2553985Y2 (en) Electronic components
JPH05291736A (en) Printed wiring board
JP2697668B2 (en) Semiconductor device
JP2543858Y2 (en) Printed board
JP2553989Y2 (en) Electronic components
JPH0794857A (en) Printed wiring board
JP2554693Y2 (en) Printed board
JPH01251788A (en) Printed board
JPS5941930A (en) Eliminating circuit of high frequency noise
JPH04245465A (en) Electronic parts and its soldering method
JP2003347703A (en) Wiring board unit and discharge lamp lighting device
JP2002171051A (en) Printed wiring board
JPH07297527A (en) Printed-circuit board
JPH03171644A (en) Electronic circuit device
JPH09191173A (en) Circuit board

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20071210

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20111210