JPH0567639A - 半導体素子の実装方法 - Google Patents

半導体素子の実装方法

Info

Publication number
JPH0567639A
JPH0567639A JP3227595A JP22759591A JPH0567639A JP H0567639 A JPH0567639 A JP H0567639A JP 3227595 A JP3227595 A JP 3227595A JP 22759591 A JP22759591 A JP 22759591A JP H0567639 A JPH0567639 A JP H0567639A
Authority
JP
Japan
Prior art keywords
thermosetting adhesive
pad
semiconductor element
adhesive
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3227595A
Other languages
English (en)
Other versions
JP2940252B2 (ja
Inventor
Hidehiko Kira
秀彦 吉良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3227595A priority Critical patent/JP2940252B2/ja
Publication of JPH0567639A publication Critical patent/JPH0567639A/ja
Application granted granted Critical
Publication of JP2940252B2 publication Critical patent/JP2940252B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 各種電子機器の回路構成用に使用されるプリ
ント板ユニットの半導体素子実装方法に関し、修理時に
おけるベアチップの取外しを容易にするとともにベアチ
ップ実装の信頼性を向上させることを目的とする。 【構成】 基板２の主面に形成されたパッド2aの内側に
リング状のダムを速硬化型の熱硬化性接着剤３で形成し
て前記ダムの内部に熱可塑性接着剤14を充満し、ボンデ
ィングヘッド４により保持したベアチップ１のバンプ1b
を上記基板２の該パッド2aに圧接して、当該ボンディン
グヘッド４からの加熱により上記熱硬化性接着剤３を硬
化させて該パッド2aと該バンプ1bを導通させた状態で前
記圧接部を結合し、上記熱可塑性接着剤14の時効硬化に
よりベアチップ１の下面と該基板２の上面を固着する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、各種電子機器の回路構
成用に使用されるプリント板ユニットの半導体素子実装
方法に関する。
【０００２】最近、各種電子機器は更に小型化と多くの
機能が要求されるに伴い、これらの機器に装着されるプ
リント板ユニットには多数個のメモリチップやその他の
半導体チップを高密度に実装することが必要となってい
る。そのため、プリント板ユニットの小型化がはかれる
半導体素子本体（以下ベアチップと略称する）をプリン
ト回路基板（以下基板と略称する）へ直接高密度に表面
実装しているが、これらベアチップは実装時において接
着剤の破壊を防止して容易に高密度実装することができ
る新しい半導体素子の実装方法が要求されている。
【０００３】
【従来の技術】従来広く使用されている半導体素子の実
装方法は、図４(a)に示すようにベアチップ１を実装し
ようとする基板２の主面に接着剤供給用の印刷版５を載
置してその上面に絶縁性を有する熱硬化性接着剤３（速
硬化型）を供給し、スキージ６を摺動させることにより
この熱硬化性接着剤３を基板２の主面に形成されたパッ
ド2a間へ一定量供給する。
【０００４】一方、図４(b) に示す如く加熱手段を有す
る当該ボンディングヘッド４の吸着面4aにベアチップ１
のチップ本体1a上面を真空吸着することにより当該ボン
ディングヘッド４でベアチップ１を保持し、その吸着さ
れたベアチップ１のバンプ1bと上記基板２のパッド2aの
位置が対応するように当該基板２または前記ボンディン
グヘッド４を移動させている。
【０００５】そして、ボンディングヘッド４を下降させ
て吸着面4aに吸着したベアチップ１の各バンプ1bを基板
２のそれぞれパッド2aに圧接させると、このパッド2aの
間に供給した前記接着剤３がチップ本体1aの下面と基板
２の上面で形成される隙間に広がるので、ボンディング
ヘッド４からの伝熱により接着剤３が一定温度に加熱さ
れて硬化することにより各バンプ1bとパッド2aが導通し
た状態でベアチップ１が基板２に固着される。
【０００６】その後にボンディングヘッド４の吸着面4a
を大気圧に戻して吸引を解除した後に上昇させると、図
４(c) に示すように上記ベアチップ２のバンプ1bが基板
２のパッド2aと導通した状態で接着剤３により固着さ
れ、この実装方法を順次繰り返すことにより基板２の各
パッド2aにそれぞれベアチップ１が実装されている。
【０００７】
【発明が解決しようとする課題】以上説明した従来の半
導体素子の実装方法で問題となるのは、図４(a) に示す
ように基板２の供給された接着剤３は熱硬化性の樹脂よ
り形成されているので、ボンディングヘッド４を下降，
加熱によりベアチップ１の下面と基板２の上面で広がっ
て硬化した接着剤３は強固に結合して、当該ベアチップ
１の交換時に基板２からの取外しができずに修理が困難
になるという問題が生じている。
【０００８】また、基板２のパッド2a間に供給された接
着剤３が高温時に粘性の低いものであれば、図５(a) に
示すようにベアチップ１と基板２との間に供給された接
着剤３の溶剤がボンディングヘッド４からの加熱，加圧
により激しく蒸発して内部に多くの気泡3'が発生するこ
とにより、チップ本体1aの下面と基板２の接着強度が低
下してベアチップ１の実装信頼性が低くなり、接着剤３
が高温時に粘性の高いものであれば、図５(b) に示すよ
うに接着剤３はチップ本体1aの下面と基板２の上面で形
成される隙間に広がらずに硬化して、接着剤３によるベ
アチップ１のバンプ1bと基板２のパッド2aが覆われない
から接合の信頼性を低下させるという問題も生じてい
る。
【０００９】本発明は上記のような問題点に鑑み、修理
時におけるベアチップの取外しを容易にするとともにベ
アチップ実装の信頼性を向上させることができる新しい
半導体素子の実装方法の提供を目的とする。
【００１０】
【課題を解決するための手段】本発明は、図１に示すよ
うに基板２の主面に形成されたパッド2aの内側にリング
状のダムを速硬化型の熱硬化性接着剤３で形成して前記
ダムの内部に熱可塑性接着剤14を充満し、ボンディング
ヘッド４により保持したベアチップ１のバンプ1bを上記
基板２の該パッド2aに圧接して、当該ボンディングヘッ
ド４からの加熱により上記熱硬化性接着剤３を硬化させ
て該パッド2aと該バンプ1bを導通させた状態で前記圧接
部を結合し、上記熱可塑性接着剤14の時効硬化によりベ
アチップ１の下面と該基板２の上面を固着する。
【００１１】
【作用】本発明では、ベアチップ１のバンプ1bと基板２
のパッド2aとの結合部のみ熱硬化性接着剤３が硬化し、
他の大部分となるチップ本体1aの下面と基板２の上面は
熱可塑性接着剤14の硬化によりベアチップ１が基板２に
実装されているので、試験で不良となったベアチップ１
はチップ本体1aの上面を加熱することにより前記熱可塑
性接着剤14が軟化するから、基板２よりベアチップ１が
簡単に離脱できるので修理を容易とすることが可能とな
る。
【００１２】
【実施例】以下図１〜図３について本発明の実施例を詳
細に説明する。図１は第一実施例による半導体素子の実
装方法を示す工程順側断面図、図２は第二実施例の実装
方法を説明する工程順側断面図、図３は第三実施例の半
導体装置実装方法の工程順側断面図を示し、図中におい
て、図３と同一部材には同一記号が付してあるが、その
他の15は接着剤を基板の主面に供給する印刷版、16は粘
性の低い接着剤を一定量供給するディスペンサーであ
る。
【００１３】本発明の第一実施例による半導体実装方法
は、図１(a) に示すようにベアチップ１を実装しようと
する基板２の主面に接着剤供給用の印刷版15を従来と同
様に載置し、その上面に熱硬化性接着剤３（速硬化）を
供給してスキージ６を摺動させることで前記基板２に実
装されるベアチップ１とで形成される隙間より若干高い
リング状のダムをそれぞれパッド2aの内側に形成する。
【００１４】一方、図１(b) に示す如く熱硬化性接着剤
３で形成されたリング状のダムの内部に流動性の高い熱
可塑性接着剤14をディスペンサー16により供給して、熱
硬化性接着剤３で形成された前記ダムの高さと略等しい
高さに充満させる。
【００１５】そして、図１(c) に示すように加熱手段を
有するボンディングヘッド４の内部を真空にして吸着面
4aにチップ本体1aの上面を吸着することでベアチップ１
を保持し、その吸着されたベアチップ１のバンプ1bと上
記基板２のパッド2aが互いに対向するように上記基板２
を移動させる。
【００１６】このボンディングヘッド４を下降させて従
来と同様その吸着面4aに吸着したベアチップ１のバンプ
1bを基板２のパッド2aに圧接させることにより、図１
(d) に示す如く前記熱可塑性接着剤14が広がって熱硬化
性接着剤３で出来た前記ダムが圧接したバンプ1bとパッ
ド2aの位置に移動し、ボンディングヘッド４からの伝熱
により熱硬化性接着剤３が硬化して基板２の主面にベア
チップ１が固着されるから、チップ本体1aを真空吸着し
た吸着面4aを大気圧に戻してボンディングヘッド４を上
昇させると、結合部が冷却されて前記熱可塑性接着剤14
の部分が硬化されるから、この実装方法を順次繰り返す
ことにより基板２の各パッド2aにそれぞれベアチップ１
を実装している。
【００１７】また、第二実施例の実装方法は、図２(a)
に示すように基板２の主面に形成されたパッド2aの内側
に第一実施例と同様のリング状のダムを速硬化型（２０
０°Ｃ，３０ｓｅｃ）の熱硬化性接着剤３により形成し
て、図２(b) に示す如くそのダムの内側に流動性が良く
かつ通常硬化型（２００°Ｃ，３０ｍｉｎ）の熱硬化性
接着剤24を供給し、図２(c) に示すように前記基板２を
移動してそのパッド2aを加熱手段を有するボンディング
ヘッド４に保持されたベアチップ１のバンプ1bと対向さ
せる。
【００１８】そして、第一実施例と同様に前記ボンディ
ングヘッド４を下降させてベアチップ１のバンプ1bを基
板２のパッド2aに圧接させるとともに加熱して、図２
(d) に示す如く前記バンプ1bとパッド2aの圧接位置に移
動した上記速硬化型の熱硬化性接着剤３を硬化させてベ
アチップ１を仮実装して、その基板２を恒温槽に挿入し
て約２００°Ｃ，３０ｍｉｎ間加熱することにより通常
硬化型の熱硬化性接着剤24を硬化している。
【００１９】その結果、第一実施例においてはベアチッ
プ１と基板２の結合の大部分となるチップ本体1aの下面
と基板２の上面が熱可塑性接着剤14の硬化により実装さ
れているので、試験で不良となったベアチップ１はチッ
プ本体1aの上面を加熱すると前記熱可塑性接着剤14が軟
化するから簡単に離脱することができる。
【００２０】また、第二実施例では速硬化型の熱硬化性
接着剤３を硬化させて基板２にベアチップ１を仮実装し
た状態で電気的試験等を行い、その試験で不良となった
ベアチップ１は結合の大部分となるチップ本体1aの下面
と基板２の上面に介在する熱硬化性接着剤24が未硬化で
あるから、ベアチップ１の上面を加熱することにより基
板２から簡単に離脱するので修理を容易にすることがで
きる。
【００２１】更に、第三実施例の実装方法は、図３(a)
に示すように基板２の表面に形成されたパッド2aの内側
へ高温時に粘性の高い熱硬化性接着剤33を例えば図示し
ていない印刷版とスキージを用いて、前記パッド2aの内
側で基板２の表面とベアチップの下面により形成される
空間を略充満できる量を供給し、続いて当該熱硬化性接
着剤33の上部に粘性の低い熱硬化性接着剤34をディスペ
ンサー16により一定量供給する。
【００２２】そして、この基板２を移動させることによ
り、図３(b) に示すように吸着面4aにチップ本体1aの上
面を吸着して加熱手段を有するボンディングヘッド４に
保持されたベアチップ１のバンプ1bと上記基板２のパッ
ド2aを互いに対向させる。
【００２３】このボンディングヘッド４を第一実施例と
同様に下降させて該バンプ1bを前記パッド2aに圧接させ
ると、図３(c) に示す如く基板２の表面とベアチップ１
下面の空間に粘性の高い上記熱硬化性接着剤33が略充満
することで粘性の低い熱硬化性接着剤34を前記バンプ1b
とパッド2aの圧接部に移動し、前記ボンディングヘッド
４からの伝熱により当該熱硬化性接着剤33, 34を加熱し
て硬化させることを順次繰り返すことにより、基板２の
パッド2aとベアチップ１のバンプ1bの圧接部を熱硬化性
接着剤34で覆った状態で実装されて結合の信頼性を向上
している。
【００２４】
【発明の効果】以上の説明から明らかなように本発明に
よれば極めて簡単な方法で、ベアチップの離脱が簡単と
なって修理が容易となり且つベアチップの実装信頼性を
向上することができる等の利点があり、著しい経済的及
び、信頼性向上の効果が期待できる半導体素子の実装方
法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第一実施例による半導体素子の実装
方法を示す工程順側断面図である。
【図２】 第二実施例の実装方法を説明する工程順側断
面図である。
【図３】 第三実施例の実装方法を示す工程順側断面図
である。
【図４】 従来の半導体素子実装方法を示す工程順側断
面図である。
【図５】 問題点を説明する側断面図である。
【符号の説明】
１はベアチップ、1aはチップ本体、
1bはバンプ、２は基板、
2aはパッド、３，24, 33, 34は熱硬化性接着剤、４はボ
ンディングヘッド、 4aは吸着面、６はスキ
ージ、14は熱可塑性接着剤、15は印刷版、16はディスペ
ンサー、

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 プリント回路基板(2) の表面に形成さ
    れたパッド(2a)の内側にリング状ダムを速硬化型の熱硬
    化性接着剤(3) で形成して内部に熱可塑性接着剤(14)を
    充満させ、当該パッド(2a)にボンディングヘッド(4) で
    保持した半導体素子(1) のバンプ(1b)を圧接して該熱硬
    化性接着剤(3) を圧接部に広げて、該ボンディングヘッ
    ド(4) からの加熱により上記熱硬化性接着剤(3) を硬化
    して該パッド(2a)と該バンプ(1b)が導通した状態で前記
    圧接部を結合し、上記熱可塑性接着剤(14)の硬化により
    上記半導体素子(1) の下面と該プリント回路基板(2) の
    上面を固着したことを特徴とする半導体素子の実装方
    法。
  2. 【請求項２】 上記リング状のダム内部に該熱硬化性
    接着剤(3) より硬化速度の遅い熱硬化性接着剤(24)を充
    満させ、上記パッド(2a)に半導体素子(1) のバンプ(1b)
    を圧接して該熱硬化性接着剤(3) を圧接部に広げて、上
    記ボンディングヘッド(4) からの加熱により該パッド(2
    a)と該バンプ(1b)を導通させた状態で当該熱硬化性接着
    剤(3) を硬化して結合し、その後上記熱硬化性接着剤(2
    4)を加熱硬化して上記半導体素子(1) の下面と該プリン
    ト回路基板(2) の上面を固着したことを特徴とする請求
    項１記載の半導体素子の実装方法。
  3. 【請求項３】 上記プリント回路基板(2) の該パッド
    (2a)の内側に高温時に粘性の高い熱硬化性接着剤(33)と
    粘性の低い熱硬化性接着剤(34)を一定の割合で供給し、
    半導体素子(1) のバンプ(1b)を該パッド(2a)に圧接させ
    ることにより当該圧接部に粘性の低い該熱硬化性接着剤
    (34)を移動させ、上記ボンディングヘッド(4) からの伝
    熱により当該熱硬化性接着剤(33, 34)を加熱して硬化さ
    せることにより、上記プリント回路基板(2) の該パッド
    (2a)と該半導体素子(1) の該バンプ(1b)を上記熱硬化性
    接着剤(34)で覆った状態で実装したことを特徴とする請
    求項１記載の半導体素子の実装方法。
JP3227595A 1991-09-09 1991-09-09 半導体素子の実装構造および実装方法 Expired - Fee Related JP2940252B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3227595A JP2940252B2 (ja) 1991-09-09 1991-09-09 半導体素子の実装構造および実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3227595A JP2940252B2 (ja) 1991-09-09 1991-09-09 半導体素子の実装構造および実装方法

Publications (2)

Publication Number Publication Date
JPH0567639A true JPH0567639A (ja) 1993-03-19
JP2940252B2 JP2940252B2 (ja) 1999-08-25

Family

ID=16863391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3227595A Expired - Fee Related JP2940252B2 (ja) 1991-09-09 1991-09-09 半導体素子の実装構造および実装方法

Country Status (1)

Country Link
JP (1) JP2940252B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195879A (ja) * 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2001097277A1 (fr) * 2000-06-16 2001-12-20 Matsushita Electric Industrial Co., Ltd. Procede d'encapsulation de pieces electroniques et une telle encapsulation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195879A (ja) * 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2001097277A1 (fr) * 2000-06-16 2001-12-20 Matsushita Electric Industrial Co., Ltd. Procede d'encapsulation de pieces electroniques et une telle encapsulation
US7355126B2 (en) 2000-06-16 2008-04-08 Matsushita Electric Industrial Co., Ltd. Electronic parts packaging method and electronic parts package

Also Published As

Publication number Publication date
JP2940252B2 (ja) 1999-08-25

Similar Documents

Publication Publication Date Title
JP2924830B2 (ja) 半導体装置及びその製造方法
JP3092587B2 (ja) 半導体装置の製造方法
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JP2001298052A (ja) 接着剤を用いた半導体素子のフリップチップアセンブリ方法
JP2004311709A (ja) 半導体装置の製造方法および半導体製造装置
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JPH11274241A (ja) 半導体装置の製造方法
JPH07240435A (ja) 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
US6966964B2 (en) Method and apparatus for manufacturing semiconductor device
JP5228479B2 (ja) 電子装置の製造方法
JP2001284382A (ja) はんだバンプ形成方法、フリップチップ実装方法及び実装構造体
JPH0567639A (ja) 半導体素子の実装方法
JPH11168122A (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JP3539528B2 (ja) 半導体装置およびその製造方法
JP4289779B2 (ja) 半導体実装方法および半導体実装装置
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP3422312B2 (ja) 半導体装置の実装方法
JP4441090B2 (ja) プリント配線基板に半導体チップを装着する方法
JP2000058597A (ja) 電子部品実装方法
JP2009004462A (ja) 半導体装置の実装方法
JP2602389B2 (ja) 部品実装方法
JPH09107003A (ja) 部品実装構造及び部品実装方法
JP2004063524A (ja) 実装装置及びその実装方法若しくはプリント配線基板
JP2002009111A (ja) 半導体フリップ・チップの実装方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990518

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees