JPH0564907A - Method and circuit for controlling energizing time - Google Patents
Method and circuit for controlling energizing timeInfo
- Publication number
- JPH0564907A JPH0564907A JP22902491A JP22902491A JPH0564907A JP H0564907 A JPH0564907 A JP H0564907A JP 22902491 A JP22902491 A JP 22902491A JP 22902491 A JP22902491 A JP 22902491A JP H0564907 A JPH0564907 A JP H0564907A
- Authority
- JP
- Japan
- Prior art keywords
- energization time
- circuit
- energization
- memory
- heating element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、サーマルプリンタのサ
ーマルヘッドの制御に関し、特に個別に発熱体への通電
時間を制御する技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the control of a thermal head of a thermal printer, and more particularly to a technique for individually controlling the energization time of heating elements.
【０００２】[0002]
【従来の技術】図６は、従来用いられているサーマルヘ
ッドの制御回路のブロック図である。図示しない情報源
よりバッファメモリ６２へ発熱体６７への通電時間を示
すデータ６１が入力される。データ６１は、発熱体１個
当り１バイトの情報量を割り当てられることが一般的で
ある。このとき情報量は最大２５６水準の制御階調数が
得られる。2. Description of the Related Art FIG. 6 is a block diagram of a conventional thermal head control circuit. Data 61 indicating the energization time to the heating element 67 is input to the buffer memory 62 from an information source (not shown). The data 61 is generally assigned an information amount of 1 byte per heating element. At this time, the maximum amount of information is 256, which is the number of control gradations.
【０００３】サーマルヘッド６５は、複数の発熱体６７
の通電時間が一括して制御されるため、発熱体６７個々
の通電時間を制御するにはサーマルヘッドに装備された
レジスタ回路６４に対して個々の発熱体６７の通電の有
無だけの印字信号を全発熱体数分を１単位として１ライ
ンの印字時間中に制御階調数回だけ送る必要がある。例
えば制御階調数が１６水準ある場合、アドレス発生回路
６８からのアドレスをライン単位に繰り返してバッファ
メモリ６２から読み出し階調比較回路６６で個々の発熱
体６７の通電の有無だけの印字信号に変換してレジスタ
回路６３へ転送する操作を１６回繰り返すことになる。The thermal head 65 includes a plurality of heating elements 67.
Since the energization time of each heating element 67 is collectively controlled, a print signal indicating whether or not each heating element 67 is energized is sent to the register circuit 64 mounted on the thermal head in order to control the energization time of each heating element 67. It is necessary to send the control gradation only several times during the printing time of one line, with the number of all heating elements as one unit. For example, when the number of control gradations is 16 levels, the address from the address generating circuit 68 is repeated line by line and is read from the buffer memory 62 and converted by the gradation comparing circuit 66 into a print signal indicating whether or not each heating element 67 is energized. Then, the operation of transferring to the register circuit 63 is repeated 16 times.
【０００４】[0004]
【発明が解決しようとする課題】１ライン印字周期が一
定で個々の発熱体への制御階調数が増加していくとメモ
リからラッチ回路へのデータ転送周波数は比例して増加
し、その影響は特にメモリの読みだし時間に表れる。When the one-line printing cycle is constant and the number of control gradations to each heating element increases, the data transfer frequency from the memory to the latch circuit increases proportionally, and its influence. Appears especially at the memory read time.
【０００５】例えば３ms／ラインの印字周期で制御階調
数が１６水準あり発熱体数が２５６０個あり１回のメモ
リからの読み出しで１個の発熱体の情報を読み出す場
合、メモリの読みだし時間は、７３ns以下でなければな
らない。For example, when the number of control gradations is 16 levels and the number of heating elements is 2560 at a printing cycle of 3 ms / line, and the information of one heating element is read out from the memory once, the reading time of the memory Must be 73 ns or less.
【０００６】このような性能を持つ高速メモリは、価格
が非常に高くなるため、個々の発熱体への制御階調数の
高いプリンタは、価格も必然的に高いものになってい
た。Since a high-speed memory having such performance is very expensive, a printer having a high number of control gradations for each heating element is inevitably expensive.
【０００７】そこで本発明の目的は、制御階調数を維持
しながらヘッドへのデータ転送回数を減らして低速メモ
リを使用し低コストの印字装置を提供することにある。Therefore, an object of the present invention is to provide a low-cost printing apparatus that uses a low-speed memory by reducing the number of data transfers to the head while maintaining the number of control gradations.
【０００８】[0008]
【課題を解決するための手段】このため本発明の通電時
間制御回路は、発熱体への通電時間情報を多くとも１ラ
イン分記憶させる一時記憶メモリと前記情報の並びを変
えるデータ並び再配置回路と階調比較回路を有すること
を特徴としている。Therefore, the energization time control circuit of the present invention comprises a temporary storage memory for storing the energization time information for the heating element for at most one line and a data arrangement rearrangement circuit for changing the arrangement of the information. And a gradation comparison circuit.
【０００９】[0009]
【作用】本発明によれば通電時間に重み付けをし、通電
時間の長さの違いを利用してブロック間で通電時間制御
を多重化することでメモリの読みだし回数を減らし、さ
らに１つのデータの中に数個分の発熱体への情報を織り
込むことによりメモリからの読み取り回数を減らすこと
ができ、メモリの読みだし時間にゆとりを持たせ低速メ
モリの使用を可能とし低コストのプリンタを提供するこ
とができる。According to the present invention, the energization time is weighted, and the energization time control is multiplexed between the blocks by utilizing the difference in the energization time length, thereby reducing the number of times of reading from the memory, and further reducing one data. The number of readings from the memory can be reduced by incorporating the information for several heating elements in the memory, and the low-speed memory can be used by allowing the memory reading time to be low and providing a low-cost printer. can do.
【００１０】[0010]
【実施例】図１は、本発明の第１項記載の通電時間制御
方式を示す概念図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a conceptual diagram showing an energization time control system according to the first aspect of the present invention.
【００１１】図１では制御階調数１６水準の場合の１ラ
イン印字中に実施される通電指示情報の転送時間と通電
時間の関係を示している。FIG. 1 shows the relationship between the energization time and the transfer time of energization instruction information that is carried out during one-line printing when the control gradation number is 16 levels.
【００１２】図示しないサーマルヘッドに装備されたレ
ジスタ回路へ発熱体通電の有無を示す情報群の１ライン
分だけ転送される。Only one line of the information group indicating the presence / absence of energization of the heating element is transferred to the register circuit equipped in the thermal head (not shown).
【００１３】このときの転送を時間的に示したのが図１
で左端の転送期間１である。FIG. 1 shows the transfer at this time in terms of time.
Thus, the transfer period 1 is at the left end.
【００１４】転送終了後、図示しないサーマルヘッドに
装備されたレジスタ回路から一斉に発熱体通電の有無を
示す印字信号が各発熱体への通電スイッチの開閉を指示
する図示しないレジスタ回路へ転送され続く図示しない
ラッチ信号の入力によって各発熱体を一斉に通電する。
このときの通電を時間的に示したのが図１で左端の通電
期間２である。After the transfer is completed, a print signal indicating whether or not the heating element is energized is simultaneously transferred from a register circuit provided in a thermal head (not shown) to a register circuit (not shown) that instructs opening and closing of an energizing switch for each heating element. By inputting a latch signal (not shown), the heating elements are energized all at once.
The energization at this time is shown in terms of time during the energization period 2 at the left end in FIG.
【００１５】前記ラッチ回路への情報の転送が行われた
後、前記レジスタ回路へ次の発熱体通電の有無を示す情
報群の１ライン分転送される。このときの転送を時間的
に示したのが、図１の左から２番目の転送期間１であ
り、左端の通電期間２に多重して実施される。After the information is transferred to the latch circuit, one line of the next information group indicating the presence / absence of energization of the heating element is transferred to the register circuit. The transfer at this time is shown in terms of time, which is the second transfer period 1 from the left in FIG.
【００１６】以下同様に全部で７回の情報群の転送と通
電が行われる。Similarly, the information group is transferred and energized 7 times in total.
【００１７】８回目の情報群は、２3の重み付けがなさ
れているので情報群の転送期間３の後通電期間４は、そ
れ以前の通電期間２の８倍の長さになっている。Since the 8th information group is weighted by 2 3 , the post-energization period 4 of the information group transfer period 3 is eight times as long as the previous energization period 2.
【００１８】このため従来制御階調数が１６水準あると
きは、１６回の情報の転送と通電が実施されていたが、
本発明では、８回の情報の転送と通電だけで同等の性能
を実施することができる。Therefore, when the number of control gradations is 16 levels, the information transfer and energization were carried out 16 times.
According to the present invention, the same performance can be implemented only by transferring information and conducting electricity eight times.
【００１９】式１は、制御階調数と情報の転送回数の関
係を示している。Equation 1 shows the relationship between the number of control gradations and the number of times of information transfer.
【００２０】[0020]
【数１】 [Equation 1]
【００２１】図２は、本発明の通電時間制御方式を通電
状況から見た概念図である。FIG. 2 is a conceptual view of the energization time control method of the present invention viewed from the energization state.
【００２２】この図では発熱体を２ブロックに分けてブ
ロック単位に一括して通電時間制御を行うサーマルヘッ
ドを用い、制御階調数１６水準で１ライン印字中に実施
される時の通電指示情報の転送期間と通電期間の関係を
示している。In this figure, the heating element is divided into two blocks, and a thermal head is used to collectively control the energization time in block units, and energization instruction information is executed during one line printing with 16 control gradation levels. Shows the relationship between the transfer period and the energization period.
【００２３】第１の情報群の転送期間１、３と通電期間
２、４の時系列的関係及び第２の情報群の転送期間５、
６と通電期間７、８の時系列的関係は、前記した通電時
間制御方式に準じている。The time-series relationship between the transfer periods 1 and 3 of the first information group and the energization periods 2 and 4, and the transfer period 5 of the second information group,
The time-series relationship between 6 and the energization periods 7 and 8 is based on the energization time control method described above.
【００２４】第２の情報群の転送及び通電時間制御は転
送期間５及び通電期間６について第１の情報群の通電期
間４の期間中に実施される。The transfer of the second information group and the energization time control are performed during the energization period 4 of the first information group for the transfer period 5 and the energization period 6.
【００２５】図３は、本発明の通電時間制御方式を印字
状況から見た概念図である。FIG. 3 is a conceptual view of the energization time control system of the present invention viewed from the printing state.
【００２６】図２と同様に発熱体を２ブロックに分けて
ブロック単位に一括して通電時間制御を行うサーマルヘ
ッドを用いる場合について示している。As in the case of FIG. 2, the heating element is divided into two blocks and a thermal head for collectively controlling the energization time is shown for each block.
【００２７】第１の情報群による印字が左側に第２の情
報群による印字が右側に示されており、第１の情報群の
２3の重み付けを持つ通電期間４の期間中に多重して第
２の情報群の２0の重み付けを持つ転送時間５及び通電
時間６が実施される。The printing by the first information group is shown on the left side and the printing by the second information group is shown on the right side, and the data is multiplexed during the energization period 4 having the weighting of 2 3 of the first information group. transfer time 5 and the energization time 6 with 2 0 weighting of the second information group is carried out.
【００２８】次のラインの印字のときには、図示しない
が第２の情報群の２3の重み付けを持つ通電期間８の期
間中に多重して第１の情報群の２0の重み付けを持つ転
送時間１及び通電時間２が実施され、相互に多重しなが
ら通電制御が進行する。[0028] When in the next line printing, transfer time is not shown with the weights of 2 0 of the first information group is multiplexed during the conduction period 8 with 2 3 weighting of the second information group 1 and energization time 2 are carried out, and energization control proceeds while mutually overlapping.
【００２９】このように１ライン印字幅を２ブロックに
分けて、通電制御を多重化させることで１ブロック当た
りの転送量を従来の１／２にすることができ転送期間長
を変化させなければデータ転送周期を長くすることがで
き従来の２倍の長さのメモリ読みだし時間が得られ、よ
り低速なメモリの使用が可能となる。Thus, by dividing the print width of one line into two blocks and multiplexing the energization control, the transfer amount per block can be halved from the conventional one and the transfer period length must be changed. The data transfer cycle can be lengthened, the memory read time twice as long as the conventional one can be obtained, and the slower speed memory can be used.
【００３０】図４は、本発明の通電時間制御回路の構成
図である。FIG. 4 is a block diagram of the energization time control circuit of the present invention.
【００３１】図示しない情報源から各発熱体５８の通電
時間を意味するデータ４１がデータ並び再配置回路４２
を経由して一時記憶メモリ４３へ１ライン分入力され
る。このときデータ４１は、発熱体１個当り１バイトの
情報量を割り当てられるが有効ビットは最大５ビットで
ある。Data 41 representing the energization time of each heating element 58 is arranged in a data arrangement rearrangement circuit 42 from an information source (not shown).
One line is input to the temporary storage memory 43 via. At this time, the data 41 is assigned an information amount of 1 byte per heating element, but the effective bit is 5 bits at maximum.
【００３２】図５は、データ並び再配置回路４２の動作
を示す概念図である。FIG. 5 is a conceptual diagram showing the operation of the data arrangement rearrangement circuit 42.
【００３３】データ並び再配置回路４２ではデータ４１
を２バイト単位に処理している。The data rearrangement circuit 42 uses the data 41
Is processed in units of 2 bytes.
【００３４】まず１／２ライン分の第１の情報群となる
データ４１についてデータ４１の２バイト分を上位４ビ
ットと下位４ビットに分け、上位４ビット、下位４ビッ
トどうしを合わせて８ビットに再構成し、上位４ビット
から構成された上位バイトを一時記憶メモリ４３の先頭
から１／４ライン以上進んだ適当なアドレスから順次入
力し、下位４ビットから構成された下位バイトを一時記
憶メモリ４３の先頭から順次入力する。First, for the data 41 forming the first information group for 1/2 line, 2 bytes of the data 41 are divided into upper 4 bits and lower 4 bits, and the upper 4 bits and the lower 4 bits are combined to form 8 bits. , The upper byte composed of the upper 4 bits is sequentially input from an appropriate address which is advanced by more than 1/4 line from the head of the temporary storage memory 43, and the lower byte composed of the lower 4 bits is temporarily stored in the temporary storage memory. 43 is sequentially input from the beginning.
【００３５】続いて残りの第２の情報群となる１／２ラ
イン分について同様に処理を行う。その結果一時記憶メ
モリ４３の先頭番地から第１の情報群の下位バイト、１
／４ライン以上進んだ適当なアドレスから第１の情報群
の上位バイト、さらに１／４ライン以上進んだ適当なア
ドレスから第２の情報群の下位バイト、上位バイトとデ
ータが並び変えられる。Subsequently, the same processing is performed for the remaining 1/2 line which is the second information group. As a result, from the start address of the temporary storage memory 43, the lower byte of the first information group, 1
Data is rearranged from an appropriate address advanced by / 4 lines or more to the upper byte of the first information group, and from an appropriate address advanced by ¼ line or more to the lower byte and upper byte of the second information group.
【００３６】一時記憶メモリ４３への転送が終了した
後、アドレス発生回路５３をリセットして第１の情報群
の下位バイトから処理を開始する。After the transfer to the temporary storage memory 43 is completed, the address generation circuit 53 is reset and the processing is started from the lower byte of the first information group.
【００３７】階調比較回路４４の一方の入力には階調カ
ウント回路４５出力がもう一方に一時記憶メモリ４３の
出力４６のうちの４ビットが入力されており、一時記憶
メモリ４３の出力４６の方が大きいか等しいときに通電
許可信号４７を出力する。The output of the gradation count circuit 45 is input to one input of the gradation comparison circuit 44, and 4 bits of the output 46 of the temporary storage memory 43 are input to the other input of the output 46 of the temporary storage memory 43. The energization permission signal 47 is output when the difference is larger or equal.
【００３８】階調比較回路４４は、２個存在し同時に作
動して１回の一時記憶メモリ４３からの出力４６に対し
て２つの通電許可信号４７、４８に変換する。The gradation comparison circuit 44 exists and operates simultaneously, and converts the output 46 from the temporary storage memory 43 into two energization permission signals 47 and 48.
【００３９】階調比較回路４４を１個にして、一時記憶
メモリ４３の出力４６の上位４ビットと下位４ビットを
転送クロック４９のタイミングでどちらかを選択して階
調比較回路４４の入力にしてもよい。One gradation comparison circuit 44 is provided, and either the upper 4 bits or the lower 4 bits of the output 46 of the temporary storage memory 43 is selected at the timing of the transfer clock 49 to be the input of the gradation comparison circuit 44. May be.
【００４０】階調カウント回路４５の初期状態は制御階
調数が２nならば２n-1−１を出力している。In the initial state of the gradation count circuit 45, if the control gradation number is 2 n , 2 n-1 -1 is output.
【００４１】通電許可信号４７、４８は転送クロック４
９の１／２に分周したクロック５０に同期し１８０度の
位相をずらして印字信号５１に合成される。The energization permission signals 47 and 48 are the transfer clock 4
The print signal 51 is synthesized by synchronizing with the clock 50 divided by 1/2 and shifting the phase by 180 degrees.
【００４２】１／２ライン分の処理が終了すると、２0
通電期間タイミング回路５５が作動し時期がくるとラッ
チ信号５６をラッチ回路５７へ出力し、レジスタ回路５
２により各発熱体に割り当てた印字信号５１に従って各
発熱体が一斉に通電される。各発熱体の通電期間は、次
のラッチ信号５６が入力された時までである。When the processing for 1/2 line is completed, 2 0
When the energization period timing circuit 55 operates and the timing comes, the latch signal 56 is output to the latch circuit 57, and the register circuit 5
According to the print signal 51 assigned to each heating element by 2, the heating elements are simultaneously energized. The energization period of each heating element is until the next latch signal 56 is input.
【００４３】階調カウント回路４５の出力値を１減じ、
アドレス発生回路５３をリセットして再び一時記憶メモ
リ４３の先頭から読みだしを開始し印字信号５１を出力
してラッチ信号５６を出力する。The output value of the gradation counting circuit 45 is decremented by 1,
The address generation circuit 53 is reset to start reading again from the head of the temporary storage memory 43, the print signal 51 is output, and the latch signal 56 is output.
【００４４】この操作を階調カウント回路４５の出力値
が減じた結果０になるまで続けられる。This operation is continued until the output value of the gradation count circuit 45 is reduced to 0.
【００４５】階調カウント回路４５の出力値が減じた結
果０になったならば、アドレス発生回路５３の一時記憶
メモリ４３への読みだし開始番地を変更して第１の情報
群の上位バイトが収納されている先頭番地から読み出し
を開始する。When the output value of the gradation count circuit 45 is reduced to 0, the read start address of the address generation circuit 53 to the temporary storage memory 43 is changed and the upper byte of the first information group is changed. Reading is started from the first address stored.
【００４６】このとき階調カウント回路４５の初期値を
１に設定し、前記した下位バイトと同様の処理を１回実
施して印字信号５１、ラッチ信号５６を出力する。At this time, the initial value of the gradation count circuit 45 is set to 1, the same processing as the lower byte described above is performed once, and the print signal 51 and the latch signal 56 are output.
【００４７】次にアドレス発生回路５３の一時記憶メモ
リ４３の読みだし開始番地を変更して第２の情報群の下
位バイトが収納されている先頭番地から読みだしを開始
し、第１の情報群の下位バイトと同様の処理を実行す
る。Next, the read start address of the temporary storage memory 43 of the address generation circuit 53 is changed to start the read from the head address where the lower byte of the second information group is stored, and the first information group. Performs the same processing as the lower byte of.
【００４８】処理が終了すると第１の情報群の上位バイ
トの処理と同様に第２の情報群の上位バイトについても
処理が実行される。When the processing is completed, the processing is executed for the upper bytes of the second information group as in the processing of the upper bytes of the first information group.
【００４９】ここで１ライン分の処理が終了し、再び図
示しない情報源からデータがデータ並び再配置回路４２
を経由して一時記憶メモリ４３へ１ライン分入力されて
処理が進行し、最終的に１ページの印字が実行される。
一時記憶メモリ４３からの読みだし時間は、転送クロッ
ク４９の周期の２倍の長さで済むため、例えばｎ＝４の
制御階調数が１６水準で、ブロック当りの発熱体数が１
２８０個の２ブロック構成で１ライン当たり３ｍｓの通
電周期を満たすためには、一時記憶メモリ４３の読みだ
し時間は、２９２ｎｓ以下であればよく従来の４倍の長
さで同等の性能が得られることになり、コストの低い低
速メモリの使用が可能となる。また一時記憶メモリ４３
に読みだし時間７３ｎｓで応答するメモリが使用できる
場合制御階調数は３２水準まで取ることが可能であり、
従来の２倍の性能が得られることになる。Here, the processing for one line is completed, and the data is rearranged again from the information source (not shown).
One line is input to the temporary storage memory 43 via the process, the process proceeds, and finally one page is printed.
Since the reading time from the temporary storage memory 43 is twice as long as the cycle of the transfer clock 49, for example, the number of control gradations of n = 4 is 16 levels, and the number of heating elements per block is 1.
In order to satisfy the energization period of 3 ms per line in the 280 2-block configuration, the reading time of the temporary storage memory 43 may be 292 ns or less, and equivalent performance can be obtained with a length four times that of the conventional one. As a result, it is possible to use a low-speed memory with low cost. In addition, the temporary storage memory 43
When a memory that responds with a read time of 73 ns can be used, the number of control gradations can be up to 32 levels,
The performance will be twice as high as the conventional one.
【００５０】[0050]
【発明の効果】以上説明したように本発明によれば発熱
体の通電時間を示すデータから個々の発熱体の通電の有
無だけの情報に変換する過程で２nの重み付けをし、通
電時間の一括制御される発熱体を２つ以上のブロックに
分けてブロック単位に通電時間制御を多重化し、さらに
１つのデータの中に数個分の発熱体への情報を織り込む
ことによりメモリからの読み取り回数を減らすことがで
き、変換に用いるメモリの読みだし時間にゆとりを持た
せ低速メモリの使用を可能とすることで低コストなプリ
ンタが提供できる。As described above, according to the present invention, 2 n is weighted in the process of converting the data indicating the energization time of the heating element into the information indicating only the presence or absence of the energization of each heating element to determine the energization time. The number of readings from the memory is controlled by dividing the batch-controlled heating elements into two or more blocks, multiplexing the energization time control in block units, and incorporating information for several heating elements into one data. It is possible to provide a low-cost printer by allowing the reading time of the memory used for conversion to have a margin and using a low-speed memory.
【００５１】またメモリの読みだし時間が従来通りなら
ばより多い制御階調数が得られより高い印字品質が得ら
れる副次的効果がある。Further, if the reading time of the memory is the same as the conventional one, there is a secondary effect that a larger number of control gradations can be obtained and a higher printing quality can be obtained.
【図１】本発明の通電時間制御方式を示す概念図。FIG. 1 is a conceptual diagram showing an energization time control system of the present invention.
【図２】本発明の通電時間制御方式を通電状況から見た
概念図。FIG. 2 is a conceptual diagram of the energization time control method of the present invention viewed from the energization state.
【図３】本発明の通電時間制御方式を印字状況から見た
概念図。FIG. 3 is a conceptual diagram of the energization time control method of the present invention viewed from a printing state.
【図４】本発明の通電時間制御回路の構成図。FIG. 4 is a configuration diagram of a conduction time control circuit of the present invention.
【図５】データ並び再配置回路の動作を示す概念図。FIG. 5 is a conceptual diagram showing an operation of a data arrangement rearrangement circuit.
【図６】従来用いられているサーマルヘッドの制御回路
のブロック図。FIG. 6 is a block diagram of a conventional thermal head control circuit.
４２...データ並び再配置回路 ４３...一時記憶メモリ ４４...階調比較回路 ４５...階調カウント回路 ５１...印字信号 ５５...２0通電期間タイミング回路 ５６...ラッチ信号42 ... Data arrangement rearrangement circuit 43 ... Temporary storage memory 44 ... Gradation comparison circuit 45 ... Gradation count circuit 51 ... Print signal 55 ... 2 0 Energization period timing circuit 56. .. Latch signal
Claims (3)
するサーマルヘッドを用いて１ライン当たりの通電時間
を細分化して発熱体毎の通電時間を制御する通電時間制
御方式において、細分化した通電時間が２種類あり、一
方が他方の２のｎ乗倍の長さを持ち、かつｎが１から４
までの整数値をとること、及び短い方の通電時間制御が
２のｎ乗−１回連続して繰り返され、その後長い方の通
電時間制御が１回行われることを特徴とする通電時間制
御方式。1. An energization time control method for subdividing the energization time per line by using a thermal head for collectively controlling the energization times of a plurality of heating elements to control the energization time for each heating element. There are two types of energization time, one has a length n times the power of 2 of the other, and n is 1 to 4
Up to 2 n-1 times in succession, the longer energization time control is performed once, and then the longer energization time control is performed once. ..
ク単位に一括して通電時間制御するサーマルヘッド及び
請求項１記載の通電時間制御方式を用いるサーマルプリ
ンタにおいて一方のブロックが長い方の通電時間制御を
実施しているときに他方のブロックが短い方の通電時間
制御を同時に実施することを特徴とする通電時間制御方
式。2. A thermal head in which a plurality of heating elements are divided into blocks and the energization time is collectively controlled in block units, and in the thermal printer using the energization time control method according to claim 1, one block has a longer energization time. An energization time control method characterized in that the other block simultaneously performs energization time control of the shorter one while performing the control.
一括して通電時間制御するラインサーマルヘッドを用い
て個々の発熱体の通電時間を制御するサーマルプリンタ
において発熱体への通電時間情報を多くとも１ライン分
記憶させる一時記憶メモリと前記情報の並びを変えるデ
ータ並び再配置回路と階調比較回路を有することを特徴
とする通電時間制御回路。3. A thermal printer that controls the energization time of each heating element by using a line thermal head that is divided into a plurality of blocks and collectively controls the energization time for each block, and at most information on the energization time to the heating element is used. An energization time control circuit having a temporary storage memory for storing one line, a data rearrangement circuit for changing the arrangement of the information, and a gradation comparison circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22902491A JPH0564907A (en) | 1991-09-09 | 1991-09-09 | Method and circuit for controlling energizing time |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22902491A JPH0564907A (en) | 1991-09-09 | 1991-09-09 | Method and circuit for controlling energizing time |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0564907A true JPH0564907A (en) | 1993-03-19 |
Family
ID=16885558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22902491A Pending JPH0564907A (en) | 1991-09-09 | 1991-09-09 | Method and circuit for controlling energizing time |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0564907A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729355A (en) * | 1994-01-28 | 1998-03-17 | Matsushita Electric Industrial Co. Ltd. | Facsimile machine having a phase/amplitude fluctuation detector |
-
1991
- 1991-09-09 JP JP22902491A patent/JPH0564907A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729355A (en) * | 1994-01-28 | 1998-03-17 | Matsushita Electric Industrial Co. Ltd. | Facsimile machine having a phase/amplitude fluctuation detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0774358A1 (en) | Thermal Printer | |
| JPH0564907A (en) | Method and circuit for controlling energizing time | |
| JPH0535442A (en) | Image data converting circuit | |
| JPS6115469A (en) | Thermal recorder | |
| JP4218131B2 (en) | Digital printer | |
| JP3357972B2 (en) | Data DMA transfer circuit for thermal transfer line printer | |
| JPH0236958A (en) | Power conduction control method in multi-gradation thermal recording | |
| JPH05298040A (en) | Method for converting information data from parallel constitution into serial constitution | |
| JP2552305Y2 (en) | Image data transfer device | |
| JP3180822B2 (en) | Video printer | |
| JPH04220358A (en) | Thermal printer | |
| JP2957448B2 (en) | Data transfer device | |
| JPH02158356A (en) | Printer | |
| JP2563014B2 (en) | Thermal head | |
| JPS60168675A (en) | Printer | |
| JP2003291429A (en) | Thermal head driver circuit | |
| JP3427938B2 (en) | Image forming device | |
| JPH0474190B2 (en) | ||
| JP2002240261A (en) | Print buffer memory controller | |
| JPH04331569A (en) | Image processor | |
| JPS61131967A (en) | Thermal printer | |
| JPS6313390B2 (en) | ||
| JPH05193175A (en) | Thermal recording control circuit | |
| JPS63302073A (en) | Density gradation control type thermal printer | |
| JP2001080103A (en) | Color printer |